TW202244873A - 畫素電路及其驅動方法 - Google Patents

畫素電路及其驅動方法 Download PDF

Info

Publication number
TW202244873A
TW202244873A TW110116982A TW110116982A TW202244873A TW 202244873 A TW202244873 A TW 202244873A TW 110116982 A TW110116982 A TW 110116982A TW 110116982 A TW110116982 A TW 110116982A TW 202244873 A TW202244873 A TW 202244873A
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
control signal
voltage
coupled
Prior art date
Application number
TW110116982A
Other languages
English (en)
Other versions
TWI773313B (zh
Inventor
蕭愷緯
葉佳元
劉匡祥
吳柏翰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110116982A priority Critical patent/TWI773313B/zh
Priority to CN202111367139.6A priority patent/CN113870794B/zh
Application granted granted Critical
Publication of TWI773313B publication Critical patent/TWI773313B/zh
Publication of TW202244873A publication Critical patent/TW202244873A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種畫素電路，包括第一、第二、第三、第四、第五和第六電晶體、驅動電晶體、氧化物電晶體以及電容。驅動電晶體的控制端耦接於氧化物電晶體的第二端，驅動電晶體的第二端耦接於第一電晶體的第二端和第二電晶體的第二端。第一電晶體的第一端耦接於氧化物電晶體的第一端。第二電晶體的第一端和第三電晶體的第一端耦接於發光元件的陽極端。第四電晶體的第一端耦接於第一電晶體的第一端和氧化物電晶體的第一端。電容的一端耦接於驅動電晶體的控制端和氧化物電晶體的第二端。電容的另一端耦接於第五電晶體的第二端和第六電晶體的第一端。

Description

畫素電路及其驅動方法
本揭示內容係有關於一種畫素電路及其驅動方法，特別是指一種適用於低畫面更新率的畫素電路及其驅動方法。
隨著數位顯示裝置的需求日益增加，低畫面更新率（或稱低幀率，Low Frame Rate）廣泛應用在顯示裝置中，用以降低電源消耗，達到省電、延長使用時間的目的。然而，在畫面未進行更新時，維持先前畫面的幀數在發光階段顯示的亮度會不穩定，將導致閃爍。
本揭示內容的一態樣為一畫素電路。該畫素電路包括一驅動電晶體、一第一電晶體、一氧化物電晶體、一第二電晶體、一第三電晶體、一第四電晶體、一第五電晶體、一第六電晶體以及一電容。驅動電晶體的控制端耦接於一第一節點，該驅動電晶體的第一端接收一系統高電壓，且該驅動電晶體的第二端耦接於一第二節點。該第一電晶體的控制端接收一第一控制訊號，該第一電晶體的第一端耦接於一第三節點，且該第一電晶體的第二端耦接於該第二節點。該氧化物電晶體的控制端接收一第二控制訊號，該氧化物電晶體的第一端耦接於該第三節點，且該氧化物電晶體的第二端耦接於該第一節點。該第二電晶體的控制端接收一發光控制訊號，該第二電晶體的第一端耦接於一發光元件的陽極端，且該第二電晶體的第二端耦接於該第二節點。該第三電晶體的控制端接收一第三控制訊號，該第三電晶體的第一端耦接於該發光元件的陽極端，且該第三電晶體的第二端接收一第一參考電壓。該第四電晶體的控制端接收一第四控制訊號，該第四電晶體的第一端耦接於該第三節點，且該第四電晶體的第二端接收該第一參考電壓。該第五電晶體的控制端接收該第一控制訊號，該第五電晶體的第一端接收一資料電壓，且該第五電晶體的第二端耦接於一第四節點。該第六電晶體的控制端接收該發光控制訊號，該第六電晶體的第一端耦接於該第四節點，且該第六電晶體的第二端接收一第二參考電壓。該電容耦接於該第四節點以及該第一節點之間。
本揭示內容的另一態樣為一驅動方法。該驅動方法適用於一畫素電路，包含：在一第一幀的一第一期間，重置一發光元件的陽極端至一第一參考電壓；在該第一幀的一第二期間，重置一驅動電晶體的控制端以及第二端至該第一參考電壓；在該第一幀的一第三期間，藉由導通一第一電晶體以及一氧化物電晶體提供一補償電壓至該驅動電晶體的控制端；以及在該第一幀的一第四期間，藉由導通的一第六電晶體以及一電容將一資料電壓耦合至該驅動電晶體的控制端，以使該驅動電晶體根據一工作電壓輸出一驅動電流至該發光元件。
綜上，在維持前一幀畫面訊號的期間中，本揭示不寫入新的資料電壓至畫素電路，但仍對發光元件的陽極端進行重置，使得發光元件不會有殘存的電荷影響發光亮度。藉由氧化物電晶體的設計，驅動電晶體的控制端的電壓準位較能保持與在進行畫面訊號更新的期間中相近的電壓準位。如此一來，便能在降低畫面更新率時（即在低幀數模式下），達到節省功耗並穩定發光亮度，避免產生閃爍的現象。
下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示之內容中與特殊內容中的平常意義。
關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
請參閱第1圖，第1圖描述根據本揭示的部分實施例所繪示的一畫素電路100。畫素電路100包括一驅動電晶體TD、一氧化物電晶體TO、複數個電晶體T1~T6、一電容C1以及一發光元件OLED。
於部分實施例中，畫素電路100可應用於顯示裝置。例如，主動式有機發光二極體顯示器（Active Matrix Organic Light Emitting Display，AMOLED）和主動式微發光二極體顯示器（Active Matrix Micro Light Emitting Display，AMOLED，AMµLED）等等。舉例來說，顯示裝置中可包含以陣列排列的多個畫素電路100，以組成完整的顯示面板。
於部分實施例中，除了多個畫素電路100以外，顯示裝置還可包含控制器、源極驅動器以及閘極驅動器。其中，控制器耦接源極驅動器與閘極驅動器，源極驅動器透過多個資料線連接至顯示面板中的多個畫素電路100，且閘極驅動器透過多個掃描線連接至顯示面板中的多個畫素電路100。控制器會藉由源極驅動器與閘極驅動器依序驅動每一列的畫素電路100。
如第1圖所示，驅動電晶體TD的控制端（例如閘極端）耦接於一節點N1，驅動電晶體TD的第一端（例如源極端）接收一系統高電壓OVDD，且驅動電晶體TD的第二端（例如汲極端）耦接於一節點N2。電晶體T1的第一端耦接於一節點N3，電晶體T1的第二端耦接於節點N2，且電晶體T1的控制端接收一第一控制訊號S2，使得電晶體T1用以根據第一控制訊號S2選擇性地導通或關斷。氧化物電晶體TO的第一端耦接於節點N3（即氧化物電晶體TO的第一端耦接於電晶體T1的第一端），氧化物電晶體TO的第二端耦接於節點N1（即氧化物電晶體TO的第二端耦接於驅動電晶體TD的控制端），且氧化物電晶體TO的控制端接收一第二控制訊號S3，使得氧化物電晶體TO用以根據第二控制訊號S3選擇性地導通或關斷。
電晶體T2的第一端耦接於發光元件OLED的陽極端，且電晶體T2的第二端耦接於節點N2。換言之，驅動電晶體TD的第二端、電晶體T1的第二端以及電晶體T2的第二端耦接在一起。電晶體T2的控制端接收一發光控制訊號EM，使得電晶體T2用以根據發光控制訊號EM選擇性地導通或關斷。
電晶體T3的第一端耦接於發光元件OLED的陽極端（即電晶體T3的第一端耦接於電晶體T2的第一端），電晶體T3的第二端接收一參考電壓Vref_N，且電晶體T3的控制端接收一第三控制訊號S1[N]，使得電晶體T3用以根據第三控制訊號S1[N]選擇性地導通或關斷。發光元件OLED的陰極端接收一系統低電壓OVSS。
電晶體T4的第一端耦接於節點N3。換言之，電晶體T4的第一端、氧化物電晶體TO的第一端和電晶體T1的第一端耦接在一起。電晶體T4的第二端接收參考電壓Vref_N，且電晶體T4的控制端接收續傳級的第三控制訊號S1[N+1]，使得電晶體T4用以根據續傳級的第三控制訊號S1[N+1]選擇性地導通或關斷。
電容C1耦接於節點N1以及一節點N4之間。電晶體T5的第一端接收一資料電壓Vdata，電晶體T5的第二端耦接於節點N4，且電晶體T5的控制端接收第一控制訊號S2，使得電晶體T5用以根據第一控制訊號S2選擇性地導通或關斷。電晶體T6的第一端耦接於節點N4（即電晶體T6的第一端耦接於電晶體T5的第二端），電晶體T6的第二端接收參考電壓Vref_P，且電晶體T6的控制端接收發光控制訊號EM，使得電晶體T6用以根據發光控制訊號EM選擇性地導通或關斷。
於部分實施例中，參考電壓Vref_P與參考電壓Vref_N具有相同的電壓準位，但本揭示並不以此為限。於其他實施例中，參考電壓Vref_P與參考電壓Vref_N分別具有不相同的電壓準位。值得注意的是，不管參考電壓Vref_P與參考電壓Vref_N是否具有相同的電壓準位，參考電壓Vref_P與參考電壓Vref_N皆分別由二個獨立的電壓源供應。
於第1圖的實施例中，驅動電晶體TD以及電晶體T1~T6均為P型薄膜電晶體，而氧化物電晶體TO則為N型薄膜電晶體，但本揭示並不以此為限。於其他實施例中，驅動電晶體TD以及電晶體T1~T6均為N型薄膜電晶體，而氧化物電晶體TO受限於其製作材料的因素仍為N型薄膜電晶體。具體而言，驅動電晶體TD以及電晶體T1~T6的主動層主要是由多晶矽（poly silicon）形成，而氧化物電晶體TO的主動層主要是由氧化物半導體（oxide semiconductor）形成。
於部分實施例中，發光元件OLED可為有機發光二極體或微發光二極體等等。於部分實施例中，微發光二極體指的是二極體晶片尺寸在75μm以下，其中二極體晶片是先於二極體晶圓上生成，再透過巨量轉移技術轉移至顯示裝置的基板上以電性連接於電晶體。
請參閱第2圖，第2圖為根據本揭示的部分實施例所繪示的第一控制訊號S2、第二控制訊號S3、第三控制訊號S1以及發光控制訊號EM的時序圖。於第2圖的實施例中，在一般模式下，畫素電路100的每一幀（frame）均如期間Fd所示。期間Fd中的訊號為一般進行畫面更新時的訊號。其中，第2圖中的第三控制訊號S1[N]代表用於控制第1圖中的畫素電路100的訊號，而第2圖中的續傳級的第三控制訊號S1[N+1]則代表用於驅動與畫素電路100相鄰的另一列的畫素電路的訊號。
接下來對畫素電路100的運作進行說明。如第2圖所示，期間Fd包括子期間P1~P4。具體而言，子期間P1為重置發光元件OLED的陽極端的階段，子期間P2為重置驅動電晶體TD的控制端與第二端的階段，子期間P3為畫素電路100的寫入和補償階段，而子期間P4為畫素電路100的發光階段。
請一併參閱第2及3A圖，第3A圖繪示在發光元件OLED的陽極端的重置階段（即子期間P1）中畫素電路100的各個電晶體的狀態示意圖。於子期間P1，第三控制訊號S1[N]切換至導通電壓準位（例如，對於P型薄膜電晶體而言為低電壓準位，對於N型薄膜電晶體而言為高電壓準位），且第一控制訊號S2、第二控制訊號S3、續傳級的第三控制訊號S1[N+1]與發光控制訊號EM則維持於關斷電壓準位（例如，對於P型薄膜電晶體而言為高電壓準位，而對於N型薄膜電晶體而言為低電壓準位）。如此一來，氧化物電晶體TO以及電晶體T1~T2和T4~T6均關斷，且電晶體T3導通，以提供參考電壓Vref_N至發光元件OLED的陽極端。據此，發光元件OLED的陽極端於子期間P1被重置至參考電壓Vref_N，以確保發光元件OLED的陽極端在發光階段（即子期間P4）前沒有殘留電荷。
請一併參閱第2及3B圖，第3B圖繪示在重置驅動電晶體TD的控制端與第二端的階段（即子期間P2）中畫素電路100的各個電晶體的狀態示意圖。於子期間P2，第三控制訊號S1[N]切換至關斷電壓準位，第一控制訊號S2、第二控制訊號S3與續傳級的第三控制訊號S1[N+1]切換至導通電壓準位，且發光控制訊號EM維持於關斷電壓準位。如此一來，電晶體T2、電晶體T3以及電晶體T6關斷，且電晶體T1、電晶體T4、電晶體T5以及氧化物電晶體TO導通，以將參考電壓Vref_N自電晶體T4的第二端提供至驅動電晶體TD的控制端（即節點N1）以及第二端（即節點N2）。據此，驅動電晶體TD的控制端以及第二端於子期間P2分別被重置至參考電壓Vref_N，從而能清除前一幀畫面的殘留電荷。
請一併參閱第2及3C圖，第3C圖繪示在寫入和補償階段（即子期間P3）中畫素電路100的各個電晶體的狀態示意圖。於子期間P3，續傳級的第三控制訊號S1[N+1]切換至關斷電壓準位，第一控制訊號S2與第二控制訊號S3維持於導通電壓準位，且第三控制訊號S1[N]與發光控制訊號EM維持於關斷電壓準位。如此一來，電晶體T2、電晶體T3、電晶體T4以及電晶體T6關斷，且電晶體T1、電晶體T5以及氧化物電晶體TO導通。此時，驅動電晶體TD的第一端和控制端的電壓差為系統高電壓OVDD減去參考電壓Vref_N。此電壓差大於驅動電晶體TD的一臨界電壓Vth，使得驅動電晶體TD導通。據此，導通後的驅動電晶體TD根據其第一端的系統高電壓OVDD對其控制端充電，直到驅動電晶體TD的第一端和控制端之間的電壓差減少至驅動電晶體TD的臨界電壓Vth。
也就是說，驅動電晶體TD的控制端（即節點N1）於子期間P3被補償至一補償電壓，此補償電壓即為系統高電壓OVDD減去驅動電晶體TD的臨界電壓Vth。此外，於子期間P3，資料電壓Vdata透過導通的電晶體T5被提供至節點N4。
請一併參閱第2及3D圖，第3D圖繪示在發光階段（即子期間P4）中畫素電路100的各個電晶體的狀態示意圖。於子期間P4，第三控制訊號S1[N]與續傳級的第三控制訊號S1[N+1]維持於關斷電壓準位，第一控制訊號S2與第二控制訊號S3切換至關斷電壓準位，且發光控制訊號EM切換至導通電壓準位。如此一來，電晶體T1、電晶體T3、電晶體T4、電晶體T5以及氧化物電晶體TO關斷，且電晶體T2以及電晶體T6導通，以透過電容C1將資料電壓Vdata從節點N4耦合至驅動電晶體TD的控制端（即節點N1）。具體而言，電晶體T6導通後，節點N4的電壓準位將從資料電壓Vdata改變為參考電壓Vref_P。由於電容C1兩端的電壓差不變，驅動電晶體TD的控制端（即節點N1）的電壓準位也相對應的從補償電壓改變為一工作電壓。此工作電壓即為補償電壓（即系統高電壓OVDD減去驅動電晶體TD的臨界電壓Vth）加上節點N4改變的電壓差（即參考電壓Vref_P減去資料電壓Vdata）。
接著，驅動電晶體TD根據其第一端的電壓準位（即系統高電壓OVDD）以及其控制端的電壓準位（即工作電壓）產生一驅動電流Id。驅動電壓Id依序通過電晶體T2以及發光元件OLED，使發光元件OLED發光。其中，驅動電流Id可由公式(1)表示：
Figure 02_image001
Figure 02_image003
…(1)
其中，K為導電參數（Conduction Parameter）。藉由子期間P3所產生的補償電壓進行補償，驅動電流Id的電流大小將不受驅動電晶體TD的元件特性（例如臨界電壓Vth飄移）影響。如此一來，畫素電路100在進行顯示時，可提供相對穩定的驅動電流Id。
請參閱第4圖，第4圖為根據本揭示的其他部分實施例所繪示的第一控制訊號S2、第二控制訊號S3、第三控制訊號S1以及發光控制訊號EM的時序圖。於第4圖的實施例中，在低幀數模式下，畫素電路100的每一幀可如期間Fd和期間Fs交替所示。其中，期間Fd中的訊號為一般進行畫面更新時的訊號，而期間Fs中的訊號為維持前一幀畫面的訊號。換言之，在期間Fs中不會寫入新的資料電壓Vdata至畫素電路100。
舉例而言，當顯示裝置顯示靜態影像、變化幅度較小或變化速度較慢的畫面內容時，當前一幀的訊號如期間Fd所示，下一幀的訊號如期間Fs所示，下下一幀的訊號如期間Fd所示，以此類推。又例如，顯示裝置以i幀為一循環，循環中第1幀的訊號如期間Fd所示，第2~i幀的訊號如期間Fs所示，其中i為大於2的任意正整數。假設在一般模式下的畫面更新頻率約為60赫茲，當i為3時，第1幀會進行畫面更新，第2幀和第3幀不進行畫面更新，則在低幀數模式下的畫面更新頻率約為60/3=20赫茲。
於第4圖的實施例中，期間Fd的說明與前述實施例的說明類似，故不在此贅述。如第4圖所示，期間Fs包含前述的子期間P1及P4。換言之，在期間Fs中仍會對畫素電路100進行發光元件OLED的陽極端重置（即子期間P1），並進行發光顯示（即子期間P4），以避免在低幀數模式下因為亮度不同產生的閃爍問題。期間Fs中的子期間P1和P4的說明與前述實施例的說明類似，故不在此贅述。
值得注意的是，由於氧化物電晶體TO具有低漏電的特性，驅動電晶體TD的控制端的電壓準位在期間Fs中能穩定維持於前述工作電壓。據此，可避免於低幀數模式下因為驅動電晶體TD的控制端的電壓準位改變而產生亮度偏移的問題。此外，在氧化物電晶體TO的幫助下，電容C1的電容值也可降低，從而減少補償時間以及佈線（layout）空間。
請參閱第5圖，第5圖描述根據本揭示的其他部分實施例所繪示的一畫素電路200。相較於第1圖的畫素電路100，第5圖的畫素電路200更包含一電晶體T7。如第5圖所示，電晶體T7的第一端耦接於氧化物電晶體TO的第一端，電晶體T7的第二端耦接於節點N3，且電晶體T7的控制端接收第一控制訊號S2。畫素電路200的其餘設置與操作與前述實施例類似，故不在此贅述。
請參閱第6圖，第6圖描述根據本揭示的其他部分實施例所繪示的一畫素電路200。相較於第1圖的畫素電路100，第6圖的畫素電路200更包含一電晶體T7。如第6圖所示，電晶體T7的第一端耦接於節點N1，電晶體T7的第二端耦接於氧化物電晶體TO的第二端，且電晶體T7的控制端接收第一控制訊號S2。畫素電路200的其餘設置與操作與前述實施例類似，故不在此贅述。
綜上，在維持前一幀畫面訊號的期間Fs中，本揭示不寫入新的資料電壓Vdata至畫素電路，但仍對發光元件OLED的陽極端進行重置，使得發光元件OLED不會有殘存的電荷影響發光亮度。藉由氧化物電晶體TO的設計，驅動電晶體TD的控制端的電壓準位較能保持與在進行畫面訊號更新的期間Fd中相近的電壓準位。如此一來，便能在降低畫面更新率時（即在低幀數模式下），達到節省功耗並穩定發光亮度，避免產生閃爍的現象。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100,200:畫素電路 T1,T2,T3,T4,T5,T6,T7:電晶體 TD:驅動電晶體 TO:氧化物電晶體 C1:電容 N1,N2,N3,N4:節點 OLED:發光元件 S1,S2,S3:控制訊號 EM:發光控制訊號 Vdata:資料電壓 OVDD:系統高電壓 OVSS:系統低電壓 Vref_N,Vref_P:參考電壓 Vth:臨界電壓 Id:驅動電流 Fd,Fs:期間 P1,P2,P3,P4:子期間
第1圖係根據本揭示內容的部分實施例繪示一種畫素電路的示意圖。 第2圖係根據本揭示內容的部分實施例繪示一種畫素電路中的第一控制訊號、第二控制訊號、第三控制訊號與發光控制訊號的時序圖。 第3A~3D圖係根據本揭示內容的部分實施例繪示一種畫素電路運作於不同期間的示意圖。 第4圖係根據本揭示內容的其他部分實施例繪示一種畫素電路中的第一控制訊號、第二控制訊號、第三控制訊號與發光控制訊號的時序圖。 第5圖係根據本揭示內容的其他部分實施例繪示一種畫素電路的示意圖。 第6圖係根據本揭示內容的其他部分實施例繪示一種畫素電路的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:畫素電路
T1,T2,T3,T4,T5,T6:電晶體
TD:驅動電晶體
TO:氧化物電晶體
C1:電容
N1,N2,N3,N4:節點
OLED:發光元件
S1,S2,S3:控制訊號
EM:發光控制訊號
Vdata:資料電壓
OVDD:系統高電壓
OVSS:系統低電壓
Vref_N,Vref_P:參考電壓

Claims (10)

  1. 一種畫素電路，包含： 一驅動電晶體，其中該驅動電晶體的控制端耦接於一第一節點，該驅動電晶體的第一端接收一系統高電壓，且該驅動電晶體的第二端耦接於一第二節點； 一第一電晶體，其中該第一電晶體的控制端接收一第一控制訊號，該第一電晶體的第一端耦接於一第三節點，且該第一電晶體的第二端耦接於該第二節點； 一氧化物電晶體，其中該氧化物電晶體的控制端接收一第二控制訊號，該氧化物電晶體的第一端耦接於該第三節點，且該氧化物電晶體的第二端耦接於該第一節點； 一第二電晶體，其中該第二電晶體的控制端接收一發光控制訊號，該第二電晶體的第一端耦接於一發光元件的陽極端，且該第二電晶體的第二端耦接於該第二節點； 一第三電晶體，其中該第三電晶體的控制端接收一第三控制訊號，該第三電晶體的第一端耦接於該發光元件的陽極端，且該第三電晶體的第二端接收一第一參考電壓； 一第四電晶體，其中該第四電晶體的控制端接收一第四控制訊號，該第四電晶體的第一端耦接於該第三節點，且該第四電晶體的第二端接收該第一參考電壓； 一第五電晶體，其中該第五電晶體的控制端接收該第一控制訊號，該第五電晶體的第一端接收一資料電壓，且該第五電晶體的第二端耦接於一第四節點； 一第六電晶體，其中該第六電晶體的控制端接收該發光控制訊號，該第六電晶體的第一端耦接於該第四節點，且該第六電晶體的第二端接收一第二參考電壓；以及 一電容，耦接於該第四節點以及該第一節點之間。
  2. 如請求項1所述之畫素電路，其更包括一第七電晶體，其中該第七電晶體的控制端接收該第一控制訊號，該第七電晶體的第一端耦接於該氧化物電晶體的第一端，且該第七電晶體的第二端耦接於該第三節點。
  3. 如請求項1所述之畫素電路，其更包括一第七電晶體，其中該第七電晶體的控制端接收該第一控制訊號，該第七電晶體的第一端耦接於該第一節點，且該第七電晶體的第二端耦接於該氧化物電晶體的第二端。
  4. 如請求項1所述之畫素電路，其中： 在一第一幀的一第一期間，該第三控制訊號切換至導通電壓準位，該第一控制訊號、該第二控制訊號、該第四控制訊號與該發光控制訊號維持於關斷電壓準位，使得該第三電晶體導通，以提供該第一參考電壓至該發光元件的陽極端； 在該第一幀的一第二期間，該第三控制訊號切換至關斷電壓準位，該第一控制訊號、該第二控制訊號與該第四控制訊號切換至導通電壓準位，該發光控制訊號維持於關斷電壓準位，使得該第一電晶體、該第四電晶體、該第五電晶體以及該氧化物電晶體導通，以提供該第一參考電壓至該驅動電晶體的控制端以及第二端； 在該第一幀的一第三期間，該第四控制訊號切換至關斷電壓準位，該第一控制訊號與該第二控制訊號維持於導通電壓準位，該第三控制訊號與該發光控制訊號維持於關斷電壓準位，使得該第一電晶體、該第五電晶體以及該氧化物電晶體導通，以提供一補償電壓至該驅動電晶體的控制端，且提供該資料電壓至該第四節點； 在該第一幀的一第四期間，該第三控制訊號與該第四控制訊號維持於關斷電壓準位，該第一控制訊號與該第二控制訊號切換至關斷電壓準位，該發光控制訊號切換至導通電壓準位，使得該第二電晶體以及該第六電晶體導通，以將該資料電壓耦合至該驅動電晶體的控制端，且使該驅動電晶體根據一工作電壓輸出該驅動電流至該發光元件。
  5. 如請求項4所述之畫素電路，其中： 在一第二幀的一第一期間，該第三控制訊號切換至導通電壓準位，該第一控制訊號、該第二控制訊號、該第四控制訊號與該發光控制訊號維持於關斷電壓準位，使得該第三電晶體導通，以提供該第一參考電壓至該發光元件的陽極端； 在該第二幀的一第二期間，該第一控制訊號、該第二控制訊號、該第三控制訊號與該第四控制訊號維持於關斷電壓準位，該發光控制訊號切換至導通電壓準位，使得該第二電晶體以及該第六電晶體導通，以使該驅動電晶體根據該工作電壓輸出該驅動電流至該發光元件； 其中，該第二幀位於該第一幀之後。
  6. 如請求項1所述之畫素電路，其中該補償電壓為該系統高電壓減去該驅動電晶體的一臨界電壓，該工作電壓為該補償電壓加上該第二參考電壓減去該資料電壓。
  7. 一種驅動方法，適用於一畫素電路，包含： 在一第一幀的一第一期間，重置一發光元件的陽極端至一第一參考電壓； 在該第一幀的一第二期間，重置一驅動電晶體的控制端以及第二端至該第一參考電壓； 在該第一幀的一第三期間，藉由導通一第一電晶體以及一氧化物電晶體提供一補償電壓至該驅動電晶體的控制端；以及 在該第一幀的一第四期間，藉由導通的一第六電晶體以及一電容將一資料電壓耦合至該驅動電晶體的控制端，以使該驅動電晶體根據一工作電壓輸出一驅動電流至該發光元件。
  8. 如請求項7所述之驅動方法，其中： 在一第二幀的一第一期間，重置該發光元件的陽極端至該第一參考電壓；以及 在該第二幀的一第二期間，藉由關斷的該氧化物電晶體維持該驅動電晶體的控制端的電壓準位，以使該驅動電晶體根據該工作電壓輸出該驅動電流至該發光元件； 其中，該第二幀位於該第一幀之後。
  9. 如請求項7所述之驅動方法，其中該補償電壓為一系統高電壓減去該驅動電晶體的一臨界電壓，該工作電壓為該補償電壓加上一第二參考電壓減去該資料電壓。
  10. 如請求項9所述之驅動方法，其中該驅動電晶體的第一端接收該系統高電壓，該第六電晶體的第二端接收該第二參考電壓。
TW110116982A 2021-05-11 2021-05-11 畫素電路及其驅動方法 TWI773313B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110116982A TWI773313B (zh) 2021-05-11 2021-05-11 畫素電路及其驅動方法
CN202111367139.6A CN113870794B (zh) 2021-05-11 2021-11-18 像素电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110116982A TWI773313B (zh) 2021-05-11 2021-05-11 畫素電路及其驅動方法

Publications (2)

Publication Number Publication Date
TWI773313B TWI773313B (zh) 2022-08-01
TW202244873A true TW202244873A (zh) 2022-11-16

Family

ID=78984916

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116982A TWI773313B (zh) 2021-05-11 2021-05-11 畫素電路及其驅動方法

Country Status (2)

Country Link
CN (1) CN113870794B (zh)
TW (1) TWI773313B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115933237B (zh) * 2022-12-16 2024-07-09 业成科技（成都）有限公司 显示装置及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820006B (zh) * 2012-08-02 2015-10-14 京东方科技集团股份有限公司 一种补偿阈值电压漂移的像素电路和薄膜晶体管背板
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103715266A (zh) * 2013-12-25 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN104064149B (zh) * 2014-07-07 2016-07-06 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106710528B (zh) * 2017-01-23 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
KR102592012B1 (ko) * 2017-12-20 2023-10-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板
KR102681664B1 (ko) * 2019-06-12 2024-07-05 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
KR102665185B1 (ko) * 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR20210050050A (ko) * 2019-10-25 2021-05-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
CN110752219B (zh) * 2019-10-29 2022-07-26 昆山国显光电有限公司 一种薄膜晶体管和显示面板
CN110930949A (zh) * 2019-12-17 2020-03-27 昆山国显光电有限公司 像素电路和显示面板

Also Published As

Publication number Publication date
CN113870794A (zh) 2021-12-31
TWI773313B (zh) 2022-08-01
CN113870794B (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
CN110660360B (zh) 像素电路及其驱动方法、显示面板
WO2020186933A1 (zh) 像素电路、其驱动方法、电致发光显示面板及显示装置
WO2020146978A1 (zh) 像素电路、显示面板及像素电路的驱动方法
WO2020233491A1 (zh) 像素电路及其驱动方法、阵列基板及显示装置
JP6847042B2 (ja) 発光制御回路、発光制御回路を備えた表示装置及びその駆動方法
JP7159182B2 (ja) 画素回路及びその駆動方法、表示パネル
WO2020052287A1 (zh) 像素电路及其驱动方法、显示装置
WO2023005648A1 (zh) 像素电路及其驱动方法、阵列基板和显示装置
CN107358915A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN113950715B (zh) 像素电路及其驱动方法、显示装置
CN108877669A (zh) 一种像素电路、驱动方法及显示装置
JP7114255B2 (ja) 画素駆動回路及びその駆動方法、アレイ基板、表示装置
TWI720655B (zh) 畫素電路及其驅動方法
CN107516488A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN111754939B (zh) 一种像素电路及其驱动方法、显示装置
WO2022016706A1 (zh) 像素电路、其驱动方法及显示装置
TW202234373A (zh) 驅動閘極驅動電路的方法以及驅動使用其的顯示裝置的方法
WO2021035414A1 (zh) 像素电路及驱动方法、显示基板及驱动方法、显示装置
JP2022534548A (ja) ピクセル補償回路、ディスプレイパネル、駆動方法、およびディスプレイ装置
JP7237918B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
WO2021249164A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
CN113724640B (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置
TWI773313B (zh) 畫素電路及其驅動方法