TW202220174A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202220174A
TW202220174A TW110110344A TW110110344A TW202220174A TW 202220174 A TW202220174 A TW 202220174A TW 110110344 A TW110110344 A TW 110110344A TW 110110344 A TW110110344 A TW 110110344A TW 202220174 A TW202220174 A TW 202220174A
Authority
TW
Taiwan
Prior art keywords
cell
peripheral
pattern
isolation pattern
substrate
Prior art date
Application number
TW110110344A
Other languages
English (en)
Other versions
TWI795747B (zh
Inventor
金惠远
金恩靚
成金重
崔宰福
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202220174A publication Critical patent/TW202220174A/zh
Application granted granted Critical
Publication of TWI795747B publication Critical patent/TWI795747B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

一種半導體元件包括：基板，包括胞元區、周邊區及位於胞元區與周邊區之間的邊界區；胞元元件隔離圖案，位於基板的胞元區上以界定胞元主動圖案；周邊元件隔離圖案，位於基板的周邊區上以界定周邊主動圖案；以及絕緣隔離圖案，位於基板的邊界區上，所述絕緣隔離圖案位於胞元主動圖案與周邊主動圖案之間，其中絕緣隔離圖案的底表面包括：第一邊緣，與胞元主動圖案中的對應的胞元主動圖案的側表面相鄰；以及第二邊緣，與周邊主動圖案中的對應的周邊主動圖案的側表面相鄰，當自基板的底表面量測時，第一邊緣處於較第二邊緣低的高度處。

Description

半導體元件以及其製造方法
本揭露是有關於一種半導體元件以及其製造方法，且具體而言是有關於一種包括主動圖案的半導體元件以及其製造方法，所述主動圖案是藉由將基板圖案化而形成。 [相關申請案的交叉參考]
在2020年7月24日在韓國智慧財產局提出申請且名稱為「半導體元件以及其製造方法（Semiconductor Device and Method of Fabricating the Same）」的韓國專利申請案第10-2020-0092328號通過引用的方式全文併入本案。
半導體元件可包括構成記憶體胞元陣列的胞元電晶體以及構成對記憶體胞元陣列進行操作的周邊電路的周邊電晶體。胞元電晶體及周邊電晶體可設置於半導體基板上，且半導體基板可包括上面形成有胞元電晶體的胞元主動圖案及上面形成有周邊電晶體的周邊主動圖案。胞元主動圖案由插置於胞元主動圖案之間的胞元元件隔離圖案界定，且周邊主動圖案由插置於周邊主動圖案之間的周邊元件隔離圖案界定。
根據實施例，一種半導體元件可包括：基板，包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區；胞元元件隔離圖案，設置於所述基板的所述胞元區上以界定胞元主動圖案；周邊元件隔離圖案，設置於所述基板的所述周邊區上以界定周邊主動圖案；以及絕緣隔離圖案，設置於所述基板的所述邊界區上以及所述胞元主動圖案與所述周邊主動圖案之間。所述絕緣隔離圖案的底表面可包括：第一邊緣，與所述胞元主動圖案中的對應的胞元主動圖案的側表面相鄰，以及第二邊緣，與所述周邊主動圖案中的對應的周邊主動圖案的側表面相鄰。當自所述基板的底表面量測時，所述第一邊緣可位於較所述第二邊緣低的高度處。
根據實施例，一種半導體元件可包括：基板，包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區；胞元主動圖案，設置於所述基板的所述胞元區上以自所述基板突出；周邊主動圖案，設置於所述基板的所述周邊區上以自所述基板突出；以及絕緣隔離圖案，設置於所述基板的所述邊界區上以及所述胞元主動圖案與所述周邊主動圖案之間。所述絕緣隔離圖案可插置於所述胞元主動圖案中的對應的胞元主動圖案與所述周邊主動圖案中的對應的周邊主動圖案之間。所述絕緣隔離圖案的底表面可包括與所述對應的胞元主動圖案的側表面相鄰的第一邊緣及與所述對應的周邊主動圖案的側表面相鄰的第二邊緣。當自所述基板的底表面量測時，所述絕緣隔離圖案的所述底表面的高度可隨著距所述第一邊緣的距離減小而降低。
根據實施例，一種半導體元件可包括：基板，包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區；胞元元件隔離圖案，設置於所述基板的所述胞元區上以界定胞元主動圖案；周邊元件隔離圖案，設置於所述基板的所述周邊區上以界定周邊主動圖案；以及絕緣隔離圖案，設置於所述基板的所述邊界區上以及所述胞元主動圖案與所述周邊主動圖案之間。所述胞元元件隔離圖案可包括具有第一寬度的第一胞元元件隔離圖案及具有較所述第二寬度小的第二寬度的第二胞元元件隔離圖案。所述絕緣隔離圖案的底表面可包括與所述胞元主動圖案相鄰的第一部分及與所述周邊主動圖案相鄰的第二部分。當自所述基板的底表面量測時，所述第二部分可位於較所述第一部分低的高度處。當自所述基板的所述底表面量測時，所述第一胞元元件隔離圖案的底表面可位於較所述第二胞元元件隔離圖案的底表面低的高度處且可位於較所述絕緣隔離圖案的所述底表面的所述第二部分高的高度處。
根據實施例，一種製造半導體元件的方法可包括：提供基板，所述基板包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區；分別在所述基板的所述胞元區及所述周邊區上形成胞元罩幕圖案及周邊罩幕圖案；在所述基板的所述周邊區上形成罩幕圖案以覆蓋所述周邊罩幕圖案且暴露出所述胞元罩幕圖案；使用所述胞元罩幕圖案及所述罩幕圖案作為蝕刻罩幕而在所述基板的所述胞元區中形成初步溝渠；移除所述罩幕圖案；以及使用所述胞元罩幕圖案及所述周邊罩幕圖案作為蝕刻罩幕而分別在所述基板的所述胞元區及所述周邊區中形成胞元溝渠及周邊溝渠。可藉由對所述基板的經由所述初步溝渠暴露出的部分進行蝕刻來形成所述胞元溝渠。
根據實施例，一種製造半導體元件的方法可包括：提供基板，所述基板包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區；在所述基板的所述胞元區中形成胞元溝渠；在所述基板上形成絕緣層以填充所述胞元溝渠；在所述絕緣層上形成罩幕圖案以完全覆蓋所述胞元區且暴露出所述周邊區的一部分；以及使用所述罩幕圖案作為蝕刻罩幕來對所述絕緣層及所述基板進行蝕刻，以在所述基板的所述周邊區中形成周邊溝渠。
現將參照附圖更全面地闡述示例性實施例，在附圖中示出示例性實施例。
圖1是示出根據實施例的半導體元件的方塊圖。
參照圖1，半導體元件可包括胞元區塊1及設置於胞元區塊1中的每一者周圍的周邊區塊2、3、4及5。半導體元件可為記憶體元件，且胞元區塊1中的每一者可包括胞元電路，例如積體記憶體電路。周邊區塊2、3、4及5可包括對胞元電路進行操作的各種周邊電路，且周邊電路可電性連接至胞元電路。
詳言之，周邊區塊2、3、4及5可包括被設置成環繞胞元區塊1中的每一者的第一周邊區塊2、第二周邊區塊3、第三周邊區塊4及第四周邊區塊5。第一周邊區塊2、第二周邊區塊3、第三周邊區塊4及第四周邊區塊5可包括感測放大器（sense amplifier，S/A）電路、子字元線驅動器（sub-word line driver，SWD）電路以及用於驅動感測放大器的電源及接地驅動器電路。作為實例，彼此相對的第一周邊區塊2與第三周邊區塊4可包括感測放大器（S/A）電路，且彼此相對的第二周邊區塊3與第四周邊區塊5可包括子字元線驅動器（SWD）電路。第二周邊區塊3及第四周邊區塊5可更包括用於驅動感測放大器的電源及接地驅動器電路，但實施例並非僅限於此實例。
圖2至圖8是示出根據實施例的製造半導體元件的方法中的階段的圖。詳言之，圖2及圖5是與圖1所示部分P1對應的平面圖。圖3及圖4是與圖2所示線A-A'對應的剖視圖，且圖6至圖8是與圖5所示線A-A'對應的剖視圖。
參照圖2及圖3，可提供基板100。基板100可為半導體基板（例如，矽晶圓、鍺晶圓或矽-鍺晶圓）。基板100可包括胞元區CR、周邊區PR及位於胞元區CR與周邊區PR之間的邊界區BR。胞元區CR可為基板100的其中設置有圖1所示每一胞元區塊1的區，且周邊區PR可為基板100的其中設置有圖1所示每一周邊區塊2、3、4或5的另一區。邊界區BR可為基板100的插置於胞元區CR與周邊區PR之間的又一區。
可在基板100上形成胞元罩幕圖案110及周邊罩幕圖案120。胞元罩幕圖案110可形成於基板100的胞元區CR上。胞元罩幕圖案110可在第一方向D1及第二方向D2上彼此間隔開。第一方向D1與第二方向D2可平行於基板100的底表面100L，且可不彼此平行。當在平面圖中觀察時，胞元罩幕圖案110中的每一者可為在第三方向D3上伸長的條形圖案。第三方向D3可平行於基板100的底表面100L，且可不平行於第一方向D1及第二方向D2二者，例如第三方向D3可相對於第一方向D1及第二方向D2中的每一者成斜角。胞元罩幕圖案110可在第三方向D3上彼此間隔開。胞元罩幕圖案110中的每一者可包括例如沿著與基板100的底表面100L垂直的第四方向D4依序堆疊於基板100上的第一胞元罩幕圖案112與第二胞元罩幕圖案114。
周邊罩幕圖案120可形成於基板100的周邊區PR上。周邊罩幕圖案120可在第一方向D1及第二方向D2上彼此間隔開。當在平面圖中觀察時，周邊罩幕圖案120中的每一者可具有例如在第二方向D2上伸長的板形狀，但實施例並非僅限於此實例。周邊罩幕圖案120中的每一者可包括例如沿著第四方向D4依序堆疊於基板100上的第一周邊罩幕圖案122與第二周邊罩幕圖案124。
第一胞元罩幕圖案112與第一周邊罩幕圖案122可由相同的材料形成或包含相同的材料。作為實例，第一胞元罩幕圖案112及第一周邊罩幕圖案122可由氧化物材料（例如，氧化矽）形成或包含氧化物材料（例如，氧化矽）。第二胞元罩幕圖案114與第二周邊罩幕圖案124可由相同的材料形成或包含相同的材料。作為實例，第二胞元罩幕圖案114及第二周邊罩幕圖案124可由多晶矽形成或包含多晶矽。
胞元罩幕圖案110及周邊罩幕圖案120可在基板100中界定其中將形成以下將闡述的胞元主動圖案及周邊主動圖案的區。
可在基板100的周邊區PR上形成罩幕圖案130。罩幕圖案130可覆蓋周邊罩幕圖案120且可延伸至基板100的邊界區BR上的區。罩幕圖案130可覆蓋基板100的邊界區BR的一部分。罩幕圖案130可暴露出基板100的胞元區CR。罩幕圖案130可被形成為暴露出胞元罩幕圖案110以及基板100的邊界區BR的另一部分。罩幕圖案130可包括依序堆疊於基板100上的第一罩幕圖案132與第二罩幕圖案134。第一罩幕圖案132可由碳含量等於或高於80%的至少一種有機化合物形成或包含碳含量等於或高於80%的至少一種有機化合物。作為實例，第一罩幕圖案132可為旋塗硬罩幕（spin-on-hardmask，SOH）層。第二罩幕圖案134可由例如氮氧化矽形成或包含氮氧化矽。
作為實例，罩幕圖案130的形成可包括：在設置有胞元罩幕圖案110及周邊罩幕圖案120的基板100上形成罩幕層；在罩幕層上形成光阻圖案138；以及使用光阻圖案138作為蝕刻罩幕來對罩幕層進行蝕刻。罩幕層的形成可包括在基板100上依序沈積第一罩幕層與第二罩幕層。光阻圖案138可被形成為覆蓋基板100的周邊區PR且暴露出基板100的胞元區CR。光阻圖案138可覆蓋邊界區BR的與周邊區PR相鄰的一部分且可暴露出邊界區BR的與胞元區CR相鄰的另一部分。可使用光阻圖案138作為蝕刻罩幕來依序對第一罩幕層與第二罩幕層進行蝕刻。因此，自胞元區CR以及邊界區BR的一部分移除第一罩幕層及第二罩幕層，且可在周邊區PR以及邊界區BR的一部分上（例如，僅在與光阻圖案138交疊的區中）形成第一罩幕圖案132及第二罩幕圖案134。
參照圖2及圖4，可在形成罩幕圖案130之後移除光阻圖案138。可對基板100執行使用胞元罩幕圖案110及罩幕圖案130作為蝕刻罩幕的第一蝕刻製程。可執行第一蝕刻製程以對基板100的上部部分進行蝕刻，且進而在基板100的胞元區CR及邊界區BR中形成初步溝渠T1及T2。
初步溝渠T1及T2可包括具有相對大的寬度WW的第一初步溝渠T1及具有相對小的寬度NW的第二初步溝渠T2。寬度WW及NW中的每一者可為在第一方向D1上量測的寬度。第一初步溝渠T1可形成於基板100的胞元區CR及邊界區BR中，且第二初步溝渠T2可形成於基板100的胞元區CR中。由於第一蝕刻製程期間的蝕刻負載效應，具有相對大的寬度WW的第一初步溝渠T1在基板100中可被形成為較具有相對小的寬度NW的第二初步溝渠T2深。可在第一蝕刻製程期間移除胞元罩幕圖案110中的每一者的第二胞元罩幕圖案114，且因此，第一胞元罩幕圖案112在下文中可被稱為胞元罩幕圖案110。
參照圖5及圖6，在形成初步溝渠T1及T2之後，可移除罩幕圖案130。可藉由例如灰化及/或剝離製程移除罩幕圖案130。作為移除罩幕圖案130的結果，基板100的周邊區PR、基板100的邊界區BR的一部分以及周邊罩幕圖案120可被暴露出。
參照圖5及圖7，在移除罩幕圖案130之後，可對基板100執行使用胞元罩幕圖案110及周邊罩幕圖案120作為蝕刻罩幕的第二蝕刻製程。
作為第二蝕刻製程的結果，在基板100的胞元區CR中可形成有胞元溝渠CT1及CT2。可藉由使用胞元罩幕圖案110作為蝕刻罩幕來對基板100的經由初步溝渠T1及T2暴露出的部分進行蝕刻而形成胞元溝渠CT1及CT2。可形成胞元溝渠CT1及CT2作為初步溝渠T1及T2延伸至基板100中的結果。胞元溝渠CT1及CT2可包括具有第一寬度W1的第一胞元溝渠CT1及具有第二寬度W2的第二胞元溝渠CT2。第一寬度W1及第二寬度W2中的每一者可為在第一方向D1上量測的寬度，且第一寬度W1可大於第二寬度W2（即，W1 ＞ W2）。由於第二蝕刻製程期間的蝕刻負載效應，具有相對大的寬度W1的第一胞元溝渠CT1在基板100中可被形成為較具有相對小的寬度W2的第二胞元溝渠CT2深。胞元溝渠CT1及CT2可界定胞元主動圖案CACT且可暴露出胞元主動圖案CACT的側表面。胞元主動圖案CACT中的每一者可為在第三方向D3上伸長的條形圖案。胞元溝渠CT1及CT2中的每一者可插置於胞元主動圖案CACT中的相鄰的胞元主動圖案CACT之間。
作為第二蝕刻製程的結果，在基板100的周邊區PR中可形成有周邊溝渠PT。可藉由使用周邊罩幕圖案120作為蝕刻罩幕對基板100的上部部分進行蝕刻來形成周邊溝渠PT。周邊溝渠PT可在第一方向D1上具有第三寬度W3。第三寬度W3可大於胞元溝渠CT1的第一寬度W1及胞元溝渠CT2的第二寬度W2中的每一者。作為實例，周邊溝渠PT的第三寬度W3可大於第一胞元溝渠CT1的第一寬度W1，且第一胞元溝渠CT1的第一寬度W1可大於第二胞元溝渠CT2的第二寬度W2（即，W3 ＞ W1 ＞ W2）。在此種情形中，由於第二蝕刻製程期間的蝕刻負載效應，具有相對大的寬度W3的周邊溝渠PT在基板100中可被形成為較具有相對小的寬度W1及W2的胞元溝渠CT1及CT2深。周邊溝渠PT可界定周邊主動圖案PACT且可暴露出周邊主動圖案PACT的側表面。當在平面圖中觀察時，周邊主動圖案PACT中的每一者可為板形圖案，但實施例並非僅限於此實例。周邊溝渠PT中的每一者可插置於周邊主動圖案PACT中的相鄰的周邊主動圖案PACT之間。
可藉由第二蝕刻製程在基板100的邊界區BR中形成隔離溝渠200T。可藉由以下方式形成隔離溝渠200T：使在基板100的邊界區BR中形成的第一初步溝渠T1深深地延伸至基板100中且使用周邊罩幕圖案120作為蝕刻罩幕對基板100的上部部分進行蝕刻。如在隔離溝渠200T的側壁之間所量測，隔離溝渠200T可在第一方向D1上具有第四寬度W4。第四寬度W4可大於周邊溝渠PT的第三寬度W3（即，W4 ＞ W3）。隔離溝渠200T的第四寬度W4可大於胞元溝渠CT1的第一寬度W1及胞元溝渠CT2的第二寬度W2。在此種情形中，由於第二蝕刻製程期間的蝕刻負載效應，具有相對大的寬度W4的隔離溝渠200T在基板100中可被形成為較具有相對小的寬度W1及W2的胞元溝渠CT1及CT2深。此外，由於在基板100的邊界區BR中形成的第一初步溝渠T1藉由第二蝕刻製程深深地延伸至基板100中，因此隔離溝渠200T的第一部分（即，與胞元區CR相鄰的部分）在基板100中可被形成為較隔離溝渠200T的第二部分（即，與周邊區PR相鄰的部分）深。作為實例，沿著第一方向D1距基板100的胞元區CR的距離越小，則隔離溝渠200T的沿著第四方向D4延伸至基板100中的深度越大。
隔離溝渠200T可形成於胞元主動圖案CACT與周邊主動圖案PACT之間。隔離溝渠200T可插置於胞元主動圖案CACT中的對應的胞元主動圖案CACT與周邊主動圖案PACT中的對應的周邊主動圖案PACT之間且可暴露出對應的胞元主動圖案CACT的側表面及對應的周邊主動圖案PACT的側表面。由於距基板100的胞元區CR的距離越小，隔離溝渠200T延伸至基板100中的深度越大，因此隔離溝渠200T的底表面200B的高度可隨著距對應的胞元主動圖案CACT的側表面的距離減小而降低。在本說明書中，所述高度可為自基板100的底表面100L量測的距離。舉例而言，隔離溝渠200T的底表面200B可相對於基板100的底表面100L傾斜，因此隔離溝渠200T的底表面200B與基板100的底表面100L之間的距離可隨著距胞元主動圖案CACT中的最外胞元主動圖案CACT的最外側壁的距離減小而減小。
可在第二蝕刻製程期間移除周邊罩幕圖案120中的每一者的第二周邊罩幕圖案124，且因此第一周邊罩幕圖案122在下文中可被稱為周邊罩幕圖案120。在第二蝕刻製程期間，胞元罩幕圖案110的上部部分及周邊罩幕圖案120的上部部分可能會損耗，且在第二蝕刻製程之後，胞元罩幕圖案110的一些部分及周邊罩幕圖案120的一些部分可留在胞元主動圖案CACT的頂表面上及周邊主動圖案PACT的頂表面上。
參照圖5及圖8，在基板100中形成胞元溝渠CT1及CT2、周邊溝渠PT以及隔離溝渠200T之後，可移除胞元罩幕圖案110的剩餘部分及周邊罩幕圖案120的剩餘部分。可使用例如濕式蝕刻製程移除胞元罩幕圖案110的剩餘部分及周邊罩幕圖案120的剩餘部分。作為移除胞元罩幕圖案110的剩餘部分及周邊罩幕圖案120的剩餘部分的結果，胞元主動圖案CACT的頂表面及周邊主動圖案PACT的頂表面可被暴露出。
可分別在胞元溝渠CT1及CT2中形成胞元元件隔離圖案150C1及150C2。胞元元件隔離圖案150C1及150C2可插置於胞元主動圖案CACT之間以界定胞元主動圖案CACT。胞元元件隔離圖案150C1及150C2可接觸胞元主動圖案CACT的側表面。胞元元件隔離圖案150C1及150C2可包括位於第一胞元溝渠CT1中的第一胞元元件隔離圖案150C1及位於第二胞元溝渠CT2中的第二胞元元件隔離圖案150C2。第一胞元元件隔離圖案150C1中的每一者可包括第一氧化物層140、第二氧化物層142及氮化物層144。第二胞元元件隔離圖案150C2中的每一者可包括第一氧化物層140及第二氧化物層142，但可不包括氮化物層144。
可分別在周邊溝渠PT中形成周邊元件隔離圖案150P。周邊元件隔離圖案150P可插置於周邊主動圖案PACT之間以界定周邊主動圖案PACT。周邊元件隔離圖案150P可接觸周邊主動圖案PACT的側表面。周邊元件隔離圖案150P可包括第一氧化物層140、第二氧化物層142及第三氧化物層146，但可不包括氮化物層144。
可在隔離溝渠200T中形成絕緣隔離圖案200。絕緣隔離圖案200可設置於胞元主動圖案CACT與周邊主動圖案PACT之間。絕緣隔離圖案200可插置於胞元主動圖案CACT中的對應的胞元主動圖案CACT與周邊主動圖案PACT中的對應的周邊主動圖案PACT之間且可接觸對應的胞元主動圖案CACT的側表面及對應的周邊主動圖案PACT的側表面。絕緣隔離圖案200可包括第一氧化物層140、第二氧化物層142及第三氧化物層146，但可不包括氮化物層144。
胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P及絕緣隔離圖案200的形成可包括在設置有胞元溝渠CT1及CT2、周邊溝渠PT及隔離溝渠200T的基板100上依序形成第一氧化物層140及第二氧化物層142。第一氧化物層140可被形成為共形地覆蓋胞元溝渠CT1及CT2、周邊溝渠PT及隔離溝渠200T中的每一者的內表面。第二氧化物層142可被形成為填充第一胞元溝渠CT1、周邊溝渠PT及隔離溝渠200T中的每一者的一部分且填充第二胞元溝渠CT2中的每一者的剩餘部分。在實施例中，胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P及絕緣隔離圖案200的形成可更包括：在設置有第一氧化物層140及第二氧化物層142的基板100上形成氮化物層144，以填充第一胞元溝渠CT1中的每一者的剩餘部分以及周邊溝渠PT及隔離溝渠200T中的每一者的一部分，隨後自周邊溝渠PT及隔離溝渠200T移除氮化物層144。因此，氮化物層144可局部地形成於第一胞元溝渠CT1中。在實施例中，胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P及絕緣隔離圖案200的形成可更包括：在設置有氮化物層144的基板100上形成第三氧化物層146，以填充周邊元件隔離圖案150P及絕緣隔離圖案200中的每一者的剩餘部分，隨後進行平坦化製程以暴露出胞元主動圖案CACT的頂表面及周邊主動圖案PACT的頂表面。作為平坦化製程的結果，胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P及絕緣隔離圖案200可分別局部地形成於胞元溝渠CT1及CT2、周邊溝渠PT及隔離溝渠200T中。
第一胞元元件隔離圖案150C1可具有第一寬度W1，且第二胞元元件隔離圖案150C2可具有第二寬度W2。第一寬度W1可大於第二寬度W2（即，W1 ＞ W2）。如參照圖5及圖7所述，由於第一胞元溝渠CT1在基板100中被形成為較第二胞元溝渠CT2深，因此當自基板100的底表面100L量測時，第一胞元元件隔離圖案150C1中的每一者的底表面150C1B可位於較第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。在本說明書中，所述高度可為自基板100的底表面100L量測的距離。
周邊元件隔離圖案150P可具有第三寬度W3，第三寬度W3可大於第一胞元元件隔離圖案150C1的第一寬度W1及第二胞元元件隔離圖案150C2的第二寬度W2中的每一者。如參照圖5及圖7所述，由於周邊溝渠PT在基板100中被形成為較胞元溝渠CT1及CT2深，因此當自基板100的底表面100L量測時，周邊元件隔離圖案150P中的每一者的底表面150PB可位於較第一胞元元件隔離圖案150C1中的每一者的底表面150C1B及第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。
絕緣隔離圖案200可具有第四寬度W4，第四寬度W4可大於周邊元件隔離圖案150P的第三寬度W3。如參照圖5及圖7所述，由於隨著距基板100的胞元區CR的距離減小，隔離溝渠200T可具有增大的深度，因此絕緣隔離圖案200的底表面200B可相對於基板100的底表面100L傾斜一角度。絕緣隔離圖案200的底表面200B可對應於隔離溝渠200T的底表面200B。絕緣隔離圖案200的底表面200B可具有相對於基板100的底表面100L傾斜一角度的輪廓。絕緣隔離圖案200的底表面200B可包括與胞元主動圖案CACT中的對應的胞元主動圖案CACT的側表面相鄰的第一邊緣E1及與周邊主動圖案PACT中的對應的周邊主動圖案PACT的側表面相鄰的第二邊緣E2。當自基板100的底表面100L量測時，第一邊緣E1可位於較第二邊緣E2低的高度處。
當自基板100的底表面100L量測時，絕緣隔離圖案200的底表面200B的第二邊緣E2可位於較胞元元件隔離圖案150C1的底表面150C1B及胞元元件隔離圖案1502C2的底表面150C2B低的高度處。第一胞元元件隔離圖案150C1中的每一者的底表面150C1B可位於較第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低且較絕緣隔離圖案200的底表面200B的第二邊緣E2高的高度處。在實施例中，絕緣隔離圖案200的底表面200B的第二邊緣E2可位於與周邊元件隔離圖案150P中的每一者的底表面150PB實質上相同的高度處。
當自基板100的底表面100L量測時，絕緣隔離圖案200的底表面200B的第一邊緣E1可位於較胞元元件隔離圖案150C1的底表面150C1B及胞元元件隔離圖案1502C2的底表面150C2B低的高度處，且可位於較周邊元件隔離圖案150P中的每一者的底表面150PB低的高度處。作為實例，絕緣隔離圖案200的底表面200B的高度可自第二邊緣E2朝第一邊緣E1逐漸降低。
胞元主動圖案CACT中的相鄰的胞元主動圖案CACT之間的距離（即，胞元罩幕圖案110之間的距離）可小於周邊主動圖案PACT中的相鄰的周邊主動圖案PACT之間的距離（即，周邊罩幕圖案120之間的距離）。若藉由使用胞元罩幕圖案110及周邊罩幕圖案120作為蝕刻罩幕的單個蝕刻製程來形成胞元溝渠CT1及CT2以及周邊溝渠PT，則周邊溝渠PT將在基板100中被形成為較胞元溝渠CT1及CT2深。然而，由於胞元主動圖案上的胞元電晶體之間的電性隔離需要將胞元主動圖案的胞元溝渠形成至特定深度，因此藉由單個蝕刻製程形成胞元溝渠CT1及CT2以及周邊溝渠PT將會使蝕刻製程繼續進行，直至胞元溝渠CT1及CT2具有特定深度為止，進而使周邊溝渠PT較特定深度深。在周邊溝渠PT的深度大於特定深度的情形中，在周邊主動圖案PACT中可能會出現晶體缺陷問題（例如，矽位錯）。
相比之下，根據實施例，可藉由第一蝕刻製程在基板100的胞元區CR及邊界區BR中形成初步溝渠T1及T2。可藉由使用第二蝕刻製程對基板100的經由初步溝渠T1及T2暴露出的部分進行進一步蝕刻來形成胞元溝渠CT1及CT2，且可藉由使用第二蝕刻製程對基板100的上部部分進行蝕刻來形成周邊溝渠PT及隔離溝渠200T。藉由使用單獨的蝕刻製程形成初步溝渠T1及T2，可抑制胞元溝渠CT1及CT2以及周邊溝渠PT受第二蝕刻製程中的蝕刻負載效應影響。因此，胞元溝渠CT1及CT2可被輕易地形成為具有胞元電晶體之間的電性隔離所需的深度，且周邊溝渠PT可被輕易地形成為具有能夠防止在周邊主動圖案PACT中出現晶體缺陷問題（例如，矽位錯）的深度。因此，可輕易地製造具有改善的電性特性的半導體元件。另外，由於初步溝渠T1及T2的形成，邊界區BR中的隔離溝渠200T的底表面200B可隨著距胞元主動圖案CACT的距離減小而傾斜至具有較小的高度。
圖9是示出根據實施例的半導體元件的平面圖。圖10是沿著圖9所示線A-A'截取的剖視圖，且圖11是沿著圖9所示線B-B'及C-C'截取的剖視圖。
參照圖9至圖11，胞元元件隔離圖案150C1及150C2可設置於基板100的胞元區CR中以界定胞元主動圖案CACT。胞元主動圖案CACT可自基板100突出，且胞元元件隔離圖案150C1及150C2中的每一者可插置於胞元主動圖案CACT中的相鄰的胞元主動圖案CACT之間。胞元元件隔離圖案150C1及150C2可包括具有第一寬度W1的第一胞元元件隔離圖案150C1及具有第二寬度W2的第二胞元元件隔離圖案150C2。第一寬度W1可大於第二寬度W2（即，W1 ＞ W2）。當自基板100的底表面100L量測時，第一胞元元件隔離圖案150C1中的每一者的底表面150C1B可位於較第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。
周邊元件隔離圖案150P可設置於基板100的周邊區PR中以界定周邊主動圖案PACT。周邊主動圖案PACT可自基板100突出，且周邊元件隔離圖案150P中的每一者可插置於周邊主動圖案PACT中的相鄰的周邊主動圖案PACT之間。周邊元件隔離圖案150P可具有第三寬度W3，第三寬度W3大於第一胞元元件隔離圖案150C1的第一寬度W1及第二胞元元件隔離圖案150C2的第二寬度W2。當自基板100的底表面100L量測時，周邊元件隔離圖案150P中的每一者的底表面150PB可位於較第一胞元元件隔離圖案150C1中的每一者的底表面150C1B及第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。
絕緣隔離圖案200可設置於基板100的邊界區BR中。絕緣隔離圖案200可設置於胞元主動圖案CACT與周邊主動圖案PACT之間。絕緣隔離圖案200可插置於胞元主動圖案CACT中的對應的胞元主動圖案CACT與周邊主動圖案PACT中的對應的周邊主動圖案PACT之間。絕緣隔離圖案200可具有第四寬度W4，且此處第四寬度W4可大於周邊元件隔離圖案150P的第三寬度W3。絕緣隔離圖案200的底表面200B可包括與對應的胞元主動圖案CACT的側表面相鄰的第一邊緣E1及與對應的周邊主動圖案PACT的側表面相鄰的第二邊緣E2。當自基板100的底表面100L量測時，第一邊緣E1可位於較第二邊緣E2低的高度處。作為實例，絕緣隔離圖案200的底表面200B的高度可自第二邊緣E2朝第一邊緣E1逐漸降低。因此，絕緣隔離圖案200的底表面200B可具有相對於基板100的底表面100L傾斜一角度的輪廓。第一邊緣E1可位於較周邊元件隔離圖案150P中的每一者的底表面150PB低的高度處。在實施例中，第二邊緣E2可位於與周邊元件隔離圖案150P中的每一者的底表面150PB實質上相同的高度處。
根據實施例，可藉由參照圖1至圖8闡述的方法形成胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P以及絕緣隔離圖案200。胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P以及絕緣隔離圖案200可連接至彼此以形成單個元件隔離層ST。
字元線WL可在基板100的胞元區CR上被設置成與胞元主動圖案CACT以及胞元元件隔離圖案150C1及150C2交叉。字元線WL可在第一方向D1上延伸且可排列於第二方向D2上。字元線WL中的每一者可包括掩埋於基板100中的胞元閘極電極GE、插置於胞元閘極電極GE與胞元主動圖案CACT之間以及胞元閘極電極GE與胞元元件隔離圖案150C1及150C2之間的胞元閘極介電圖案GI、以及設置於胞元閘極電極GE的頂表面上的胞元閘極頂蓋圖案CAP。胞元閘極電極GE可由至少一種導電材料形成或包含至少一種導電材料。舉例而言，導電材料可包括經摻雜的半導體材料（例如，經摻雜的矽、經摻雜的鍺等）、導電金屬氮化物（例如，氮化鈦、氮化鉭等）、金屬材料（例如，鎢、鈦、鉭等）及金屬半導體化合物（例如，矽化鎢、矽化鈷、矽化鈦等）。胞元閘極介電圖案GI可由以下中的至少一種形成或包含以下中的至少一種：例如氧化矽、氮化矽及/或氮氧化矽。胞元閘極頂蓋圖案CAP可由以下中的至少一種形成或包含以下中的至少一種：例如氧化矽、氮化矽及/或氮氧化矽。
在胞元主動圖案CACT中的每一者中可設置有第一雜質注入區SD1及第二雜質注入區SD2。第二雜質注入區SD2可彼此間隔開，其中第一雜質注入區SD1插置於第二雜質注入區SD2之間。第一雜質注入區SD1可設置有一對字元線WL，所述一對字元線WL被設置成與胞元主動圖案CACT交叉。第二雜質注入區SD2可彼此間隔開，其中所述一對字元線WL插置於第二雜質注入區SD2之間。第一雜質注入區SD1可包含與第二雜質注入區SD2中的雜質相同的雜質或者可具有與第二雜質注入區SD2的導電類型相同的導電類型。
在基板100的胞元區CR上可設置有絕緣層305，以覆蓋字元線WL及胞元主動圖案CACT。在基板100的胞元區CR上在絕緣層305上可設置有位元線BL。位元線BL可被設置成與字元線WL交叉。位元線BL可在第二方向D2上延伸且可被排列成在第一方向D1上彼此間隔開。位元線BL中的每一者可包括依序堆疊的多晶矽圖案330、歐姆圖案331及含金屬圖案332。在位元線BL上可分別設置有位元線頂蓋圖案337。位元線頂蓋圖案337可由絕緣材料（例如，氮化矽）形成或包含絕緣材料（例如，氮化矽）。
位元線接觸件DC可設置於位元線BL中的每一者下方且可在第二方向D2上彼此間隔開。位元線接觸件DC中的每一者可電性連接至第一雜質注入區SD1。位元線接觸件DC可由以下中的至少一種形成或包含以下中的至少一種：經摻雜的半導體材料（例如，經摻雜的矽、經摻雜的鍺等）、導電金屬氮化物（例如，氮化鈦、氮化鉭等）、金屬材料（例如，鎢、鈦、鉭等）及金屬半導體化合物（例如，矽化鎢、矽化鈷、矽化鈦等）。在位元線接觸件DC中的每一者的側表面上可設置有下部絕緣間隙填充層341。
在相鄰的一對位元線BL之間可設置有儲存節點接觸件BC。儲存節點接觸件BC可在第二方向D2上彼此間隔開。儲存節點接觸件BC可由例如經摻雜的多晶矽或本征多晶矽形成或包含經摻雜的多晶矽或本征多晶矽。在所述一對位元線BL之間及儲存節點接觸件BC之間可設置有支撐圖案350。支撐圖案350與儲存節點接觸件BC可在第一方向D1上交替地設置於所述一對位元線BL之間。支撐圖案350可由例如氮化矽形成或包含氮化矽。
在位元線BL中的每一者與儲存節點接觸件BC之間可插置有位元線間隔件SP。位元線間隔件SP可包括藉由空氣隙AG而彼此間隔開的第一子間隔件321與第二子間隔件325。第一子間隔件321可覆蓋位元線BL中的每一者的側表面及位元線頂蓋圖案337中的每一者的側表面。第二子間隔件325可相鄰於儲存節點接觸件BC。第一子間隔件321與第二子間隔件325可由相同的材料（例如，氮化矽）形成或包含相同的材料（例如，氮化矽）。
在儲存節點接觸件BC中的每一者上可設置有儲存節點歐姆層309。儲存節點歐姆層309可由至少一種金屬矽化物材料形成或包含至少一種金屬矽化物材料。儲存節點歐姆層309、第一子間隔件321及第二子間隔件325以及位元線頂蓋圖案337可被擴散防止圖案311共形地覆蓋。擴散防止圖案311可由金屬氮化物（例如，氮化鈦及氮化鉭）中的至少一種形成或包含金屬氮化物（例如，氮化鈦及氮化鉭）中的至少一種。在擴散防止圖案311上可設置有搭接墊（landing pad）LP。搭接墊LP可由含金屬材料（例如，鎢）形成或包含含金屬材料（例如，鎢）。搭接墊LP的上部部分可具有較儲存節點接觸件BC大的寬度。搭接墊LP的中心可例如沿著第一方向D1自儲存節點接觸件BC的中心偏移。
在搭接墊LP中的相鄰的搭接墊LP之間可設置有第一頂蓋圖案358及第二頂蓋圖案360。第一頂蓋圖案358及第二頂蓋圖案360中的每一者可由以下中的至少一種形成或包含以下中的至少一種：例如氮化矽、氧化矽、氮氧化矽或多孔材料。第一子間隔件321與第二子間隔件325之間的空氣隙AG可延伸至搭接墊LP之間的區中。第一頂蓋圖案358、位元線頂蓋圖案337及搭接墊LP可藉由空氣隙AG局部地暴露出。
在搭接墊LP上可分別設置有下部電極BE。下部電極BE可由以下中的至少一種形成或包含以下中的至少一種：經摻雜的多晶矽、金屬氮化物（例如，氮化鈦）或金屬（例如，鎢、鋁及銅）。下部電極BE中的每一者可具有圓形支柱形狀、中空圓柱形狀或杯形狀。下部電極BE的上部側表面可由上部支撐圖案SS1支撐，且下部電極BE的下部側表面可由下部支撐圖案SS2支撐。上部支撐圖案SS1及下部支撐圖案SS2可由至少一種絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）形成或包含至少一種絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）。
在下部電極BE之間可設置有蝕刻停止層370，以覆蓋第一頂蓋圖案358及第二頂蓋圖案360。蝕刻停止層370可由至少一種絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）形成或包含至少一種絕緣材料（例如，氮化矽、氧化矽及氮氧化矽）。可設置介電層DL以覆蓋下部電極BE的表面以及上部支撐圖案SS1的表面及下部支撐圖案SS2的表面。上部電極TE可設置於介電層DL上且可填充下部電極BE之間的空間。上部電極TE可由以下中的至少一種形成或包含以下中的至少一種：經摻雜的多晶矽、經摻雜的矽-鍺、金屬氮化物（例如，氮化鈦）或金屬（例如，鎢、鋁及銅）。下部電極BE、介電層DL及上部電極TE可構成電容器CA。
周邊字元線WLp可在基板100的周邊電路區PR上被設置成與周邊主動圖案PACT交叉。周邊字元線WLp中的每一者可包括與周邊主動圖案PACT交叉的周邊閘極電極413、位於基板100與周邊閘極電極413之間的周邊閘極介電圖案411、位於周邊閘極電極413的頂表面上的周邊閘極頂蓋圖案415、以及位於周邊閘極電極413的側表面上的周邊閘極間隔件417。
在基板100的周邊電路區PR上可設置有第一層間絕緣層400，以覆蓋周邊字元線WLp。第一層間絕緣層400可延伸至基板100的邊界區BR上的區，以覆蓋絕緣隔離圖案200的頂表面。在周邊字元線WLp中的每一者的兩側處可設置有周邊接觸件431。周邊接觸件431中的每一者可被設置成穿透第一層間絕緣層400且可連接至周邊主動圖案PACT中的對應的周邊主動圖案PACT。周邊線435可設置於第一層間絕緣層400上且可連接至周邊接觸件431。周邊接觸件431及周邊線435可由至少一種導電材料形成或包含至少一種導電材料。在基板100的周邊電路區PR上以及第一層間絕緣層400上可設置有第二層間絕緣層500。第二層間絕緣層500可覆蓋周邊線435。第一層間絕緣層400及第二層間絕緣層500中的每一者可包括氧化矽層、氮化矽層及/或氮氧化矽層中的至少一者。
圖12至圖22是示出根據實施例的製造半導體元件的方法的圖。詳言之，圖12、圖15及圖18是與圖1所示部分P1對應的平面圖，圖13及圖14是與圖12所示線A-A'對應的剖視圖，圖16及圖17是與圖15所示線A-A'對應的剖視圖，且圖19至圖22是與圖18所示線A-A'對應的剖視圖。為簡明起見，以下將主要闡述與參照圖1至圖8闡述的方法不同的特徵。
參照圖12及圖13，可提供基板100，基板100包括胞元區CR、周邊區PR及位於胞元區CR與周邊區PR之間的邊界區BR。可在基板100上形成胞元罩幕圖案110及周邊罩幕圖案120'。
胞元罩幕圖案110可形成於基板100的胞元區CR上。胞元罩幕圖案110可在第一方向D1及第二方向D2上彼此間隔開。當在平面圖中觀察時，胞元罩幕圖案110中的每一者可為在第三方向D3上伸長的條形圖案。胞元罩幕圖案110可在基板100中界定其中將形成以下將闡述的胞元主動圖案的區。胞元罩幕圖案110中的每一者可包括依序堆疊於基板100上的第一胞元罩幕圖案112與第二胞元罩幕圖案114。
周邊罩幕圖案120'可形成於基板100的周邊區PR上以覆蓋基板100的周邊區PR的整個頂表面。周邊罩幕圖案120’可延伸至基板100的邊界區BR，以覆蓋邊界區BR的一部分。周邊罩幕圖案120可包括依序堆疊於基板100上的第一周邊罩幕圖案122'及第二周邊罩幕圖案124'。第一胞元罩幕圖案112與第一周邊罩幕圖案122'可由相同的材料形成或包含相同的材料，且第二胞元罩幕圖案114與第二周邊罩幕圖案124'可由相同的材料形成或包含相同的材料。
參照圖12及圖14，可對基板100執行使用胞元罩幕圖案110及周邊罩幕圖案120作為蝕刻罩幕的第三蝕刻製程。可執行第三蝕刻製程以對基板100的上部部分進行蝕刻且在基板100中形成胞元溝渠CT1及CT2以及第一隔離溝渠200Ta。
胞元溝渠CT1及CT2可形成於基板100的胞元區CR中。胞元溝渠CT1及CT2可包括具有第一寬度W1的第一胞元溝渠CT1及具有第二寬度W2的第二胞元溝渠CT2。第一寬度W1及第二寬度W2中的每一者可為在第一方向D1上量測的寬度，且第一寬度W1可大於第二寬度W2（即，W1 ＞ W2）。由於第三蝕刻製程期間的蝕刻負載效應，具有相對大的寬度W1的第一胞元溝渠CT1在基板100中可被形成為較具有相對小的寬度W2的第二胞元溝渠CT2深。胞元溝渠CT1及CT2可界定胞元主動圖案CACT且可暴露出胞元主動圖案CACT的側表面。胞元主動圖案CACT中的每一者可為在第三方向D3上伸長的條形圖案。
第一隔離溝渠200Ta可形成於基板100的邊界區BR中。第一隔離溝渠200Ta在基板100中可被形成為較第二胞元溝渠CT2深，且在實施例中，第一隔離溝渠200Ta可被形成為具有與第一胞元溝渠CT1實質上相同的深度。可在第三蝕刻製程期間移除第二胞元罩幕圖案114及第二周邊罩幕圖案124'。
參照圖15及圖16，在形成胞元溝渠CT1及CT2以及第一隔離溝渠200Ta之後，可移除胞元罩幕圖案110及周邊罩幕圖案120'。可藉由例如濕式蝕刻製程移除胞元罩幕圖案110及周邊罩幕圖案120'。作為移除胞元罩幕圖案110及周邊罩幕圖案120'的結果，胞元主動圖案CACT的頂表面可被暴露出且基板100的頂表面可在周邊區PR及邊界區BR中被暴露出。
可在設置有胞元溝渠CT1及CT2以及第一隔離溝渠200Ta的基板100上依序形成第一氧化物層140、第二氧化物層142、氮化物層144、第一罩幕層148、第二罩幕層152及第三罩幕層154。第一氧化物層140可被形成為共形地覆蓋胞元溝渠CT1及CT2以及第一隔離溝渠200Ta中的每一者的內表面。第二氧化物層142可被形成為填充第一胞元溝渠CT1及第一隔離溝渠200Ta中的每一者的一部分且填充第二胞元溝渠CT2中的每一者的剩餘部分。氮化物層144可被形成為填充第一胞元溝渠CT1中的每一者的剩餘部分且填充第一隔離溝渠200Ta的一部分。第一罩幕層148可形成於氮化物層144上以填充第一隔離溝渠200Ta的一部分，且第二罩幕層152可形成於第一罩幕層148上以填充第一隔離溝渠200Ta的剩餘部分。第三罩幕層154可形成於基板100上以覆蓋第二罩幕層152的整個頂表面。第一罩幕層148可由例如氧化物材料中的至少一種形成或包含氧化物材料中的至少一種。第二罩幕層152可由碳含量等於或高於80%的至少一種有機化合物形成或包含碳含量等於或高於80%的至少一種有機化合物。作為實例，第二罩幕層152可為旋塗硬罩幕（SOH）層。第三罩幕層154可由例如氧氮化物形成或包含氧氮化物。
可在第三罩幕層154上形成光阻圖案156。光阻圖案156可被形成為完全覆蓋基板100的胞元區CR且部分地覆蓋基板100的邊界區BR，例如光阻圖案156可僅部分地覆蓋第一隔離溝渠200Ta的頂部。光阻圖案156可在基板100的周邊區PR中界定上面將形成以下將闡述的周邊主動圖案的區。光阻圖案156可被稱為罩幕圖案。
參照圖15及圖17，可對基板100執行使用光阻圖案156作為蝕刻罩幕的第四蝕刻製程。可執行第四蝕刻製程以依序對第三罩幕層154、第二罩幕層152、第一罩幕層148、氮化物層144、第二氧化物層142及第一氧化物層140進行蝕刻且對基板100的上部部分進行蝕刻。因此，可在基板100中形成周邊溝渠PT及第二隔離溝渠200Tb。
周邊溝渠PT可形成於基板100的周邊區PR中。周邊溝渠PT可在第一方向D1上具有第三寬度W3，第三寬度W3可大於胞元溝渠CT1的第一寬度W1及胞元溝渠CT2的第二寬度W2中的每一者。由於第四蝕刻製程期間的蝕刻負載效應，具有相對大的寬度W3的周邊溝渠PT在基板100中可被形成為較具有相對小的寬度W1及W2的胞元溝渠CT1及CT2深。周邊溝渠PT在基板100中可被形成為較第一隔離溝渠200Ta深。周邊溝渠PT可界定周邊主動圖案PACT且可暴露出周邊主動圖案PACT的側表面。當在平面圖中觀察時，周邊主動圖案PACT中的每一者可為板形圖案，但實施例並非僅限於此實例。
第二隔離溝渠200Tb可形成於基板100的邊界區BR中，例如第二隔離溝渠200Tb在邊界區BR中可被形成為延伸穿過第一隔離溝渠200Ta的與周邊區PR相鄰的部分。第二隔離溝渠200Tb在基板100中可被形成為較胞元溝渠CT1及CT2深且可被形成為具有與周邊溝渠PT實質上相同的深度。
參照圖18及圖19，在形成周邊溝渠PT及第二隔離溝渠200Tb之後，可移除光阻圖案156、第三罩幕層154及第二罩幕層152。可藉由例如灰化及/或剝離製程移除光阻圖案156、第三罩幕層154及第二罩幕層152。
參照圖18及圖20，可移除第一罩幕層148。可藉由例如濕式蝕刻製程移除第一罩幕層148。此後，可自周邊區PR及邊界區BR移除氮化物層144。亦即，可移除周邊主動圖案PACT上的氮化物層144及第一隔離溝渠200Ta中的氮化物層144。另外，可自胞元區CR移除氮化物層144的一部分，但氮化物層144的一部分可局部地留在第一胞元溝渠CT1中。可藉由例如乾式蝕刻製程移除氮化物層144。
第一隔離溝渠200Ta與第二隔離溝渠200Tb可連接至彼此以形成單個溝渠，例如第一隔離溝渠200Ta與第二隔離溝渠200Tb可彼此進行流體連通，此將被稱為隔離溝渠200T'。隔離溝渠200T'可形成於基板100的邊界區BR中以及胞元主動圖案CACT與周邊主動圖案PACT之間。隔離溝渠200T'可插置於胞元主動圖案CACT中的對應的胞元主動圖案CACT與周邊主動圖案PACT中的對應的周邊主動圖案PACT之間且可暴露出對應的胞元主動圖案CACT的側表面及對應的周邊主動圖案PACT的側表面。隔離溝渠200T'可在第一方向D1上具有第四寬度W4，第四寬度W4可大於胞元溝渠CT1的第一寬度W1及胞元溝渠CT2的第二寬度W2中的每一者且大於周邊溝渠PT的第三寬度W3。第一方向D1上的第四寬度W4可在隔離溝渠200T'的處於隔離溝渠200T'的最寬的區中的面對的側壁之間量測。
由於第二隔離溝渠200Tb在基板100中被形成為較第一隔離溝渠200Ta深，因此隔離溝渠200T'的底表面200B'可具有階梯式輪廓。隔離溝渠200T'的底表面200B'可包括與對應的胞元主動圖案CACT的側表面相鄰的第一部分200Ba及與對應的周邊主動圖案PACT的側表面相鄰的第二部分200Bb，且第二部分200Bb的高度可低於第一部分200Ba的高度。
參照圖18及圖21，可在基板100上形成第三氧化物層146，以填充隔離溝渠200T'及周邊溝渠PT。在一些實施例中，第一氧化物層140及第二氧化物層142中的每一者的一部分可插置於隔離溝渠200T'的內表面（即，第一隔離溝渠200Ta）與第三氧化物層146之間。
參照圖18及圖22，可對第三氧化物層146執行平坦化製程。可執行平坦化製程，直至胞元主動圖案CACT的頂表面及周邊主動圖案PACT的頂表面被暴露至外部為止。作為平坦化製程的結果，胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P及絕緣隔離圖案200'可分別局部地形成於胞元溝渠CT1及CT2、周邊溝渠PT及隔離溝渠200T'中。
胞元元件隔離圖案150C1及150C2可包括位於第一胞元溝渠CT1中的第一胞元元件隔離圖案150C1及位於第二胞元溝渠CT2中的第二胞元元件隔離圖案150C2。第一胞元元件隔離圖案150C1中的每一者可包括第一氧化物層140、第二氧化物層142及氮化物層144。第二胞元元件隔離圖案150C2中的每一者可包括第一氧化物層140及第二氧化物層142，但可不包括氮化物層144。絕緣隔離圖案200'可包括第一氧化物層140、第二氧化物層142及第三氧化物層146，但可不包括氮化物層144。周邊元件隔離圖案150P可包括第三氧化物層146，但可不包括氮化物層144。
第一胞元元件隔離圖案150C1可具有第一寬度W1，且第二胞元元件隔離圖案150C2可具有第二寬度W2。第一寬度W1可大於第二寬度W2（即，W1 ＞ W2）。如參照圖12及圖14所述，由於第一胞元溝渠CT1在基板100中被形成為較第二胞元溝渠CT2深，因此當自基板100的底表面100L量測時，第一胞元元件隔離圖案150C1中的每一者的底表面150C1B可位於較第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。
周邊元件隔離圖案150P可具有第三寬度W3，第三寬度W3大於胞元元件隔離圖案150C1的第一寬度W1及胞元元件隔離圖案150C2的第二寬度W2。如參照圖15及圖17所述，由於周邊溝渠PT在基板100中被形成為較胞元溝渠CT1及CT2深，因此當自基板100的底表面100L量測時，周邊元件隔離圖案150P中的每一者的底表面150PB可位於較胞元元件隔離圖案150C1的底表面150C1B及胞元元件隔離圖案150C2的底表面150C2B低的高度處。
絕緣隔離圖案200'可具有第四寬度W4，第四寬度W4可大於周邊元件隔離圖案150P的第三寬度W3。如參照圖18及圖20所述，由於第二隔離溝渠200Tb在基板100中被形成為較第一隔離溝渠200Ta深，因此絕緣隔離圖案200'的底表面200B'可具有階梯式輪廓。絕緣隔離圖案200'的底表面200B'可對應於隔離溝渠200T'的底表面200B'。絕緣隔離圖案200'的底表面200B'可包括與對應的胞元主動圖案CACT的側表面相鄰的第一部分200Ba及與對應的周邊主動圖案PACT的側表面相鄰的第二部分200Bb，且第二部分200Bb的高度可低於第一部分200Ba的高度。絕緣隔離圖案200'的底表面200B'的第一部分200Ba可位於與第一胞元元件隔離圖案150C1中的每一者的底表面150C1B實質上相同的高度處，且絕緣隔離圖案200'的底表面200B'的第二部分200Bb可位於與周邊元件隔離圖案150P中的每一者的底表面150PB實質上相同的高度處。
根據實施例，胞元溝渠CT1及CT2可藉由第三蝕刻製程形成，且周邊溝渠PT可藉由與第三蝕刻製程不同的第四蝕刻製程形成，即兩個單獨的蝕刻程。亦即，由於胞元溝渠CT1及CT2與周邊溝渠PT是藉由單獨的蝕刻製程形成，因此可輕易地將胞元溝渠CT1及CT2形成為相鄰的胞元電晶體之間的電性隔離所需的特定深度且輕易地將周邊溝渠PT形成為能夠防止在周邊主動圖案PACT中出現晶體缺陷問題（例如，矽位錯）的深度。因此，可輕易地製造具有改善的電性特性的半導體元件。
另外，第一隔離溝渠200Ta可藉由第三蝕刻製程而與胞元溝渠CT1及CT2同期（例如，同時）形成，且第二隔離溝渠200Tb可藉由第四蝕刻製程而與周邊溝渠PT同期（例如，同時）形成。因此，邊界區BR中的隔離溝渠200T'的底表面200B可包括第一部分200Ba及第二部分200Bb，第一部分200Ba及第二部分200Bb分別被定位成與對應的胞元主動圖案CACT的側表面及對應的周邊主動圖案PACT的側表面相鄰，且第二部分200Bb的高度可低於第一部分200Ba的高度。
圖23是示出根據實施例的半導體元件的平面圖，且圖24是沿著圖23所示線A-A'截取的剖視圖。沿著圖23所示線B-B'及C-C'截取的剖視圖可與圖11中的線B-B'及C-C'實質上相同。為簡明起見，以下將主要闡述與參照圖9至圖11闡述的半導體元件不同的特徵。
參照圖23及圖24，胞元元件隔離圖案150C1及150C2可形成於基板100的胞元區CR中以界定胞元主動圖案CACT。胞元元件隔離圖案150C1及150C2可包括具有第一寬度W1的第一胞元元件隔離圖案150C1及具有第二寬度W2的第二胞元元件隔離圖案150C2。第一寬度W1可大於第二寬度W2（即，W1 ＞ W2）。當自基板100的底表面100L量測時，第一胞元元件隔離圖案150C1中的每一者的底表面150C1B可位於較第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。
周邊元件隔離圖案150P可設置於基板100的周邊區PR中以界定周邊主動圖案PACT。周邊元件隔離圖案150P可具有第三寬度W3，第三寬度W3可大於第一胞元元件隔離圖案150C1的第一寬度W1及第二胞元元件隔離圖案150C2的第二寬度W2。當自基板100的底表面100L量測時，周邊元件隔離圖案150P中的每一者的底表面150PB可位於較第一胞元元件隔離圖案150C1中的每一者的底表面150C1B及第二胞元元件隔離圖案150C2中的每一者的底表面150C2B低的高度處。
絕緣隔離圖案200'可設置於基板100的邊界區BR中。絕緣隔離圖案200'可設置於胞元主動圖案CACT與周邊主動圖案PACT之間。絕緣隔離圖案200'可插置於胞元主動圖案CACT中的對應的胞元主動圖案CACT與周邊主動圖案PACT中的對應的周邊主動圖案PACT之間。絕緣隔離圖案200'的底表面200B'可具有階梯式輪廓。絕緣隔離圖案200'的底表面200B'可包括與對應的胞元主動圖案CACT的側表面相鄰的第一部分200Ba及與對應的周邊主動圖案PACT的側表面相鄰的第二部分200Bb。第二部分200Bb的高度可低於第一部分200Ba的高度。絕緣隔離圖案200'的底表面200B的第一部分200Ba可位於與第一胞元元件隔離圖案150C1中的每一者的底表面150C1B實質上相同的高度處，且絕緣隔離圖案200的底表面200B的第二部分200Bb可位於與周邊元件隔離圖案150P中的每一者的底表面150PB實質上相同的高度處。
可藉由參照圖12至圖22闡述的方法形成胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P以及絕緣隔離圖案200'。胞元元件隔離圖案150C1及150C2、周邊元件隔離圖案150P以及絕緣隔離圖案200'可連接至彼此以形成單個元件隔離層ST。
除上述不同之處之外，根據本實施例的半導體元件可與參照圖9至圖11闡述的半導體元件實質上相同。
綜上所述，為滿足對具有小的圖案大小及減少的設計規則的半導體元件的日益增長的需求，對電晶體進行按比例縮小。為防止電晶體的電性特性因其按比例縮小而劣化，有必要將胞元元件隔離圖案及周邊元件隔離圖案形成至特定深度。
因此，實施例提供具有改善的電性特性的半導體元件及其製造方法。亦即，根據實施例，可減少在形成胞元溝渠及周邊溝渠的蝕刻製程中的蝕刻負載效應，且進而輕易地控制胞元元件隔離圖案及周邊元件隔離圖案的深度。因此，可輕易地製造具有改善的電性特性的半導體元件。
本文中已揭露各種示例性實施例，且儘管採用特定用語，然而該些用語僅用於並被解釋為具有通常意義及闡述性意義，而並非用於限制目的。在一些情況下，除非另外明確地指明，否則在本申請案提出申請之前對於此項技術中具有通常知識者將顯而易見的是，結合具體實施例闡述的特徵、特性及/或部件可單獨使用或與結合其他實施例闡述的特徵、特性及/或部件組合使用。因此，熟習此項技術者應理解，在不背離以下申請專利範圍中所述的本發明的精神及範圍的條件下，可進行形式及細節上的各種改變。
1:胞元區塊 2:周邊區塊/第一周邊區塊 3:周邊區塊/第二周邊區塊 4:周邊區塊/第三周邊區塊 5:周邊區塊/第四周邊區塊 100:基板 100L、150C1B、150C2B、150PB、200B、200B':底表面 110:胞元罩幕圖案 112:第一胞元罩幕圖案 114:第二胞元罩幕圖案 120、120':周邊罩幕圖案 122、122':第一周邊罩幕圖案 124、124':第二周邊罩幕圖案 130:罩幕圖案 132:第一罩幕圖案 134:第二罩幕圖案 138:光阻圖案 140:第一氧化物層 142:第二氧化物層 144:氮化物層 146:第三氧化物層 148:第一罩幕層 150C1:胞元元件隔離圖案/第一胞元元件隔離圖案 150C2:胞元元件隔離圖案/第二胞元元件隔離圖案 150P:周邊元件隔離圖案 152:第二罩幕層 154:第三罩幕層 156:光阻圖案 200、200':絕緣隔離圖案 200Ba:第一部分 200Bb:第二部分 200T、200T':隔離溝渠 200Ta:第一隔離溝渠 200Tb:第二隔離溝渠 305絕緣層 309:儲存節點歐姆層 311:擴散防止圖案 321:第一子間隔件 325:第二子間隔件 330:多晶矽圖案 331:歐姆圖案 332:含金屬圖案 337:位元線頂蓋圖案 341:下部絕緣間隙填充層 350:支撐圖案 358:第一頂蓋圖案 360:第二頂蓋圖案 370:蝕刻停止層 400:第一層間絕緣層 411:周邊閘極介電圖案 413:周邊閘極電極 415:周邊閘極頂蓋圖案 417:周邊閘極間隔件 431:周邊接觸件 435:周邊線 500:第二層間絕緣層 A-A'、B-B'、C-C':線 AG:空氣隙 BC:儲存節點接觸件 BE:下部電極 BL:位元線 BR:邊界區 CA:電容器 CACT:胞元主動圖案 CAP:胞元閘極頂蓋圖案 CR:胞元區 CT1:胞元溝渠/第一胞元溝渠 CT2:胞元溝渠/第二胞元溝渠 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DC:位元線接觸件 DL:介電層 E1:第一邊緣 E2:第二邊緣 GE:胞元閘極電極 GI:胞元閘極介電圖案 LP:搭接墊 NW、WW:寬度 P1:部分 PACT:周邊主動圖案 PR:周邊區/周邊電路區 PT:周邊溝渠 SD1:第一雜質注入區 SD2:第二雜質注入區 SP:位元線間隔件 SS1:上部支撐圖案 SS2:下部支撐圖案 ST:元件隔離層 T1:初步溝渠/第一初步溝渠 T2:初步溝渠/第二初步溝渠 TE:上部電極 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 WL:字元線 WLp:周邊字元線
藉由參照附圖詳細闡述示範性實施例，各種特徵對於熟習此項技術者而言將變得顯而易見，在附圖中： 圖1是示出根據實施例的半導體元件的方塊圖。 圖2至圖8是示出根據實施例的製造半導體元件的方法中的階段的圖。 圖9是示出根據實施例的半導體元件的平面圖。 圖10是沿著圖9所示線A-A'截取的剖視圖。 圖11是沿著圖9所示線B-B'及C-C'截取的剖視圖。 圖12至圖22是示出根據實施例的製造半導體元件的方法中的階段的圖。 圖23是示出根據實施例的半導體元件的平面圖。 圖24是沿著圖23所示線A-A'截取的剖視圖。
A-A'、B-B'、C-C':線
BC:儲存節點接觸件
BL:位元線
BR:邊界區
CACT:胞元主動圖案
CR:胞元區
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線接觸件
P1:部分
PACT:周邊主動圖案
PR:周邊區/周邊電路區
ST:元件隔離層
WL:字元線
WLp:周邊字元線

Claims (20)

  1. 一種半導體元件，包括： 基板，包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區； 胞元元件隔離圖案，位於所述基板的所述胞元區上以界定胞元主動圖案； 周邊元件隔離圖案，位於所述基板的所述周邊區上以界定周邊主動圖案；以及 絕緣隔離圖案，位於所述基板的所述邊界區上，所述絕緣隔離圖案位於所述胞元主動圖案與所述周邊主動圖案之間， 其中所述絕緣隔離圖案的底表面包括： 第一邊緣，與所述胞元主動圖案中的對應的胞元主動圖案的側表面相鄰，以及 第二邊緣，與所述周邊主動圖案中的對應的周邊主動圖案的側表面相鄰，當自所述基板的底表面量測時，所述第一邊緣處於較所述第二邊緣低的高度處。
  2. 如請求項1所述的半導體元件，其中： 所述胞元元件隔離圖案、所述周邊元件隔離圖案及所述絕緣隔離圖案中的每一者在第一方向上具有寬度，所述第一方向平行於所述基板的所述底表面， 所述周邊元件隔離圖案的所述寬度大於所述胞元元件隔離圖案的所述寬度，且 所述絕緣隔離圖案的所述寬度大於所述周邊元件隔離圖案的所述寬度。
  3. 如請求項2所述的半導體元件，其中所述絕緣隔離圖案的所述底表面具有傾斜輪廓，所述絕緣隔離圖案的所述底表面的高度自所述第二邊緣朝所述第一邊緣逐漸降低。
  4. 如請求項1所述的半導體元件，其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第二邊緣處於較所述胞元元件隔離圖案的底表面低的高度處。
  5. 如請求項4所述的半導體元件，其中： 所述胞元元件隔離圖案包括第一胞元元件隔離圖案及第二胞元元件隔離圖案， 所述第一胞元元件隔離圖案及所述第二胞元元件隔離圖案中的每一者位於所述胞元主動圖案中的相鄰的胞元主動圖案之間，且 當自所述基板的所述底表面量測時，所述第一胞元元件隔離圖案的底表面處於較所述第二胞元元件隔離圖案的底表面低的高度處且處於較所述絕緣隔離圖案的所述底表面的所述第二邊緣高的高度處。
  6. 如請求項5所述的半導體元件，其中所述第一胞元元件隔離圖案及所述第二胞元元件隔離圖案中的每一者在與所述基板的所述底表面平行的第一方向上具有寬度，所述第一胞元元件隔離圖案的所述寬度大於所述第二胞元元件隔離圖案的所述寬度。
  7. 如請求項4所述的半導體元件，其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第一邊緣處於較所述周邊元件隔離圖案的底表面低的高度處。
  8. 如請求項7所述的半導體元件，其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第二邊緣處於與所述周邊元件隔離圖案的所述底表面相同的高度處。
  9. 如請求項1所述的半導體元件，其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第一邊緣處於較所述胞元元件隔離圖案的底表面低且較所述周邊元件隔離圖案的底表面低的高度處。
  10. 如請求項9所述的半導體元件，其中所述絕緣隔離圖案的所述底表面的高度自所述第二邊緣朝所述第一邊緣逐漸降低。
  11. 一種半導體元件，包括： 基板，包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區； 胞元主動圖案，位於所述基板的所述胞元區上以自所述基板突出； 周邊主動圖案，位於所述基板的所述周邊區上以自所述基板突出；以及 絕緣隔離圖案，位於所述基板的所述邊界區上，所述絕緣隔離圖案位於所述胞元主動圖案與所述周邊主動圖案之間， 其中所述絕緣隔離圖案位於所述胞元主動圖案中的對應的胞元主動圖案與所述周邊主動圖案中的對應的周邊主動圖案之間， 其中所述絕緣隔離圖案的底表面包括與所述對應的胞元主動圖案的側表面相鄰的第一邊緣及與所述對應的周邊主動圖案的側表面相鄰的第二邊緣，且 其中當自所述基板的底表面量測時，所述絕緣隔離圖案的所述底表面的高度隨著距所述第一邊緣的距離減小而降低。
  12. 如請求項11所述的半導體元件，其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述高度隨著距所述第二邊緣的距離減小而增大。
  13. 如請求項11所述的半導體元件，更包括位於所述胞元主動圖案之間的胞元元件隔離圖案，當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第二邊緣處於較所述胞元元件隔離圖案的底表面低的高度處。
  14. 如請求項13所述的半導體元件，其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第一邊緣處於較所述第二邊緣低的高度處。
  15. 如請求項13所述的半導體元件，更包括位於所述周邊主動圖案之間的周邊元件隔離圖案，當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第一邊緣處於較所述周邊元件隔離圖案的底表面低的高度處。
  16. 如請求項15所述的半導體元件，其中當自所述基板的所述底表面量測時，所述周邊元件隔離圖案的所述底表面處於較所述胞元元件隔離圖案的所述底表面低的高度處。
  17. 如請求項11所述的半導體元件，更包括： 胞元元件隔離圖案，位於所述胞元主動圖案之間；以及 周邊元件隔離圖案，位於所述周邊主動圖案之間， 其中當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第一邊緣處於較所述胞元元件隔離圖案的底表面低且較所述周邊元件隔離圖案的底表面低的高度處。
  18. 如請求項17所述的半導體元件，其中： 所述胞元元件隔離圖案、所述周邊元件隔離圖案及所述絕緣隔離圖案中的每一者在與所述基板的所述底表面平行的第一方向上具有寬度， 所述周邊元件隔離圖案的所述寬度大於所述胞元元件隔離圖案的所述寬度，且 所述絕緣隔離圖案的所述寬度大於所述周邊元件隔離圖案的所述寬度。
  19. 一種半導體元件，包括： 基板，包括胞元區、周邊區及位於所述胞元區與所述周邊區之間的邊界區； 胞元元件隔離圖案，位於所述基板的所述胞元區上以界定胞元主動圖案； 周邊元件隔離圖案，位於所述基板的所述周邊區上以界定周邊主動圖案；以及 絕緣隔離圖案，位於所述基板的所述邊界區上以及所述胞元主動圖案與所述周邊主動圖案之間， 其中所述胞元元件隔離圖案包括具有第一寬度的第一胞元元件隔離圖案及具有較所述第二寬度小的第二寬度的第二胞元元件隔離圖案， 其中所述絕緣隔離圖案的底表面包括與所述胞元主動圖案相鄰的第一部分及與所述周邊主動圖案相鄰的第二部分，當自所述基板的底表面量測時，所述第二部分處於較所述第一部分低的高度處，且 其中當自所述基板的所述底表面量測時，所述第一胞元元件隔離圖案的底表面處於較所述第二胞元元件隔離圖案的底表面低的高度處且處於較所述絕緣隔離圖案的所述底表面的所述第二部分高的高度處。
  20. 如請求項19所述的半導體元件，其中： 當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第一部分處於與所述第一胞元元件隔離圖案的所述底表面實質上相同的高度處，且 當自所述基板的所述底表面量測時，所述絕緣隔離圖案的所述底表面的所述第二部分處於與所述周邊元件隔離圖案的底表面實質上相同的高度處。
TW110110344A 2020-07-24 2021-03-23 半導體元件 TWI795747B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200092328A KR20220014391A (ko) 2020-07-24 2020-07-24 반도체 소자 및 그 제조방법
KR10-2020-0092328 2020-07-24

Publications (2)

Publication Number Publication Date
TW202220174A true TW202220174A (zh) 2022-05-16
TWI795747B TWI795747B (zh) 2023-03-11

Family

ID=79586336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110344A TWI795747B (zh) 2020-07-24 2021-03-23 半導體元件

Country Status (4)

Country Link
US (1) US11430795B2 (zh)
KR (1) KR20220014391A (zh)
CN (1) CN113972212A (zh)
TW (1) TWI795747B (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632630B1 (ko) 2005-05-25 2006-10-09 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
US7179717B2 (en) 2005-05-25 2007-02-20 Micron Technology, Inc. Methods of forming integrated circuit devices
CN100461375C (zh) 2005-12-05 2009-02-11 中芯国际集成电路制造(上海)有限公司 制造用于闪存半导体器件的隔离结构的方法
US7396738B1 (en) 2006-12-13 2008-07-08 Hynix Semiconductor Inc. Method of forming isolation structure of flash memory device
KR101195268B1 (ko) * 2011-02-14 2012-11-14 에스케이하이닉스 주식회사 커패시터 및 복층 금속 콘택을 포함하는 반도체 소자 및 형성 방법
US20140167206A1 (en) 2012-12-17 2014-06-19 Macronix International Co., Ltd. Shallow trench isolation structure and method of manufacture
KR102104058B1 (ko) 2013-09-27 2020-04-23 삼성전자 주식회사 반도체 소자 및 그 제조 방법
CN104658882B (zh) 2013-11-25 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
CN105355587B (zh) 2015-10-14 2018-09-04 上海华力微电子有限公司 一种避免浅沟槽隔离结构出现深度负载效应的方法
CN108615732B (zh) * 2016-12-09 2019-06-28 联华电子股份有限公司 半导体元件及其制作方法
US11031279B2 (en) * 2016-12-14 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with reduced trench loading effect
KR102459430B1 (ko) * 2018-01-08 2022-10-27 삼성전자주식회사 반도체 소자 및 그 제조방법
CN110223982B (zh) * 2018-03-01 2021-07-27 联华电子股份有限公司 动态随机存取存储器及其制作方法
US10573552B2 (en) 2018-03-15 2020-02-25 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102567631B1 (ko) * 2018-08-03 2023-08-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11075204B2 (en) * 2018-12-14 2021-07-27 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method for fabricating the same
TWI690055B (zh) * 2019-07-01 2020-04-01 華邦電子股份有限公司 記憶體裝置與其製造方法
KR20210047032A (ko) * 2019-10-21 2021-04-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11502181B2 (en) * 2019-11-08 2022-11-15 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11309312B2 (en) * 2019-12-04 2022-04-19 Nanya Technology Corporation Semiconductor device

Also Published As

Publication number Publication date
CN113972212A (zh) 2022-01-25
US20220028868A1 (en) 2022-01-27
KR20220014391A (ko) 2022-02-07
TWI795747B (zh) 2023-03-11
US11430795B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
US8344517B2 (en) Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same
KR100912965B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
JP2009239285A (ja) 半導体素子の垂直チャネルトランジスタ及びその形成方法
US11800702B2 (en) Method of forming a memory device
KR20060124597A (ko) 반도체 장치의 형성방법
KR100327123B1 (ko) 디램셀캐패시터의제조방법
US11917815B2 (en) Semiconductor and manufacturing method of the same
KR100924007B1 (ko) 반도체 소자의 수직 채널 트랜지스터 형성 방법
US20240155830A1 (en) Semiconductor devices and methods of manufacturing the same
KR20020088980A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20200074659A (ko) 집적회로 소자
TWI799010B (zh) 半導體裝置
KR100699915B1 (ko) 반도체 장치 및 그 제조 방법
CN113921499A (zh) 半导体器件及其制造方法
TWI795747B (zh) 半導體元件
KR20120004802A (ko) 반도체 장치 제조 방법
KR20060108432A (ko) 디램 장치 및 그 형성방법
TWI834203B (zh) 包括含碳接觸柵的半導體裝置
KR101172310B1 (ko) 반도체 장치 제조 방법
US20230413538A1 (en) Integrated circuit device
US20240064960A1 (en) Semiconductor memory device and method of fabricating the same
KR101116287B1 (ko) 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
KR20220014953A (ko) 반도체 장치 및 이의 제조 방법
KR20230047700A (ko) 반도체 소자
TW202315057A (zh) 半導體裝置及其製造方法