TW202209626A - 用於直視型顯示器之次像素發光二極體及其製造方法 - Google Patents

用於直視型顯示器之次像素發光二極體及其製造方法 Download PDF

Info

Publication number
TW202209626A
TW202209626A TW110116921A TW110116921A TW202209626A TW 202209626 A TW202209626 A TW 202209626A TW 110116921 A TW110116921 A TW 110116921A TW 110116921 A TW110116921 A TW 110116921A TW 202209626 A TW202209626 A TW 202209626A
Authority
TW
Taiwan
Prior art keywords
leds
layer
subset
substrate
backplane
Prior art date
Application number
TW110116921A
Other languages
English (en)
Inventor
沙基特 查達
阿努沙 波克利亞
毆吉爾 祝拉爾 泰肯
Original Assignee
美商納諾西斯有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商納諾西斯有限公司 filed Critical 美商納諾西斯有限公司
Publication of TW202209626A publication Critical patent/TW202209626A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

本發明提供一種方法，其包含：將第一LED之一第一子集自一第一基板轉移至一第一背板，以在像素區域中形成第一次像素；將第二LED之一第一子集轉移至一第二背板且將該等第二LED之該第一子集與一第二基板分離，以在該第二基板上留下第一空位；在將該等第二LED之該第一子集轉移至該第二背板之後，在位於該第二基板上之該等第二LED之一第二子集上形成一額外導電材料；將該第二基板定位於該第一背板上方，使得該等第一次像素係安置於該等第一空位中；及將該等第二LED之該第二子集轉移至該第一背板上之接合結構之一第二子集，以在該等像素區域中形成第二次像素，同時一間隙存在於該等第一次像素與該第二基板之間。

Description

用於直視型顯示器之次像素發光二極體及其製造方法
本發明係關於發光裝置，且特定言之，係關於用於直視型顯示器裝置之次像素發光二極體及其製造方法。
諸如發光二極體(LED)之發光裝置用於諸如位於膝上型電腦或電視中之液晶顯示器中之背光之電子顯示器中。發光裝置包含發光二極體及經組態以發射光之各種其他類型之電子裝置。
各種實施例提供一種顯示裝置，其包括：一背板；含有一第一反射器且經組態以發射第一色彩光之一第一發光二極體(LED)，其接合至該背板；含有一第二反射器且經組態以發射不同於該第一色彩光之第二色彩光之一第二LED，其接合至該背板；及含有一第三反射器且經組態以發射不同於該第一及第二色彩光之第三色彩光之一第三LED，其接合至該背板。該第二反射器比該第一反射器厚，且該第三反射器比該第二反射器厚。
各種實施例提供一種轉移發光二極體(LED)之方法，其包括：提供經組態以發射第一色彩光且位於一第一基板上之第一LED及經組態以發射不同於該第一色彩光之第二色彩光且位於一第二基板上之第二LED；將該等第一LED之一第一子集轉移至一第一背板上之接合結構之一第一子集以在像素區域中形成第一次像素且將該等第一LED之該第一子集與該第一基板分離；將該等第二LED之一第一子集轉移至一第二背板且將該等第二LED之該第一子集與該第二基板分離以在該第二基板上留下第一空位；在將第二LED之該第一子集轉移至該第二背板之後在位於該第二基板上之該等第二LED之一第二子集上形成一額外導電材料；將該第二基板定位於該第一背板上方，使得該等第一次像素安置於該等第一空位中；及將該等第二LED之該第二子集轉移至該第一背板上之接合結構之一第二子集以在該等像素區域中形成第二次像素，同時一間隙歸因於該額外導電材料之存在而存在於該等第一次像素與該第二基板之間。
後文參考其中展示本發明之例示性實施例之附圖更全面描述本發明。然而，本發明可依諸多不同形式具體實施且不應解釋成限於本文所闡述之例示性實施例。相反，提供此等實施例使得本揭示內容係詳盡的且將本發明之範疇充分傳達給熟習技術者。在該等圖式中，為使清楚，可放大層及區域之大小及相對大小。在該等圖式中，相同元件符號標示相同元件。
應瞭解，當一元件或層被稱為係「安置於在……上」、「連接至」另一元件或層時，其可直接在其他元件或層上或直接連接至其他元件或層，或可存在中介元件或層。相比而言，當一元件被稱為「直接安置於另一元件或層上」或「直接連接至另一元件或層」時，不存在中介元件或層。應瞭解，為了本發明之目的，「X、Y及Z之至少一者」可解釋為僅X、僅Y、僅Z或X、Y及Z之兩項或多項之任何組合(例如XYZ、XYY、YZ、ZZ)。本文中，術語「約」及「實質上」可係指+/-5%之一方差，諸如+/-1%。
一顯示裝置(諸如一直視型顯示裝置)可自接合至一背板之一有序像素陣列形成。各像素可包含依一各自峰值波長發射光之一組次像素。例如，一像素可包含一紅色次像素、一綠色次像素及一藍色次像素。各次像素可包含發射一特定波長之光之一或多個發光二極體(LED)。各像素由一背板電路驅動使得一色域內之色彩之任何組合可展示於各像素之顯示器上。顯示面板可藉由其中LED次像素焊接至或依其他方式電附接至位於背板上之一接合墊之一程序來形成。接合墊由背板電路及其他驅動電子器件電驅動。
圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A、圖4B及圖4C繪示本發明之發光二極體10之各種組態。本發明之發光裝置之各種組態通常可藉由提供一支撐基板22及一單晶緩衝半導體層24來形成。支撐基板22可包含一單晶材料，諸如使用基面或r面生長表面之Al2 O3 (藍寶石)、鑽石、Si、Ge、GaN、AlN、纖鋅礦(α)及閃鋅礦(β)形式之SiC、InN、GaP、GaAsP、GaAs、InP、ZnO、ZnS及ZnSe。例如，支撐基板22可包含具有一適合表面定向之藍寶石(即，單晶氧化鋁)。支撐基板22可包括具有一圖案化(例如，粗糙)生長表面之一圖案化藍寶石基板(PSS)。凸塊、凹窩及/或斜切可或可不提供於支撐基板22之頂面上以促進緩衝層之單晶化合物半導體材料之磊晶生長，以促進一後續分離程序中單晶緩衝半導體層24與支撐基板22之分離。若凸塊及/或凹窩提供於支撐基板22之頂面上，則各凸塊或各凹窩之橫向尺寸可在1.5微米至6微米之一範圍內，儘管亦可採用更小及更大橫向尺寸。儘管亦可採用更小及更大距離，但相鄰凸塊或凹窩對之間的中心至中心距離可在3微米至15微米之一範圍內。各種幾何組態可用於凸塊或凹窩之配置。凸塊之高度及/或凹窩之深度可大約為1微米至3微米，儘管亦可採用更小及更大高度及/或深度。
單晶緩衝半導體層24包含一單晶化合物半導體材料(諸如III-V族化合物半導體材料)，例如III族氮化物化合物半導體材料。用於形成單晶緩衝半導體層24之沈積程序可採用有機金屬氣相磊晶法(MOVPE)、分子束磊晶法(MBE)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)、有機金屬分子束磊晶法(MOMBE)及原子層沈積法(ALD)之任何者。單晶緩衝半導體層24可具有一恆定或分級組成物使得與支撐基板22之介面處之單晶緩衝半導體層24之組成物提供與支撐基板22之頂面之二維晶格結構之一實質晶格匹配。單晶緩衝半導體層24之組成物可在沈積程序期間逐漸改變。若支撐基板22包含圖案化藍寶石，則單晶緩衝半導體層24之底面可為一圖案化(即，粗糙)表面。
可用於單晶緩衝半導體層24之一底部部分之材料可為(例如)Ga1-w-x Inw A1x N，其中w及x在零與小於一之間之範圍內且可為零(即，GaN)且經選擇以匹配支撐基板22之頂面之晶格常數。視情況，As及/或P亦可包含於用於緩衝層之底部部分之材料中，其中單晶緩衝半導體層24之底部部分可包含Ga1-w-x Inw Alx N1-x-z Asy Pz ，其中y及z在零與小於一之間(匹配支撐基板22之頂面之晶格常數)。可用於單晶緩衝半導體層24之頂部部分之材料包含但不限於III-V族化合物材料，包含諸如氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化鋁鎵及氮化銦鎵之III族氮化物材料以及諸如磷化鎵(GaP)、砷化鎵(GaAs)、銻化鎵(GaSb)、磷化銦(InP)、砷化銦(InAs)及銻化銦(InSb)之其他III-V族材料。單晶緩衝半導體層24之組成物可在單晶緩衝半導體層24之底部部分與單晶緩衝半導體層24之頂部部分之間逐漸改變使得由沿生長方向(垂直方向)之一逐漸晶格參數改變引起之位錯不會傳播至單晶緩衝半導體層24之頂面。在一實施例中，厚度小於1微米之單晶緩衝半導體層24之一薄的底部部分可不摻雜或以一低濃度矽摻雜。
具有低缺陷密度之一高品質單晶表面可提供於單晶緩衝半導體層24之頂面處。視情況，單晶緩衝半導體層24之頂面可經平坦化以提供一平坦頂面，例如，藉由化學機械平坦化。可在平坦化程序之後執行一適合表面清潔程序以自單晶緩衝半導體層24之頂面移除污染物。單晶緩衝半導體層24之平均厚度可在2微米至10微米之一範圍內，儘管亦可採用更小及更大厚度。
一n摻雜化合物半導體基板層26隨後直接形成於單晶緩衝半導體層24之頂面上。n摻雜化合物半導體基板層26可形成為單晶緩衝半導體層24之整個頂面上方具有一均勻厚度之一連續材料層。n摻雜化合物半導體基板層26包含一n摻雜化合物半導體材料。n摻雜化合物半導體基板層26可為與單晶緩衝半導體層24之頂部部分之單晶化合物半導體材料匹配之晶格。n摻雜化合物半導體基板層26可或可不包含相同於單晶緩衝半導體層24之頂部部分之化合物半導體材料。在一實施例中，n摻雜化合物半導體基板層26可包含一n摻雜直接能帶隙化合物半導體材料。在一實施例中，n摻雜化合物半導體基板層26可包含n摻雜氮化鎵(GaN)、氮化銦鎵(InGaN)或其他III-V族半導體材料(諸如磷化鎵或其三元或四元化合物)。用於形成n摻雜化合物半導體基板層26之沈積程序可採用有機金屬氣相磊晶法(MOVPE)、分子束磊晶法(MBE)、氫化物氣相磊晶法(HVPE)、液相磊晶法(LPE)、有機金屬分子束磊晶法(MOMBE)及原子層沈積法(ALD)之任何者。n摻雜化合物半導體基板層26之厚度可在300 nm至2微米之一範圍內，儘管亦可採用更小及更大厚度。支撐基板22、單晶緩衝半導體層24及n摻雜化合物半導體基板層26共同包括一基板20。
在一些實施例(諸如圖1A、圖1B、圖2A、圖2B、圖3A及圖3B中所繪示之實施例)中，一圖案化生長遮罩層42可形成於基板20之頂面上(例如，n摻雜化合物半導體基板層26之頂部上)。可(例如)藉由沈積一介電材料層且圖案化介電材料層以在其中形成開口來形成圖案化生長遮罩層42。例如，一氮化矽層、一氧化矽層或一介電金屬氧化物層(諸如一氧化鋁層)可形成於基板20之頂面上。在一實施例中，介電材料層可包含一氮化矽層。介電材料層之厚度可在3 nm至100 nm之一範圍內，儘管亦可採用更小及更大厚度。
一光阻層(圖中未展示)可施加於介電材料層之頂面上方且可經微影圖案化以藉由微影曝光及顯影來形成穿過其中之開口。在一實施例中，光阻層中之開口可形成為二維週期陣列。各開口之大小及形狀可經選擇以最佳化隨後藉由一選擇性沈積程序(諸如一選擇性磊晶程序)形成之半導體結構之形狀及大小。光阻層中之開口之圖案可轉移通過介電材料層以形成圖案化生長遮罩層42。隨後可(例如)藉由灰化來移除光阻層。替代地，可使用電子束微影或奈米壓印微影接著蝕刻來圖案化生長遮罩層。圖案化生長遮罩層42包含可或可不配置成二維週期陣列之開口。各開口之形狀可為圓形、橢圓形或多邊形(諸如六邊形)。n摻雜化合物半導體基板層26之頂面之一部分在各開口下方透過圖案化生長遮罩層42實體暴露。
單晶緩衝半導體層24、n摻雜化合物半導體基板層26及其上待形成之額外結構隨後經圖案化以界定一次像素陣列(其係發光二極體10之一陣列)。因此，單晶緩衝半導體層24及n摻雜化合物半導體基板層26之各隨後圖案化區域將對應於一各自發光二極體10之區域。例如，發光二極體10之陣列可形成為一矩形陣列或一六邊形陣列，且各發光二極體10可形成有在1微米至60微米之一範圍內(諸如2微米至30微米)之一最大橫向尺寸(諸如一矩形形狀之對角或一六邊形形狀之一外接圓之直徑)。例如，穿過圖案化生長遮罩層42之各開口之最大橫向尺寸可在50 nm至50微米之一範圍內(諸如200 nm至10微米)，儘管亦可採用更小及更大尺寸。
在一替代實施例中，在n摻雜化合物半導體基板層26上形成額外結構(例如，後續半導體材料之磊晶生長)之前藉由一微影程序及一異向性蝕刻之一組合來圖案化單晶緩衝半導體層24及n摻雜化合物半導體基板層26。例如，一光阻層可施加於n摻雜化合物半導體基板層26上方且經微影圖案化以覆蓋發光二極體10之各離散區域。例如，沿正交水平方向延伸之兩組線溝槽可穿過n摻雜化合物半導體基板層26及單晶緩衝半導體層24形成以形成n摻雜化合物半導體基板層26及單晶緩衝半導體層24之圖案化部分之一矩形陣列。隨後可移除光阻層。
在諸如圖1A及圖1B之組態之組態中，一發光二極體10之各區域包含圖案化生長遮罩層42中之一各自單一開口。在諸如圖2A、圖2B、圖3A及圖3B之組態之組態中，一發光二極體10之各區域包含圖案化生長遮罩層42中之一各自開口陣列。
在一些其他實施例中(諸如圖4A至圖4C中所繪示之實施例)，未採用圖案化生長遮罩層42。在此情況中，連續平面半導體層形成於n摻雜化合物半導體基板層26上。
N摻雜化合物半導體區域32可藉由一選擇性化合物半導體沈積程序(其可為一選擇性磊晶程序)來生長穿過生長遮罩層42且生長於其上方。n摻雜化合物半導體區域32之形狀及大小可基於穿過生長遮罩層42之開口之形狀及尺寸且藉由選擇性化合物半導體沈積程序之程序條件來判定。n摻雜化合物半導體區域32可形成有位於一各自結晶平面內之各種結晶刻面。如本文中所使用，一「p平面」意謂一「角錐平面」，其可為III族氮化物系統中之
Figure 02_image001
平面之任何者，一「c平面」表示一{0001}平面且一「m平面」表示
Figure 02_image001
平面之任何者。不同結晶平面中之生長速率通常不同。當未另外說明時，本文中之一「生長速率」意謂沿垂直於一生長表面之方向之一層生長速率。在一實施例中，n摻雜化合物半導體基板層26之頂面可在一c平面內。各n摻雜化合物半導體區域32之高度可在50 nm至10微米之一範圍內(諸如200 nm至2微米)，儘管亦可採用更小及更大高度。在一些實施例中，可視情況採用在引發沈積半導體材料之遷移之一高溫下之一退火、一部分回蝕程序及/或化學機械平坦化程序來提供平面頂面及/或刻面表面。
在一些實施例(諸如圖1A及圖1B中所繪示之實施例)中，n摻雜化合物半導體區域32可形成為微碟。如本文中所使用，一碟係指具有彼此平行之一頂面及一底面且頂面之面積大於不平行於頂面之表面(諸如刻面表面或側壁表面)之總面積之一結構元件。一「微碟」係指其頂面之最大橫向尺寸係至少1微米且小於1 mm之一碟。一微碟自上方觀看時可具有一圓形、橢圓形或多邊形(例如矩形、六邊形等等)。
在一些實施例(諸如圖2A及圖2B中所繪示之實施例)中，n摻雜化合物半導體區域32可形成為奈米碟。一「奈米碟」係指其頂面之最大橫向尺寸係至少1 nm且小於1微米。可針對一發光二極體10之各區域形成微碟或奈米碟之一叢集。
在一些實施例(諸如圖3A及圖3B中所繪示之實施例)中，n摻雜化合物半導體區域32可形成為奈米線芯、微米線芯、奈米角錐體、微米角錐體、奈米截頭體、微米截頭體、其等之組合或其他奈米尺度結構或微米尺度結構。一「奈米線」係指沿一縱向方向(諸如一垂直方向)延伸且具有大於一最大橫向尺寸(其係至少1 nm且小於1微米)之一最大垂直尺寸且沿垂直於縱向方向之方向包含一實質上均勻之橫截面形狀之一區域之一結構。一「微米線」係指沿一縱向方向(諸如一垂直方向)延伸且具有大於一最大橫向尺寸(其係至少1微米且小於1 mm)之一最大垂直尺寸且沿垂直於縱向方向之方向包含一實質上均勻之橫截面形狀之一區域之一結構。一「奈米角錐體」係指具有一多邊形或大致曲線形狀之一基底之一錐形結構，使得基底之最大橫向尺寸係至少1 nm且小於1微米。一「微米角錐體」係指具有一多邊形或大致曲線形狀之一基底之一錐形結構，使得基底之最大橫向尺寸係至少1 nm且小於1微米。一「奈米截頭體」係指具有一多邊形或大致曲線形狀之一基底之一截頭體(即，頂點周圍無一區域之一錐形結構)，使得基底之最大橫向尺寸係至少1 nm且小於1微米。一「微米截頭體」係指具有一多邊形或大致曲線形狀之一基底之一截頭體，使得基底之最大橫向尺寸係至少1微米且小於1 mm。若n摻雜化合物半導體基板層26之頂面在一c平面內，則奈米線及微米線可包含m平面、p平面及視情況一各自c平面。奈米角錐體、微米角錐體、奈米截頭體及微米截頭體可包含p平面。奈米截頭體及微米截頭體可包含c平面。
例如，在授予Kryliouk等人之美國專利第9,444,007號、授予Lowgren等人之美國專利第9,419,183號、授予Romano等人之美國專利第9,281,442號及授予Konsek等人之美國專利第8,669,574號中描述用於形成n摻雜化合物半導體區域32之選擇性磊晶程序，該等案之各者轉讓給Glo AB且以引用方式全部併入本文中。
在一些實施例(諸如圖4A至圖4C中所繪示之實施例)中，可在不將一圖案化生長遮罩42用於n摻雜化合物半導體基板層26之圖案化部分之一陣列之所有實體暴露表面上的情況下執行n摻雜化合物半導體區域32之磊晶。在此實施例中，n摻雜化合物半導體區域32包括一連續平面半導體層。
隨後，包含經組態以發射光之一光學主動化合物半導體層堆疊之一主動區域34形成於各n摻雜化合物半導體區域32上。各主動區域34包含在施加一適合電偏壓之後發射光之至少一半導體材料。例如，各主動區域34可包含在其兩端施加一電偏壓之後發射光之一單量子井或一多量子井(MQW)結構。例如，(若干)量子井可包括位於氮化鎵或氮化鋁鎵障壁層之間的(若干)氮化銦鎵井。替代地，主動區域34可包含任何其他適合半導體層(例如，諸如磷化鎵或其三元或四元化合物)或用於發光二極體應用之層之堆疊，只要其在n摻雜化合物半導體區域32之表面上生長。一主動區域34內之所有層之集合在本文中指稱一主動層。
在一實施例中，複數個主動區域34之各者包含經組態以發射光之一各自光學主動之化合物半導體層堆疊。在一非限制性繪示性實例中，主動區域34可包含一層堆疊，其自底部至頂部包含具有30 nm至70 nm (諸如約50 nm至約60 nm)之一厚度之一矽摻雜GaN層、具有2 nm至10 nm (諸如約5 nm至約7 nm)之一厚度之一GaN層、具有1 nm至5 nm (諸如3 nm至4 nm)之一厚度之一InGaN層及具有10 nm至30 nm (諸如約15 nm至20 nm)之一厚度之一GaN障壁層。視情況，一AlGaN罩蓋層可形成於InGaN層上用於紅色LED。層之序列、各層之組成物及各主動區域34內之各層之厚度可經最佳化以最大發射強度且提供目標峰值發射波長。主動區域34可取決於其中半導體材料之組成物及施加至半導體材料之應變而發射任何色彩光，諸如藍光、綠光或紅光。
一選擇性磊晶程序可用於生長主動區域34。選擇性磊晶程序之程序參數可經選擇使得主動區域34生長為整體具有一相同厚度之保形結構。在另一實施例中，主動區域34可生長為其中水平部分整體具有相同厚度(諸如一第一厚度t1)且刻面具有小於水平部分之厚度之一厚度(諸如一第二厚度t2)之一偽保形結構。在一實施例中，複數個主動區域34之各者可包含具有第一厚度t1之一頂部平面部分及覆蓋n摻雜化合物半導體區域32之一各自者之錐形平面側壁且具有第二厚度t2之側壁部分。在一實施例中，第一厚度t1與第二厚度t2之比率可在2至50之一範圍內，儘管亦可採用更小及更大比率。在授予Kryliouk等人之美國專利第9,444,007號、授予Lowgren等人之美國專利第9,419,183號、授予Romano等人之美國專利第9,281,442號及授予Konsek等人之美國專利第8,669,574號中描述用於在奈米線上生長主動區域34之一層堆疊之方法。一主動區域34接觸、環繞且覆蓋一下面的n摻雜化合物半導體區域32。在圖1A、圖1B、圖4A、圖4B及圖4C中所展示之一實施例中，每個發光二極體10可形成一單一主動區域34。在圖2A至圖3B中所展示之另一實施例中，每個發光二極體10可形成主動區域34之一叢集。
一p摻雜半導體材料層36形成於主動區域34之平面頂面及刻面外表面上。p摻雜半導體材料層36包含具有一第二導電類型(其與第一導電類型相反)之一摻雜之一摻雜半導體材料。例如，若第一導電類型係n型，則第二導電類型係p型。若第一導電類型係p型，則第二導電類型係n型。
p摻雜半導體材料層36可包含一化合物半導體材料。p摻雜半導體材料層36之化合物半導體材料可為任何適合半導體材料，諸如p型III族氮化物化合物半導體材料(例如氮化鎵及/或氮化鋁鎵)。在一實施例中，n摻雜化合物半導體區域32可包含n摻雜GaN或InGaN，且p摻雜半導體材料層36可包含p摻雜AlGaN及/或GaN。替代地，區域32及/或層36可包含其他半導體材料，諸如磷化鎵或其三元或四元化合物。
可藉由將摻雜半導體材料選擇性沈積於主動區域34之外表面上來形成p摻雜半導體材料層36。例如，可採用一選擇性磊晶程序。在選擇性沈積程序(其可為一選擇性磊晶程序)期間，離散半導體材料部分自主動區域之各者之外表面生長直至離散半導體材料部分合併以形成p摻雜半導體材料層36作為各發光二極體10之區域內之一連續半導體材料層。在生長遮罩層42之頂面之部分未被n摻雜化合物半導體區域32或主動區域34覆蓋的情況中，p摻雜半導體材料層之底面可接觸生長遮罩層42之頂面之此等部分。
關於圖4C，包含半導體層26、32、34、36、陽極接點50及一第一反射層70A之一台面31可形成於緩衝半導體層24上。可藉由將半導體層26、32、34、36、陽極接點50及一第一反射層70A沈積於緩衝半導體層24上，接著遮罩及蝕刻此等層以形成台面31。可形成一介電材料層60以覆蓋台面31之頂部及側面。介電材料層60包含一介電(即，電絕緣)材料，諸如氧化鋁、氧化矽、氮化矽、有機矽酸鹽玻璃、聚矽氧、一樹脂、自平坦化介電材料或另一介電材料。在一些實施例中，可藉由任何適合方法來形成介電材料層60。例如，當介電材料層60包括氧化鋁時，可藉由原子層沈積(ALD)來形成介電層。
介電層60接著可經圖案化以暴露第一反射層70A之上表面。例如，一光阻層可施加於例示性結構上方且可經微影圖案化以在陽極接點50之各周邊內形成開口。可採用圖案化光阻層作為一蝕刻遮罩層來執行一異向性蝕刻程序或一等向性蝕刻程序。介電材料層50可具有50 nm至1000 nm之一範圍內(諸如100 nm至500 nm)之一厚度。在一些實施例中，介電材料層60可為透明的。
可形成一第二反射層70B以接觸第一反射層70A之暴露部分且覆蓋介電層60。例如，可藉由沈積及剝離程序來形成第二反射層70B。因此，第二反射層70B可覆蓋台面31之頂面及側表面。
一陽極接點50可係形成於p摻雜半導體材料層36之頂面上。圖5A至圖5D繪示可併入圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A、圖4B及圖4C中所繪示之發光二極體10之任何者中之p摻雜半導體材料層36的各種組態。
圖5A繪示陽極接點50之一第一組態。在第一組態中，陽極接點50可包含一氧化鎳層51及一透明導電氧化物層53。可藉由保形或非保形沈積鎳且藉由後續氧化經沈積鎳部分來形成氧化鎳層51。可(例如)藉由物理氣相沈積(PVD)、真空蒸發或化學氣相沈積來沈積一鎳層。鎳層之厚度可在0.3 nm至100 nm之一範圍內(諸如1 nm至10 nm)，儘管亦可採用更小及更大厚度。可藉由一熱氧化程序或一電漿氧化程序來執行鎳層之氧化。替代地，若鎳層足夠薄，則可自隨後沈積之透明導電氧化物層53提供氧原子。氧化鎳層51之厚度可在0.4 nm至130 nm之一範圍(諸如1.3 nm至13 nm)內，儘管亦可採用更小及更大厚度。氧化鎳層51增強p摻雜半導體材料層36與透明導電氧化物層53之間的黏著性。在一實施例中，陽極接點50可包括具有小於3 nm之一厚度(其可在(例如) 0.4 nm至4 nm之一範圍內)之氧化鎳之一表面層。
透明導電氧化物層53可係沈積於p摻雜半導體材料層36上方。透明導電氧化物層53可係沈積為橫跨p摻雜半導體材料層36之整個面積延伸之一連續材料層。透明導電氧化物層53之厚度可在50 nm至600 nm (諸如10 nm至300 nm)之一範圍內，儘管亦可採用更小及更大厚度。透明導電氧化物層53包含一透明導電氧化物材料，諸如選擇摻雜氧化鋅、氧化銦鋅、氧化鎘錫(Cd2 SnO4 )、錫酸鋅(Zn2 SnO4 )及摻雜二氧化鈦(TiO2 )之一材料。例示性摻雜氧化鋅材料包含硼摻雜氧化鋅、氟摻雜氧化鋅、鎵摻雜氧化鋅及鋁摻雜氧化鋅。在一實施例中，陽極接點50可為光學透明的。
圖5B繪示陽極接點50之一第二組態。在第二組態中，陽極接點50可包含一黏著金屬層52及一銀層54。黏著金屬層52及銀層54之組合提供隨後形成之反射器層70與p摻雜半導體材料層36之良好黏著性以及與p摻雜半導體材料層36之良好電接觸。黏著金屬層52直接接觸p摻雜半導體材料層36。黏著金屬層52之材料可為促進黏著性之一元素金屬。例如，黏著金屬層52可為基本上由鉑組成之一鉑層或基本上由鎳組成之一鎳層。可(例如)藉由物理氣相沈積來沈積黏著金屬層52。黏著金屬層52之厚度(如在一水平表面上方量測)可在2 nm至200 nm之一範圍內(諸如5 nm至100 nm)，儘管亦可採用更小及更大厚度。銀層54可基本上由銀組成且可(例如)藉由物理氣相沈積來形成。銀層54之厚度(如在一水平表面上方量測)可在2 nm至200 nm之一範圍內(諸如5 nm至100 nm)，儘管亦可採用更小及更大厚度。
圖5C繪示陽極接點50之一第三組態。在第三組態中，陽極接點50可由直接接觸p摻雜半導體材料層36之一銀層54組成。銀層54可基本上由銀組成且可(例如)藉由物理氣相沈積來形成。銀層54之厚度(如在一水平表面上方量測)可在2 nm至200 nm之一範圍內(諸如5 nm至100 nm)，儘管亦可採用更小及更大厚度。
圖5D繪示陽極接點50之一第四組態。在第四組態中，陽極接點50可為包含NiO:Au複合物(包含NiO區域及Au區域)之一NiO:Au複合層55。可藉由形成一氧化鎳層且沈積金及引發金相互擴散至氧化鎳層來形成NiO:Au複合層55。金原子在氧化鎳基質中分離以形成NiO:Au複合層55。
替代地，可首先沈積金，且可隨後形成氧化鎳。替代地，可將金及鎳沈積為至少兩個層之一堆疊，且可藉由將鎳熱氧化成氧化鎳以形成NiO:Au複合層55來引發氧化及相互擴散。NiO:Au複合層55之厚度可在2 nm至200 nm之一範圍內(諸如5 nm至100 nm)，儘管亦可採用更小及更大厚度。
隨後可在圖1B、圖2B、圖3B及圖4B之實施例中之例示性結構之實體暴露表面上形成一光學介電材料層60。介電材料層60包含一介電(電絕緣)材料，諸如氧化鋁、氧化矽、氮化矽、有機矽酸鹽玻璃、聚矽氧、一樹脂、自平坦化介電材料或另一介電材料。在一實施例中，可藉由諸如低壓化學氣相沈積(LPCVD)或原子層沈積(ALD)之一保形沈積程序來形成介電材料層60 (例如，藉由ALD形成之氧化鋁)。替代地，可藉由電漿增強化學氣相沈積(PECVD)或旋塗來形成介電材料層60。覆蓋陽極接點50之水平表面之介電材料層60之部分之厚度可在50 nm至1,000 nm之一範圍內(諸如100 nm至500 nm)，儘管亦可採用更小及更大厚度。
介電材料層60隨後可經圖案化以在各陽極接點50上方提供一開口。例如，一光阻層可施加於例示性結構上方且可經微影圖案化以在陽極接點50之各周邊內形成開口。可採用圖案化光阻層作為一蝕刻遮罩層來執行一異向性蝕刻程序或一等向性蝕刻程序。例如，若介電材料層60包含氧化矽，則採用稀釋氫氟酸之一等向性蝕刻程序可用於形成穿過介電材料層60之開口。穿過介電材料層60之各開口之面積可在一下面的陽極接點50之面積之10%至90%之一範圍內。圍繞開口之介電材料層60之側壁可呈錐形或可為垂直的。隨後可(例如)藉由灰化來移除光阻層。
圖6至圖8繪示隨後形成用於組態(諸如圖1A、圖2A、圖3A及圖4A之組態)之一反射金屬層70之處理順序，其中反射金屬層70形成為完全覆蓋一下面的陽極接點50之頂面之一平面結構。在此等組態中，在各發光二極體10內，與n摻雜化合物半導體區域32之一最遠端表面距離n摻雜化合物半導體基板層26相比，反射器70之整體更遠離n摻雜化合物半導體基板層26。在圖1A、圖2A、圖3A及圖4A之實施例中，覆蓋及電連接至陽極接點50之反射器70具有小於陽極接點50之一面積。
圖9繪示對應於用於替代組態(諸如圖1B、圖2B、圖3B及圖4B之組態)之圖7之處理步驟之一處理步驟，其中反射金屬層70形成有：一橫向延伸部分，與p摻雜半導體材料層36 (其與一陽極接點50接觸)之一最遠端表面距離n摻雜化合物半導體基板層26相比，其更遠離n摻雜化合物半導體基板層26；及一側壁部分，其鄰接橫向延伸部分之一周邊，自該周邊向下延伸且橫向環繞相同發光二極體裝置10之n摻雜化合物半導體區域32、n摻雜化合物半導體基板層26及單晶緩衝半導體層24。應瞭解，圖6至圖9中所繪示之結構特徵可存在於其中隨後形成一發光二極體10之各區域中。
參考圖6，一第一金屬層71可直接沈積於陽極接點50之暴露表面及光學介電材料層60 (若如圖9中所展示般存在)。第一金屬層71係一反射器70之一組件。第一金屬層71包含諸如鎳或鉑之一黏著促進材料。在一實施例中，第一金屬層71包含鎳。可藉由一非保形沈積程序(諸如物理氣相沈積(PVD)或真空蒸發)或藉由一保形沈積程序(諸如化學氣相沈積(CVD))來沈積第一金屬層71。第一金屬層71可具有在0.3 nm至10 nm之一範圍內(諸如0.6 nm至4 nm)之一第一厚度，儘管亦可採用更小及更大厚度。
如圖7及圖9中所展示，圖案化剝離遮罩77可形成於第一金屬層71上方。圖案化剝離遮罩77可為一圖案化光阻層。在一實施例中，可藉由施加及微影圖案化具有一開口陣列之一光阻層使得穿過光阻層之各開口完全位於一下面的陽極接點50之一周邊內來形成圖案化剝離遮罩77，如圖7中所繪示。
參考圖7及圖9，隨後可(例如)藉由物理氣相沈積(PVD)或真空蒸發來將具有相同於第一金屬層71之組成物之一第二金屬層72異向性蝕刻地沈積於第一金屬層71上及圖案化剝離遮罩77上方。第二金屬層72可直接形成於第一金屬層71之頂面上。一額外第二金屬層72'可形成於圖案化剝離遮罩77之頂面上。第二金屬層72及額外第二金屬層72'可形成於第一金屬層71之實體暴露表面上及圖案化剝離遮罩77上方發光二極體10之各區域周圍。第二金屬層72包含相同於第一金屬層71之金屬以最小化第一金屬層71與第二金屬層72之間的黏著強度。在一實施例中，第一金屬層71及第二金屬層72包含諸如鎳或鉑之一元素金屬。水平表面上方第二金屬層72之厚度可在0.3 nm至40 nm之一範圍內(諸如0.4 nm至6 nm)，儘管亦可採用更小及更大厚度。
在一發光二極體10之各區域周圍，第一金屬層71及第二金屬層72之一組合沈積於發光二極體10之一中心區域內，同時僅第一金屬層71沈積於位於中心區域之一周邊外側之一周邊區域中。中心區域可完全位於由一陽極接點50界定之區域內。周邊區域可具有與中心區域之一周邊重合之一內周邊。具體而言，周邊區域之內周邊可與圖案化剝離遮罩77之側壁重合。
第一金屬層71及第二金屬層72之組合構成具有兩個不同厚度之一單一金屬層。具體而言，第一金屬層71及第二金屬層72之組合構成在一周邊區域(即，其中僅沈積第一金屬層71之區域)處具有一第一厚度且在一中心區域(即，其中沈積第一金屬層71及第二金屬層72之區域)處具有大於第一厚度之一第二厚度之一雙厚度金屬黏著層(71、72)。在一實施例中，第一厚度在0.3 nm至10 nm之一範圍內，且第二厚度在0.6 nm至50 nm之一範圍內。在另一實施例中，第一厚度在0.6 nm至4 nm之一範圍內，且第二厚度在1 nm至10 nm之一範圍內。
可藉由一異向性沈積方法(諸如濺鍍或真空蒸發)來沈積鋁。一鋁層74可直接形成於陽極接點50上方之雙厚度金屬黏著層(71、72)上，且一額外鋁層74'可形成於圖案化剝離遮罩77上方之額外第二金屬層72'上。鋁層74可基本上由鋁組成。鋁層74在後續雷射處理程序(諸如雷射燒蝕程序及雷射焊接程序)期間提供展性使得發光裝置10之主動區域34受保護而免受機械衝擊及/或結構損壞。亦可使用具有一更高展性之金屬(諸如金或銀)來代替鋁。鋁層74之水平部分在雙厚度金屬黏著層(71、72)上方可具有200 nm之3,000 nm之一範圍內之一厚度(諸如800 nm至2,000 nm)。
可藉由諸如物理氣相沈積或真空蒸發之一異向性沈積程序來將一金屬黏著材料沈積於鋁層74上方。金屬黏著材料可包含諸如鎳或鉑之一元素金屬。一金屬黏著層76形成於覆蓋陽極接點50之鋁層74之頂面上，且一額外金屬黏著層76'形成於圖案化剝離遮罩77上方之額外鋁層74'上。金屬黏著層76之水平部分可具有一均勻厚度，其可在1 nm至300 nm之一範圍內(諸如10 nm至100 nm)，儘管亦可採用更小及更大厚度。雙厚度金屬黏著層(71、72)、鋁層74及金屬黏著層76之堆疊構成一反射器70，其可充當發光裝置10之一反射器及一陽極之一部分。額外金屬黏著層76'、額外鋁層74'及額外第二金屬層72'之堆疊構成一額外反射器70'。
參考圖8，可採用一剝離程序來移除圖案化剝離遮罩77及其上之材料層(諸如額外反射器70')。例如，例示性結構可沉浸於溶解圖案化剝離遮罩77之材料之溶劑中。可執行一適合清潔程序以移除額外反射器70'之殘餘材料。
一光阻層(圖中未展示)可施加於例示性結構上方且經微影圖案化以覆蓋發光二極體10之各區域。光阻層之圖案化區域可經配置為具有橫向環繞發光二極體10之各區域之通道(對應於顯影期間自其移除光阻層之材料之區域)之二維陣列。執行一異向性蝕刻程序以圖案化陽極接點50、p摻雜半導體材料層36、主動區域34、n摻雜化合物半導體區域32、生長遮罩層42 (若存在)、n摻雜化合物半導體基板層26及單晶緩衝半導體層24。異向性蝕刻程序可在支撐基板22上停止。
在圖1A、圖2A、圖3A及圖4A中所展示之實施例中，光阻層中之開口之面積延伸超過下面的圖案化反射器70之整個各自面積。因此，在以上蝕刻步驟期間未蝕刻先前剝離步驟中圖案化之反射器70。此避免相對困難的金屬蝕刻。在此等實施例中，反射器70具有小於陽極接點50之一面積。
替代地，在圖1B、圖2B、圖3B及圖4B中所展示之實施例中，亦在以上蝕刻步驟期間蝕刻金屬反射器70。在此等實施例中，執行金屬蝕刻以形成在LED 10之側壁上方部分延伸之金屬反射器70以提高由LED 10發射之光之反射。在蝕刻之後，可(例如)藉由灰化來移除光阻層。
包括反射器70之一組連續圖案化部分之各蝕刻台面、陽極接點50、p摻雜半導體材料層 36、主動區域 34、n 摻雜化合物半導體區域 32、生長遮罩層42 (若存在)、n摻雜化合物半導體基板層26及單晶緩衝半導體層24構成一各自發光二極體10之組件。可將一選用介電層(諸如氧化鋁、氧化矽或氮化矽)沈積於蝕刻檯面之側壁上方同時暴露反射器 70 之頂面。若在形成 n 摻雜化合物半導體區域32之前將 n 摻雜化合物半導體基板層 26 及單晶緩衝半導體層 24 圖案化為離散材料部分(如在圖4A及圖4B之替代組態的情況中)，可視情況省略以上圖案化步驟。在此情況中，具有相同於主動區域34及n摻雜化合物半導體區域32之材料組成物之薄材料層可形成於n摻雜化合物半導體基板層26及單晶緩衝半導體層24之圖案化部分之側壁上，且p摻雜半導體材料層36可延伸至各發光二極體10之周邊處此等薄材料層之側壁。
如圖8及圖9中所展示，一第二圖案化剝離遮罩177可形成於第一金屬層71上方。第二圖案化剝離遮罩177可為一圖案化光阻層。在一實施例中，可藉由施加及微影圖案化具有一開口陣列之一光阻層來形成第二圖案化剝離遮罩177。隨後，可沈積用於形成一裝置側接合墊之材料層。例如，可異向性沈積一第一金屬接合墊金屬來形成一第一金屬接合墊層82及一第一金屬材料層82'。第一金屬接合墊層82可直接沈積於覆蓋陽極接點50及反射器70之金屬黏著層76上，且第一金屬材料層82'可沈積於第二圖案化剝離遮罩177之一頂面上。第一金屬接合墊層82及第一金屬材料層82'可包含諸如鈦或鉭之一過渡金屬。在一實施例中，第一金屬接合墊層82及第一金屬材料層82'可基本上由鈦或鉭組成。第一金屬接合墊層82及第一金屬材料層82'之水平部分可具有30 nm至300 nm之一範圍內之一厚度(諸如60 nm至200 nm)，儘管亦可採用更小及更大厚度。第一金屬接合墊層82透過反射器70電連接至陽極接點50。
可異向性沈積一第二金屬接合墊金屬以形成一第二金屬接合墊層84及一第二金屬材料層84'。第二金屬接合墊層84可直接沈積於覆蓋陽極接點50及反射器70之第一金屬接合墊層82上，且第二金屬材料層84'可沈積於圖案化剝離遮罩77上方之第一金屬材料層82'之一頂面上。第二金屬接合墊層84及第二金屬材料層84'可包含具有大於1,500攝氏度之一熔化溫度之一黏著促進金屬。在一實施例中，第二金屬接合墊層84及第二金屬材料層84'可基本上由鉑組成。第二金屬接合墊層84及第二金屬材料層84'之水平部分可具有50 nm至500 nm之一範圍內之一厚度(諸如100 nm至250 nm)，儘管亦可採用更小及更大厚度。
例示性結構放置於具有可在100攝氏度至230攝氏度(即，低於錫熔點)之一範圍內之一高溫(諸如120攝氏度至200攝氏度)之一環境中。在高溫下將錫沈積於第二金屬接合墊層84之一最上表面之一外周邊內之各區域內及第二金屬材料層84'上。在此步驟中，沈積純錫(僅含有不可避免之雜質)或含有小於1原子百分比(例如0.5原子百分比或更小)之銀及/或銅之錫作為防枝晶元素。錫係一高溫焊料材料且在隨後採用之一雷射焊料程序期間提供一受控回熔。錫沈積期間之高溫引發錫在錫沈積至第二金屬接合墊層84上期間擴散至第二金屬接合墊層84中。
包括鉑及錫之一合金(例如，金屬間化合物)之一第三金屬接合墊層86及一第三金屬材料層86'形成於錫擴散至其中之各自第二金屬接合墊層84及第二金屬材料層84'之上部區域中。第三金屬接合墊層86可含有60至80重量百分比之錫及20至40重量百分比之鉑。第二金屬接合墊層84之剩餘下部包含原子濃度小於0.5％之一原子濃度之錫且被認為係剩餘第二金屬接合墊層84。因此，第二金屬接合墊層84可包含小於0.5％之一原子濃度之錫之表面部分且可包含基本上由鉑組成之一部分。第二金屬接合墊層84之整個體積包含至少99％之一原子濃度(諸如至少99.5％)之鉑。沈積錫之未反應部分形成一錫部分431。錫部分431可包含至少99％之一原子濃度(諸如至少99.5％)之錫且可視情況包含0.5原子百分比之銀及/或銅。
錫部分431之厚度可在1微米至10微米之一範圍內，諸如1.5微米至4微米。第一金屬接合墊層82、第二金屬接合墊層84及第三金屬接合墊層86共同構成一裝置側接合墊80。第三金屬接合墊層86之厚度可小於第二金屬接合墊層84之厚度。例如，第二金屬接合墊層84之厚度可在50 nm至500 nm之一範圍內，諸如100 nm至250 nm。第三金屬接合墊層86之厚度可在40 nm至400 nm之一範圍內，諸如80 nm至200 nm。錫部分431之各區域包含至少99％之一原子濃度之錫。與裝置側接合墊80間隔超過200 nm之錫部分431之區域可基本上由錫組成。裝置側接合墊80中錫與鉑體積比可為至少30:1，諸如至少50:1 (例如100:1至30:1)。第三金屬材料層86'、第二金屬材料層84'及第一金屬材料層82'之堆疊構成一金屬材料層堆疊80'。
返回參考圖1A及圖3B，可採用一剝離程序來移除第二圖案化剝離遮罩177及其上之材料層(諸如金屬材料層堆疊80')。例如，可將例示性結構沉浸於溶解第二圖案化剝離遮罩177之材料之溶劑中。可執行一適合清潔程序來移除金屬材料層堆疊80'之殘餘材料。
在一實施例中，第一金屬接合墊層82可基本上由鈦組成，且第二金屬接合墊層84可基本上由鉑組成。在一實施例中，第一金屬接合墊層82可具有30 nm至300 nm之一範圍內之一厚度，第二金屬接合墊層84之薄化部分可具有10 nm至200 nm之一範圍內之一厚度，第三金屬接合墊層86在錫部分431接觸第三金屬接合墊層84之區域內可具有40 nm至400 nm之一範圍內之一厚度，且錫部分431可具有1微米至10微米之一範圍內之一厚度。
直視型顯示器製造
可藉由將圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A、及/或圖4B之發光二極體10轉移至一背板來形成一直視型顯示裝置。圖10A及圖10B中繪示形成一背板側接合墊421之程序。圖10C中展示一背板401之一俯視圖。
參考圖10A，繪示形成背板側接合墊421期間之一背板401。儘管本文中僅繪示一單一背板側接合墊421，但應瞭解，背板側接合墊421之一陣列形成於背板401之一前表面上以形成一直視型顯示裝置。背板401包含其中嵌入一背板驅動器電路系統440之一背板基板400。如本文中所使用，一「背板基板」係指經組態以將多個裝置固定於其上之任何基板。背板驅動器電路系統440可包含一主動裝置(諸如場效電晶體)陣列及/或金屬互連結構。金屬互連結構可提供背板側接合墊421與主動裝置之間及/或背板側接合墊421與背板401之一輸入/輸出埠之間的電連接。
一般而言，可採用用於形成裝置側接合墊80之相同組之處理步驟以在背板基板400之正面上形成背板側接合墊421之一陣列。例如，可藉由沈積及圖案化一光阻層在背板基板400之頂面上形成一剝離遮罩277。可圖案化光阻層以在其中隨後形成一背板側接合墊421之區域中形成開口。可沈積用於形成背板側接合墊421之材料層。例如，可異向性沈積一第一背板側接合墊金屬以形成一第一背板側接合墊層412及一第一金屬材料層412'。第一背板側接合墊層412可直接沈積於背板基板400之頂面之實體暴露部分上，且第一金屬材料層412'可沈積於圖案化剝離遮罩277之一頂面上。第一背板側接合墊層412及第一金屬材料層412'可包含諸如鈦或鉭之一過渡金屬。在一實施例中，第一背板側接合墊層412及第一金屬材料層412'可基本上由鈦或鉭組成。第一背板側接合墊層412及第一金屬材料層412'之水平部分可具有30 nm至300 nm之一範圍內之一厚度(諸如60 nm至200 nm)，儘管亦可採用更小及更大厚度。第一背板側接合墊層412電連接至陽極接點50。
可異向性沈積一第二背板側接合墊金屬以形成一第二背板側接合墊層414及一第二金屬材料層414'。第二背板側接合墊層414可直接沈積於第一背板側接合墊層412上，且第二金屬材料層414'可沈積於圖案化剝離遮罩277上方之第一金屬材料層412'之一頂面上。第二背板側接合墊層414及第二金屬材料層414'可包含具有大於1,500攝氏度之一熔化溫度之一黏著促進金屬。在一實施例中，第二背板側接合墊層414及第二金屬材料層414'可基本上由鉑組成。第二背板側接合墊層414及第二金屬材料層414'可具有50 nm至500 nm之一範圍內(諸如100 nm至250 nm)之一厚度，儘管亦可採用更小及更大厚度。
背板401隨後可放置於具有可在100攝氏度至230攝氏度之一範圍內(諸如120攝氏度至200攝氏度)之一高溫之一環境中。可沈積純錫或含有小於1原子百分比之Ag及/或Cu之錫。在高溫下將錫沈積於第二背板側接合墊層414之一最上表面之一外周邊內之各區域內。錫係一高溫焊料材料且在隨後採用之一雷射焊料程序期間減少回熔。錫沈積期間之高溫引發錫在錫沈積至第二背板側接合墊層414上期間擴散至第二背板側接合墊層414中。
包括鉑及錫之一合金(例如，金屬間化合物)之一第三背板側接合墊層416形成於錫擴散至其中之第二背板側接合墊層414之一上部區域中。第三背板側接合墊層416可含有60至80重量百分比之錫及20至40重量百分比之鉑。第二背板側接合墊層414之剩餘下部包含原子濃度小於0.5％之一原子濃度之錫且被認為係剩餘第二背板側接合墊層414。因此，第二背板側接合墊層414可包含小於0.5％之一原子濃度之錫之表面部分且可包含基本上由鉑組成之一部分。第二背板側接合墊層414之整個體積包含至少99％之一原子濃度(諸如至少99.5％)之鉑。沈積錫之未反應部分形成一背板側錫部分441 (本文中可指稱一背板焊料層)及圖案化剝離遮罩277上之一犧牲錫部分。焊料層441可包含含有至少99%之一原子濃度(諸如至少99.5%)之錫且可視情況包含0.5原子百分比之銀及/或銅之一焊料材料。然而，本發明不限於任何特定類型之焊料材料。
參考圖10B，可採用一剝離程序來移除圖案化剝離遮罩277及其上之材料層(諸如第二金屬材料層414'、第一金屬材料層412'及犧牲錫部分)。例如，可將背板401及圖案化剝離遮罩277沉浸於溶解圖案化剝離遮罩277之材料之溶劑中。可執行一適合清潔程序來自第二金屬材料層414'及第一金屬材料層412'移除殘餘材料。
第一背板側接合墊層412、第二背板側接合墊層414及第三背板側接合墊層416共同構成一背板側接合墊421。接合墊421及相鄰焊料層441形成一背板接合結構500。各背板焊料層441可包含至少99%之一原子濃度之錫。與背板側接合墊421間隔超過200 nm之背板側錫部分441之區域可基本上由錫組成。背板側接合墊421及背板焊料層441之組合中錫與鉑體積比可為至少30:1，諸如至少50:1 (例如100:1至30:1)。
在一實施例中，第一背板側接合墊層412可基本上由鈦組成，且而第二背板側接合墊層414可基本上由鉑組成。在一實施例中，第一背板側接合墊層412可具有30 nm至300 nm之一範圍內之一厚度，第二背板側接合墊層414之薄化部分可具有10 nm至200 nm之一範圍內之一厚度，第三背板側接合墊層416可具有40 nm至400 nm之一範圍內之一厚度，且背板焊料層441可具有1微米至10微米之一範圍內(諸如1.5微米至4微米)之一厚度。
參考圖10C，背板401可包含可配置於背板基板400之一表面上像素區域400P中之多個接合結構500。各像素區域400P對應於一顯示裝置之一個像素之一位置且含有四個次像素區域400S。特定而言，各像素區域400P可包含至少三個接合結構500。例如，如圖10C中所展示，各像素區域400P可包含四個接合結構500。可藉由將至少三個LED接合至接合結構500來形成一顯示裝置之像素，其中一接合結構500位於各次像素區域400S中。特定而言，接合至一像素區域400P之接合結構500之LED 10可一起形成一顯示裝置之一像素，且各LED 10可操作為其之一次像素。例如，可將發射一不同色彩(例如藍色、綠色及紅色)之一峰值波長之三個LED 10接合至各像素區域400P中之一各自接合結構500。第四接合結構500可用於接合一感測器、一修復LED (若經接合LED 10之一者有缺陷)或發射相同色彩(例如藍色、綠色或紅色)之峰值波長之一第二LED 10作為接合於相同像素區域400P中之其他LED 10之一者。
圖11A係根據本發明之各種實施例之一生長基板(例如，半導體或藍寶石晶圓)之一俯視圖，且圖11B及圖11C係分別展示可包含於圖11A之生長基板22上之一比較實例及一實施例實例之像素區域22P之一者之俯視圖。參考圖11A，一生長基板22可劃分成諸多像素區域22P。各像素區域22P可具有經組態以匹配圖10C中所展示之一對應顯示裝置之背板401之像素區域400P之尺寸的尺寸。例如，各像素區域22P可為大小對應於諸如一直視型顯示器之一顯示裝置之像素區域400P之生長基板22之一矩形區域。各像素區域22P具有相同於背板401上之各自次像素區域400S之面積之四個次像素區域22S。
一般而言，如圖11B中所展示，為允許LED 10在不與先前或隨後沈積於相同像素區域400P中之LED 10實體干擾的情況下轉移至一背板401之對應像素區域400P，各比較實例次像素區域22S可包含一個LED 10。因而，LED 10可僅佔據生長基板22之表面積之一相對較小部分。例如，各LED 10可僅佔據一對應96×96 µm次像素區域22S之一20×20 µm部分。因而，生長基板22之大量表面積可保持不用於LED形成以促進LED轉移。由於生長基板22上之LED 10密度減小，此增加裝置之生產成本。
如圖11C中所展示，為增大生長基板利用率，可根據本發明之一實施例在各次像素區域22S中形成多個LED 10，使得生長基板22上之LED 10密度增大。特定而言，較高之LED 10密度增大相對昂貴之藍寶石生長基板22之利用率，藉此顯著降低LED之生產成本。
例如，各次像素區域22S可包含2個至50個LED，諸如10個至20個LED，諸如圖11C中所展示之16個20×20 µm之LED 10。然而，在其他實施例中，可使用其他數量之LED 10。例如，9個20×20 µm之LED可位於各次像素區域22S中。在其他實施例中，可藉由相應地減小其大小(諸如，藉由在各次像素區域22S中形成64個較小LED)在各次像素區域22S中形成超過16個LED 10。
如下文將詳細討論，本發明之實施例提供用於利用具有大於每像素區域一個LED之一LED密度的生長基板的各種方法。特定而言，各種實施例提供對LED厚度之修改，以在LED轉移至一背板期間減少及/或防止LED之間的干擾。
圖12繪示根據本發明之各種實施例自LED生長基板(例如，晶圓)形成轉移單元或「試樣塊」。參考圖12，生長基板22可包含經安置於像素區域22P中之LED 10。LED 10可具有圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4A及/或圖4B中所展示之結構之任何者。生長基板22可各包含發射諸如藍色、綠色或紅色之特定色彩之光(例如，具有一主要發射峰值波長)的LED 10。
各晶圓22可視情況被切割成第一轉移基板22B、第二轉移基板22G，或第三轉移基板22R，其等在本文中可被指稱第一、第二及第三「試樣塊」。各試樣塊22R、22G、22B可包含經安置於像素區域22P中之LED 10之一矩形陣列。各試樣塊22R、22G、22B之LED 10可發射一特定色彩之光。例如，第一試樣塊22B可包含可發射藍光之LED 10B，第二試樣塊22G可包含發射綠光之LED 10G，且第三試樣塊22R可包含發射紅光之LED 10R。然而，本發明不限於任何特定LED發射色彩。替代地，可不形成試樣塊22R、22G、22B，且可將LED 10自各自生長基板(例如，晶圓) 22直接轉移至一背板。然而，為使解釋簡單，將就試樣塊22R、22G、22B來描述以下方法。
圖13A至圖13I繪示可用於將LED自試樣塊轉移至圖10B及圖10C中所繪示之背板401之一例示性轉移程序。參考圖13A，繪示一處理中結構，其可用於形成根據本發明之一實施例之一例示性發光裝置總成(例如，直視型顯示器)。
在此實施例中，背板基板400可具有一實質平坦頂面。在背板基板400之頂面上提供接合墊421。可採用圖10A及圖10B中所繪示之方法，在各背板側接合墊421上提供一背板錫部分441 (可指稱一「焊料層」)，以形成背板接合結構500。接合結構500可自基板400延伸一距離D (例如，接合結構可具有實質相同之高度)。接合結構500係配置在對應於如圖10C中所展示之一顯示裝置之像素的像素區域400P中，其中一接合結構500係位於各像素區域400P之各次像素區域400S中。
可提供包含發射一第一色彩光(例如，藍光)之第一LED 10B之一陣列之一第一試樣塊22B。第一試樣塊22B可經處理以將一焊料層431施加至首先接合至背板401之一或多個LED 10B (例如，「LED 10B之一第一子集」)，藉此形成各包含一LED 10B及LED 10B上之焊料層431之一或多個第一轉移結構502。例如，可將焊料層431新增至第一試樣塊22B之各像素區域22P中之一LED 10B，如上文所描述。第一轉移結構502可自第一試樣塊22B之表面延伸一第一距離D1 (例如，可具有等於距離D1之一厚度或高度)。在一實施例中，焊料層431可自未包含於LED 10B之第一子集中之剩餘LED 10B中省略，如圖13A中所展示。
第一試樣塊22B可相對於背板401定位，使得對應接合結構500及第一轉移結構502垂直對準。例如，各自焊料層431、441可彼此實體接觸。
參考圖13B，一加熱雷射467可用於使選定相反對之一焊料層431及一背板焊料層441回熔。加熱雷射467可具有在經照射之焊料層對431、441之材料內引起比在第一試樣塊22B之材料內或在待轉移之裝置(例如LED 10B)之材料內更大之能量吸收之一波長。加熱雷射467可具有0.8微米至20微米之一範圍內(諸如1至2微米)之波長。
在一實施例中，雷射光束可傳輸穿過第一試樣塊22B且照射一經照射之第一發光二極體10B之反射材料層70，其吸收雷射光束且加熱相鄰焊料層431、441。此選擇性加熱導致焊料回熔及一焊接接點451之形成。
替代地，加熱雷射467可透過背板401照射於總成上。來自加熱雷射467之一雷射光束透過背板401傳播至一選定背板側接合墊421之背面上，且加熱及使焊料層441及下面的錫部分431回熔以形成接點451。
背板驅動器電路系統440 (包含嵌入背板基板400中之金屬互連結構)可經組態以在各背板側接合墊421上方提供開口，使得可最小化背板基板400內之金屬互連結構之附帶加熱。
一焊接接點451可自各經加熱及回熔之焊料層對431、441之回熔材料自雷射照射之任一方法形成。接合至焊接接點451之第三金屬接合墊層86及第三背板側接合墊層416提供背板基板400與各接合之第一發光二極體10B之間的黏合。
引發回熔之雷射照射之持續時間可小於1秒且可小於0.1秒及/或小於0.01秒及/或小於0.001秒。因此，照射程序充當一快速退火。此一短時間回熔通常不足以形成金屬間化合物。焊接接點451可提供良好黏著性，而不會在焊料材料中形成複雜的金屬間化合物，其防止在各接點451之中心區域內形成成分金屬之組成物梯度。各接點451之中心區域(佔體積之99％以上)可由錫(即，具有不可避免之雜質之純錫)或含有0.5原子百分比或更少之銀及/或銅作為抗枝晶劑之錫組成。各接點451可歸因於其純度而相對較薄(例如，厚度為10微米或更小，諸如厚度為3至7微米)且歸因於其軟度而提供一良好平面度。
參考圖13C，執行一雷射照射程序以將各接合之LED10B與第一試樣塊22B分離。雷射477 (本文中指稱一「燒蝕雷射」)之波長可不同於(例如，短於)加熱雷射467之波長，例如在0.1微米與0.75微米之間(諸如0.25微米至0.5微米)。單晶緩衝半導體層24吸收此一波長範圍內之輻射。因此，單晶緩衝半導體層24之材料在雷射照射時被燒蝕，且下面的LED 10B之剩餘部分與第一試樣塊22B斷開連接。一n摻雜化合物半導體基板層26之一表面在各經照射之LED 10B之剩餘部分內實體暴露。在各經照射之LED 10B內，單晶緩衝半導體層24可被完全移除，或單晶緩衝半導體層24之剩餘部分可包含一下面的n摻雜化合物半導體基板層26之表面透過其實體暴露之一開口。
在一替代實施例中，可反轉圖13B及圖13C中所展示之步驟之順序。在此替代實施例中，可首先執行圖13C中所展示之雷射剝離步驟，接著圖13B中所展示之雷射接合步驟。
參考圖13D，第一試樣塊22B可與背板401分離，使得LED 10B之經接合第一子集保留在背板401上以形成第一次像素600B，而剩餘LED 10B保持附著至第一試樣塊22B。因此，空位V歸因於LED 10B之第一子集之轉移而形成於第一試樣塊22B上。像素區域400P及次像素區域400S之面積在圖13D中以虛線示意性展示。應注意，為方便說明，焊料層441可定位成二維(例如，圖10C中所展示之一矩形佈局中)而非如圖13D中示意性展示般全部展示成一行。
參考圖13E，可提供包含第二LED 10G之一第二試樣塊22G。第二LED 10G可發射不同於由第一LED 10B發射之第一色彩光(例如，藍光)之一第二色彩光(例如，綠光)。
第二試樣塊22G最初可包含LED 10G之一全陣列。可執行圖13A至圖13D之處理步驟以將LED 10G之一第一子集轉移至另一背板(圖中未展示)，使得第二試樣塊22G上形成空位V。空位可配置成對應於由經轉移之第一LED 10B形成於背板401上之一圖案之一圖案。
第二試樣塊22G可經處理使得在LED 10G之第一子集接合至另一背板之後，一導電材料形成於LED 10G之一第二子集上以形成第二轉移結構504。第二轉移結構504具有比第一轉移結構502之各自導電材料厚之一導電材料，使得第二轉移結構504具有大於第一轉移結構502之總厚度之一總厚度。
導電材料可包括形成反射器70之反射材料層、焊料層431或其等之一組合之至少一者。例如，若第一LED 10B之半導體層具有相同於第二LED 10G之各自半導體層之厚度，則第二轉移結構504中之反射器70及焊料層431之組合具有大於第一轉移結構502中之反射器70及焊料層431之組合之一厚度。
在圖13E及圖14A中所展示之一第一實施例中，第一及第二轉移結構具有相同厚度之各自半導體層及反射器70，但第二轉移結構504之第二焊料層431 (例如圖14A中之431G)比第一轉移結構502之第一焊料層431 (例如圖14A中之431B)厚。在圖14B中所展示且下文更詳細描述之一第二實施例中，第一及第二轉移結構具有相同厚度之各者半導體層及焊料層431，但第二轉移結構504之第二反射器70 (例如圖14B中之70G)比第一轉移結構502之第一反射器70 (例如圖14B中之70B)厚。在一第三實施例中，第一及第二轉移結構具有相同厚度之各自半導體層，但第二轉移結構504之反射器70及焊料層431兩者比第一轉移結構502之各自反射器70及焊料層431厚。
如圖13E中所展示，在第一實施例中，第二轉移結構504之第二焊料層431 (即，431G)比第一轉移結構502之第一焊料層431 (即，431B)厚。在LED 10G之第一子集接合至另一背板以形成至少一第二轉移結構504之後，可在一步驟中將第二焊料層431沈積為LED 10G之第二子集上之一單層。替代地，可在兩個單獨步驟中沈積第二焊料層431。例如，將相同厚度之第二焊料層431沈積於LED 10G之第一及第二子集兩者上，接著將LED 10G之第一子集接合至另一背板，接著在位於LED 10G之第二子集上之第二焊料層431之先前沈積之第一部分上形成第二焊料層431之一第二部分以形成至少一第二轉移結構504。
如圖13E中所展示，第二轉移結構504可自第二試樣塊22G之表面延伸大於第一轉移結構502在圖13A中所展示之步驟中自第一試樣塊22B延伸之距離D1之一距離D2 (例如，具有等於距離D2之一厚度或高度)。例如，距離D2可為大於距離D1約1 µm至5 µm，諸如約1.25 µm至約3 µm或約1.5 µm至約2 µm。
第二試樣塊22G可定位於背板401上方，使得第一次像素600B安置於藉由自第二試樣塊22G移除LED 10G之第一子集來形成之空位(V)內。另外，接合結構500及第二轉移結構504之一組合高度(D+D2)可大於第一次像素600B之一高度，使得一間隙G形成於各第一次像素600B之第一LED 10B與第二試樣塊22G之間。因而，第一次像素600B不會實體干擾LED 10G之第二子集之放置。
圖13B及圖13D之雷射照射及燒蝕方法可用於將LED 10G之第二子集接合至背板401且將LED 10G之第二子集自第二試樣塊22G拆離。因此，如圖13F中所展示，可在背板401上形成第二次像素600G且可移除第二試樣塊22G。
參考圖13G，可提供包含第三LED 10R之一第三試樣塊22R。第三LED 10R可發射不同於由第一LED 10B發射之第一色彩光(例如藍光)及由第二LED 10G發射之第二色彩光(例如綠光)之一第三色彩光(例如紅光)。
第三試樣塊22R最初可包含第三LED 10R之一全陣列。可執行圖13A至圖13D之處理步驟以將LED 10R第一及第二子集轉移至其他背板(圖中未展示)，使得第三試樣塊22R上形成空位V。空位可配置成對應於由第一及第二各自次像素(600B，600G)之經轉移之LED 10B及10G形成於背板401上之一圖案之一圖案。
第三試樣塊22R可經處理使得在LED 10R第一及第二子集接合至其他背板之後，一導電材料形成於LED 10R之一第三子集上以形成第三轉移結構506。第三轉移結構506具有比第一及第二轉移結構(502，504)之各自導電材料厚之一導電材料，使得第三轉移結構506具有大於第一轉移結構502及第二轉移結構504之總厚度之一總厚度。
導電材料可包括形成反射器70之反射材料層、焊料層431或其等之一組合之至少一者。例如，若第一及第二LED (10B，10G)之半導體層具有相同於第三LED 10R之各自半導體層之厚度，則第三轉移結構506中之反射器70及焊料層431之組合具有大於第一轉移結構502或第二轉移結構504任一者中之反射器70及焊料層431之組合之一厚度。
在圖13G及圖14A中所展示之一第一實施例中，第一、第二及第三轉移結構具有相同厚度之各自半導體層及反射器70，但第三轉移結構506之第三焊料層431 (即，431R)比第一轉移結構502及第二轉移結構504之各者之第一及第二焊料層431 (即，431B及431G)厚。在圖14B中所展示且下文更詳細描述之一第二實施例中，第一、第二及第三轉移結構具有相同厚度之各者半導體層及焊料層431，但第三轉移結構506之第三反射器70R比第一轉移結構502及第二轉移結構504之各者之第一及第二反射器(70B，70G)厚。在一第三實施例中，第一、第二及第三轉移結構具有相同厚度之各自半導體層，但第三轉移結構506之反射器70及焊料層431兩者比第一轉移結構502或第二轉移結構504之各自反射器70及焊料層431厚。
在第一實施例中，第三轉移結構506之第三焊料層431R比第一轉移結構502及第二轉移結構504之第一及第二焊料層(431B，431G)厚。如上文相對於圖13E所描述，在LED 10R之第一及第二子集接合至其他背板以形成至少一第三轉移結構506之後，可在一步驟中或在複數個步驟中將第三焊料層431沈積為LED 10R之第三子集上之一單層。
第三轉移結構506可自第三試樣塊22R之表面延伸大於第二轉移結構504延伸之距離D2之一距離D3 (例如，具有等於距離D3之一厚度或高度)。例如，距離D3可為大於距離D2約1 µm至5 µm，諸如約1.25 µm至約3 µm或約1.5 µm至約2 µm。
如圖13G中所展示，第三試樣塊22R可定位於背板401上方，使得第一次像素600B及第二次像素600G安置於藉由自第三試樣塊22R移除LED 10R之第一及第二子集來形成之空位(V)內。另外，接合結構500及第三轉移結構506之一組合厚度或高度(D+D3)可大於第一次像素600B及第二次像素600G之高度，使得間隙G形成於各第一次像素600B及第二次像素600G之LED 10B、10G與第三試樣塊22R之間。因而，第一次像素600B及第二次像素600G不會實體干擾LED 10R之第三子集之放置。
圖13B及圖13D之雷射照射及燒蝕方法可用於將LED 10R之第三子集接合至背板401且將LED 10R之第三子集自第三試樣塊22R拆離。因此，如圖13H中所展示，可在背板401上形成第三次像素600R且可移除第三試樣塊22R。因此，可將三個不同色彩LED (10B，10G，10R)依序接合至背板基板400相同像素區域400P之各自次像素區域400S中。
參考圖13I，可藉由將一介電基質445安置於背板401上次像素600B、600G、600R之間來形成一顯示裝置610。介電基質445可橫向環繞構成背板401上方之像素陣列之次像素600B、600G、600R之各者。介電基質445可包含諸如旋塗式玻璃(SOG)或聚合物之一自平坦化介電材料或可藉由一凹槽蝕刻或化學機械平坦化來平坦化。經平坦化之介電基質445之頂面可在包含經轉移LED 10B、10G、10R之頂面之水平面內，或可在包含LED 10B、10G、10R之頂面之水平面下方垂直凹陷。在一實施例中，介電基質445可經圖案化以實體暴露背板基板400之一導電焊墊結構。
一正面透明導電氧化物層450可形成於介電基質445上方且直接形成於位於各LED 10B、10G、10R之頂部上之電節點上。例如，正面透明導電氧化物層450可沈積於各LED 10B、10G、10R之化合物半導體材料層26及位於背板基板400之實體暴露之導電焊墊結構(圖中未展示)上，藉此提供經轉移之發光二極體(10B、10G、10R)之一共同電接地。替代地，若單晶緩衝半導體層24具有一高電阻率且在上述雷射燒蝕步驟期間未完全移除，則可將額外n型摻雜劑引入單晶緩衝半導體層24中以提供足夠高之導電性，且可將n摻雜單晶緩衝半導體層24用作至正面透明導電氧化物層450之一導電路徑。
一選用透明鈍化介電層452可形成於正面透明導電氧化物層450上方。透明鈍化介電層452可包含氮化矽或氧化矽。因此，LED 10B、10G、10R可透過n摻雜化合物半導體基板層26、正面透明導電氧化物層450及透明鈍化介電層452發射光。發光二極體係垂直裝置，因為其等在對置側上具有電接點(即，一電接點在頂部且另一電接點在底部)。
多個轉移總成及多個背板可用於將不同類型之裝置轉移至各背板且在各背板上形成一裝置集之一週期性陣列。各轉移總成中之裝置在一系列裝置轉移之前可具有相同二維週期性。一裝置之週期性陣列在背板上可為相同的，且可具有二維週期性(其係轉移總成上之裝置之二維週期性之乘積)。
圖14A繪示含有藉由圖13A至圖13I之程序製成之不同厚度之第一焊料層431B、第二焊料層431G及第三焊料層431R之第一實施例之顯示裝置。特定而言，第二焊料層431G可比第一焊料層431B厚，且第三焊料層431R可為第二焊料層431G厚。因此，可藉由改變焊料層431B、431G、431R之厚度來提供轉移結構502、504、506之間的高度差。
圖14B繪示含有藉由圖13A至圖13I之程序製成之不同厚度之第一反射器70B、第二反射器70G及第三反射器70R之第二實施例之顯示裝置。參考圖13A至圖13I及圖14B，試樣塊22B、22G、22R之處理可包含將不同厚度之反射層分別沈積至LED 10B、10G、10R之第一反射器70B、第二反射器70G及第三反射器70R。特定而言，可將一較厚反射層沈積於第二LED 10G上而非第一LED 10B上以形成第二反射器70G，且可將一較厚反射層沈積於第三LED 10R上而非第二LED 10G上以形成第三反射器70R。因而，第二反射器70G可比第一反射器70B厚，且第三反射器70R可比第二反射器70G厚。
可在圖13E及/或圖13G中所展示之處理步驟之一單一沈積步驟或多個沈積步驟中沈積第二及第三反射器(70G，70R)。例如，在將LED 10G之第一子集及/或LED 10R之第一及第二子集接合至其他背板之後，可在一步驟中分別將第二及/或第三反射器(70G，70R)沈積為LED 10G之第二子集或LED 10R之第三子集上之一單層。替代地，可在兩個單獨步驟中各沈積第二及/或第三反射器(70G，70R)。例如，可將相同厚度之第二反射層沈積於LED 10G之第一及第二子集兩者上，接著將LED 10G之第一子集接合至另一背板，接著在位於LED 10G之第二子集上之第二反射層之先前沈積之第一部分上形成第二反射層之一第二部分以形成至少一第二轉移結構504之第二反射器70G。可針對第三反射器70R實行類似多步沈積程序。
在第二實施例中，可在形成反射器70B、70G、70R之後將焊料沈積於LED 10B、10G、10R之各者上，使得焊料層431具有實質相同厚度或高度。因此，可藉由改變反射器70B、70G、70R之厚度來提供轉移結構502、504、506之間的高度差。
在第三實施例中，可在形成反射器70B、70G、70R之後將焊料沈積於LED 10B、10G、10R之各者上，使得焊料層431B、431G、431R具有不同厚度。因此，可藉由改變反射器70B、70G、70R及焊料層431B、431G、431R兩者之厚度來提供轉移結構502、504、506之間的高度差。
總之，如上文相對於圖10A至圖14B所描述，用於轉移發光二極體(LED)之一方法包括提供經組態以發射第一色彩光且位於一第一基板22B上之第一LED 10B (如圖12及圖13A中所展示)及經組態以發射不同於第一色彩光之第二色彩光且位於一第二基板22G上之第二LED 10G (如圖12及圖13E中所展示)。方法亦包含將第一LED 10B之一第一子集轉移之一第一背板401上之接合結構500之一第一子集以在像素區域400P中形成第一次像素600B及使第一LED 10B之第一子集與第一第一基板22B分離，如圖13D中所展示。方法亦包含將第二LED 10G之一第一子集轉移至一第二背板及使第二LED 10G之第一子集與第二基板22G分離以在第二基板22G上留下第一空位V，及在將第二LED 10G之第一子集轉移之第二背板之後在位於第二基板22G上之第二LED 10G之一第二子集上形成一額外導電材料(70及/或431)，如圖13E中所展示。方法亦包含將第二基板22G定位於第一背板401上方，使得第一次像素600B安置於第一空位(V)中，及將第二LED 10G之第二子集轉移至第一背板401上之接合結構500之一第二子集以在像素區域400P中形成第二次像素600G，同時一間隙(G)歸因於額外導電材料之存在而存在於第一次像素600B與第二基板22G之間，如圖13E及圖13F中所展示。
在一實施例中，將第一LED 10B之第一子集轉移至接合結構500之第一子集之步驟包括在第一LED 10B之第一子集上形成一第一焊料層431，將第一焊料層接合至第一接合結構及將第一LED 10B之第一子集與第一基板22B分離。將第二LED 10G之第二子集轉移至接合結構500之第二子集的步驟包括在第二LED 10G之第二子集上形成一第二焊料層431，將第二焊料層接合至第二接合結構及將第二LED 10G之第二子集與第二基板22G分離。
在一實施例中，將第一焊料層接合至第一接合結構包括一第一雷射接合步驟，如圖13B中所展示，將第一LED 10B之第一子集與第一基板22B分離包括一第一雷射剝離步驟，如圖13C中所展示，將第二焊料層接合至第二接合結構包括一第二雷射接合步驟，且將第二LED 10G之第二子集與第二基板22G分離包括一第二雷射剝離步驟。
在一實施例中，第一LED 10B之第一子集上之第一焊料層431包括第一轉移結構502，如圖13A中所展示。第二LED 10G之第二子集上之第二焊料層431包括第二轉移結構504，如圖13E中所展示。第一轉移結構502自第一基板22B延伸一第一距離D1，且第二轉移結構504自第二基板22G延伸大於第一距離D1之一第二距離D2。
在第一實施例中，形成額外導電材料之步驟包括形成比第一焊料層431B厚之第二焊料層431G，如圖14A中所展示。在第二實施例中，形成額外導電材料之步驟包括在第二LED 22G之第二子集上形成比第一LED 22B之第一子集上之一第一反射層70B厚之一第二反射層70G，如圖14B中所展示。可藉由在將第二LED 22G之第一子集轉移至第二背板之前在第二LED 22G之第一及第二子集上形成第二反射層70G之一第一部分且在將第二LED之第一子集轉移至第二背板之後在位於第二LED之第二子集上之第二反射層之第一部分上形成第二反射層70G之一第二部分來形成第二反射層(即，反射器) 70G。在第三實施例中，形成額外導電材料包括形成比第一焊料層431B厚之第二焊料層431G及在第二LED 10G之第二子集上形成比第一LED 10B之第一子集上之一第一反射層70B厚之一第二反射層70G。
在一實施例中，方法亦包含提供經組態以發射不同於第一及第二色彩光之第三色彩光且位於一第三基板22R上之第三LED 10R，將第三LED 10R之第一及第二子集轉移至額外背板且將第三LED 10R之第一及第二子集與第三基板22R分離以在第三基板22R上留下第二空位(V)，在將第三LED之第一及第二子集轉移至額外背板之後在位於第三基板22R上之第三LED 10R之一第三子集上形成另一額外導電材料(70R及/或431R)，及將第三基板22R定位於第一背板401上方，使得第一及第二次像素(600B，600G)安置於第二空位(V)中，如圖13G中所展示。方法亦包含將第三LED 10R之第三子集轉移至第一背板401上之接合結構500之一第三子集以在像素區域400P中形成第三次像素600R，同時一間隙(G)歸因於另一額外導電材料之存在而存在於第一及第二次像素(600B，600G)與第三基板22R之間，如圖13H中所展示。
在一實施例中，將第三LED 10R之第三子集轉移至第三子集之接合結構500之步驟包括在第三LED 10R之第三子集上形成一第三焊料層431，將第三焊料層431接合至第三接合結構500，及將第三LED 10R之第三子集與第三基板22R分離，如圖13H中所展示。
在第一實施例中，形成另一額外導電材料之步驟包括形成比第一及第二焊料層(431B，431G)厚之第三焊料層431R，如圖14A中所展示。在第二實施例中，形成另一額外導電材料之步驟包括在第三LED 10R之第三子集上形成比第一LED 10B之第一子集之一第一反射層70B及第二LED 10G之第二子集上之一第二反射層70G厚之第三反射層(例如，第三反射器)70R。
在一實施例中，第一基板22B包括自其上最初形成第一LED 10B之一第一晶圓22切割之一第一試樣塊，第二基板22G包括自其上最初形成第二LED 10G之一第二晶圓22切割之一第二試樣塊，且第三基板22R包括自其上最初形成第三LED 10R之一第三晶圓22切割之一第三試樣塊。
在圖11A及圖11C中所展示之一實施例中，像素區域400P中之次像素600 (即，600B、600G、600R)之密度低於位於第一基板上之第一LED 10B之一密度，低於位於第二基板上之第二LED 10G之一密度且低於位於第三基板上之第三LED 10R之一密度。如圖11A及圖11C中所展示，第一LED 10 (例如10B)位於第一基板22 (例如22B)上第一像素區域22P中，第二LED 10G位於第二基板22 (例如22G)上第二像素區域中，第三LED 10R位於第三基板22 (例如22R)上第三像素區域中，第一、第二及第三像素區域22P具有相同於圖10C中所展示之第一背板401上之像素區域400P之面積及形狀，且安置於第一、第二及第三像素區域22P之各者中之LED 10比在第一背板401上之像素區域400P中更多。
在一些實施例中，第一、第二或第三LED 10之至少兩者(諸如至少9個)安置於各自第一、第二或第三像素區域22P之各者中，如圖11C中所展示，且第一、第二及第三LED之各者之僅一者安置於圖10C中所展示之第一背板401上之各像素區域400P中。
在一實施例中，第一、第二及第三接合結構500自第一背板401延伸實質相同距離。第一背板401可併入一直視型顯示裝置中。
在一實施例中，一顯示裝置包括一背板401，含有一第一反射器70B且經組態以發射第一色彩光之一第一發光二極體(LED) 10B接合至背板401，含有一第二反射器70G且經組態以發射不同於第一色彩光之第二色彩光之一第二LED 10G接合至背板401，且含有一第三反射器70R且經組態以發射不同於第一及第二色彩光之第三色彩光之一第三LED 10R接合至背板。第二反射器70G比第一反射器70B厚，且第三反射器70R比第二反射器70G厚。
在一實施例中，顯示裝置包括一直視型顯示裝置，第一反射器70B包括一第一鋁層，第二反射器70G包括比第一鋁層厚之一第二鋁層，且第三反射器70R包括比第二鋁層厚之一第三鋁層。
因此，各種實施例提供用於藉由在一晶圓上之一單一次像素區域內形成多個LED依一高密度在該晶圓上形成LED之方法。因而，可降低LED製造成本。另外，各種實施例提供程序，藉此可將金屬添加至具有實質相同厚度之不同LED陣列之選定LED，使得不同高度(例如厚度)之LED轉移結構可在無實體干擾的情況下被製造及轉移至一背板。此外，由於最初依一致厚度製造不同色彩之LED，所以可將LED依任何順序轉移至背板，藉此增大製造靈活性。
提供所揭示實施例之先前描述以使熟習此項技術者製造或使用本發明。熟習此項技術者將輕易明白對此等實施例之各種修改，且可在不背離本發明之精神或範疇的情況下將本文中所界定之一般原理應用於其他實施例。因此，本發明不意欲限於本文中所展示之實施例，而是符合與以下申請專利範圍及本文中所揭示之原理及新穎特徵一致之最廣範疇。
10:發光二極體(LED) 10B:第一LED 10G:第二LED 10R:第三LED 20:基板 22:支撐基板/生長基板/晶圓 22B:第一轉移基板/第一試樣塊 22G:第二轉移基板/第二試樣塊 22P:像素區域 22R:第三轉移基板/第三試樣塊 22S:次像素區域 24:單晶緩衝半導體層 26:n摻雜化合物半導體基板層 31:台面 32:n摻雜化合物半導體區域 34:主動區域 36:p摻雜半導體材料層 42:生長遮罩層/圖案化生長遮罩層 50:陽極接點 51:氧化鎳層 52:黏著金屬層 53:透明導電氧化物層 54:銀層 55:NiO:Au複合物層 60:介電材料層 70:發射金屬層/反射器層 70':額外反射器 70A:第一反射層 70B:第二反射層/第一反射器 70G:第二反射器 70R:第三反射器 71:第一金屬層/雙厚度金屬黏著層 72:第二金屬層/雙厚度金屬黏著層 72':額外第二金屬層 74:鋁層 74':額外鋁層 76:金屬黏著層 76':額外金屬黏著層 77:圖案化剝離遮罩 80:裝置側接合墊 80':金屬材料層堆疊 82:第一金屬接合墊層 82':第一金屬材料層 84:第二金屬接合墊層 84':第二金屬材料層 86:第三金屬接合墊層 86':第三金屬材料層 177:第二圖案化剝離遮罩 277:剝離遮罩/圖案化剝離遮罩 400:背板基板 400S:次像素區域 400P:像素區域 401:背板 412:第一背板側接合墊層 412':第一金屬材料層 414:第二背板側接合墊層 414':第二金屬材料層 416:第三背板側接合墊層 421:背板側接合墊 431:錫部分/焊料層 431B:第一焊料層 431G:第二焊料層 431R:第三焊料層 440:背板驅動器電路系統 441:背板側錫部分/背板焊料層 445:介電基質 450:正面透明導電氧化物層 451:焊接接點 452:透明鈍化介電層 467:加熱雷射 477:雷射 500:接合結構 502:第一轉移結構 504:第二轉移結構 506:第三轉移結構 600B:第一次像素 600G:第二次像素 600R:第三次像素 610:顯示裝置 D:距離 D1:距離 D2:距離 D3:距離 G:間隙 t1:第一厚度 t2:第二厚度 V:空位
圖1A係根據本發明之各種實施例之一發光二極體之一第一組態之一垂直橫截面圖。
圖1B係根據本發明之各種實施例之一發光二極體之一第二組態之一垂直橫截面圖。
圖2A係根據本發明之各種實施例之一發光二極體之一第三組態之一垂直橫截面圖。
圖2B係根據本發明之各種實施例之一發光二極體之一第四組態之一垂直橫截面圖。
圖3A係根據本發明之各種實施例之一發光二極體之一第五組態之一垂直橫截面圖。
圖3B係根據本發明之各種實施例之一發光二極體之一第六組態之一垂直橫截面圖。
圖4A係根據本發明之各種實施例之一發光二極體之一第七組態之一垂直橫截面圖。
圖4B係根據本發明之各種實施例之一發光二極體之一第八組態之一垂直橫截面圖。
圖4C係根據本發明之各種實施例之一發光二極體之一第九組態之一垂直橫截面圖。
圖5A繪示根據本發明之各種實施例之一陽極接點之一第一組態。
圖5B繪示根據本發明之各種實施例之一陽極接點之一第二組態。
圖5C繪示根據本發明之各種實施例之一陽極接點之一第三組態。
圖5D繪示根據本發明之各種實施例之一陽極接點之一第四組態。
圖6係根據本發明之各種實施例之一第一金屬層之沈積之後之一例示性處理中發光二極體之一垂直橫截面圖。
圖7係根據本發明之各種實施例之形成一圖案化剝離遮罩及沈積一第二金屬層、一鋁層及一金屬黏合層之後之一例示性處理中發光二極體之一垂直橫截面圖。
圖8係根據本發明之各種實施例之剝離圖案化剝離遮罩及在一高溫下沈積一第一金屬接合墊層、一鉑層及錫以形成裝置側錫焊料之後之一例示性處理中發光二極體之一垂直橫截面圖。
圖9係根據本發明之一替代實施例之一第二金屬層、一鋁層及一金屬黏合層之沈積之後之另一例示性處理中發光二極體之一垂直橫截面圖。
圖10A係根據本發明之各種實施例之一背板側接合墊之形成期間一背板之一垂直橫截面圖。
圖10B係根據本發明之各種實施例之在沈積錫以形成一背板側錫焊料之後之背板之一垂直橫截面圖。
圖10C係根據本發明之各種實施例之一背板之一俯視圖。
圖11A至圖11C係根據本發明之各種實施例之一半導體晶圓之俯視圖。
圖12係根據本發明之各種實施例之半導體晶圓及試樣塊之一俯視圖。
圖13A至圖13I係根據本發明之各種實施例之將發光裝置轉移至一背板期間一例示性結構之連續垂直橫截面圖。
圖14A及圖14B係根據本發明之各種實施例之顯示裝置之截面圖。
10B:第一LED
10G:第二LED
10R:第三LED
400:背板基板
400P:像素區域
400S:次像素區域
401:背板
431B:第一焊料層
431G:第二焊料層
431R:第三焊料層
441:背板側錫部分/背板焊料層
502:第一轉移結構
504:第二轉移結構
506:第三轉移結構

Claims (20)

  1. 一種轉移發光二極體(LED)之方法，其包括： 提供經組態以發射第一色彩光且位於一第一基板上之第一LED，及經組態以發射不同於該第一色彩光之第二色彩光且位於一第二基板上之第二LED； 將該等第一LED之一第一子集轉移至一第一背板上之接合結構之一第一子集以在像素區域中形成第一次像素，且將該等第一LED之該第一子集與該第一基板分離； 將該等第二LED之一第一子集轉移至一第二背板，且將該等第二LED之該第一子集與該第二基板分離以在該第二基板上留下第一空位； 在將該等第二LED之該第一子集轉移至該第二背板之後，在位於該第二基板上之第二LED之一第二子集上形成一額外導電材料； 將該第二基板定位於該第一背板上方，使得該等第一次像素係安置於該等第一空位中；及 將該等第二LED之該第二子集轉移至該第一背板上之一第二子集之接合結構以在該等像素區域中形成第二次像素，同時一間隙歸因於該額外導電材料之存在而存在於該等第一次像素與該第二基板之間。
  2. 如請求項1之方法，其中： 將該等第一LED之該第一子集轉移至接合結構之該第一子集之該步驟包括在該等LED之該第一子集上形成一第一焊料層，將該第一焊料層接合至該等第一接合結構，且將該等第一LED之該第一子集與該第一基板分離；及 將該等第二LED之該第二子集轉移至接合結構之該第二子集之該步驟包括在該等第二LED之該第二子集上形成一第二焊料層，將該第二焊料層接合至該等第二接合結構，且將該等第二LED之該第二子集與該第二基板分離。
  3. 如請求項2之方法，其中： 將該第一焊料層接合至該等第一接合結構包括一第一雷射接合步驟； 將該等第一LED之該第一子集與該第一基板分離包括發生於該第一雷射接合步驟之前或之後之一第一雷射剝離步驟； 將該第二焊料層接合至該等第二接合結構包括一第二雷射接合步驟；及 將該等第二LED之該第二子集與該第二基板分離包括發生於該第二雷射接合步驟之前或之後之一第二雷射剝離步驟。
  4. 如請求項2之方法，其中： 該等第一LED之該第一子集上之該第一焊料層包括第一轉移結構； 該等第二LED之該第二子集上之該第二焊料層包括第二轉移結構； 該等第一轉移結構自該第一基板延伸一第一距離；及 該等第二轉移結構自該第二基板延伸大於該第一距離之一第二距離。
  5. 如請求項2之方法，其中形成該額外導電材料包括形成比該第一焊料層厚之該第二焊料層。
  6. 如請求項2之方法，其中形成該額外導電材料包括在第二LED之該第二子集上形成比第一LED之該第一子集上之一第一反射層厚之一第二反射層。
  7. 如請求項6之方法，進一步包括： 在將該等第二LED之該第一子集轉移至該第二背板之前，於該等第二LED之該第一子集及該第二子集上形成該第二反射層之一第一部分；及 在將該等第二LED之該第一子集轉移至該第二背板之後，在位於該等第二LED之該第二子集上之該第二反射層之該第一部分上形成該第二反射層之一第二部分。
  8. 如請求項2之方法，其中形成該額外導電材料包括形成比該第一焊料層厚之該第二焊料層且在第二LED之該第二子集上形成比第一LED之該第一子集上之一第一反射層厚之一第二反射層。
  9. 如請求項2之方法，進一步包括： 提供經組態以發射不同於該第一及第二色彩光之第三色彩光且位於一第三基板上之第三LED； 將該等第三LED之第一子集及第二子集轉移至額外背板且將該等第三LED之該第一子集及該第二子集與該第三基板分離，以在該第三基板上留下第二空位； 在將該等第三LED之該第一子集及該第二子集轉移至該等額外背板之後，在位於該第三基板上之第三LED之一第三子集上形成另一額外導電材料； 將該第三基板定位於該第一背板上方，使得該等第一次像素及該等第二次像素係安置於該等第二空位中；及 將該等第三LED之該第三子集轉移至該第一背板上之一第三子集之接合結構以在該等像素區域中形成第三次像素，同時一間隙歸因於該另一額外導電材料之存在而存在於該等第一次像素及該等第二次像素與該第三基板之間。
  10. 如請求項9之方法，其中將該等第三LED之該第三子集轉移至該第三子集之接合結構的步驟包括在該等第三LED之該第三子集上形成一第三焊料層，將該第三焊料層接合至該等第三接合結構，且將該等第三LED之該第三子集與該第三基板分離。
  11. 如請求項10之方法，其中形成該另一額外導電材料包括形成比該第一焊料層及該第二焊料層厚之該第三焊料層。
  12. 如請求項10之方法，其中形成該另一額外導電材料包括在第三LED之該第三子集上形成比第一LED之該第一子集上之一第一反射層及第二LED之該第二子集上之一第二反射層厚之一第三反射層。
  13. 如請求項9之方法，其中： 該第一基板包括從其上最初形成該等第一LED之一第一晶圓切割之一第一試樣塊； 該第二基板包括從其上最初形成該等第二LED之一第二晶圓切割之一第二試樣塊；及 該第三基板包括從其上最初形成該等第三LED之一第三晶圓切割之一第三試樣塊。
  14. 如請求項9之方法，其中該像素區域中之次像素之一密度低於位於該第一基板上之該等第一LED之一密度，低於位於該第二基板上之該等第二LED之一密度，且低於位於該第三基板上之該等第三LED之一密度。
  15. 如請求項9之方法，其中： 該等第一LED位於該第一基板上第一像素區域中； 該等第二LED位於該第二基板上第二像素區域中； 該等第三LED位於該第三基板上第三像素區域中； 該等第一像素區域、該等第二像素區域及該等第三像素區域具有相同於該第一背板上之該等像素區域的面積及形狀；及 在該等第一像素區域、該等第二像素區域及該等第三像素區域之各者中比在該第一背板上之該等像素區域中安置更多LED。
  16. 如請求項15之方法，其中該等第一LED、該等第二LED或該等第三LED之至少兩者係安置於各自第一像素區域、第二像素區域或第三像素區域之各者中；且該等第一LED、該等第二LED及該等第三LED之各者之僅一者係安置於該第一背板上之各像素區域中。
  17. 如請求項9之方法，其中該等第一接合結構、該等第二接合結構及該等第三接合結構自該第一背板延伸實質上相同距離。
  18. 如請求項1之方法，進一步包括將該第一背板併入一直視型顯示裝置中。
  19. 一種顯示裝置，其包括： 一背板； 含有一第一反射器且經組態以發射第一色彩光之一第一發光二極體(LED)，其經接合至該背板； 含有一第二反射器且經組態以發射不同於該第一色彩光之第二色彩光之一第二LED，其經接合至該背板；及 含有一第三反射器且經組態以發射不同於該第一色彩光及該第二色彩光之第三色彩光之一第三LED，其經接合至該背板； 其中該第二反射器比該第一反射器厚，且該第三反射器比該第二反射器厚。
  20. 如請求項19之顯示裝置，其中： 該顯示裝置包括一直視型顯示裝置； 該第一反射器包括一第一鋁層； 該第二反射器包括比該第一鋁層厚之一第二鋁層；及 該第三反射器包括比該第二鋁層厚之一第三鋁層。
TW110116921A 2020-05-18 2021-05-11 用於直視型顯示器之次像素發光二極體及其製造方法 TW202209626A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063026454P 2020-05-18 2020-05-18
US63/026,454 2020-05-18

Publications (1)

Publication Number Publication Date
TW202209626A true TW202209626A (zh) 2022-03-01

Family

ID=78511893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116921A TW202209626A (zh) 2020-05-18 2021-05-11 用於直視型顯示器之次像素發光二極體及其製造方法

Country Status (7)

Country Link
US (1) US11973172B2 (zh)
EP (1) EP4154324A4 (zh)
JP (1) JP2023526833A (zh)
KR (1) KR20230013072A (zh)
CN (1) CN115989590A (zh)
TW (1) TW202209626A (zh)
WO (1) WO2021236382A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3830720A4 (en) * 2018-08-03 2022-08-24 Cirqil, Inc. SYSTEMS AND PROCEDURES FOR ORGANIZING AND SHARING CONTACT AND CALENDAR INFORMATION

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002733A (ko) 1998-06-23 2000-01-15 구자홍 광자기 기록 매체
US8669574B2 (en) 2008-07-07 2014-03-11 Glo Ab Nanostructured LED
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
US8921141B2 (en) 2012-09-18 2014-12-30 Glo Ab Nanopyramid sized opto-electronic structure and method for manufacturing of same
JP6409063B2 (ja) 2013-12-17 2018-10-17 グロ アーベーＧｌｏ Ａｂ 歪み修正面活性領域を有するｉｉｉ族窒化物ナノワイヤｌｅｄ及びその製造方法
JP6823893B2 (ja) 2014-12-19 2021-02-03 グロ アーベーＧｌｏ Ａｂ バックプレーン上に発光ダイオードアレイを生成する方法
US10714464B2 (en) 2016-02-16 2020-07-14 Glo Ab Method of selectively transferring LED die to a backplane using height controlled bonding structures
WO2017175051A1 (en) 2016-04-04 2017-10-12 Glo Ab Through backplane laser irradiation for die transfer
JP6983811B2 (ja) 2016-05-24 2021-12-17 グロ アーベーGlo Ab 発光デバイスアセンブリ上の選択的ダイ修理
US10325893B2 (en) * 2016-12-13 2019-06-18 Hong Kong Beida Jade Bird Display Limited Mass transfer of micro structures using adhesives
DE102017100812B4 (de) * 2017-01-17 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US11024611B1 (en) * 2017-06-09 2021-06-01 Goertek, Inc. Micro-LED array transfer method, manufacturing method and display device
US11362238B2 (en) 2017-10-06 2022-06-14 Nanosys, Inc. Light emitting diode containing oxidized metal contacts
TWI650854B (zh) * 2017-10-31 2019-02-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板及其製造方法
US11404400B2 (en) * 2018-01-24 2022-08-02 Apple Inc. Micro LED based display panel
KR102433873B1 (ko) * 2018-01-29 2022-08-19 삼성전자주식회사 Led 패널 및 led 패널의 제조 방법
US11069837B2 (en) 2018-04-20 2021-07-20 Glo Ab Sub pixel light emitting diodes for direct view display and methods of making the same
US11024220B2 (en) * 2018-05-31 2021-06-01 Invensas Corporation Formation of a light-emitting diode display
KR20200002733A (ko) * 2019-12-19 2020-01-08 엘지전자 주식회사 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
JP7153183B2 (ja) * 2020-01-29 2022-10-14 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
US20210359186A1 (en) 2021-11-18
KR20230013072A (ko) 2023-01-26
US11973172B2 (en) 2024-04-30
JP2023526833A (ja) 2023-06-23
EP4154324A4 (en) 2024-06-12
WO2021236382A1 (en) 2021-11-25
CN115989590A (zh) 2023-04-18
EP4154324A1 (en) 2023-03-29

Similar Documents

Publication Publication Date Title
US11069837B2 (en) Sub pixel light emitting diodes for direct view display and methods of making the same
TWI742222B (zh) 用於直接視野顯示之具有集成反射器的發光二極體及其製造方式
US11710805B2 (en) Light emitting diode containing oxidized metal contacts
US11908974B2 (en) Light emitting diodes containing deactivated regions and methods of making the same
KR102681571B1 (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
WO2018222332A1 (en) Self-Aligned Nanowire-Based Light Emitting Diode Subpixels for a Direct View Display and Method of Making Thereof
US11257983B2 (en) Light emitting diodes formed on nanodisk substrates and methods of making the same
US11784176B2 (en) Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same
US11362238B2 (en) Light emitting diode containing oxidized metal contacts
US11973172B2 (en) Subpixel light emitting diodes for direct view display and methods of making the same
US20210257510A1 (en) Light emitting diode containing pinhole masking layer and method of making thereof
US20210343901A1 (en) Semiconductor device containing stress relaxation layer and method of making thereof
US11695100B2 (en) Light emitting diode containing a grating and methods of making the same
US20230223494A1 (en) Light emitting diodes and method of making thereof by selectively growing active layers from trench separated areas
WO2024091466A1 (en) Multicolor light emitting micro led display and method of fabrication thereof
WO2024119056A1 (en) Display including lateral-structure multicolor light emitting device pixels and method of fabrication thereof