JP7153183B2 - 発光装置の製造方法 - Google Patents
発光装置の製造方法 Download PDFInfo
- Publication number
- JP7153183B2 JP7153183B2 JP2020012479A JP2020012479A JP7153183B2 JP 7153183 B2 JP7153183 B2 JP 7153183B2 JP 2020012479 A JP2020012479 A JP 2020012479A JP 2020012479 A JP2020012479 A JP 2020012479A JP 7153183 B2 JP7153183 B2 JP 7153183B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- light emitting
- emitting element
- regions
- element portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims description 177
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000009826 distribution Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- -1 dielectric Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Description
本発明は、発光装置の製造方法に関する。
例えば、複数のピクセルを含む半導体デバイスの組立が知られている（特許文献１）。発光装置の製造方法において、生産性の向上が望まれる。
本発明の一実施形態は、生産性を向上させることができる発光装置の製造方法を提供する。
本発明の一実施形態によれば、発光装置の製造方法は、構造体準備工程と、第１構造体固定工程と、第１転写工程と、分離工程と、を含む。前記構造体準備工程において、複数の第１領域及び複数の第２領域を含む第１面と、前記第１面とは反対側の第２面と、を含む第１基板と、前記第１面における前記複数の第１領域にそれぞれ設けられた第１発光素子部と、前記第１面における前記複数の第２領域にそれぞれ設けられた第２発光素子部と、を含む構造体を準備する。前記第１構造体固定工程において、複数の前記第１発光素子部及び複数の前記第２発光素子部を第２基板と対向させ、前記複数の第２発光素子部を前記第２基板に固定させずに、前記複数の第１発光素子部を前記第２基板にそれぞれ固定する。前記第１転写工程において、前記第１構造体固定工程の後に、前記第１基板を前記第２面側から見て、前記第１基板の前記第１領域と重なる部分を前記第２面側から除去して、前記複数の第１発光素子部を前記第１基板から前記第２基板へ転写させる。前記分離工程において、前記第１転写工程の後に、前記複数の第２発光素子部が前記複数の第２領域に設けられた状態で前記第２基板から離す。
本発明の一実施形態によれば、生産性を向上させることができる発光装置の製造方法が提供される。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１Ａ及び図１Ｂは、実施形態に係る発光装置の製造方法を例示するフローチャートである。図２Ａ～図１５Ａは、実施形態に係る発光装置の製造方法を例示する模式的断面図である。図２Ｂ～図１５Ｂは、実施形態に係る発光装置の製造方法を例示する模式的平面図である。図２Ｂ～図１５Ｂの模式的平面図は、図２Ａ～図１５Ａの模式的断面図のそれぞれに対応する。
図１Ａに示すように、本実施形態に係る発光装置の製造方法は、構造体準備工程Ｓ１１０、第１構造体固定工程Ｓ１２０、第１転写工程Ｓ１３０、及び、分離工程Ｓ１４０を含む。本実施形態に係る発光装置の製造方法は、図１Ｂに例示する第２構造体固定工程Ｓ１４１、及び、第２転写工程Ｓ１４２を含んでも良い。
構造体準備工程では、図３Ａ及び図３Ｂに例示する構造体１５を準備する。構造体１５は、以下のようにして形成されても良い。例えば、図２Ａ及び図２Ｂに示すように、第１基板１０を成長基板として用い、第１基板１０の第１面１０ｆａに半導体積層体５０を成長させる。第１基板１０は、例えば、シリコン基板である。第１基板１０の厚さは、例えば、２００μｍ以上１０００μｍ以下である。例えば、半導体積層体５０及び第１基板１０のそれぞれの一部を除去して第１基板１０に溝部１４を形成する。この工程は、例えば、溝部形成工程に対応する。溝部１４の深さは、例えば、第１基板１０の厚さの１０％以上５０％以下であり、好ましくは、第１基板１０の厚さの２０％以上４０％以下である。溝部１４の深さを第１基板１０の厚さの１０％以上とすることで、後述する第１転写工程において、第１基板１０を除去する量を減らすことができる。溝部１４の深さを第１基板１０の厚さの５０％以下とすることで、第１基板１０の強度を保つことができる。具体的には、溝部１４の深さは、例えば、２０μｍ以上５００μｍ以下である。溝部１４の深さとは、Ｚ軸方向における溝部１４の底面から第１基板１０の第１面１０ｆａまでの距離である。
これにより、図３Ａ及び図３Ｂに例示する構造体１５が形成される。構造体１５は、第１基板１０を含む。第１基板１０は、第１面１０ｆａ及び第２面１０ｆｂを含む。例えば、第２面１０ｆｂは、第１面１０ｆａの反対側の面である。
第１基板１０の第１面１０ｆａに、複数の第１発光素子部５１と、複数の第２発光素子部５２と、が設けられる。第１面１０ｆａには、複数の第１領域１１、及び、複数の第２領域１２がある。複数の第１発光素子部５１のうち１つの第１発光素子部５１が、複数の第１領域１１のうちのいずれか１つに設けられる。複数の第２発光素子部５２のうち１つの第２発光素子部５２が、複数の第２領域１２のうちのいずれか１つに設けられる。複数の第１発光素子部５１及び複数の第２発光素子部５２は、例えば、構造体準備工程において、第１基板１０の第１面１０ｆａに半導体積層体５０を形成した後、半導体積層体５０の一部を除去することで形成される。
例えば、第１面１０ｆａは、第２面１０ｆｂと、複数の第１発光素子部５１と、の間にある。例えば、第１面１０ｆａは、第２面１０ｆｂと、複数の第２発光素子部５２と、の間にある。この例では、図３Ａに示すように、第１領域１１と第２領域１２とは、Ｘ軸方向に沿って交互に設けられる。図３Ａに示すように、第１発光素子部５１と第２発光素子部５２とは、Ｘ軸方向に沿って交互に設けられる。
図３Ａに示すように、第１基板１０から半導体積層体５０に向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
例えば、第１面１０ｆａは、Ｘ－Ｙ平面に実質的に沿う。図３Ａに示す例において、例えば、第１基板１０の第１面１０ｆａは、第１基板１０の上面である。第１基板１０の第１面１０ｆａに、半導体積層体５０が形成される。第１基板１０の第２面１０ｆｂは、例えば、第１基板１０の下面である。
図１Ａに例示する第１構造体固定工程Ｓ１２０では、構造体１５を第２基板２０に固定させる。
例えば、図４Ａ及び図４Ｂに示すように、第１構造体固定工程Ｓ１２０では、複数の第１発光素子部５１に第１部材６１を設ける。例えば、第１部材６１は、第１発光素子部５１の表面を覆うように設けられる。この第１部材６１は、複数の第２発光素子部５２に設けられない。第１部材６１は、例えば、樹脂、誘電体、または、金属などを含む。この工程は、第１部材付着工程に対応する。
例えば、図４Ａ及び図４Ｂに示すように、第１構造体固定工程Ｓ１２０では、複数の第１発光素子部５１に第１部材６１を設ける。例えば、第１部材６１は、第１発光素子部５１の表面を覆うように設けられる。この第１部材６１は、複数の第２発光素子部５２に設けられない。第１部材６１は、例えば、樹脂、誘電体、または、金属などを含む。この工程は、第１部材付着工程に対応する。
この後、図５Ａに示すように、第１部材６１を介して複数の第１発光素子部５１が第２基板２０に固定されるように、構造体１５と第２基板２０とを対向させる。複数の第２発光素子部５２が第２基板２０に対向する。複数の第１発光素子部５１を第１部材６１により第２基板２０に固定する。このとき、複数の第２発光素子部５２は第２基板２０に固定させない。例えば、複数の第２発光素子部５２は第２基板２０に接触させない。この工程が、第１固定工程に対応する。第２基板２０は、例えば、転写用の基板である。第２基板２０には、例えば、シリコン基板、ガラス基板、または、樹脂基板を用いる。第２基板２０に固定する複数の第１発光素子部５１に第１部材６１を設けることで、第１固定工程において、複数の第１発光素子部５１を第２基板２０に一括して転写させることができる。複数の第１発光素子部５１のそれぞれを個別に移動させる場合に比べて、複数の第１発光素子部５１を第２基板２０に容易に転写させることができるため、高い生産性が得られる。
第１部材６１は、第１発光素子部５１と第２基板２０とを固定させる方法に応じて定められる。例えば、熱圧着により複数の第１発光素子部５１を第２基板２０に固定させる場合には、第１部材６１として樹脂が用いられる。この場合、例えば、樹脂として感光性樹脂を用いることで、樹脂膜を複数の第１発光素子部５１に選択的に設けることができる。例えば、常温接合の一つである表面活性化接合により複数の第１発光素子部５１を第２基板２０に固定する場合には、第１部材６１として、酸化シリコンや窒化シリコンなどの誘電体を用いることができる。
図１Ａに例示する第１転写工程Ｓ１３０では、例えば、複数の第１発光素子部５１が第２基板２０に固定された状態で、第２面１０ｆｂ側から第１基板１０の一部を除去する。
例えば、まず、図５Ａに示すように、第１基板１０の第２面１０ｆｂに、マスク６６を形成する。マスク６６は、例えばレジストや絶縁膜などである。マスク６６は、例えばフォトリソグラフィなどの技術により形成できる。マスク６６は、第１領域１１に対応する開口部６６ｏを含む。図５Ｂに示すように、開口部６６ｏを含むマスク６６から第１領域１１の部分１１ｐが露出する。図６Ａ及び図６Ｂに示すように、マスク６６をマスクとして用いて、第１基板１０の、第２面１０ｆｂ側から見て第１領域１１と重なる部分１１ｐを、第２面１０ｆｂ側から除去する。この第１基板１０の除去では、例えば、ボッシュ加工が行われる。第２面１０ｆｂ側から除去される第１基板１０の厚さは、例えば、第１基板１０の厚さの１０％以上５０％以下であり、好ましくは、第１基板１０の厚さの２０％以上４０％以下である。具体的には、除去される第１基板１０の厚さは、例えば、２０μｍ以上５００μｍ以下である。第２面１０ｆｂ側から第１基板１０の一部を除去した後、第１発光素子部５１には溝部１４の深さ以下の厚さの第１基板１０が残される。
第１領域１１の第２面１０ｆｂ側から見て第１領域１１と重なる部分１１ｐが除去されることにより、複数の第１発光素子部５１は、第２基板２０に固定された状態で、第１基板１０から離れる。このようにして、複数の第１発光素子部５１を第１基板１０から第２基板２０へ転写させる。図６Ａに示すように、複数の第１発光素子部５１に、第１基板１０の一部１０ｐが残っている。上述した溝部形成工程で第１領域１１と第２領域１２の間の第１基板１０に溝部１４を形成したことで、第１基板１０を第１面１０ｆａ側から溝部１４に達するまで除去することで第１発光素子部５１を第２基板２０に容易に転写することができる。第１転写工程Ｓ１３０において、第１基板１０の第１発光素子部５１及び第２発光素子部５２が配置されていない部分に形成した溝部１４を利用することで第１基板１０を、第１基板１０の厚さ方向に除去する量を減らすことができるので生産性を向上させることができる。
図１Ａに例示する分離工程Ｓ１４０では、図６Ａに示すように、複数の第２発光素子部５２が第１基板１０の複数の第２領域１２に設けられた状態から、図７Ａに示すように、構造体１５を第２基板２０から離す。図７Ａに示すように、分離工程Ｓ１４０の後、第１部材６１により、第２基板２０に複数の第１発光素子部５１が固定される。図７Ａ及び図７Ｂに示すように、第２基板２０に第２発光素子部５２は固定されず、第１発光素子部５１のみがＸ軸方向に配列される。
複数の第１発光素子部５１に残った第１基板１０の一部１０ｐを、例えば、ＲＩＥ(Reactive Ion Etching)等によって除去する。これにより、図８Ａ及び図８Ｂに示すように、第１発光素子部５１が露出する。このようにして、第２基板２０に複数の第１発光素子部５１が固定された発光装置が製造される。
本実施形態に係る製造方法によれば、第１基板１０に設けられた複数の第１発光素子部５１を、第２基板２０に一括して移動させることができる。複数の第１発光素子部５１のそれぞれを個別に移動させる場合に比べて、複数の第１発光素子部５１の移動が容易に行える。本実施形態によれば、生産性を向上させることができる発光装置の製造方法が提供できる。
図１Ａに示す実装工程Ｓ１５０では、分離工程Ｓ１４０により得られた発光装置を、例えば、実装基板に実装する。実装基板は、キャリア基板などでも良い。
例えば、図９Ａ及び図９Ｂに示すように、実装工程Ｓ１５０では、第２基板２０に固定された複数の第１発光素子部５１が実装基板７０に対向するように、第２基板２０と実装基板７０とを対向させる。複数の第１発光素子部５１の、第１部材６１に覆われていない表面を実装基板７０に固定する。
図１０Ａ及び図１０Ｂに示すように、複数の第１発光素子部５１から第２基板２０を除去する。このとき、第１発光素子部５１に設けられた第１部材６１も除去される。
例えば、複数の第１発光素子部５１と第２基板２０とが、樹脂系材料の第１部材６１により熱圧着される場合には、例えば、剥離液などを用いたウエットエッチングにより第１部材６１を除去して、第２基板２０を複数の第１発光素子部５１から離すことができる。例えば、第１発光素子部５１と第２基板２０とが、表面活性化接合により接合される場合には、第２基板２０及び第１部材６１をエッチングすることにより除去する。上記のような方法により、実装基板７０に、複数の第１発光素子部５１を一括して実装できる。
上記の例では、第１部材６１により、複数の第１発光素子部５１が第２基板２０に固定される。実施形態において、複数の第１発光素子部５１が第２基板２０に直接固定されても良い。
図１Ｂに示す第２構造体固定工程Ｓ１４１、及び、第２転写工程Ｓ１４２の例について説明する。
第２構造体固定工程Ｓ１４１では、例えば、図４Ａ及び図４Ｂに関して説明した方法と同様の方法で、分離工程Ｓ１４０後の複数の第２発光素子部５２に第２部材６２（図１１Ａ参照）を設ける。第２部材６２に用いる材料は、第１部材６１に用いる材料と同様で良い。
図１１Ａに示すように、第２部材６２が設けられた複数の第２発光素子部５２が第３基板３０と対向するように、構造体１５と第３基板３０とを対向させる。第３基板３０は、第２基板２０とは別の基板でもよい。第３基板３０は、例えば、第１基板１０から第２発光素子部５２を移動させるための基板である。この状態で、第２部材６２により、複数の第２発光素子部５２を第３基板３０に固定する。
図１Ｂに示す第２転写工程Ｓ１４２では、第２発光素子部５２が第３基板３０に固定された状態で、第２面１０ｆｂ側から第１基板１０の一部を除去する。例えば、図１１Ａ及び図１１Ｂに示すように、第１基板１０の第２面１０ｆｂに、マスク６７を形成する。この例では、図１１Ａに示すように、マスク６７は、第２領域１２に対応する開口部６７ｏを含む。図１１Ａ及び図１１Ｂに示すように、開口部６７ｏを含むマスク６７から第２領域１２の一部が露出する。マスク６７は、マスク６６に関して説明した方法と同様の方法で形成される。
図１２Ａ及び図１２Ｂに示すように、マスク６７をマスクとして用いて、第１基板１０の、第２面１０ｆｂ側から見て第２領域１２と重なる部分１０ｑを、第２面１０ｆｂ側から除去する。この第１基板１０の除去では、例えば、ボッシュ加工が行われる。この工程で第２面１０ｆｂ側から除去される第１基板１０の厚さは、図６Ａ及び図６Ｂを参照して説明した第１基板１０の厚さと同様とすることができる。
第２領域１２の第２面１０ｆｂ側から見て第２領域１２と重なる部分１０ｑが除去されることにより、複数の第２発光素子部５２が、第３基板３０に固定された状態で、第１基板１０から離れる。このようにして、複数の第２発光素子部５２を第１基板１０から第３基板３０へ転写させる。このとき複数の第２発光素子部５２に残った第１基板１０の一部（部分１０ｑ）を、例えば、ＲＩＥ(Reactive Ion Etching)等によって除去する。
これにより、図１３Ａ及び図１３Ｂに示すように、第２発光素子部５２の上面が露出する。このようにして、第３基板３０に複数の第２発光素子部５２が固定される。
例えば、図１Ｂに示す実装工程Ｓ１６０において、複数の第１発光素子部５１実装された実装基板７０に、第３基板３０に固定された複数の第２発光素子部５２を実装する。
図１４Ａ及び図１４Ｂに示すように、実装工程Ｓ１６０では、第３基板３０に固定された複数の第２発光素子部５２が、実装基板７０に実装された複数の第１発光素子部５１の間に位置するように実装される。実装基板７０に、第１発光素子部５１と第２発光素子部５２とが交互に配置される。
その後、図１５Ａ及び図１５Ｂに示すように、複数の第２発光素子部５２を実装基板７０の複数の第１発光素子部５１の間に固定し、第３基板３０を除去する。このとき、第２発光素子部５２に設けられた第２部材６２も除去する。第３基板３０及び第２部材６２の除去は、上述した第２基板２０及び第１部材６１の除去と同様の方法で行うことができる。
本実施形態に係る製造方法によれば、複数の第１発光素子部５１、及び、複数の第２発光素子部５２を含む発光装置が得られる。本実施形態においては、複数の発光素子部を実装基板または転写用の基板に、高精度で実装できる。実施形態によれば、第１基板１０に設けられた複数の第１発光素子部５１を、第２基板２０に一括して転写させることができるため、個片化された複数の発光素子を個別に実装する場合に比べて、高い生産性が得られる。
上記の例では、第２部材６２により、複数の第２発光素子部５２が第３基板３０に固定される。実施形態において、複数の第２発光素子部５２が第３基板３０に直接固定されても良い。
上記の図１１Ａ～図１５Ｂに関して説明した工程において、「第２発光素子部」の波長分布と、図３Ａに例示した「第２発光素子部」の波長分布と、は異なっていても良い。例えば、図３Ａに例示した複数の第２発光素子部５２から放出される光の波長分布は、図３Ａに例示した複数の第１発光素子部５１から放出される光の波長分布と同じでも良い。実装基板７０には異なる波長分布を有する複数の発光素子部が実装されていてもよい。
一方、図１１Ａ～図１５Ｂに例示した「複数の第２発光素子部５２」から放出される光の波長分布は、図１０Ａに例示した「複数の第１発光素子部５１」から放出される光の波長分布と異なっても良い。さらに、図１１Ａ～図１５Ｂに例示した工程において、「複数の第１発光素子部５１」及び「複数の第２発光素子部５２」とは異なる「複数の第３発光素子部」が、実装基板７０に実装されても良い。この場合、「複数の第３発光素子部」が実装される領域を設けるために、「複数の第１発光素子部５１」及び「複数の第２発光素子部５２」のピッチが適宜調整されても良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発光装置に含まれる、基板、半導体積層体、及び、発光素子部などのそれぞれの具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
１０…第１基板、 １０ｆａ…第１面、 １０ｆｂ…第２面、 １０ｐ…一部、 １０ｑ…部分、 １１…第１領域、 １１ｐ…部分、 １２…第２領域、 １４…溝部、 １５…構造体、 ２０…第２基板、 ３０…第３基板、 ５０…半導体積層体、 ５１…第１発光素子部、 ５２…第２発光素子部、 ６１…第１部材、 ６２…第２部材、 ６６、６７…マスク、 ６６ｏ、６７ｏ…開口部、 ７０…実装基板、 Ｓ１１０…構造体準備工程、 Ｓ１２０…第１構造体固定工程、 Ｓ１３０…第１転写工程、 Ｓ１４０…分離工程、 Ｓ１４１…第２構造体固定工程、 Ｓ１４２…第２転写工程、 Ｓ１５０…実装工程、 Ｓ１６０…実装工程
Claims (9)
- 複数の第１領域及び複数の第２領域を含む第１面と、前記第１面とは反対側の第２面と、を含む第１基板と、前記第１面における前記複数の第１領域にそれぞれ設けられた第１発光素子部と、前記第１面における前記複数の第２領域にそれぞれ設けられた第２発光素子部と、を含む構造体を準備する構造体準備工程と、
複数の前記第１発光素子部及び複数の前記第２発光素子部を第２基板と対向させ、前記複数の第２発光素子部を前記第２基板に固定させずに、前記複数の第１発光素子部を前記第２基板にそれぞれ固定する第１構造体固定工程と、
前記第１構造体固定工程の後に、前記第１基板を前記第２面側から見て、前記第１基板の前記第１領域と重なる部分を前記第２面側から除去して、前記複数の第１発光素子部を前記第１基板から前記第２基板へ転写させる第１転写工程と、
前記第１転写工程の後に、前記複数の第２発光素子部が前記複数の第２領域に設けられた状態で前記第２基板から離す分離工程と、
を備えた、発光装置の製造方法。 - 前記第１構造体固定工程は、
前記複数の第２発光素子部に第１部材を付着させずに前記複数の第１発光素子部に第１部材を付着させる第１部材付着工程と、
前記第１部材により前記複数の第１発光素子部を前記第２基板に固定する第１固定工程と、
を含む、請求項１記載の発光装置の製造方法。 - 前記複数の第２発光素子部を第３基板と対向させ、前記複数の第２発光素子部を前記第３基板に固定する第２構造体固定工程と、
前記第２構造体固定工程の後に、前記第１基板を前記第２面側から見て、前記第１基板の前記複数の第２領域と重なる部分を前記第２面側から除去して、前記複数の第２発光素子部を前記第１基板から前記第３基板に転写させる第２転写工程と、
をさらに備えた、請求項１または２に記載の発光装置の製造方法。 - 前記第２構造体固定工程は、
前記複数の第２発光素子部に第２部材を付着させる第２部材付着工程と、
前記第２部材により前記複数の第２発光素子部を前記第３基板に固定する第２固定工程と、
を含む、請求項３記載の発光装置の製造方法。 - 前記第１基板は、複数の第３領域をさらに含み、
前記構造体は、前記複数の第３領域にそれぞれ設けられた第３発光素子部をさらに含み、
前記第２構造体固定工程において、複数の前記第３発光素子部は前記第３基板に固定されず、
前記第２転写工程の後において、前記複数の第３発光素子部は、前記複数の第３領域に設けられた状態で前記第３基板から離される、請求項４記載の発光装置の製造方法。 - 前記構造体準備工程は、
前記第１基板に半導体積層体を形成する工程と、
前記半導体積層体の一部を除去して、前記半導体積層体から前記複数の第１発光素子部及び前記複数の第２発光素子部を形成する工程と、
を含む、請求項１～５のいずれか１つに記載の発光装置の製造方法。 - 前記構造体準備工程と前記第１構造体固定工程との間に、前記複数の第１領域の１つと前記複数の第２領域の１つとの間の前記第１基板の一部を前記第１面側から除去し、前記第１基板に複数の溝部を形成する溝部形成工程をさらに含み、
前記第１転写工程において、前記第１基板を前記溝部に達するまで除去する、請求項１～６のいずれか１つに記載の発光装置の製造方法。 - 前記第１基板は、シリコン基板である、請求項１～７のいずれか１つに記載の発光装置の製造方法。
- 複数の第１領域及び複数の第２領域を含む第１面と、前記第１面とは反対側の第２面と、を含む第１基板と、前記第１面における前記複数の第１領域にそれぞれ設けられた第１発光素子部と、前記第１面における前記複数の第２領域にそれぞれ設けられた第２発光素子部と、を含む構造体を準備する構造体準備工程と、
複数の前記第１発光素子部及び複数の前記第２発光素子部を第２基板と対向させ、前記複数の第２発光素子部を前記第２基板に固定させずに、前記複数の第１発光素子部を前記第２基板にそれぞれ固定する第１構造体固定工程と、
前記第１構造体固定工程の後に、前記第１基板を前記第２面側から見て、前記第１基板の前記第１領域と重なる部分を前記第２面側から除去して、前記複数の第１発光素子部を前記第１基板から前記第２基板へ転写させる第１転写工程と、
前記第１転写工程の後に、前記複数の第２発光素子部が前記複数の第２領域に設けられた状態で前記第２基板から離す分離工程と、
を備え、
前記構造体準備工程と前記第１構造体固定工程との間に、前記複数の第１領域の１つと前記複数の第２領域の１つとの間の前記第１基板の一部を前記第１面側から除去し、前記第１基板に複数の溝部を形成する溝部形成工程をさらに含み、
前記第１転写工程において、前記第１基板を前記溝部に達するまで除去する、発光装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020012479A JP7153183B2 (ja) | 2020-01-29 | 2020-01-29 | 発光装置の製造方法 |
| US17/157,570 US11799053B2 (en) | 2020-01-29 | 2021-01-25 | Method of manufacturing light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020012479A JP7153183B2 (ja) | 2020-01-29 | 2020-01-29 | 発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021118327A JP2021118327A (ja) | 2021-08-10 |
| JP7153183B2 true JP7153183B2 (ja) | 2022-10-14 |
Family
ID=76970443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020012479A Active JP7153183B2 (ja) | 2020-01-29 | 2020-01-29 | 発光装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11799053B2 (ja) |
| JP (1) | JP7153183B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11973172B2 (en) * | 2020-05-18 | 2024-04-30 | Glo Technologies Llc | Subpixel light emitting diodes for direct view display and methods of making the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009061667A (ja) | 2007-09-06 | 2009-03-26 | Canon Inc | シリコン基板の加工方法、及び液体吐出ヘッドの製造方法 |
| JP2011098384A (ja) | 2009-11-09 | 2011-05-19 | Canon Inc | レーザ加工方法 |
| JP2012094591A (ja) | 2010-10-25 | 2012-05-17 | Disco Abrasive Syst Ltd | ビアホールの加工方法およびレーザー加工装置 |
| JP2015500562A (ja) | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
| JP2018508971A (ja) | 2014-12-19 | 2018-03-29 | グロ アーベーＧｌｏ Ａｂ | バックプレーン上に発光ダイオードアレイを生成する方法 |
| US20200020825A1 (en) | 2018-07-10 | 2020-01-16 | Long Yang | Micro Light Emitting Diode |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329234A (ja) | 2006-06-07 | 2007-12-20 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| US10600823B2 (en) | 2015-09-02 | 2020-03-24 | Facebook Technologies, Llc | Assembly of semiconductor devices |
| EP3345178B1 (en) | 2015-09-02 | 2021-03-10 | Facebook Technologies, LLC | Assembly of semiconductor devices |
| GB2541970B (en) | 2015-09-02 | 2020-08-19 | Facebook Tech Llc | Display manufacture |
| CN108538878A (zh) * | 2018-07-11 | 2018-09-14 | 大连德豪光电科技有限公司 | 微发光二极管基板及其制备方法、显示装置 |
| US11664363B2 (en) * | 2018-10-17 | 2023-05-30 | Seoul Viosys Co., Ltd. | Light emitting device and method of manufacturing the same |
-
2020
- 2020-01-29 JP JP2020012479A patent/JP7153183B2/ja active Active
-
2021
- 2021-01-25 US US17/157,570 patent/US11799053B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009061667A (ja) | 2007-09-06 | 2009-03-26 | Canon Inc | シリコン基板の加工方法、及び液体吐出ヘッドの製造方法 |
| JP2011098384A (ja) | 2009-11-09 | 2011-05-19 | Canon Inc | レーザ加工方法 |
| JP2012094591A (ja) | 2010-10-25 | 2012-05-17 | Disco Abrasive Syst Ltd | ビアホールの加工方法およびレーザー加工装置 |
| JP2015500562A (ja) | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
| JP2018508971A (ja) | 2014-12-19 | 2018-03-29 | グロ アーベーＧｌｏ Ａｂ | バックプレーン上に発光ダイオードアレイを生成する方法 |
| US20200020825A1 (en) | 2018-07-10 | 2020-01-16 | Long Yang | Micro Light Emitting Diode |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210234062A1 (en) | 2021-07-29 |
| JP2021118327A (ja) | 2021-08-10 |
| US11799053B2 (en) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4416731B2 (ja) | 発光ダイオードパッケージ及びその製造方法 | |
| CN107210335B (zh) | 用于制造半导体组件的方法及半导体组件 | |
| TWI380381B (ja) | ||
| US7608534B2 (en) | Interconnection of through-wafer vias using bridge structures | |
| TWI575779B (zh) | 晶片封裝體及其製造方法 | |
| KR100855015B1 (ko) | 패키징된 집적회로 및 그 제조 방법 | |
| CN110634783B (zh) | 用于将芯片从源基板转移到目标基板的装置和方法 | |
| CN102782862A (zh) | 芯片封装体及其制造方法 | |
| US7271026B2 (en) | Method for producing chip stacks and chip stacks formed by integrated devices | |
| US10431565B1 (en) | Wafer edge partial die engineered for stacked die yield | |
| JP7153183B2 (ja) | 発光装置の製造方法 | |
| KR20140081544A (ko) | 돌출부를 구비하는 반도체 칩, 이의 적층 패키지 및 적층 패키지의 제조 방법 | |
| US7413920B2 (en) | Double-sided etching method using embedded alignment mark | |
| JP5805306B2 (ja) | 複数の構成素子支持領域を分離する溝構造を備えている構成素子支持体結合体及び複数の構成素子支持体領域の製造方法 | |
| JP6467981B2 (ja) | 半導体装置およびその製造方法 | |
| US11037812B2 (en) | Method for a transfer print between substrates | |
| US20180033675A1 (en) | Patterned Wafer and Method of Making the Same | |
| CN115668477A (zh) | 试样晶圆及其制备方法 | |
| JP7119283B2 (ja) | 発光装置の製造方法 | |
| JP2015177028A (ja) | 半導体装置の製造方法 | |
| KR100601003B1 (ko) | Ｓｏｉ 기판을 이용한 마이크로 렌즈 제작 방법 및 이를이용한 마이크로 컬럼 모듈 제작 방법 | |
| US6074948A (en) | Method for manufacturing thin semiconductor device | |
| JP2008159694A (ja) | 電子部品の製造方法 | |
| KR101827988B1 (ko) | 광 디바이스용 기판 및 그 제조방법 및 광 디바이스 | |
| US9868633B2 (en) | Production process for device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220913 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7153183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |