JP2023526833A - 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法 - Google Patents
直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP2023526833A JP2023526833A JP2022570399A JP2022570399A JP2023526833A JP 2023526833 A JP2023526833 A JP 2023526833A JP 2022570399 A JP2022570399 A JP 2022570399A JP 2022570399 A JP2022570399 A JP 2022570399A JP 2023526833 A JP2023526833 A JP 2023526833A
- Authority
- JP
- Japan
- Prior art keywords
- leds
- layer
- subset
- backplane
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 155
- 238000000034 method Methods 0.000 claims abstract description 92
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 229910000679 solder Inorganic materials 0.000 claims description 93
- 238000012546 transfer Methods 0.000 claims description 84
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- 239000003086 colorant Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 546
- 239000004065 semiconductor Substances 0.000 description 168
- 229910052751 metal Inorganic materials 0.000 description 124
- 239000002184 metal Substances 0.000 description 124
- 239000000463 material Substances 0.000 description 93
- 150000001875 compounds Chemical class 0.000 description 75
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 54
- 230000008569 process Effects 0.000 description 42
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 40
- 239000007769 metal material Substances 0.000 description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 239000003989 dielectric material Substances 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 229910052697 platinum Inorganic materials 0.000 description 20
- 239000013078 crystal Substances 0.000 description 19
- 238000000151 deposition Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 16
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 15
- 229910052709 silver Inorganic materials 0.000 description 15
- 239000004332 silver Substances 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 229910052759 nickel Inorganic materials 0.000 description 14
- 229910002601 GaN Inorganic materials 0.000 description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 238000005137 deposition process Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 230000008021 deposition Effects 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 229910000480 nickel oxide Inorganic materials 0.000 description 10
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- -1 GaAsP Chemical compound 0.000 description 5
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910005540 GaP Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 4
- 238000004943 liquid phase epitaxy Methods 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000002679 ablation Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052950 sphalerite Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910000611 Zinc aluminium Inorganic materials 0.000 description 1
- 229910003107 Zn2SnO4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002107 nanodisc Substances 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- BNEMLSQAJOPTGK-UHFFFAOYSA-N zinc;dioxido(oxo)tin Chemical compound [Zn+2].[O-][Sn]([O-])=O BNEMLSQAJOPTGK-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Device Packages (AREA)
Abstract
方法は、第1LEDの第1サブセットを第1基板から第1バックプレーンに転送し、画素領域の第1サブピクセルを形成することと、第2LEDの第1サブセットを第2バックプレーンに転送すること、および、第2LEDの第1サブセットを第2基板から分離し、第2基板上に第1空孔を残すことと、第2LEDの第1サブセットを第2バックプレーンに転送した後に、第2基板上に位置する第2LEDの第2サブセット上に追加の導電材料を形成することと、第1サブピクセルが第1空孔に配されるように、第1バックプレーンの上に第2基板を位置決めすることと、第1サブピクセルおよび第2基板との間にギャップが存在する間に、第2LEDの第2サブセットを、第1バックプレーン上のボンディング構造の第2サブセットに転送し、画素領域に第2サブピクセルを形成することと、を含む。
Description
本発明は、発光デバイスに関し、特に、直視型ディスプレイデバイスのためのサブピクセル発光ダイオードおよびその製造方法に関する。
例えば発光ダイオード(LED)など発光デバイスは、ラップトップまたはテレビに配置された液晶ディスプレイのバックライトなど電子ディスプレイに使用される。発光デバイスは、発光ダイオードおよび光を発するように構成される種々の他のタイプの電子デバイスを含む。
種々の実施形態は、バックプレーンと、バックプレーンにボンディングされ、第1リフレクタを含み、第1色光を発するように構成された第1発光ダイオード(LED)と、バックプレーンにボンディングされ、第2リフレクタを含み、第1色光とは異なる第2色光を発するように構成された第2LEDと、バックプレーンにボンディングされ、第3リフレクタを含み、第1および第2色光とは異なる第3色光を発するように構成された第3LEDと、を含む、ディスプレイデバイスを提供する。第2リフレクタは、第1リフレクタよりも厚く、第3リフレクタは、第2リフレクタよりも厚い。
種々の実施形態は、第1基板上に位置し、第1色光を発するように構成された第1発光ダイオード(LED)、および、第2基板上に位置し、第1色光とは異なる第2色光を発するように構成された第2LEDを提供することと、第1LEDの第1サブセットを第1バックプレーン上のボンディング構造の第1サブセットに転送し、画素領域に第1サブピクセルを形成すること、および、第1基板から第1LEDの第1サブセットを分離することと、第2LEDの第1サブセットを第2バックプレーンに転送すること、および、第2基板から第2LEDの第1サブセットを分離し、第2基板の上に第1空孔を残すことと、第2LEDの第1サブセットを第2バックプレーンに転送した後に、第2基板上に位置する第2LEDの第2サブセット上に追加の導電材料を形成することと、第1サブピクセルが第1空孔に配されるように、第2基板を第1バックプレーンの上に位置決めすることと、追加の導電材料の存在に起因して、第1サブピクセルと第2基板との間にギャップが存在する間に、第2LEDの第2サブセットを、第1バックプレーン上のボンディング構造の第2サブセットに転送し、画素領域に第2サブピクセルを形成することと、を含むLEDの転送の方法を提供する。
本発明は、本発明の例示的な実施形態が示されている添付の図面を参照して、以下でより完全に説明される。しかしながら、本発明は、多くの異なる形態で具現化することができ、本明細書に記載される例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が完全であり、本発明の範囲を当業者に十分に伝えるように提供される。図面において、層および領域の大きさおよび相対的な大きさは、明確にするために誇張されうる。図面における同様の参照番号は、同様の要素を示す。
要素または層が、別の要素または層の「上」または「接続されて」配されていると言及される場合、それは、他の要素または層の上に直接または直接接続されていてもよく、または、介在する要素または層が存在していてもよいことが理解されよう。対照的に、要素が、別の要素または層の「上に直接配されている」または「直接接続されている」と言及される場合、介在する要素または層は存在しない。本開示の目的のために、「X、Y、およびZのうちの少なくとも1つ」は、Xのみ、Yのみ、Zのみ、または、2つ以上のX、YおよびZの任意の組み合わせ(例えば、XYZ、XYY、YZ、ZZ)として解釈されてもよいことが理解されよう。本明細書において、「約」および「実質的に」という用語は、例えば+/-1%など、+/-5%の相違を指していてもよい。
例えば直視型ディスプレイなどディスプレイデバイスは、バックプレーンにボンディングされた画素の順序付けられたアレイから形成されうる。各画素は、それぞれのピーク波長で光を放射するサブピクセルのセットを含みうる。例えば、画素は、赤色サブピクセル、緑色サブピクセル、および、青色サブピクセルを含みうる。各サブピクセルは、特定の波長の光を発光する1つまたは複数の発光ダイオード(LED)を含みうる。色域内の色の任意の組み合わせが、各画素についてディスプレイ上に示されてもよいように、各画素は、バックプレーン回路によって駆動される。ディスプレイパネルは、LEDサブピクセルがバックプレーンの上に位置する接合パッドにはんだ付けされるか、または、他の方法で電気的に取り付けられるプロセスによって形成されうる。接合パッドは、バックプレーン回路および他の駆動電子回路によって電気的に駆動される。
図1A、1B、2A、2B、3A、3B、4A、4Bおよび4Cは、本開示の発光ダイオード10の種々の構成を示す。本開示の発光デバイスの種々の構成は、一般に、支持基板22および単結晶バッファ半導体層24を提供することによって形成されうる。支持基体22は、底面またはr面成長面のいずれかを用いるAl2O3(サファイア)、ダイアモンド、Si、Ge、GaN、AlN、ウルツ鉱(α)および閃亜鉛鉱(β)形態のSiC、InN、GaP、GaAsP、GaAs、InP、ZnO、ZnS、および、ZnSeなど単結晶物質を含むことができる。例えば、支持基板22は、適切な表面配向を有するサファイア(すなわち、単結晶酸化アルミニウム)を含みうる。支持基板22は、パターニングされた(例えば、粗い)成長表面を有するパターニングされたサファイア基板(PSS)を含んでいてもよい。バッファ層の単結晶化合物半導体材料のエピタキシャル成長を容易にするために、後続の分離プロセスにおいて単結晶バッファ半導体層24を支持基板22から分離することを容易にするために、バンプ、ディンプル、および/または、斜めカットが、支持基板22の上面に設けられてもよいし、設けられなくてもよい。バンプおよび/またはディンプルが支持基板22の上面に設けられる場合、各バンプまたは各ディンプルの横方向の寸法は、より小さいおよびより大きい横方向の寸法もまた使用されうるが、1.5ミクロンから6ミクロンの範囲でありうる。バンプまたはディンプルの隣接するペアの間の中心間距離は、より小さなおよびより大きな距離もまた使用されうるが、3ミクロンから15ミクロンの範囲でありうる。バンプまたはディンプルの配置には、様々な幾何学的形状が使用されうる。バンプの高さおよび/またはディンプルの深さは、より小さな及びより大きな高さおよび/または深さもまた使用されうるが、1ミクロンから3ミクロンのオーダーであってもよい。
単結晶バッファ半導体層24は、例えば、III族窒化物化合物半導体材料など、例えばIII-V族化合物半導体材料など単結晶化合物半導体材料を含む。単結晶バッファ半導体層24を形成するための堆積プロセスは、有機金属気相エピタキシー(MOVPE)、分子線エピタキシー(MBE)、水素化物気相エピタキシー(HVPE)、液相エピタキシー(LPE)、有機金属分子線エピタキシー(MOMBE)、および、原子層堆積(ALD)のいずれかを使用することができる。単結晶バッファ半導体層24は、支持基板22との界面における単結晶バッファ半導体層24の組成が支持基板22の上面の2次元格子構造と実質的に格子整合を提供するように、一定のまたは傾斜した組成を有しうる。単結晶バッファ半導体層24の組成は、堆積プロセスの間に徐々に変化させられうる。支持基板22がパターニングされたサファイアを含む場合、単結晶バッファ半導体層24の底面は、パターニングされた(すなわち、粗い)表面であってもよい。
単結晶バッファ半導体層24の底部に使用されうる材料は、例えば、wおよびxが0と1未満との間のGa1-W-XInwAlxNであってもよく、wおよびxが0(すなわち、GaN)であってもよく、支持基板22の上面の格子定数に整合するように選択される。任意に、Asおよび/またはPが、バッファ層の底部のための材料にもまた含まれていてもよく、その場合、単結晶バッファ半導体層24の底部は、支持基板22の上面の格子定数に整合する、yおよびzが0と1未満との間のGa1-w-xInwAlxN1-x-zAsyPzを含みうる。単結晶バッファ半導体層24の上部に使用されうる材料は、例えば窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)、窒化ガリウムアルミニウムおよび窒化ガリウムインジウムなどIII属窒化物材料、および、例えばリン化ガリウム(GaP)、ヒ化ガリウム(GaAs)、アンチモン化ガリウム(GaSb)、リン化インジウム(InP)、ヒ化インジウム(InAs)およびアンチモン化インジウム(InSb)など他のIII-V族材料を含む、III-V族化合物材料を含むが、これらに限定されるものではない。成長方向(垂直方向)に沿った緩やかな格子パラメータ変化によって引き起こされる転位が、単結晶バッファ半導体層24の上面に伝播しないように、単結晶バッファ半導体層24の組成は、単結晶バッファ半導体層24の底部と単結晶バッファ半導体層24の上部との間で徐々に変化しうる。1つの実施形態において、1ミクロン未満の厚さの単結晶バッファ半導体層24の薄い底部が、ドープされていなくてもよく、または、低濃度のシリコンでドープされていてもよい。
単結晶バッファ半導体層24の上面には、欠陥密度が低い高品質の単結晶表面が提供されうる。任意で、例えば、化学機械平坦化によって、平坦な上面を提供することで、単結晶バッファ半導体層24の上面が平坦化されてもよい。平坦化処理の後に、単結晶バッファ半導体層24の上面から汚染物質を除去するために、適切な表面洗浄処理が行われうる。単結晶バッファ半導体層24の平均の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、2ミクロンから10ミクロンの範囲でありうる。
続いて、nドープ化合物半導体基板層26が、単結晶バッファ半導体層24の上面の上に直接形成される。nドープ化合物半導体基板層26は、単結晶バッファ半導体層24の上面全体にわたって均一な厚さを有する連続材料層として形成されうる。nドープ化合物半導体基板層26は、nドープ化合物半導体材料を含む。nドープ化合物半導体基板層26は、単結晶バッファ半導体層24の上部の単結晶化合物半導体材料と格子整合しうる。nドープ化合物半導体基板層26は、単結晶バッファ半導体層24の上部と同じ化合物半導体材料を含んでいていてもよいし、含まなくてもよい。1つの実施形態において、nドープ化合物半導体基板層26は、nドープ直接遷移化合物半導体材料を含みうる。1つの実施形態において、nドープ化合物半導体基板層26は、nドープ窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、または、例えばリン化ガリウムまたはその三元または四元化合物など他のIII-V族半導体材料を含みうる。nドープ化合物半導体基板層26を形成するための堆積プロセスは、有機金属気相エピタキシー(MOVPE)、分子線エピタキシー(MBE)、水素化物気相エピタキシー(HVPE)、液相エピタキシー(LPE)、有機金属分子線エピタキシー(MOMBE)、および、原子層堆積(ALD)のいずれかを使用することができる。nドープ化合物半導体基板層26の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、300nmから2ミクロンの範囲でありうる。支持基板22、単結晶バッファ半導体層24、およびnドープ化合物半導体基板層26は、まとめて基板20を構成している。
(例えば、図1A、1B、2A、2B、3Aおよび3Bに示される実施形態のように)いくつかの実施形態において、基板20の上面(例えば、nドープ化合物半導体基板層26の上面)の上に、パターニングされた成長マスク層42が形成されうる。パターニングされた成長マスク層42は、例えば、誘電材料層を堆積し、誘電材料層をパターニングして、その中に開口部を形成することによって形成されうる。例えば、窒化シリコン層、酸化シリコン層、または、(例えば酸化アルミニウム層など)誘電金属酸化物層が、基板20の上面の上に形成されうる。1つの実施形態において、誘電材料層は、窒化シリコン層を含みうる。誘電材料層の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、3nmから100nmの範囲でありうる。
フォトレジスト層(図示せず)が、誘電材料層の上面を覆うように塗布されうり、リソグラフィ露光および現像によって、それを貫通する開口部を形成するようにリソグラフィでパターンニングされうる。1つの実施形態において、フォトレジスト層の開口部は、2次元周期アレイとして形成されうる。各開口部のサイズおよび形状は、(例えば選択エピタキシープロセスなど)選択的堆積プロセスによって後に形成される半導体構造の形状およびサイズを最適化するように選択されうる。フォトレジスト層の開口部のパターンは、パターニングされた成長マスク層42を形成するために、誘電材料層を通して転写されうる。フォトレジスト層は、その後、例えば、アッシングによって除去されうる。代わりに、成長マスク層は、電子ビームリソグラフィまたはナノインプリトリソグラフィを使用してパターニングされ、その後エッチングされてもよい。パターニングされた成長マスク層42は開口部を含み、開口部43は2次元周期アレイとして配されてもよいし、配されなくてもよい。各開口部の形状は、円形、楕円形、または多角形(六角形など)であってもよい。nドープ化合物半導体基板層26の上面の一部は、パターニングされた成長マスク層42を貫通する各開口部の下部に物理的に露出される。
単結晶バッファ半導体層24、nドープ化合物半導体基板層26、および、その上に形成される追加の構造は、その後、発光ダイオード10のアレイであるサブピクセルのアレイを画定するようにパターニングされる。したがって、単結晶バッファ半導体層24およびnドープ化合物半導体基板層26のそれぞれのその後にパターン化された領域は、それぞれの発光ダイオード10の領域に対応する。例えば、発光ダイオード10のアレイは、矩形アレイまたは六角形アレイとして形成されてもよく、各発光ダイオード10は、例えば2ミクロンから30ミクロンなど1ミクロンから60ミクロンの範囲の最大横寸法(例えば、矩形形状の対角線または六角形形状の外接円の直径)で形成されてもよい。例えば、パターニングされた成長マスク層42を通る各開口部の最大横方向寸法は、より小さなおよびより大きな寸法もまた使用されうるが、(例えば200nmから10ミクロンなど)50nmから50ミクロンの範囲でありうる。
代わりの実施形態において、単結晶バッファ半導体層24およびnドープ化合物半導体基板層26は、nドープ化合物半導体基板層26の上に追加の構造(例えば後続の半導体材料のエピタキシャル成長)を形成する前に、リソグラフィプロセスおよび異方性エッチングの組み合わせによってパターニングされる。例えば、フォトレジスト層が、nドープ化合物半導体基板層26の上に塗布されうり、発光ダイオード10の各個別のエリアを覆うようにリソグラフィでパターニングされうる。例えば、nドープ化合物半導体基板層26および単結晶バッファ半導体層24のパターニングされた部分の矩形アレイを形成するために、直交する水平方向に沿って延びる2組のライントレンチが、nドープ化合物半導体基板層26および単結晶バッファ半導体層24を通して形成されうる。フォトレジスト層は、その後、除去されうる。
図1Aおよび1Bの構成などの構成において、発光ダイオード10の各エリアは、パターニングされた成長マスク層42にそれぞれ単一の開口部を含む。図2A、2B、3Aおよび3Bの構成などの構成において、発光ダイオード10の各エリアは、パターニングされた成長マスク層42にそれぞれ開口部のアレイを含む。
(例えば図4A~4Cに示される実施形態など)いくつかの他の実施形態において、パターニングされた成長マスク層42は、使用されない。この場合、nドープ化合物半導体基板層26の上には、連続的な平面半導体層が形成される。
nドープ化合物半導体領域32が、選択的エピタキシープロセスでありうる選択的化合物半導体堆積プロセスによって、成長マスク層42を通り、および、成長マスク層42を覆うように成長されうる。nドープ化合物半導体領域32の形状およびサイズは、成長マスク層42を通る開口部の形状および寸法に基づき、および、選択的化合物半導体堆積プロセスのプロセス条件によって決定されうる。nドープ化合物半導体領域32は、それぞれの結晶面内に位置する種々の結晶ファセットで形成されうる。本明細書で用いられる場合、「p面」は、「ピラミッド面」を意味し、III属窒化物系の{1-101}面の任意の面でありうり、「c面」は、{0001}面を示し、「m面」は、{1-100}面の任意の面を示す。成長速度は、一般に、異なる結晶面の間で異なる。ここで、「成長速度」とは、特に断らない限り、成長面に垂直な方向に沿った層の成長速度を意味する。1つの実施形態において、nドープ化合物半導体基板層26の上面は、c面内にあってもよい。nドープ化合物半導体領域32の高さは、より小さなおよびより大きな高さもまた使用されうるが、例えば200nmから2ミクロンなど、50nmから10ミクロンの範囲でありうる。いくつかの実施形態において、平坦な上面および/またはファセット面を提供するために、堆積された半導体材料のマイグレーションを誘起する高温でのアニール、部分的なエッチバックプロセス、および/または、化学機械平坦化プロセスが、任意に使用されてもよい。
(例えば図1Aおよび1Bに示される実施形態など)いくつかの実施形態において、nドープ化合物半導体領域32は、マイクロディスクとして形成されうる。本明細書で用いられる場合、ディスクは、互いに平行である上面および底面を有する構造要素を指し、上面のエリアは、(例えばファセット面または側壁面など)上面に平行でないエリアのトータルのエリアよりも大きい。「マイクロディスク」は、上面の最大の横方向寸法が少なくとも1ミクロンかつ1mmよりも小さいディスクを指す。マイクロディスクは、上方から見た場合に、円形、楕円形、または、多角形(例えば、矩形、六角形など)を有していてもよい。
(例えば図2Aおよび2Bに示される実施形態など)いくつかの実施形態において、nドープ化合物半導体領域32は、ナノディスクとして形成されうる。「ナノディスク」は、上面の最大の横方向寸法が少なくとも1nmかつ1ミクロンよりも小さいディスクを指す。発光ダイオード10の各エリアに、マイクロディスクまたはナノディスクのクラスタが形成されうる。
(例えば図3Aおよび3Bに示される実施形態など)いくつかの実施形態において、nドープ化合物半導体領域32は、ナノワイヤコア、マイクロワイヤコア、ナノピラミッド、マイクロピラミッド、ナノフラスタム、マイクロフラスタム、これらの組み合わせ、または、他のナノスケール構造またはマイクロスケール構造として形成されうる。「ナノワイヤ」は、(例えば垂直方向など)長手方向に沿って延び、少なくとも1nmかつ1ミクロンよりも小さい最大横方向寸法よりも大きい最大縦方向寸法を有し、長手方向に垂直な方向に沿って実質的に均一な断面形状の領域を含む構造を指す。「マイクロワイヤ」は、(例えば垂直方向など)長手方向に沿って延び、少なくとも1ミクロンかつ1mmよりも小さい最大横方向寸法よりも大きい最大縦方向寸法を有し、長手方向に垂直な方向に沿って実質的に均一な断面形状の領域を含む構造を指す。「ナノピラミッド」は、基部の最大横方向寸法が少なくとも1nmかつ1ミクロンよりも小さいような、多角形または他の一般的な曲線形状の基部を有する円錐構造を指す。「マイクロピラミッド」は、基部の最大横方向寸法が少なくとも1ミクロンかつ1mmよりも小さいような、多角形または他の一般的な曲線形状の基部を有する円錐構造を指す。「ナノフラスタム」は、基部の最大横方向寸法が少なくとも1nmかつ1ミクロンよりも小さいような、多角形または他の一般的な曲線形状の基部を有する錐台(すなわち、頂点の周りの領域のない円錐構造)を指す。「マイクロフラスタム」は、基部の最大横方向寸法が少なくとも1ミクロンかつ1mmよりも小さいような、多角形または他の一般的な曲線形状の基部を有する錐台(すなわち、頂点の周りの領域のない円錐構造)を指す。nドープ化合物半導体基板層26の上面がc面内にある場合、ナノワイヤおよびマイクロワイヤは、m面、p面および任意にそれぞれのc面を含んでいてもよい。ナノピラミッド、マイクロピラミッド、ナノフラスタムおよびマイクロフラスタムは、p面を含んでいてもよい。ナノフラスタムおよびマイクロフラスタムは、c面を含んでいてもよい。
nドープ化合物半導体領域32を形成するために使用されうる選択的エピタキシープロセスは、例えば、Krylioukらの米国特許第9,444,007号、Lowgrenらの米国特許第9,419,183号、Romanoらの米国特許第9,281,442号、および、Konsekらの米国特許第8,669,574号に記載されており、これらそれぞれは、Glo Abに譲渡されており、それらの全体が参照によって本明細書に組み込まれる。
(例えば図4A~4Cに示される実施形態など)いくつかの実施形態において、nドープ化合物半導体領域32のエピタキシーが、nドープ化合物半導体基板層26のパターニングされた部分のアレイのすべての物理的に露出された表面上に、パターニングされた成長マスク42を使用せずに行われてもよい。この実施形態において、nドープ化合物半導体領域32は、連続的な平面半導体層を含む。
その後、各nドープ化合物半導体領域32の上に、光を発するように構成された光学活性化合物半導体層スタックを含む活性領域34が形成される。各活性領域34は、適切な電気的バイアスの適用時に、光を放射する少なくとも1つの半導体材料を含む。例えば、各活性領域34は、それを横切る電気的バイアスの適用時に、光を放射する単一または多重量子井戸(MQW)構造を含みうる。例えば、量子井戸は、窒化ガリウムまたは窒化アルミニウムガリウムバリア層の間に位置する窒化インジウムガリウムウェルを含んでいてもよい。代わりに、活性領域34が、nドープ化合物半導体領域32の表面上に成長させることができれば、発光ダイオードのアプリケーションのための任意の他の適切な半導体層(例えば、リン化ガリウムまたはその三元もしくは四元化合物など)または層のスタックを含むことができる。活性領域34内の全ての層のセットは、本明細書では活性層と呼ばれる。
1つの実施形態において、複数の活性領域34のそれぞれは、光を発するように構成される、それぞれの光学活性化合物半導体層スタックを含む。非限定的な例示的な例において、活性領域34は、下から上に、例えば約50nmから約60nmなど厚さ30nmから70nmを有するシリコンドープGaN層、例えば約5nmから7nmなど厚さ2nmから10nmを有するGaN層、例えば約3nmから4nmなど厚さ1nmから5nmを有するInGaN層、および、例えば約15nmから20nmのなど厚さ10nm~30nmを有するGaNバリア層を含む層スタックを含みうる。任意で、AlGaNキャップ層が、赤色LEDのためにInGaN層の上に形成されてもよい。各活性領域34内の層の配列、各層の組成、および、各層の厚さは、発光強度を増加させ、ターゲットとなるピーク発光波長を提供するように最適化されうる。活性領域34は、その中の半導体材料の組成および半導体材料に印加されるひずみに応じて、青色光、緑色光または赤色光などの任意の色光を発しうる。
活性領域34を成長させるために、選択的エピタキシープロセスが使用されうる。選択的エピタキシープロセスのプロセスパラメータは、活性領域34が全体にわたって同じ厚さを有するコンフォーマル構造として成長されるように選択されうる。別の実施形態において、活性領域34は、水平部分が全体にわたって(例えば第1厚さt1など)同じ厚さを有し、ファセット部分が水平部分の厚さよりも小さい(例えば第2厚さt2など)厚さを有する擬似コンフォーマル構造として成長させられうる。1つの実施形態において、複数の活性領域34のそれぞれは、第1厚さt1を有する上部平面部分と、nドープ化合物半導体領域32のそれぞれの1つのテーパ状の平面な側壁を覆い、第2厚さt2を有する側壁部分とを含みうる。1つの実施形態において、第1厚さt1と第2厚さt2との比は、より小さなおよびより大きな比もまた使用されうるが、2から50の範囲でありうる。ナノワイヤの上の活性領域34のための層スタックを成長させる方法は、例えば、Krylioukらの米国特許第9,444,007号、Lowgrenらの米国特許第9,419,183号、Romanoらの米国特許第9,281,442号、および、Konsekらの米国特許第8,669,574号に記載されている。活性領域34は、下にあるnドープ化合物半導体領域32に接触し、それを取り囲み、その上にある。図1A、1B、4A、4Bおよび4Cに示される1つの実施形態において、発光ダイオード10ごとに、単一の活性領域34が形成されうる。図2Aから3Bに示される他の実施形態において、発光ダイオード10ごとに、活性領域34のクラスタが形成されうる。
pドープ半導体材料層36が、活性領域34の平坦な上面およびファセット外面の上に形成される。pドープ半導体材料層36は、第1導電型とは反対の第2導電型のドーピングを有するドープされた半導体材料を含む。例えば、第1導電型がn型である場合、そのとき第2導電型はp型である。第1導電型がp型である場合、そのとき第2導電型はn型である。
pドープ半導体材料層36は、化合物半導体材料を含みうる。pドープ半導体材料層36の化合物半導体材料は、例えば、p型III族窒化物半導体材料、例えば窒化ガリウムおよび/または窒化アルミニウムガリウム、などの任意で適切な半導体材料でありうる。1つの実施形態において、nドープ化合物半導体領域32は、nドープGaNまたはInGaNを含みうり、pドープの半導体材料層36は、pドープAlGaNおよび/またはGaNを含みうる。代わりに、領域32および/または層36は、例えばリン化ガリウムまたはその三元もしくは四元化合物などの他の半導体材料を含みうる。
pドープ半導体材料層36は、活性領域34の外面上にドープ半導体材料を選択的に堆積することによって形成されうる。例えば、選択エピタキシープロセスが使用されうる。選択的堆積プロセス(選択的エピタキシプロセスでありうる)の間、個別の半導体材料部は、個別の半導体材料部が合体して、各発光ダイオード10のエリア内の連続半導体材料層としてpドープ半導体材料層36を形成するまで、活性領域のそれぞれの外面から成長する。成長マスク層42の上面の一部がnドープ化合物半導体領域32または活性領域34によって覆われていない場合、pドープ半導体材料層36の底面は、成長マスク層42の上面のそのような部分に接触していてもよい。
図4Cに関して、半導体層26、32、34、36、アノードコンタクト50および第1反射層70Aを含むメサ31が、バッファ半導体層24上に形成されうる。メサ31は、メサ31を形成するために、半導体層26、32、34、36、アノードコンタクト50および第1反射層70Aをバッファ半導体層24の上に堆積し、その後、これらの層をマスキングおよびエッチングすることによって形成されうる。誘電材料層60は、メサ31の上面および側面を覆うように形成されうる。誘電材料層60は、例えば、酸化アルミニウム、酸化シリコン、窒化シリコン、有機シリケートガラス、シリコーン、樹脂、自己平坦化誘電材料または別の誘電材料などの誘電(すなわち、電気絶縁)材料を含む。いくつかの実施形態において、誘電材料層60は、任意の適切な方法によって形成されうる。例えば、誘電材料層60が酸化アルミニウムを含む場合、原子層堆積(ALD)によって、誘電層が形成されうる。
次いで、第1反射層70Aの上面を露出させるために、誘電層60がパターニングされうる。例えば、フォトレジスト層が、例示的な構造を覆うように塗布されうり、アノードコンタクト50の各外縁内に開口部を形成するために、リソグラフィパターニングされうる。異方性エッチングプロセスまたは等方性エッチングプロセスが、パターニングされたフォトレジスト層をエッチングマスク層として使用して行われうる。誘電材料層60は、例えば100nmから500nmなど、50nmから1000nmの範囲の厚さを有しうる。いくつかの実施形態において、誘電材料層60は、透明であってもよい。
第2反射層70Bが、第1反射層70Aの露出部分に接触し、誘電層60を覆うように形成されうる。例えば、第2反射層70Bは、堆積およびリフトオフプロセスによって形成されうる。これによって、第2反射層70Bは、メサ31の上面および側面を覆いうる。
アノードコンタクト50は、pドープ半導体材料層36の上面の上に形成されうる。図5A~5Dは、図1A、1B、2A、2B、3A、3B、4A、4Bおよび4Cに示される発光ダイオード10の何れかに組み込まれうるpドープ半導体材料層36の種々の構成を示す。
図5Aは、アノードコンタクト50の第1構成を示す。第1構成において、アノードコンタクト50は、酸化ニッケル層51と透明導電性酸化物層53とを含みうる。酸化ニッケル層51は、ニッケルのコンフォーマルまたは非コンフォーマルな堆積、および、堆積されたニッケル部のその後の酸化によって形成されうる。ニッケル層は、例えば、物理蒸着(PVD)、真空蒸着、または、化学蒸着によって堆積されうる。ニッケル層の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば1nmから10nmまでなど、0.3nmから100nmまでの範囲でありうる。ニッケル層の酸化は、熱酸化プロセスまたはプラズマ酸化プロセスによって行われてもよい。代わりに、ニッケル層が十分に薄い場合、その後に堆積される透明導電性酸化物層53から酸素原子が提供されうる。酸化ニッケル層51の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば1.3nmから13nmまでなど、0.4nmから130nmまでの範囲でありうる。酸化ニッケル層51は、pドープ半導体材料層36と透明導電性酸化物層53との間の接着を促進する。1つの実施形態において、アノードコンタクト50は、例えば、0.4nmから3nmの範囲でありうる3nmよりも小さい厚さを有する酸化ニッケルの表面層を含みうる。
透明導電性酸化物層53は、pドープ半導体材料層36の上に堆積されうる。透明導電性酸化物層53は、pドープ半導体材料層36のエリア全体にわたって延在する連続材料層として堆積されうる。透明導電性酸化物層53の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば10nmから300nmまでなど、50nmから600nmまでの範囲でありうる。透明導電性酸化物膜53は、例えば、ドープされた酸化亜鉛、酸化インジウムスズ、酸化カドミウムスズ(Cd2SnO4)、スズ酸亜鉛(Zn2SnO4)、および、ドープされた二酸化チタン(TiO2)から選択される材料など透明導電性酸化物材料を含む。例示的なドープ酸化亜鉛材料は、ボロンドープ酸化亜鉛、フッ素ドープ酸化亜鉛、ガリウムドープ酸化亜鉛、および、アルミニウムドープ酸化亜鉛を含む。1つの実施形態において、アノードコンタクト50は、光学的に透明でありうる。
図5Bは、アノードコンタクト50の第2構成を示す。第2構成において、アノードコンタクト50は、接着金属層52と銀層54とを含みうる。接着金属層52と銀層54との組み合わせは、pドープ半導体材料層36への良好な電気的接触と同様に、pドープ半導体材料層36の後に形成される反射層70の良好な接着を提供する。接着金属層52は、pドープ半導体材料層36に直接接触する。接着金属層52の材料は、接着を促進する元素金属でありうる。例えば、接着金属層52は、本質的に白金からなる白金層、または、本質的にニッケルからなるニッケル層でありうる。接着金属層52は、例えば、物理蒸着によって堆積されうる。接着金属層52の厚さ(水平面上で測定される)は、より小さなおよびより大きな厚さもまた使用されうるが、例えば5nmから100nmまでなど、2nmから200nmまでの範囲でありうる。銀層54は、本質的に銀からなりうり、例えば、物理蒸着によって形成されうる。銀層54の厚さ(水平面上で測定される)は、より小さなおよびより大きな厚さもまた使用されうるが、例えば5nmから100nmまでなど、2nmから200nmまでの範囲でありうる。
図5Cは、アノードコンタクト50の第3構成を示す。第3構成において、アノードコンタクト50は、pドープ半導体材料層36に直接接触する銀層54からなりうる。銀層54は、本質的に銀からなりうり、例えば、物理蒸着によって形成されうる。銀層54の厚さ(水平面上で測定される)は、より小さなおよびより大きな厚さもまた使用されうるが、例えば5nmから100nmまでなど、2nmから200nmまでの範囲でありうる。
図5Dは、アノードコンタクト50の第4構成を示す。第4構成において、アノードコンタクト50は、NiO領域および金領域を含むNiO:Au混合物を含むNiO:Au混合層55でありうる。NiO:Au混合層55は、酸化ニッケル層を形成し、金を堆積し、酸化ニッケル層中への金の相互拡散を誘起することによって形成されうる。NiO:Au混合層55を形成するために、酸化ニッケルマトリックス間に金原子が偏析する。
代わりに、金が最初に堆積され、酸化ニッケルがその後に形成されてもよい。さらに代わりに、NiO:Au複合層55を形成するために、金およびニッケルは、少なくとも2つの層のスタックとして堆積されてもよく、酸化および相互拡散は、ニッケルのニッケル酸化物への熱酸化によって誘起されてもよい。NiO:Au混合層55の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば5nmから100nmまでなど、2nmから200nmまでの範囲でありうる。
図1B、2B、3Bおよび4Bの実施形態において、任意の誘電材料層60が、例示的な構造の物理的に露出された表面上に続いて形成されうる。誘電材料層60は、例えば、酸化アルミニウム、酸化シリコン、窒化シリコン、有機シリケートガラス、シリコーン、樹脂、自己平坦化誘電材料または別の誘電材料などの誘電(電気絶縁)材料を含む。1つの実施形態において、誘電材料層60は、低圧化学蒸着(LPCVD)または原子層堆積(ALD)(例えば、ALDによって形成された酸化アルミニウム)などのコンフォーマル堆積プロセスによって形成されうる。代わりに、誘電材料層60は、プラズマ化学蒸着(PECVD)またはスピンコーティングによって形成されうる。誘電材料層60のアノードコンタクト50の水平面上にある部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば100nmから500nmなど、50nmから1000nmの範囲でありうる。
続いて、各アノードコンタクト50の上方に開口部を提供するために、誘電材料層60がパターニングされうる。例えば、フォトレジスト層が、例示的な構造を覆うように塗布されうり、アノードコンタクト50の各外縁内に開口部を形成するために、リソグラフィパターニングされうる。異方性エッチングプロセスまたは等方性エッチングプロセスが、パターニングされたフォトレジスト層をエッチングマスク層として使用して行われうる。例えば、誘電材料層60が酸化シリコンを含む場合、希フッ酸を用いる等方性エッチングプロセスが、誘電材料層60を貫通する開口部の形成に使用されうる。誘電材料層60を貫通する各開口部のエリアは、下にあるアノードコンタクト50のエリアの10%から90%の範囲でありうる。開口部の周りの誘電材料層60の側壁は、テーパ状であってもよく、また、垂直であってもよい。フォトレジスト層は、その後、例えば、アッシングによって除去されうる。
図6~8は、(例えば、図1A、2A、3Aおよび4Aの構成などの)構成のための反射金属層70を後に形成するためのプロセスシーケンスを示し、反射金属層70は、下にあるアノードコンタクト50の上面の全体を覆う平面構造として形成される。そのような構成において、リフレクタ70の全体は、nドープ化合物半導体領域32の最遠位表面が各発光ダイオード10内のnドープ化合物半導体基板層26からであるよりも、nドープ化合物半導体基板層26からより遠位にある。図1A、2A、3Aおよび4Aの実施形態において、アノードコンタクト50の上にあり、アノードコンタクト50に電気的に接続されているリフレクタ70は、アノードコンタクト50よりも小さいエリアを有する。
図9は、pドープ半導体材料層36の(アノードコンタクト50と接触している)最遠位表面がnドープ化合物半導体基板層26からであるよりも、nドープ化合物半導体基板層26からより遠位にある横方向に延びる部分と、横方向に延びる部分の周囲に隣接し、そこから下方に延び、同じ発光素子10のnドープ化合物半導体領域32、nドープ化合物半導体基板層26および単結晶バッファ半導体層24を横方向に囲む側壁部分と、を備える金属反射層70が形成される、代わりの構成(例えば、図1B、2B、3Bおよび4Bの構成など)の図7のプロセスステップに対応するプロセスステップを示す。図6~9に示される構造的な特徴は、発光ダイオード10が続いて形成される各エリアに存在しうることを理解されたい。
図6を参照すると、第1金属層71は、(図9に示されるように存在する場合)アノードコンタクト50および任意の誘電材料層60の物理的に露出された表面上に直接堆積されうる。第1金属層71は、リフレクタ70の構成要素である。第1金属層71は、例えばニッケルまたは白金など、接着促進材料を含む。1つの実施形態において、第1金属層71は、ニッケルを含む。第1金属層71は、例えば、物理蒸着(PVD)または真空蒸着などの非コンフォーマル堆積プロセスによって、または、化学蒸着(CVD)などのコンフォーマル堆積プロセスによって、堆積されうる。第1金属層71の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば0.6nmから4nmまでなど、0.3nmから10nmまでの範囲でありうる。
図7および9に示されるように、パターニングされたリフトオフマスク77が、第1金属層71の上に形成されうる。パターニングされたリフトオフマスク77は、パターニングされたフォトレジスト層でありうる。1つの実施形態において、パターニングされたリフトオフマスク77は、フォトレジスト層を塗布し、図7に示されるように、フォトレジスト層を貫通する各開口部が下にあるアノードコンタクト50の完全に周辺部内にあるように、開口部のアレイをリソグラフィパターニングすることによって形成されうる。
図7および9を参照すると、第1金属層71と同じ組成を有する第2金属層72が、例えば、物理蒸着(PVD)または真空蒸着によって、第1金属層71上およびパターニングされたリフトオフマスク77の上に異方的に続いて堆積されうる。第2金属層72は、1金属層71の上面に直接形成されうる。追加の第2金属層72’が、パターニングされたリフトオフマスク77の上面に形成されうる。第2金属層72および追加の第2金属層72は、第1金属層71の物理的に露出された表面の上、および、発光ダイオード10の各エリアの周りのパターニングされたリフトオフマスク77の上に形成されうる。第2金属層72は、第1金属層71と同じ金属を含み、第1金属層71と第2金属層72との間の接着強度を最大にする。1つの実施形態において、第1金属層71および第2金属層72は、例えばニッケルまたは白金など、元素金属を含む。水平面上の第2金属層72の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば0.4nmから6nmまでなど、0.3nmから40nmまでの範囲でありうる。
発光ダイオード10の各エリアの周辺には、発光ダイオード10の中央領域内に第1金属層71と第2金属層72との組み合わせが堆積され、中央領域の周辺の外側に位置する周辺領域に第1金属層71のみが堆積される。中央領域は、アノードコンタクト50の周辺によって画定されるエリア内に完全にあってもよい。周辺領域は、中心領域の周縁と一致する内周を有しうる。具体的には、周辺領域の内周は、パターニングされたリフトオフマスク77の側壁と一致しうる。
第1金属層71と第2金属層72との組み合わせは、2つの異なる厚さを有する単一の金属層を構成する。具体的には、第1金属層71と第2金属層72との組み合わせは、周辺領域(すなわち、第1金属層71のみが堆積された領域)において第1厚さを有し、中央領域(すなわち、第1金属層71および第2金属層72の両方が堆積された領域)において第1厚さよりも厚い第2厚さを有する、2種の厚さの金属接着層(71、72)を構成する。1つの実施形態において、第1厚さは、0.3nmから10nmまでの範囲であり、第2厚さは、0.6nmから50nmの範囲である。他の実施形態において、第1厚さは、0.6nmから4nmまでの範囲であり、第2厚さは、1nmから10nmの範囲である。
アルミニウムが、異方性堆積法(スパッタリングまたは真空蒸着など)によって堆積されうる。アルミニウム層74は、アノードコンタクト50の上の2種の厚さの金属接着層(71、72)上に直接形成されうり、追加のアルミニウム層74’は、パターニングされたリフトオフマスク77の上の追加の第2金属層72’上に形成することができる。アルミニウム層74は、本質的にアルミニウムからなりうる。アルミニウム層74は、例えばレーザアブレーションプロセスおよびレーザはんだプロセスなどの後続のレーザ加工プロセス中に展性を提供し、その結果、発光デバイス10の活性領域34は、機械的衝撃および/または構造的ダメージから保護される。アルミニウムの代わりに、例えば金や銀などの高い展性を有する金属も、また使用されてもよい。アルミニウム層74の水平部分は、2種の厚さの金属接着層(71、72)の上で、例えば800nmから2000nmまでなど、200nmから3000nmまでの厚さを有しうる。
金属接着材料が、例えば物理蒸着または真空蒸着などの異方性堆積プロセスによってアルミニウム層74の上に堆積されうる。金属接着材料は、例えばニッケルまたは白金などの元素金属を含みうる。金属接着層76が、アノードコンタクト50の上にあるアルミニウム層74の上面の上に形成され、追加の金属接着層76’が、パターニングされたリフトオフマスク77の上の追加のアルミニウム層74’上に形成される。金属接着層76の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば10nmから100nmまでなど、1nmから300nmまでの範囲でありうる。2種の厚さの金属接着層(71、72)、アルミニウム層74、および、金属接着層76のスタックは、発光デバイス10のリフレクタおよびアノードの一部として機能しうるリフレクタ70を構成する。追加の金属接着層76’、追加のアルミニウム層74’、および、追加の第2金属層72’のスタックは、追加のリフレクタ70’を構成する。
図8を参照すると、パターニングされたリフトオフマスク77およびその上の材料層(例えば追加のリフレクタ70’など)は、リフトオフプロセスを使用して除去されうる。例えば、例示的な構造は、パターニングされたリフトオフマスク77の材料を溶解する溶媒に浸漬されうる。追加のリフレクタ70’の残留する材料を除去するために、適切な洗浄プロセスが行われうる。
フォトレジスト層(不図示)が、発光ダイオード10の各エリアを覆うように、例示的な構造の上に塗布されうり、リソグラフィパターニングされうる。フォトレジスト層のパターニングされたエリアは、発光ダイオード10の各エリアを横方向に取り囲むチャネル(現像中にフォトレジスト層の材料が除去されるエリアに対応する)を有する2次元アレイとして配されうる。アノードコンタクト50、pドープ半導体材料層36、活性領域34、nドープ化合物半導体領域32、成長マスク層42(存在する場合)、nドープ化合物半導体基板層26、および、単結晶バッファ半導体層24をパターニングするために、異方性エッチングプロセスが行われる。異方性エッチングプロセスは、支持基板22上で停止しうる。
図1A、2A、3Aおよび4Aに示される実施形態において、フォトレジスト層の開口部のエリアは、下にあるパターニングされたリフレクタ70のそれぞれのエリア全体を越えて延びる。したがって、先行するリフトオフステップにおいてパターニングされたリフレクタ70は、上述のエッチングステップ中にエッチングされない。これは、比較的困難な金属のエッチングを避ける。これらの実施形態において、リフレクタ70は、アノードコンタクト50よりも小さいエリアを有する。
代わりに、図1B、2B、3Bおよび4Bに示される実施形態において、金属リフレクタ70も、また上述のエッチングステップ中にエッチングされる。これらの実施形態において、金属エッチングは、LED10によって発せられる光の反射を向上するために、LED10の側壁の上に部分的に延びる金属リフレクタ70を形成するために行われる。エッチングした後に、フォトレジスト層は、例えば、アッシングによって除去されうる。
リフレクタ70、アノードコンタクト50、pドープ半導体材料層36、活性領域34、nドープ化合物半導体領域32、成長マスク層42(存在する場合)、nドープ化合物半導体基板層26、および、単結晶バッファ半導体層24のパターニングされた部分の連続したセットを含む各エッチングされたメサは、それぞれの発光ダイオード10の構成要素を構成する。例えば酸化アルミニウム、酸化シリコンまたは窒化シリコンなどの任意の誘電層が、リフレクタ70の上面を露出させながら、エッチングされたメサの側壁の上に堆積されうる。nドープ化合物半導体基板層26および単結晶バッファ半導体層24が、nドープ化合物半導体領域32の形成前に(図4Aおよび4Bの代わりの構成の場合のように)個別の材料部分としてパターニングされる場合、上述のパターニングステップは、任意に省略されてもよい。この場合、活性領域34およびnドープ化合物半導体領域32と同じ材料組成を有する薄い材料層が、nドープ化合物半導体基板層26および単結晶バッファ半導体層24のパターニングされた部分の側壁の上に形成されうり、pドープ半導体材料層36は、各発光ダイオード10の周囲のそのような薄い材料層の側壁まで延びうる。
図8および9に示されるように、第2のパターニングされたリフトオフマスク177が、第1金属層71の上に形成されうる。第2のパターニングされたリフトオフマスク177は、パターニングされたフォトレジスト層でありうる。1つの実施形態において、第2のパターニングされたリフトオフマスク177は、開口部のアレイを用いて、フォトレジスト層を塗布し、リソグラフィパターニングすることによって形成されうる。続いて、デバイス側ボンディングパッドを形成するための材料層が堆積されうる。例えば、第1金属ボンディングパッド層82および第1金属材料層82’を形成するために、第1金属ボンディングパッド金属が、異方的に堆積されうる。第1金属ボンディングパッド層82は、アノードコンタクト50およびリフレクタ70の上にある金属接着層76上に直接堆積されうり、第1金属材料層82’は、第2のパターニングされたリフトオフマスク177の上面上に堆積されうる。第1金属ボンディングパッド層82および第1金属材料層82’は、例えばチタンまたはタンタルなどの遷移金属を含みうる。1つの実施形態において、第1金属ボンディングパッド層82および第1金属材料層82’は、本質的にチタンまたはタンタルからなりうる。第1金属ボンディングパッド層82および第1金属材料層82’の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば60nmから200nmまでなど、20nmから300nmまでの範囲でありうる。第1金属ボンディングパッド層82は、リフレクタ70を介してアノードコンタクト50に電気的に接続される。
第2金属ボンディングパッド層84および第2金属材料層84’を形成するために、第2金属ボンディングパッド金属が、異方的に堆積されうる。第2金属ボンディングパッド層84は、アノードコンタクト50およびリフレクタ70の上にある第1金属ボンディングパッド層82上に直接堆積されうり、第2金属材料層84’は、パターニングされたリフトオフマスク77を覆う第1金属材料層82’の上面上に堆積されうる。第2金属ボンディングパッド層84および第2金属材料層84’は、摂氏1500度を超える溶融温度を有する接着促進金属を含みうる。1つの実施形態において、第2金属ボンディングパッド層84および第2金属材料層84’は、本質的に白金からなりうる。第2金属ボンディングパッド層84および第2金属材料層84’の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば100nmから250nmまでなど、50nmから500nmまでの範囲でありうる。
例示的な構造体は、例えば摂氏120度から摂氏200度までなど、摂氏100度から摂氏230度まで(すなわち、スズの融点未満)の範囲でありうる、高温を有する環境に置かれる。スズが、高温で、第2金属ボンディングパッド層84の最上面の外周の内側の各エリア内、および、第2金属材料層84’上に堆積される。このステップにおいて、純粋なスズ(不可避的不純物のみを含む)または1原子パーセント未満(例えば、0.5原子パーセント以下)の銀および/または銅をデンドライト防止元素として含有するスズの何れかが堆積される。スズは、高温はんだ材料であり、後に使用されるレーザはんだプロセス中に制御されたリフローを提供する。スズの堆積中の高温は、第2金属ボンディングパッド層84上へのスズの堆積中に、第2金属ボンディングパッド層84内へのスズの拡散を誘起する。
白金とスズとの合金(例えば、金属間化合物)を含む第3金属ボンディングパッド層86および第3金属材料層86’が、スズが拡散する第2金属ボンディングパッド層84および第2金属材料層84’のそれぞれの上部領域に形成される。第3金属ボンディングパッド層86は、60から80重量パーセントのスズと、20から40重量パーセントの白金と、を含んでいてもよい。第2金属ボンディングパッド層84の残りの下部は、原子濃度が0.5%よりも小さいスズを含み、残りの第2金属ボンディングパッド層84であると考えられる。したがって、第2金属ボンディングパッド層84は、0.5%よりも小さい原子濃度でスズを含む表面部分を含みうり、本質的に白金からなる部分を含みうる。第2金属ボンディングパッド層84の全体積は、例えば少なくとも99.5%など、少なくとも99%の原子濃度で白金を含む。堆積されたスズの未反応の部分は、スズ部分431を形成する。スズ部分431は、例えば少なくとも99.5%など、少なくとも99%の原子濃度でスズを含みうり、任意に0.5原子パーセントの銀および/または銅を含んでいてもよい。
スズ部分431の厚さは、例えば1.5ミクロンから4ミクロンまでなど、1ミクロンから10ミクロンまでの範囲でありうる。第1金属ボンディングパッド層82、第2金属ボンディングパッド層84および第3金属ボンディングパッド層86は、まとめてデバイス側ボンディングパッド80を構成する。第3金属ボンディングパッド層86の厚さは、第2金属ボンディングパッド層84の厚さよりも小さくてもよい。例えば、第2金属ボンディングパッド層84の厚さは、例えば100nmから250nmまでなど、50nmから500nmまでの範囲でありうる。第3金属ボンディングパッド層86の厚さは、例えば80nmから200nmまでなど、40nmから400nmまでの範囲でありうる。スズ部分431の各領域は、少なくとも99%の原子濃度でスズを含む。デバイス側ボンディングパッド80から200nmを超えて離間されたスズ部分431の領域は、本質的にスズからなりうる。デバイス側ボンディングパッド80における白金に対するスズの体積比は、例えば少なくとも50:1など、例えば100:1から30:1、少なくとも30:1でありうる。第3金属材料層86’、第2金属材料層84’および第1金属材料層82’のスタックは、金属材料層スタック80’を構成する。
再び図1Aおよび3Bを参照すると、第2のパターニングされたリフトオフマスク177およびその上の材料層(例えば金属材料層スタック80’など)は、リフトオフプロセスを使用して除去されうる。例えば、例示的な構造は、第2のパターニングされたリフトオフマスク177の材料を溶解する溶媒に浸漬されうる。金属材料層スタック80’の残留する材料を除去するために、適切な洗浄プロセスが行われうる。
1つの実施形態において、第1金属ボンディングパッド層82は、本質的にチタンからなりうり、第2金属ボンディングパッド層84は、本質的に白金からなりうる。1つの実施形態において、第1金属ボンディングパッド層82は、30nmから300nmまでの範囲の厚さを有しうり、第2金属ボンディングパッド層84の薄くされた部分は、10nmから200nmまでの範囲の厚さを有しうり、第3金属ボンディングパッド層86は、スズ部分431が第3金属ボンディングパッド層84と接触するエリア内で40nmから400nmまでの範囲の厚さを有しうり、スズ部分431は、1ミクロンから10ミクロンまでの範囲の厚さを有しうる。
直視型ディスプレイの製造
直視型ディスプレイデバイスは、図1A、1B、2A、2B、3A、3B、4Aおよび/または4Bの発光ダイオード10をバックプレーンに転送することによって形成されうる。バックプレーン側ボンディングパッド421を形成するプロセスが、図10Aおよび10Bに示される。バックプレーン401の上面図が、図10Cに示される。
図10Aを参照すると、バックプレーン側ボンディングパッド421を形成中のバックプレーン401が示されている。本明細書では、単一のバックプレーン側ボンディングパッド421のみが示されているが、直視型ディスプレイデバイスを形成するために、バックプレーン側ボンディングパッド421のアレイが、バックプレーン401の前面上に形成されることを理解されたい。バックプレーン401は、その中に埋め込まれたバックプレーンドライバ回路440を有するバックプレーン基板400を含む。本明細書で用いられる場合、「バックプレーン基板」は、複数のデバイスをその上に貼るように構成された任意の基板を指す。バックプレーンドライバ回路440は、アクティブデバイス(例えば電界効果トランジスタなど)および/または金属相互接続構造のアレイを含んでいてもよい。金属相互接続構造は、バックプレーン側ボンディングパッド421とアクティブデバイスとの間、および/または、バックプレーン側ボンディングパッド421とバックプレーン401の入力/出力ポートとの間に電気的接続を提供しうる。
一般に、デバイス側ボンディングパッド80を形成するために用いられるプロセスステップの同じセットが、バックプレーン基板400の前側上にバックプレーン側ボンディングパッド421のアレイを形成するために使用されうる。例えば、リフトオフマスク277が、フォトレジスト層の堆積およびパターニングによって、バックプレーン基板400の上面に形成されうる。フォトレジスト層は、バックプレーン側ボンディングパッド421が続いて形成される領域に開口部を形成するようにパターニングされうる。バックプレーン側ボンディングパッド421を形成するための材料層が、堆積されうる。例えば、第1バックプレーン側ボンディングパッド層412および第1金属材料層412’を形成するために、第1バックプレーン側ボンディングパッド金属が、異方的に堆積されうる。第1バックプレーン側ボンディングパッド層412は、バックプレーン基板400の上面の物理的に露出した部分上に直接堆積されうり、第1金属材料層412’は、パターニングされたリフトオフマスク277の上面上に堆積されうる。第1バックプレーン側ボンディングパッド層412および第1金属材料層412’は、例えばチタンまたはタンタルなどの遷移金属を含みうる。1つの実施形態において、第1バックプレーン側ボンディングパッド層412および第1金属材料層412’は、本質的にチタンまたはタンタルからなりうる。第1バックプレーン側ボンディングパッド層412および第1金属材料層412’の水平部分の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば60nmから200nmまでなど、20nmから300nmまでの範囲でありうる。第1バックプレーン側ボンディングパッド層412は、アノードコンタクト50に電気的に接続される。
第2バックプレーン側ボンディングパッド層414および第2金属材料層414’を形成するために、第2バックプレーン側ボンディングパッド金属が、異方的に堆積されうる。第2バックプレーン側ボンディングパッド層414は、第1バックプレーン側ボンディングパッド層412上に直接堆積されうり、第2金属材料層414’は、パターニングされたリフトオフマスク277を覆う第1金属材料層412’の上面上に堆積されうる。第2バックプレーン側ボンディングパッド層414および第2金属材料層414’は、摂氏1500度を超える溶融温度を有する接着促進金属を含みうる。1つの実施形態において、第2バックプレーン側ボンディングパッド層414および第2金属材料層414’は、本質的に白金からなりうる。第2バックプレーン側ボンディングパッド層414および第2金属材料層414’の厚さは、より小さなおよびより大きな厚さもまた使用されうるが、例えば100nmから250nmまでなど、50nmから500nmまでの範囲でありうる。
バックプレーン401は、例えば摂氏120度から摂氏200度までなど、摂氏100度から摂氏230度までの範囲でありうる、高温を有する環境に置かれる。純粋なスズまたは1原子パーセント未満の銀および/または動を含有するスズの何れかが堆積されうる。スズが、高温で、第2バックプレーン側ボンディングパッド層414の最上面の外周の内側の各エリア内に堆積される。スズは、高温はんだ材料であり、後に使用されるレーザはんだプロセス中のリフローが低減される。スズの堆積中の高温は、第2バックプレーン側ボンディングパッド層414上へのスズの堆積中に、第2バックプレーン側ボンディングパッド層414内へのスズの拡散を誘起する。
白金とスズとの合金(例えば、金属間化合物)を含む第3バックプレーン側ボンディングパッド層416が、スズが拡散する第2バックプレーン側ボンディングパッド層414の上部領域に形成される。第3バックプレーン側ボンディングパッド層416は、60から80重量パーセントのスズと、20から40重量パーセントの白金と、を含んでいてもよい。第2バックプレーン側ボンディングパッド層414の残りの下部は、原子濃度が0.5%よりも小さいスズを含み、残りの第2バックプレーン側ボンディングパッド層414であると考えられる。したがって、第2バックプレーン側ボンディングパッド層414は、0.5%よりも小さい原子濃度でスズを含む表面部分を含みうり、本質的に白金からなる部分を含みうる。第2バックプレーン側ボンディングパッド層414の全体積は、例えば少なくとも99.5%など、少なくとも99%の原子濃度で白金を含む。堆積されたスズの未反応の部分は、本明細書ではバックプレーンはんだ層と呼ばれうるバックプレーン側スズ部分441を形成し、パターニングされたリフトオフマスク277上に犠牲スズ部分を形成する。はんだ層441は、例えば少なくとも99.5%など、少なくとも99%の原子濃度でスズを含むはんだ材料を含みうり、任意に0.5原子パーセントの銀および/または銅を含んでいてもよい。しかしながら、本開示は、任意の特定のタイプのはんだ材料に限定されるものではない。
図10Bを参照すると、パターニングされたリフトオフマスク277およびその上の材料層(例えば第2金属材料層414’、第1金属材料層412’および犠牲スズ部分など)は、リフトオフプロセスを使用して除去されうる。例えば、バックプレーン401およびパターニングされたリフトオフマスク277は、パターニングされたリフトオフマスク277の材料を溶解する溶媒に浸漬されうる。第2金属材料層414’および第1金属材料層412’から残留する材料を除去するために、適切な洗浄プロセスが行われうる。
第1バックプレーン側ボンディングパッド層412、第2バックプレーン側ボンディングパッド層414および第3バックプレーン側ボンディングパッド層416は、まとめてバックプレーン側ボンディングパッド421を構成する。ボンディングパッド421および隣接するはんだ層441は、バックプレーンボンディング構造500を形成する。各バックプレーンはんだ層441は、少なくとも99%の原子濃度でスズを含んでいてもよい。バックプレーン側ボンディングパッド421から200nmを超えて離間されたバックプレーン側スズ部分441の領域は、本質的にスズからなりうる。バックプレーン側ボンディングパッド421とバックプレーンはんだ層441との組み合わせにおける白金に対するスズの体積比は、例えば少なくとも50:1など、例えば100:1から30:1、少なくとも30:1でありうる。
1つの実施形態において、第1バックプレーン側ボンディングパッド層412は、本質的にチタンからなりうり、第2バックプレーン側ボンディングパッド層414は、本質的に白金からなりうる。1つの実施形態において、第1バックプレーン側ボンディングパッド層412は、30nmから300nmまでの範囲の厚さを有しうり、第2バックプレーン側ボンディングパッド層414の薄くされた部分は、10nmから200nmまでの範囲の厚さを有しうり、第3バックプレーン側ボンディングパッド層416は、40nmから400nmまでの範囲の厚さを有しうり、バックプレーンスズ部分441は、例えば1.5ミクロンから4ミクロンなど、1ミクロンから10ミクロンまでの範囲の厚さを有しうる。
図10Cを参照すると、バックプレーン401は、画素領域400Pのバックプレーン基板400の表面上に配されうる複数のボンディング構造500を含んでいてもよい。各画素領域400Pは、ディスプレイデバイスの1つの画素の配置に対応し、4つのサブピクセル領域400Sを含む。特に、各画素領域400Pは、少なくとも3つのボンディング構造500を含んでいてもよい。例えば、図10Cに示されるように、各画素領域400Pは、4つのボンディング構造500を含んでいてもよい。ディスプレイデバイスの画素は、少なくとも3つのLEDをボンディング構造500にボンディングすることによって形成されうり、ここで、1つのボンディング構造500は、各サブピクセル領域400Sに位置する。特に、1つの画素領域400Pのボンディング構造500にボンディングされたLED10は、組み合わされてディスプレイデバイスの1つの画素を形成しうり、各LED10は、そのサブピクセルとして動作しうる。例えば、異なる色(例えば、青色、緑色および赤色)のピーク波長を発する3つのLED10が、各画素領域400Pのそれぞれのボンディング構造500にボンディングされてもよい。第4ボンディング構造500は、センサ、リペアLED(ボンディングされたLED10のうち1つが不良である場合)、または、同じ画素領域400Pにボンディングされた他のLED10のうち1つと同じ色(例えば、青色、緑色または赤色)のピーク波長を発する第2LED10をボンディングするために使用されうる。
図11Aは、本開示の種々の実施形態による成長基板(例えば、半導体またはサファイアウェーハ)の上面図であり、図11Bおよび11Cは、それぞれ、図11Aの成長基板22上に含まれうる比較例および実施形態例の画素領域22Pのうちの1つを示す上面図である。図11Aを参照すると、成長基板22は、多くの画素領域22Pに分割されていてもよい。各画素領域22Pは、図10Cに示される対応するディスプレイデバイスのバックプレーン401の画素領域400Pの寸法に一致するように構成される寸法を有していてもよい。例えば、各画素領域22Pは、例えば直視型ディスプレイなどのディスプレイデバイスの画素領域400Pにサイズが対応する、成長基板22の矩形領域であってもよい。各画素領域22Pは、バックプレーン401上のそれぞれのサブピクセル領域400Sと同じ面積を有する4つのサブピクセル領域22Sを有する。
一般に、図11Bに示されるように、LED10がバックプレーン401の対応する画素領域400Pに、同じ画素領域400P内の前にまたは後に堆積されたLED10と物理的に干渉することなく転送されることを可能にするために、比較例の各サブピクセル領域22Sは、1つのLED10を含みうる。したがって、LED10は、成長基板22の表面積の比較的小さな部分のみを占有しうる。例えば、各LED10は、対応する96×96μmのサブピクセル領域22Sの20×20μmの部分のみを占有しうる。したがって、成長基板22の表面エリアのかなりの量は、LEDの転送を容易にするために、LED形成のために利用されないままでありうる。これは、成長基板22上のLED10密度が減少するため、デバイスの製造コストを増加させる。
図11Cに示されるように、成長基板の利用を増加させるために、成長基板22上のLED10密度が増加するように、本開示の実施形態によると、複数のLED10が、各サブピクセル領域22Sに形成されうる。特に、より高いLED10密度は、比較的高価なサファイア成長基板22の利用を増加させ、それによって、LED製造コストを実質的に低減する。
例えば、各サブピクセル領域22Sは、例えば図11Cに示される16個の20×20μmのLED10など、例えば10から20など、2から50のLEDを含んでいてもよい。しかしながら、他の実施形態において、他の数のLED10が使用されてもよい。例えば、9個の20×20μmのLEDが、各サブピクセル領域22Sに位置していてもよい。他の実施形態において、16個を超えるLED10が、例えば各サブピクセル領域22Sに64個のより小さいLEDを形成することによってなど、そのサイズを対応して縮小することによって、各サブピクセル領域22Sに形成されうる。
以下に詳細に説明するように、本開示の実施形態は、画素領域当たり1つよりも大きいLED密度を有する成長基板を利用するための種々の方法を提供する。具体的には、種々の実施形態は、バックプレーンへのLEDの転送中のLED間の干渉を低減および/または抑制するために、LEDの厚さの変更を提供する。
図12は、本開示の種々の実施形態による、LED成長基板(例えば、ウェーハ)からの転送ユニットまたは「クーポン」の形成を示す。図12参照すると、成長基板22は、画素領域22Pに配されたLED10を含みうる。LED10は、図1A、1B、2A、2B、3A、3B、4Aおよび/または4Bに示される構造の何れかを有しうる。成長基板22は、それぞれ、例えば青色、緑色または赤色などの特定の色の光を発する(例えば、一次発光ピーク波長を有する)LED10を含みうる。
各ウェーハ22は、任意に、第1、第2または第3転送基板22B、22G、22Rに切断されうり、本明細書では、第1、第2および第3「クーポン」と呼ばれうる。各クーポン22R、22G、22Bは、画素領域22Pに配されたLED10の矩形アレイを含みうる。各クーポン22R、22G、22BのLED10は、全て特定の色の光を発しうる。例えば、第1クーポン22Bは、青色光を発するLED10Bを含みうり、第2クーポン22Gは、緑色光を発するLED10Gを含みうり、第3クーポン22Rは、赤色光を発するLED10Rを含みうる。しかしながら、本開示は、任意の特定のLED発光色に限定されるものではない。代わりにおいて、クーポン22R、22G、22Bは形成されなくてもよく、LED10はそれぞれの成長基板(例えば、ウェーハ)22からバックプレーンに直接転送されてもよい。しかしながら、説明を簡単にするために、クーポン22R、22G、22Bについて以下の方法を説明する。
図13A~13Iは、図10Bおよび10Cに示されるクーポンからバックプレーン401にLEDを転送するために使用されうる例示的な転送プロセスを示す。図13Aを参照すると、本開示の実施形態による例示的な発光デバイスアセンブリ(例えば、直視型ディスプレイ)を形成するために使用されうるプロセス中の構造が示されている。
この実施形態において、バックプレーン基板400は、実質的に平坦な上面を有しうる。ボンディングパッド421が、バックプレーン基板400の上面に提供される。「はんだ層」と呼ばれうるバックプレーンスズ部分441が、図10Aおよび10Bに示される方法を使用して、バックプレーンボンディング構造500を形成するために、バックプレーン側ボンディングパッド421上のそれぞれに提供されうる。ボンディング構造500は、基板400から距離Dだけ延びていてもよい(例えば、ボンディング構造は、実質的に同じ高さを有していてもよい)。図10Cに示されるように、ディスプレイデバイスの画素に対応する画素領域400Pに配されたボンディング構造500は、各画素領域400Pの各サブピクセル領域400Sに位置する1つのボンディング構造500を有する。
第1色光(例えば、青色光)を発する第1LED10Bのアレイを含む第1クーポン22Bが提供されうる。第1クーポン22Bは、最初にバックプレーン401にボンディングされる1つ以上のLED10B(例えば、「LED10Bの第1サブセット」)にはんだ層431を塗布するように処理されていてもよく、それによって、LED10BおよびLED10B上のはんだ層431をそれぞれが含む1つ以上の第1転送構造502が形成される。例えば、はんだ層431は、上述のように、第1クーポン22Bの各画素領域22Pの1つのLED10Bに追加されていてもよい。第1転送構造502は、第1クーポン22Bの表面から第1距離D1だけ延びうる(例えば、距離D1に等しい厚さまたは高さを有しうる)。1つの実施形態において、はんだ層431は、図13Aに示されるように、LED10Bの第1サブセットに含まれない残りのLED10Bから省略されうる。
第1クーポン22Bは、対応する接合構造500および第1転送構造502が垂直にアライメントされるように、バックプレーン401に対して位置決めされうる。例えば、それぞれのはんだ層431、441は、互いに物理的に接触してもよい。
図13Bを参照すると、加熱レーザ467が、はんだ層431およびバックプレーンはんだ層441の選択された対向するペアをリフローするために使用されうる。加熱レーザ467は、第1クーポン22Bの材料内、または、転送されるデバイス(例えば、LED10B)の材料内よりも、照射されたはんだ層431、441のペアの材料内でエネルギのより大きな吸収を誘起する波長を有しうる。加熱レーザ467は、例えば1から2ミクロンまでなど、0.8ミクロンから20ミクロンまでの範囲の波長を有しうる。
1つの実施形態において、レーザビームが、第1クーポン22Bを透過し、照射された第1発光ダイオード10Bの反射材料層70に照射され、レーザ光を吸収して、隣接するはんだ層431、441を加熱しうる。この選択的加熱は、はんだリフローおよびはんだ付けされたコンタクト451の形成をもたらす。
代わりに、加熱レーザ467が、バックプレーン401を介してアセンブリに放射されてもよい。加熱レーザ467からのレーザビームは、バックプレーン401を通って、選択されたバックプレーン側ボンディングパッド421の裏面上に伝播し、はんだ層441および下にあるスズ部分431を加熱およびリフローし、コンタクト451を形成する。
バックプレーンドライバ回路440(バックプレーン基板400に埋め込まれた金属相互接続構造を含む)は、各バックプレーン側ボンディングパッド421を覆うように開口部を提供するように構成されうり、その結果、バックプレーン基板400の内部の金属相互接続構造の副次的な加熱が、最小限になりうる。
はんだ付けされたコンタクト451は、何れかのレーザ照射の方法から、加熱されリフローされたはんだ層431、441の各ペアのリフローされた材料から形成されてもよい。はんだ付けされたコンタクト451にボンディングされた第3金属ボンディングパッド層86および第3バックプレーン側ボンディングパッド層416は、バックプレーン基板400とボンディングされた各第1発光ダイオード10Bとの間の接着を提供する。
リフローを誘起するレーザ照射の持続時間は、1秒未満でありうり、0.1秒未満、および/または、0.01秒未満、および/または、0.001秒未満でありうる。したがって、照射プロセスは、フラッシュアニールとして機能する。このような短いリフロー時間は、一般に金属間化合物の形成には不十分である。はんだ付けされたコンタクト451は、はんだ材料中に複雑な金属間化合物を形成することなく良好な接着を提供しうり、これは、各コンタクト451の中央領域内の構成金属の組成勾配の形成を抑制する。各コンタクト451の中央領域(体積で99%超を占有する)は、スズ(すなわち、不可避的不純物を有する純粋なスズ)または0.5原子パーセント以下の銀および/または銅を抗デンドライト物質として含有するスズからなりうる。各コンタクト451は、その純度のため比較的薄く(例えば厚さ3から7ミクロンなど、例えば、厚さ10ミクロン以下)、その柔らかさのため良好な平面性を提供しうる。
図13Cを参照すると、ボンディングされた各LED10Bを第1クーポン22Bから分離するためのレーザ照射プロセスが行われる。レーザ477(本明細書では「アブレーションレーザ」と呼ばれる)の波長は、加熱レーザ467の波長とは異なりうり(例えば、より短い)、例えば0.25から0.5ミクロンなど、例えば、0.1ミクロンと0.75ミクロンとの間である。単結晶バッファ半導体層24は、このような波長範囲の照射を吸収する。したがって、レーザ照射によって単結晶バッファ半導体層24の材料がアブレーションされ、下にあるLED10Bの残りの部分が第1クーポン22Bから切り離される。nドープ化合物半導体基板層26の表面は、照射された各LED10Bの残りの部分内で物理的に露出される。照射された各LED10B内で、単結晶バッファ半導体層24は完全に除去されてもよく、または、単結晶バッファ半導体層24の残りの部分は、下にあるnドープ化合物半導体基板層26の表面が物理的に露出される開口部を含んでいてもよい。
代わりの実施形態において、図13Bおよび13Cに示されるステップの順番は、逆であってもよい。この代わりの実施形態において、図13Cに示されるレーザリフトオフステップが最初に実行され、その後、図13Bに示されるレーザボンディングステップが実行されてもよい。
図13Dを参照すると、第1クーポン22Bは、バックプレーン401から分離されうり、その結果、LED10Bのボンディングされた第1サブセットは、バックプレーン401上に留まり、第1サブピクセル600Bを形成し、LED10Bの残りは、第1クーポン22Bに取り付けられたままである。その結果、LED10Bの第1サブセットの転送に起因して、空孔Vが第1クーポン22B上に形成される。画素領域400Pおよびサブピクセル領域400Sのエリアは、図13Dにおいて、破線で模式的に示されている。はんだ層441は、図示を容易にするために、図13Dに概略的に示されるように、全てが1つの線ではなく、2次元(例えば、図10Cに示される矩形レイアウト)に配されてもよいことに注意されたい。
図13Eを参照すると、第2LED10Gを含む第2クーポン22Gが提供されうる。第2LED10Gは、第1LED10Bが発する第1色光(例えば、青色光)とは異なる第2色光(例えば、緑色光)を発しうる。
第2クーポン22Gは、当初はLED10Gの完全なアレイを含みうる。図13A~13Dのプロセスステップが、第2クーポン22G上に空孔Vが形成されるように、LED10Gの第1サブセットを別のバックプレーン(図示せず)に転送するために実行されてもよい。空孔は、転送された第1LED10Bによってバックプレーン401上に形成されたパターンに対応するパターンで配されうる。
第2クーポン22Gは、LED10Gの第1サブセットが別のバックプレーンにボンディングされた後に、導電材料がLED10Gの第2サブセット上に形成され、第2転送構造504を形成するようにプロセスされうる。第2転送構造504は、第1転送構造502のそれぞれの導電材料よりも厚い導電材料を有し、その結果、第2転送構造504は、第1転送構造502の総厚を超える総厚を有する。
導電材料は、リフレクタ70を形成する反射材料層、はんだ層431、または、これらの組み合わせのうちの少なくとも1つを含みうる。例えば、第1LED10Bの半導体層が第2LED10Bのそれぞれの半導体層と同じ厚さを有する場合、第2転送構造504におけるリフレクタ70とはんだ層431との組み合せは、第1転送構造502におけるリフレクタ70とはんだ層431との組み合せを超える厚さを有する。
図13Eおよび14Aに示される第1実施形態において、第1および第2転送構造は、それぞれ同じ厚さの半導体層およびリフレクタ70を有するが、第2転送構造504の第2はんだ層431(例えば、図14Aの431G)は、第1転送構造502の第1はんだ層431(例えば、図14Aの431B)よりも厚い。図14Bに示され、以下でより詳細に説明される第2実施形態において、第1および第2転送構造は、それぞれ同じ厚さの半導体層およびはんだ層431を有するが、第2転送構造504の第2リフレクタ70(例えば、図14Bの70G)は、第1転送構造502の第1リフレクタ70(例えば、図14Bの70B)よりも厚い。第3実施形態において、第1および第2転送構造は、それぞれ同じ厚さの半導体層を有するが、第2転送構造504のリフレクタ70とはんだ層431との両方は、第1転送構造502のそれぞれのリフレクタ70およびはんだ層431よりも厚い。
図13Eに示されるように、第1実施形態において、第2転送構造504の第2はんだ層431(すなわち、431G)は、第1転送構造502の第1はんだ層431(すなわち、431B)よりも厚い。第2はんだ層431は、LED10Gの第1サブセットが別のバックプレーンにボンディングされ、少なくとも1つの第2転送構造504を形成した後に、LED10Gの第2サブセット上に1つのステップで単一層として堆積されうる。代わりに、第2はんだ層431が2つの別個のステップで堆積されてもよい。例えば、同じ厚さの第2はんだ層431が、LED10Gの第1および第2サブセット上の両方に堆積され、その後、LED10Gの第1サブセットを別のバックプレーンにボンディングし、その後、LED10Gの第2サブセット上に位置する第2はんだ層431の前に堆積された第1部分上に第2はんだ層431の第2部分を形成して、少なくとも1つの第2転送構造504が形成される。
図13Eに示されるように、第2転送構造504は、図13Aに示されるステップにおいて第1クーポン22Bから延びる第1転送構造502の距離D1よりも大きい距離D2だけ第2クーポン22Gの表面から延びうる(例えば、距離D2に等しい厚さまたは高さを有する)。例えば、距離D2は、例えば、約1.25μmから約3μmまで、または、約1.5μmから約2μmまでなど、約1μmから5μmまで距離D1よりも大きくてもよい。
第2クーポン22Gは、第1サブピクセル600Bが第2クーポン22GからのLED10Gの第1サブセットの除去によって形成された空孔(V)内に配されるように、バックプレーン401の上に配置されうる。また、ボンディング構造500と第2転送構造504との組み合わせの高さ(D+D2)は、各第1サブピクセル600Bの第1LED10Bと第2クーポン22Gとの間にギャップGが形成されるように、第1サブピクセル600Bの高さよりも大きくてもよい。したがって、第1サブピクセル600Bは、LED10Gの第2サブセットの配置に物理的に干渉しない。
図13Bおよび13Dのレーザ照射およびアブレーションの方法が、LED10Gの第2サブセットをバックプレーン401にボンディングし、LED10Gの第2サブセットを第2クーポン22Gから分離するために使用されてもよい。その結果、図13Fに示されるように、第2サブピクセル600Gが、バックプレーン401上に形成されうり、第2クーポン22Gが、除去されうる。
図13Gを参照すると、第3LED10Rを含む第3クーポン22Rが提供されうる。第3LED10Rは、第1LED10Bが発する第1色光(例えば、青色光)および第2LED10gが発する第2色光(例えば、緑色光)とは異なる第3色光(例えば、赤色光)を発しうる。
第3クーポン22Rは、当初は第3LED10Rの完全なアレイを含みうる。図13A~13Dのプロセスステップが、第3クーポン22R上に空孔Vが形成されるように、LED10Rの第1および第2サブセットを他のバックプレーン(図示せず)に転送するために実行されてもよい。空孔は、それぞれ第1および第2サブピクセル(600B、600G)の転送されたLED10B、10Gによってバックプレーン401上に形成されたパターンに対応するパターンで配されうる。
第3クーポン22Rは、LED10Rの第1および第2サブセットが他のバックプレーンにボンディングされた後に、導電材料がLED10Rの第3サブセット上に形成され、第3転送構造506を形成するようにプロセスされうる。第3転送構造506は、第1および第2転送構造(502、504)のそれぞれの導電材料よりも厚い導電材料を有し、その結果、第3転送構造506は、第1転送構造502および第2転送構造504の総厚を超える総厚を有する。
導電材料は、リフレクタ70を形成する反射材料層、はんだ層431、または、これらの組み合わせのうちの少なくとも1つを含みうる。例えば、第1および第2LED(10B、10G)の半導体層が、第3LED10Rのそれぞれの半導体層と同じ厚さを有する場合、第3転送構造506におけるリフレクタ70およびはんだ層431の組み合わせは、第1転送構造502または第2転送構造504の何れかにおけるリフレクタ70およびはんだ層431の組み合わせを超える厚さを有する。
図13Gおよび14Aに示される第1実施形態において、第1、第2および第3転送構造は、それぞれ同じ厚さの半導体層およびリフレクタ70を有するが、第3転送構造506の第3はんだ層431(すなわち、431R)は、第1転送構造502および第2転送構造504のそれぞれの第1および第2はんだ層431(すなわち、431Bおよび431G)よりも厚い。図14Bに示され、以下でより詳細に説明される第2実施形態において、第1、第2および第3転送構造は、それぞれ同じ厚さの半導体層およびはんだ層431を有するが、第3転送構造506の第3リフレクタ70Rは、第1転送構造502および第2転送構造504のそれぞれの第1および第2リフレクタ(70B、70G)よりも厚い。第3実施形態において、第1、第2および第3転送構造は、それぞれ同じ厚さの半導体層を有するが、第3転送構造506のリフレクタ70とはんだ層431との両方は、第1転送構造502または第2転送構造504のそれぞれのリフレクタ70およびはんだ層431の何れよりも厚い。
第1実施形態において、第3転送構造506の第3はんだ層431Rは、第1転送構造502および第2転送構造504の第1および第2はんだ層(431B、431G)よりも厚い。図13Eに関して上述したように、第3はんだ層431は、LED10Rの第1および第2サブセットが他のバックプレーンに接合され、少なくとも1つの第3転送構造506を形成した後に、LED10Rの第3サブセット上に1つのステップまたは複数のステップで単一層として堆積されうる。
第3転送構造506は、第3クーポン22Rの表面から、第2転送構造504が延びる距離D2よりも大きい距離D3だけ延びうる(例えば、距離D3に等しい厚さまたは高さを有しうる)。例えば、距離D3は、例えば、約1.25μmから約3μmまで、または、約1.5μmから約2μmまでなど、約1μmから5μmまで距離D2よりも大きくてもよい。
図13Gに示されるように、第3クーポン22Rは、第1および第2サブピクセル600B、600Gが第3クーポン22RからのLED10Rの第1および第2サブセットの除去によって形成される空孔(V)内に配されるように、バックプレーン401の上に配置されうる。また、ボンディング構造500と第3転送構造506との組み合わせの厚さまたは高さ(D+D3)は、第1および第2サブピクセル600B、600GのLED10B、10Gと第3クーポン22Rとの間にギャップGが形成されるように、第1および第2サブピクセル600B、600Gの高さよりも大きくてもよい。したがって、第1および第2サブピクセル600B、600Gは、LED10Rの第3サブセットの配置に物理的に干渉しない。
図13Bおよび13Dのレーザ照射およびアブレーションの方法が、LED10Rの第3サブセットをバックプレーン401にボンディングし、LED10Rの第3サブセットを第3クーポン22Rから分離するために使用されてもよい。その結果、図13Hに示されるように、第3サブピクセル600Rが、バックプレーン401の上に形成されうり、第3クーポン22Rが、除去されうる。したがって、3つの異なる色のLED(10B、10G、10R)が、バックプレーン基板401の同じ画素領域400Pのそれぞれのサブピクセル領域400Sに順次ボンディングされうる。
図13Iを参照すると、サブピクセル600B、600G、600Rの間のバックプレーン401上に誘電マトリクス445を配することによって、ディスプレイ610が形成されうる。誘電マトリクス445は、バックプレーン401を覆う画素のアレイを構成するサブピクセル600B、600G、600Rのそれぞれを横方向に囲んでいてもよい。誘電マトリクス445は、スピンオンガラス(SOG)またはポリマーのような自己平坦化誘電材料を含みうり、または、リセスエッチングまたは化学機械平坦化によって平坦化されうる。平坦化された誘電マトリクス445の上面は、転送されたLED10B、10G、10Rの上面を含む水平面内にあってもよいし、LED10B、10G、10Rの上面を含む水平面の下に垂直に凹んでいてもよい。1つの実施形態において、誘電マトリクス445は、バックプレーン基板400上の導電パッド構造を物理的に露出するようにパターニングされうる。
前側透明導電酸化物層450が、誘電体マトリクス445の上、かつ、各LED10B、10G、10Rの上面に位置する電気的ノード上に直接、形成されうる。例えば、前側透明導電酸化物層450は、各LED10B、10G、10Rの化合物半導体材料層26上に堆積されうり、物理的に露出された導電パッド構造(図示せず)は、バックプレーン基板400上に位置し、それによって、転送された発光ダイオード(10B、10G、10R)のための共通の電気的な接地を提供する。代わりに、単結晶バッファ半導体層24が高い抵抗率を有し、上述のレーザアブレーションステップ中に完全に除去されていない場合、十分に高い導電率を提供するために、追加のn型ドーパントが単結晶バッファ半導体層24に導入されてもよく、nドープ単結晶バッファ半導体層24が、前側透明導電酸化物層450への導電経路として使用されてもよい。
任意の透明パッシベーション誘電層452が、前側透明導電酸化物層450の上に形成されうる。透明パッシベーション誘電層452は、窒化シリコンまたは酸化シリコンを含みうる。したがって、LED10B、10G、10Rは、nドープ化合物半導体基板層26、前側透明導電酸化物層450、および、透明パッシベーション誘電層452を通して光を発してもよい。発光ダイオードは、両側に電気的なコンタクト、すなわち、上側に1つの電気的なコンタクトを有し、下側に別の電気的なコンタクトを有するため、垂直デバイスである。
複数の転送アセンブリおよび複数のバックプレーンは、異なるタイプのデバイスを各バックプレーンに転送し、各バックプレーン上にデバイスセットの周期的アレイを形成するために使用されうる。各転送アセンブリ内のデバイスは、一連のデバイス転送の前に、同じ2次元周期性を有しうる。デバイスの周期的アレイは、バックプレーンにわたって同じでありうり、転送アセンブリ上のデバイスの2次元周期性の倍数である2次元周期性を有しうる。
図14Aは、図13A~13Iのプロセスによって作製された、異なる厚さの第1、第2および第3はんだ層431B、431G、431Rを含む、第1実施形態のディスプレイデバイスを示す。具体的に、第2はんだ層431Gは、第1はんだ層431Bより厚くてもよく、第3はんだ層431Rは、第2はんだ層431Gより厚くてもよい。したがって、転送構造502、504、506間の高さ差は、はんだ層431B、431G、431Rの厚さを変化させることによって提供されうる。
図14Bは、図13A~13Iのプロセスによって作製された、異なる厚さの第1、第2および第3リフレクタ70B、70G、70Rを含む、第2実施形態のディスプレイデバイスを示す。図13A~13Iおよび14Bを参照すると、クーポン22B、22G、22Rのプロセスは、LED10B、10G、10Rの第1、第2および第3リフレクタ70B、70G、70Rをそれぞれ形成するために、異なる厚さのリフレクタを堆積することを含みうる。具体的に、第2リフレクタ70Gを形成するために、第1LED10B上よりも厚い反射層が第2LED10G上に堆積されうり、第3リフレクタ70Rを形成するために、第2LED10G上よりも厚い反射層が第3LED10R上に堆積されうる。したがって、第2リフレクタ70Gは、第1リフレクタ70Bよりも厚くされうり、第3リフレクタ70Rは、第2リフレクタ70Gよりも厚くされうる。
第2および第3リフレクタ(70G、70R)は、図13Eおよび/または13Gに示されるプロセスステップにおいて、単一の堆積ステップまたは複数の堆積ステップで堆積されうる。例えば、第2および/または第3リフレクタ(70G、70R)は、LED10Gの第1サブセットおよび/またはLED10Rの第1および第2サブセットが他のバックプレーンにボンディングされた後に、LED10Gの第2サブセットまたはLED10Rの第3サブセットのそれぞれの上に1つのステップで単一層として堆積されうる。代わりに、第2および/または第3リフレクタ(70G、70R)は、それぞれ2つの別個のステップで堆積されうる。例えば、同じ厚さの第2反射層が、LED10Gの第1および第2サブセット上の両方に堆積され、その後、LED10Gの第1サブセットを別のバックプレーンにボンディングし、その後、LED10Gの第2サブセット上に位置する第2反射層の前に堆積された第1部分上に第2反射層の第2部分を形成して、少なくとも1つの第2転送構造504の第2リフレクタ70Gが形成される。同様の多段階の堆積プロセスが、第3リフレクタ70Rに対して実行されてもよい。
第2実施形態において、はんだ層431が実質的に同じ厚さまたは高さを有するように、リフレクタ70B、70G、70Rを形成した後に、はんだが、LED10B、10G、10Rのそれぞれの上に堆積されうる。したがって、転送構造502、504、506間の高さ差は、リフレクタ70B、70G、70Rの厚さを変化させることによって提供されうる。
第3実施形態において、はんだ層431B、431G、431Rが異なる厚さを有するように、リフレクタ70B、70G、70Rを形成した後に、はんだが、LED10B、10G、10Rのそれぞれの上に堆積されうる。したがって、転送構造502、504、506間の高さ差は、リフレクタ70B、70G、70R、および、はんだ層431B、431G、431Rの厚さを変化させることによって提供されうる。
要約すると、図10A~14Bに関して上述したように、発光ダイオード(LED)を転送する方法は、図12および13Aに示されるように、第1基板22B上に位置し、第1色光を発するように構成された第1LED10Bと、図12および13Eに示されるように、第2基板22G上に位置し、第1色光とは異なる第2色光を発するように構成された第2LED10Gと、を提供することを含む。方法はまた、図13Dに示されるように、第1LED10Bの第1サブセットを第1バックプレーン401上のボンディング構造500の第1サブセットに転送し、画素領域400Pに第1サブピクセル600Bを形成すること、および、第1LED10の第1サブセットを第1基板22Bから分離することを含む。方法はまた、図13Eに示されるように、第2LED10Gの第1サブセットを第2バックプレーンに転送すること、および、第2LED10Gの第1サブセットを第2基板22Gから分離し、第2基板22G上に第1空孔Vを残すことと、第2LED10Gの第1サブセットを第2バックプレーンに転送した後に、第2基板22G上に位置する第2LED10Gの第2サブセット上に追加の導電材料(70および/または431)を形成することと、を含む。方法はまた、第1サブピクセル600Bが第1空孔(V)に配されるように、第1バックプレーン401の上に第2基板22Gを位置決めすることと、図13Eおよび13Fに示されるように、追加の導電材料の存在に起因して、ギャップ(G)が第1サブピクセル600Bと第2基板22Gとの間に存在する間に、第2LED10Gの第2サブセットを、第1バックプレーン401上のボンディング構造500の第2サブセットに転送し、画素領域400Pに第2サブピクセル600Gを形成することと、を含む。
1つの実施形態において、第1LED10Bの第1サブセットをボンディング構造500の第1サブセットに転送するステップは、第1LED10Bの第1サブセット上に第1はんだ層431を形成することと、第1はんだ層を第1ボンディング構造にボンディングすることと、第1LED10Bの第1サブセットを第1基板22Bから分離することと、を含む。第2LED10Gの第2サブセットをボンディング構造500の第2サブセットに転送するステップは、第2LED10Gの第2サブセット上に第2はんだ層431を形成することと、第2はんだ層を第2ボンディング構造に接合することと、第2LED10Gの第2サブセットを第2基板22Gから分離することと、を含む。
1つの実施形態において、第1はんだ層を第1ボンディング構造にボンディングすることは、図13Bに示されるように、第1レーザボンディングステップを含み、第1LED10Bの第1サブセットを第1基板22Bから分離することは、図13Cに示されるように、第1レーザリフトオフステップを含み、第2はんだ層を第2ボンディング構造にボンディングすることは、第2レーザボンディングステップを含み、第2LED10Gの第2サブセットを第2基板22Gから分離することは、第2レーザリフトオフステップを含む。
1つの実施形態において、第1LED10Bの第1サブセット上の第1はんだ層431は、図13Aに示されるように、第1転送構造502を含む。第2LED10Gの第2サブセット上の第2はんだ層431は、図13Eに示されるように、第2転送構造504を含む。第1転送構造502は、第1基板22Bから第1距離D1だけ延び、第2転送構造504は、第2基板22Gから第1距離D1よりも大きい第2距離D2だけ延びる。
第1実施形態において、図14Aに示されるように、追加の導電材料を形成するステップは、第1はんだ層431Bよりも厚い第2はんだ層431Gを形成することを含む。第2実施形態において、図14Bに示されるように、追加の導電材料を形成するステップは、第2LED22Gの第2サブセット上に、第1LED22Bの第1サブセット上の第1反射層70Bよりも厚い第2反射層70Gを形成することを含む。第2反射層(すなわち、リフレクタ)70Gは、第2LED22Gの第1サブセットを第2バックプレーンに転送する前に、第2LED22Gの第1および第2サブセット上の両方に第2反射層70Gの第1部分を形成することと、第2LEDの第1サブセットを第2バックプレーンに転送した後に、第2LEDの第2サブセット上に位置する第2反射層の第1部分上に、第2反射層70Gの第2部分を形成することと、によって形成されうる。第3実施形態において、追加の導電材料を形成することは、第1はんだ層431Bよりも厚い第2はんだ層431Gを形成することと、第2LED10Gの第2サブセット上に、第1LED10Bの第1サブセット上の第1反射層70Bよりも厚い第2反射層70Gを形成することと、を含む。
1つの実施形態において、方法はまた、図13Gに示されるように、第3基板22R上に位置し、第1および第2色光とは異なる第3色光を発するように構成された第3LED10Rを提供することと、第3LED10Rの第1および第2サブセットを追加のバックプレーンに転送すること、および、第3LED10Rの第1および第2サブセットを第3基板22Rから分離し、第3基板22R上に第2空孔(V)を残すことと、第3LEDの第1および第2サブセットを追加のバックプレーンに転送した後に、第3基板22R上に位置する第3LED10Rの第3サブセット上に別の追加の導電材料(70Rおよび/または431R)を形成することと、第1および第2サブピクセル(600B、600G)が第2空孔(V)に配されるように、第1バックプレーン401の上に第3基板22Rを位置決めすることと、を含む。方法はまた、図13Hに示されるように、別の追加の導電材料の存在に起因して、第1および第2サブピクセル(600B、600G)と第3基板22Rとの間にギャップ(G)が存在する間に、第3LED10RRの第3サブセットを、第1バックプレーン401上のボンディング構造500の第3サブセットに転送し、画素領域400Pに第3サブピクセル600Rを形成することを含む。
1つの実施形態において、第3LED10Rの第3サブセットをボンディング構造500の第3サブセットに転送するステップは、図13Hに示されるように、第3LED10Rの第3サブセット上に第3はんだ層431を形成することと、第3はんだ層431を第3ボンディング構造500にボンディングすることと、第3LED10Rの第3サブセットを第3基板22Rから分離することと、を含む。
第1実施形態において、図14Aに示されるように、追加の導電材料を形成するステップは、第1および第2はんだ層(431B、431G)よりも厚い第3はんだ層431Rを形成することを含む。第2実施形態において、別の追加の導電材料を形成することは、第3LED10Rの第3サブセット上に、第1LED10Bの第1サブセット上の第1反射層70Bおよび第2LED10Gの第2サブセット上の第2反射層70Gよりも厚い第3反射層(例えば、第3リフレクタ)70Rを形成することを含む。
1つの実施形態において、第1基板22Bは、第1LED10Bが当初は形成されている第1ウェーハ22からダイシングされた第1クーポンを含み、第2基板22Gは、第2LED10Gが当初は形成されている第2ウェーハ22からダイシングされた第2クーポンを含み、第3基板22Rは、第3LED10Rが当初は形成されている第3ウェーハ22からダイシングされた第3クーポンを含む。
図11Aおよび11Cに示される1つの実施形態において、画素領域400Pのサブピクセル600(すなわち、600B、600G、600R)の密度は、第1基板上に位置する第1LED10Bの密度よりも低く、第2基板上に位置する第2LED10Gの密度よりも低く、第3基板上に位置する第3LED10Rの密度よりも低い。図11Aおよび11Cに示されるように、第1LED10(例えば、10B)は、第1基板22(例えば、22B)上の第1画素領域22Pに位置し、第2LED10Gは、第2基板22(例えば、22G)上の第2画素領域に位置し、第3LED10Rは、第3基板22(例えば、22R)上の第3画素領域に位置し、図10Cに示されるように、第1、第2および第3画素領域22Pは、第1バックプレーン401上の画素領域400Pと同じエリアおよび形状を有し、第1バックプレーン401上の画素領域400Pよりも多くのLED10が、第1、第2および第3画素領域22Pのそれぞれに配される。
1つの実施形態において、第1、第2または第3LED10の少なくとも2つ(例えば、少なくとも9つ)が、図11Cに示されるように、第1、第2または第3画素領域22Pのそれぞれに配され、第1、第2および第3LED10のそれぞれの1つのみが、図10Cに示されるように、第1バックプレーン401上の各画素領域400Pに配される。
1つの実施形態において、第1、第2および第3ボンディング構造500は、第1バックプレーン401から実質的に同じ距離だけ延びる。第1バックプレーンは、直視型ディスプレイデバイスに組み込まれうる。
1つの実施形態において、ディスプレイデバイスは、バックプレーン401を含み、第1リフレクタ70Bを含み、第1色光を発するように構成された第1発光ダイオード(LED)10Bがバックプレーン401にボンディングされ、第2リフレクタ70Gを含み、第1色光とは異なる第2色光を発するように構成された第2LED10Gがバックプレーン401にボンディングされ、第3リフレクタ70Rを含み、第1色光および第2色光とは異なる第3色光を発するように構成された第3LED10Rがバックプレーンにボンディングされる。第2リフレクタ70Gは、第1リフレクタ70Bよりも厚く、第3リフレクタ70Rは、第2リフレクタ70Gよりも厚い。
1つの実施形態において、ディスプレイデバイスは、直視型ディスプレイデバイスを含み、第1リフレクタ70Bは、第1アルミニウム層を含み、第2リフレクタ70Gは、第1アルミニウム層よりも厚い第2アルミニウム層を含み、第3リフレクタ70Rは、第2アルミニウム層よりも厚い第3アルミニウム層を含む。
その結果、種々の実施形態は、ウェーハ上の単一のサブピクセル領域内に複数のLEDを形成することによって、ウェーハ上に高密度でLEDを形成する方法を提供する。したがって、LED製造コストが低減されうる。加えて、種々の実施形態は、金属が異なる高さ(例えば、厚さ)のLED転送構造が、物理的な干渉なしに製造され、バックプレーンに転送されうるように、実質的に同じ厚さを有する異なるLEDのアレイの選択されたLEDに追加されうるプロセスを提供する。さらに、異なる色のLEDは、当初は一貫した厚さで製造されるため、LEDは、任意の順序でバックプレーンに転送されてもよく、それによって、製造の適応性を増加させる。
開示された実施形態の上述の説明は、任意の当業者が本発明を実施または使用することを可能にするために提供される。これらの実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で定義される一般的な原理は、本発明の精神または範囲から逸脱することなく他の実施形態に適用されてもよい。したがって、本発明は、本明細書に示された実施形態に限定されることを意図するものではなく、以下の特許請求の範囲および本明細書に開示される原理および新たな特徴と一致した最も広い範囲が与えられるべきである。
Claims (20)
- 発光ダイオード(LED)の転送の方法であって、
第1基板上に位置し、第1色光を発するように構成された第1LED、および、第2基板上に位置し、前記第1色光とは異なる第2色光を発するように構成された第2LEDを提供することと、
前記第1LEDの第1サブセットを第1バックプレーン上のボンディング構造の第1サブセットに転送し、画素領域に第1サブピクセルを形成すること、および、前記第1LEDの前記第1サブセットを前記第1基板から分離することと、
前記第2LEDの第1サブセットを第2バックプレーンに転送すること、および、前記第2LEDの前記第1サブセットを前記第2基板から分離し、前記第2基板上に第1空孔を残すことと、
前記第2LEDの前記第1サブセットを前記第2バックプレーンに転送した後に、前記第2基板上に位置する第2LEDの第2サブセット上に追加の導電材料を形成することと、
前記第1サブピクセルが前記第1空孔に配されるように、前記第1バックプレーンの上に前記第2基板を位置決めすることと、
前記追加の導電材料の存在に起因して、前記第1サブピクセルと前記第2基板との間にギャップが存在する間に、前記第2LEDの前記第2サブセットを、前記第1バックプレーン上のボンディング構造の第2サブセットに転送し、前記画素領域に第2サブピクセルを形成することと、
を含む、方法。 - 請求項1に記載の方法であって、
前記第1LEDの前記第1サブセットをボンディング構造の前記第1サブセットに転送するステップは、前記第1LEDの前記第1サブセット上に第1はんだ層を形成することと、前記第1はんだ層を前記第1ボンディング構造にボンディングすることと、前記第1LEDの前記第1サブセットを前記第1基板から分離することと、を含み、
前記第2LEDの前記第2サブセットをボンディング構造の前記第2サブセットに転送するステップは、前記第2LEDの前記第2サブセット上に第2はんだ層を形成することと、前記第2はんだ層を前記第2ボンディング構造にボンディングすることと、前記第2LEDの前記第2サブセットを前記第2基板から分離することと、を含む、
方法。 - 請求項2に記載の方法であって、
前記第1はんだ層を前記第1ボンディング構造にボンディングすることは、第1レーザボンディングステップを含み、
前記第1LEDの前記第1サブセットを前記第1基板から分離することは、前記第1レーザボンディングステップの前または後に存在する第1レーザリフトオフステップを含み、
前記第2はんだ層を前記第2ボンディング構造にボンディングすることは、第2レーザボンディングステップを含み、
前記第2LEDの前記第2サブセットを前記第2基板から分離することは、前記第2レーザボンディングステップの前または後に存在する第2レーザリフトオフステップを含む、
方法。 - 請求項2に記載の方法であって、
前記第1LEDの前記第1サブセット上の前記第1はんだ層は、第1転送構造を含み、
前記第2LEDの前記第2サブセット上の前記第2はんだ層は、第2転送構造を含み、
前記第1転送構造は、前記第1基板から第1距離だけ延び、
前記第2転送構造は、前記第2基板から前記第1距離よりも大きい第2距離だけ延びる、
方法。 - 請求項2に記載の方法であって、前記追加の導電材料を形成することは、前記第1はんだ層よりも厚い前記第2はんだ層を形成することを含む、方法。
- 請求項2に記載の方法であって、前記追加の導電材料を形成することは、第2LEDの前記第2サブセット上に、第1LEDの前記第1サブセット上の第1反射層よりも厚い第2反射層を形成することを含む、方法。
- 請求項6に記載の方法であって、
前記第2LEDの前記第1サブセットを前記第2バックプレーンに転送する前に、前記第2LEDの前記第1および前記第2サブセット上の両方に前記第2反射層の第1部分を形成することと、
前記第2LEDの前記第1サブセットを前記第2バックプレーンに転送した後に、前記第2LEDの前記第2サブセット上に位置する前記第2反射層の前記第1部分上に、前記第2反射層の第2部分を形成することと、
をさらに含む、方法。 - 請求項2に記載の方法であって、前記追加の導電材料を形成することは、前記第1はんだ層よりも厚い前記第2はんだ層を形成することと、前記第2LEDの前記第2サブセット上に、前記第1LEDの前記第1サブセット上の第1反射層よりも厚い第2反射層を形成することと、を含む、方法。
- 請求項2に記載の方法であって、
第3基板上に位置し、前記第1および第2色光とは異なる第3色光を発するように構成された第3LEDを提供することと、
前記第3LEDの第1および第2サブセットを追加のバックプレーンに転送すること、および、前記第3LEDの前記第1および第2サブセットを前記第3基板から分離し、前記第3基板上に第2空孔を残すことと、
前記第3LEDの前記第1および第2サブセットを前記追加のバックプレーンに転送した後に、前記第3基板上に位置する第3LEDの第3サブセット上に別の追加の導電材料を形成することと、
前記第1および前記第2サブピクセルが前記第2空孔に配されるように、前記第1バックプレーンの上に前記第3基板を位置決めすることと、
前記別の追加の導電材料の存在に起因して、前記第1および前記第2サブピクセルと前記第3基板との間にギャップが存在する間に、前記第3LEDの前記第3サブセットを、前記第1バックプレーン上のボンディング構造の第3サブセットに転送し、前記画素領域に第3サブピクセルを形成すること、
をさらに含む、方法。 - 請求項9に記載の方法であって、前記第3LEDの前記第3サブセットをボンディング構造の前記第3サブセットに転送するステップは、前記第3LEDの前記第3サブセット上に第3はんだ層を形成することと、前記第3はんだ層を前記第3ボンディング構造にボンディングすることと、前記第3LEDの前記第3サブセットを前記第3基板から分離することと、を含む、方法。
- 請求項10に記載の方法であって、前記他の追加の導電材料を形成することは、前記第1および前記第2はんだ層よりも厚い前記第3はんだ層を形成することを含む、方法。
- 請求項10に記載の方法であって、前記別の追加の導電材料を形成することは、第3LEDの前記第3サブセット上に、前記第1LEDの前記第1サブセット上の第1反射層および前記第2LEDの前記第2サブセット上の第2反射層よりも厚い第3反射層を形成することを含む、方法。
- 請求項9に記載の方法であって、
前記第1基板は、前記第1LEDが当初は形成されている第1ウェーハからダイシングされた第1クーポンを含み、
前記第2基板は、前記第2LEDが当初は形成されている第2ウェーハからダイシングされた第2クーポンを含み、
前記第3基板は、前記第3LEDが当初は形成されている第3ウェーハからダイシングされた第3クーポンを含む、
方法。 - 請求項9に記載の方法であって、前記画素領域のサブピクセルの密度は、前記第1基板上に位置する前記第1LEDの密度よりも低く、前記第2基板上に位置する前記第2LEDの密度よりも低く、前記第3基板上に位置する前記第3LEDの密度よりも低い、方法。
- 請求項9に記載の方法であって、
前記第1LEDは、前記第1基板上の第1画素領域に位置し、
前記第2LEDは、前記第2基板上の第2画素領域に位置し、
前記第3LEDは、前記第3基板上の第3画素領域に位置し、
前記第1、第2および第3画素領域は、前記第1バックプレーン上の前記画素領域と同じエリアおよび形状を有し、
前記第1バックプレーン上の前記画素領域よりも多くのLEDが、前記第1、第2および第3画素領域に配される、
方法。 - 請求項15に記載の方法であって、前記第1、第2または第3LEDの少なくとも2つが、前記第1、第2または第3画素領域のそれぞれに配され、前記第1、第2および第3LEDのそれぞれの1つのみが、前記第1バックプレーン上の各画素領域に配される、方法。
- 請求項9に記載の方法であって、前記第1、第2および第3ボンディング構造は、前記第1バックプレーンから実質的に同じ距離だけ延びる、方法。
- 請求項1に記載の方法であって、前記第1バックプレーンを直視型ディスプレイデバイスに組み込むことをさらに含む、方法。
- バックプレーンと、
前記バックプレーンにボンディングされ、第1リフレクタを含み、第1色光を発するように構成された第1発光ダイオード(LED)と、
前記バックプレーンにボンディングされ、第2リフレクタを含み、前記第1色光とは異なる第2色光を発するように構成された第2LEDと、
前記バックプレーンにボンディングされ、第3リフレクタを含み、前記第1および第2色光とは異なる第3色光を発するように構成された第3LEDと、
を含む、ディスプレイデバイスであって、
前記第2リフレクタは、前記第1リフレクタよりも厚く、前記第3リフレクタは、前記第2リフレクタよりも厚い、
ディスプレイデバイス。 - 請求項19に記載のディスプレイデバイスであって、
前記ディスプレイデバイスは、直視型ディスプレイデバイスを含み、
前記第1リフレクタは、第1アルミニウム層を含み、
前記第2リフレクタは、前記第1アルミニウム層よりも厚い第2アルミニウム層を含み、
前記第3リフレクタは、前記第2アルミニウム層よりも厚い第3アルミニウム層を含む、
ディスプレイデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063026454P | 2020-05-18 | 2020-05-18 | |
US63/026,454 | 2020-05-18 | ||
PCT/US2021/031868 WO2021236382A1 (en) | 2020-05-18 | 2021-05-11 | Subpixel light emitting diodes for direct view display and methods of making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023526833A true JP2023526833A (ja) | 2023-06-23 |
JPWO2021236382A5 JPWO2021236382A5 (ja) | 2024-05-22 |
Family
ID=78511893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022570399A Pending JP2023526833A (ja) | 2020-05-18 | 2021-05-11 | 直視型ディスプレイのためのサブピクセル発光ダイオードおよびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11973172B2 (ja) |
EP (1) | EP4154324A4 (ja) |
JP (1) | JP2023526833A (ja) |
KR (1) | KR20230013072A (ja) |
CN (1) | CN115989590A (ja) |
TW (1) | TW202209626A (ja) |
WO (1) | WO2021236382A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3830720A4 (en) * | 2018-08-03 | 2022-08-24 | Cirqil, Inc. | SYSTEMS AND PROCEDURES FOR ORGANIZING AND SHARING CONTACT AND CALENDAR INFORMATION |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002733A (ko) | 1998-06-23 | 2000-01-15 | 구자홍 | 광자기 기록 매체 |
US8669574B2 (en) | 2008-07-07 | 2014-03-11 | Glo Ab | Nanostructured LED |
CN102903804B (zh) * | 2011-07-25 | 2015-12-16 | 财团法人工业技术研究院 | 发光元件的转移方法以及发光元件阵列 |
US8350251B1 (en) | 2011-09-26 | 2013-01-08 | Glo Ab | Nanowire sized opto-electronic structure and method for manufacturing the same |
US8921141B2 (en) | 2012-09-18 | 2014-12-30 | Glo Ab | Nanopyramid sized opto-electronic structure and method for manufacturing of same |
JP6409063B2 (ja) | 2013-12-17 | 2018-10-17 | グロ アーベーGlo Ab | 歪み修正面活性領域を有するiii族窒化物ナノワイヤled及びその製造方法 |
JP6823893B2 (ja) | 2014-12-19 | 2021-02-03 | グロ アーベーGlo Ab | バックプレーン上に発光ダイオードアレイを生成する方法 |
US10714464B2 (en) | 2016-02-16 | 2020-07-14 | Glo Ab | Method of selectively transferring LED die to a backplane using height controlled bonding structures |
WO2017175051A1 (en) | 2016-04-04 | 2017-10-12 | Glo Ab | Through backplane laser irradiation for die transfer |
JP6983811B2 (ja) | 2016-05-24 | 2021-12-17 | グロ アーベーGlo Ab | 発光デバイスアセンブリ上の選択的ダイ修理 |
US10325893B2 (en) * | 2016-12-13 | 2019-06-18 | Hong Kong Beida Jade Bird Display Limited | Mass transfer of micro structures using adhesives |
DE102017100812B4 (de) * | 2017-01-17 | 2024-04-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
US11024611B1 (en) * | 2017-06-09 | 2021-06-01 | Goertek, Inc. | Micro-LED array transfer method, manufacturing method and display device |
US11362238B2 (en) | 2017-10-06 | 2022-06-14 | Nanosys, Inc. | Light emitting diode containing oxidized metal contacts |
TWI650854B (zh) * | 2017-10-31 | 2019-02-11 | 英屬開曼群島商錼創科技股份有限公司 | 微型發光二極體顯示面板及其製造方法 |
US11404400B2 (en) * | 2018-01-24 | 2022-08-02 | Apple Inc. | Micro LED based display panel |
KR102433873B1 (ko) * | 2018-01-29 | 2022-08-19 | 삼성전자주식회사 | Led 패널 및 led 패널의 제조 방법 |
US11069837B2 (en) | 2018-04-20 | 2021-07-20 | Glo Ab | Sub pixel light emitting diodes for direct view display and methods of making the same |
US11024220B2 (en) * | 2018-05-31 | 2021-06-01 | Invensas Corporation | Formation of a light-emitting diode display |
KR20200002733A (ko) * | 2019-12-19 | 2020-01-08 | 엘지전자 주식회사 | 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법 |
JP7153183B2 (ja) * | 2020-01-29 | 2022-10-14 | 日亜化学工業株式会社 | 発光装置の製造方法 |
-
2021
- 2021-05-11 JP JP2022570399A patent/JP2023526833A/ja active Pending
- 2021-05-11 US US17/317,779 patent/US11973172B2/en active Active
- 2021-05-11 KR KR1020227044261A patent/KR20230013072A/ko active Search and Examination
- 2021-05-11 TW TW110116921A patent/TW202209626A/zh unknown
- 2021-05-11 CN CN202180048362.6A patent/CN115989590A/zh active Pending
- 2021-05-11 EP EP21808976.1A patent/EP4154324A4/en active Pending
- 2021-05-11 WO PCT/US2021/031868 patent/WO2021236382A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW202209626A (zh) | 2022-03-01 |
US20210359186A1 (en) | 2021-11-18 |
KR20230013072A (ko) | 2023-01-26 |
US11973172B2 (en) | 2024-04-30 |
EP4154324A4 (en) | 2024-06-12 |
WO2021236382A1 (en) | 2021-11-25 |
CN115989590A (zh) | 2023-04-18 |
EP4154324A1 (en) | 2023-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11069837B2 (en) | Sub pixel light emitting diodes for direct view display and methods of making the same | |
US11710805B2 (en) | Light emitting diode containing oxidized metal contacts | |
US10553767B2 (en) | Light emitting diodes with integrated reflector for a direct view display and method of making thereof | |
US10418499B2 (en) | Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof | |
US11908974B2 (en) | Light emitting diodes containing deactivated regions and methods of making the same | |
US11257983B2 (en) | Light emitting diodes formed on nanodisk substrates and methods of making the same | |
US20240113092A1 (en) | Light emitting diode device containing a positive photoresist insulating spacer and a conductive sidewall contact and method of making the same | |
US10998465B2 (en) | Light emitting diodes with integrated reflector for a direct view display and method of making thereof | |
US11362238B2 (en) | Light emitting diode containing oxidized metal contacts | |
US11973172B2 (en) | Subpixel light emitting diodes for direct view display and methods of making the same | |
US20210257510A1 (en) | Light emitting diode containing pinhole masking layer and method of making thereof | |
US20210343901A1 (en) | Semiconductor device containing stress relaxation layer and method of making thereof | |
US11695100B2 (en) | Light emitting diode containing a grating and methods of making the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240510 |