TW202201673A - 半導體裝置和製造半導體裝置的方法 - Google Patents

半導體裝置和製造半導體裝置的方法 Download PDF

Info

Publication number
TW202201673A
TW202201673A TW110104444A TW110104444A TW202201673A TW 202201673 A TW202201673 A TW 202201673A TW 110104444 A TW110104444 A TW 110104444A TW 110104444 A TW110104444 A TW 110104444A TW 202201673 A TW202201673 A TW 202201673A
Authority
TW
Taiwan
Prior art keywords
substrate
interconnect
semiconductor device
dielectric
conductive structure
Prior art date
Application number
TW110104444A
Other languages
English (en)
Inventor
金進勇
杜旺朱
李相亨
易吉寒
柳智妍
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/821,899 external-priority patent/US11715699B2/en
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202201673A publication Critical patent/TW202201673A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一個實例中，一種半導體裝置包括第一基板，所述第一基板包括：第一傳導結構；第一主體，所述第一主體位於所述第一傳導結構之上並且包括限定所述第一主體中的腔的內側壁；第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接。所述半導體裝置進一步包括第二基板，所述第二基板位於所述第一基板之上並且包括：第二界面電介質；第二主體，所述第二主體位於所述第二界面電介質之上；以及第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件。電子構件位於所述腔中，並且所述第二內部互連件與所述第一內部互連件耦接。本文中還公開了其它實例和相關方法。

Description

半導體裝置和製造半導體裝置的方法
本揭示內容總體上涉及電子裝置，並且更具體地涉及半導體裝置和用於製造半導體裝置的方法。相關申請的交叉引用
本申請是於2020年3月17日提交的申請案第16/821,899號（未決）的繼續申請案。所述申請第16/821,899號特此通過引用整體併入。
現有半導體封裝件和用於形成半導體封裝件的方法存在不足之處，例如造成成本過高、可靠性降低、性能相對較低或封裝件尺寸太大。對於本領域的技術人員來說，通過將常規和傳統方法與本揭示內容進行比較並且參照附圖，這種方法的另外的局限性和缺點將變得明顯。
在本發明的一態樣中，一種半導體裝置，其包括：第一基板，所述第一基板包括：第一傳導結構；第一主體，所述第一主體位於所述第一傳導結構之上並且包括限定所述第一主體中的腔的內側壁；第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接；第二基板，所述第二基板位於所述第一基板之上並且包括：第二界面電介質；第二主體，所述第二主體位於所述第二界面電介質之上；以及第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件；以及電子構件，所述電子構件位於所述腔中；其中所述第二內部互連件與所述第一內部互連件耦接。
在本發明的一態樣中，一種半導體裝置，其包括：第一基板，所述第一基板包括：第一傳導結構；第一主體，所述第一主體位於所述第一傳導之上；第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接；第二基板，所述第二基板位於所述第一基板之上並且包括：第二界面電介質；第二主體，所述第二主體位於所述第二界面電介質之上；以及第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件；電子構件，所述電子構件位於所述第一主體中；以及互連材料，所述互連材料與所述第一內部互連件和所述第二內部互連件耦接。
在本發明的一態樣中，一種方法，其包括：提供第一基板，所述第一基板包括：第一傳導結構；第一主體，所述第一主體位於所述第一傳導結構之上並且包括限定所述第一主體中的腔的內側壁、第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接；提供第二基板，所述第二基板位於所述第一基板之上並且包括：第二界面電介質；第二主體，所述第二主體位於所述第二界面電介質之上；以及第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件；在所述腔中提供電子構件；以及將所述第二內部互連件與所述第一內部互連件耦接。
在本發明的一態樣中，一種半導體裝置，其包括：第一重新分佈層（RDL）基板，所述重新分佈層基板包括：第一介電結構；以及第一傳導結構，所述第一傳導結構穿過所述第一介電結構並且包括一個或多個第一傳導重新分佈層；電子構件，所述電子構件位於所述第一重新分佈層基板之上，其中所述電子構件與所述第一傳導結構耦接；主體，所述主體位於所述第一重新分佈層基板的頂面之上，其中所述電子構件位於所述主體中；第二重新分佈層基板，所述第二重新分佈層基板包括：第二介電結構，所述第二介電結構位於所述主體之上；以及第二傳導結構，所述第二傳導結構穿過所述第二介電結構並且包括一個或多個第二傳導重新分佈層；以及內部互連件，所述內部互連件耦接在所述第一傳導結構與所述第二傳導結構之間。
在本發明的一態樣中，一種用於製造半導體裝置的方法，所述方法包括：在底部載體上提供底部基板，其中所述底部基板包括第一介電結構、第一傳導結構和所述底部基板的第一面處的頂部互連件；在所述底部基板之上提供電子構件，其中所述電子構件與所述第一傳導結構耦接；在頂部載體上提供頂部基板，其中所述頂部基板包括第二介電結構、第二傳導結構和所述頂部基板的第一面上的底部互連件；提供內部互連件，所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的一個耦接；將所述頂部基板提供在所述底部基板之上，其中所述頂部基板相對於所述底部基板倒置；將所述內部互連件耦接到所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的另一個；在所述底部基板與所述頂部基板之間提供主體，其中所述電子構件位於所述主體中；去除所述頂部載體和所述底部載體；以及穿過所述頂部基板、所述底部基板和所述主體進行單一化切割。
在本發明的一態樣中，一種用於製造半導體裝置的方法，所述方法包括：在底部載體上提供底部基板，其中所述底部基板包括第一介電結構、第一傳導結構和所述底部基板的第一面處的頂部互連件；在所述底部基板之上提供電子構件，其中所述電子構件與所述第一傳導結構耦接；在頂部載體上提供頂部基板，其中所述頂部基板包括第二介電結構、第二傳導結構和所述頂部基板的第一面上的底部互連件；提供內部互連件，所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的一個耦接；穿過所述頂部基板和所述頂部載體進行單一化切割以限定第一頂部基板單元；將所述第一頂部基板單元提供在所述電子構件之上和所述底部基板之上；將所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的另一個耦接；在所述底部基板與所述第一頂部基板單元之間提供主體，其中所述電子構件位於所述主體中，並且其中所述主體覆蓋所述第一頂部基板單元的外圍；去除所述頂部載體和所述底部載體；以及對所述第一頂部基板單元、所述底部基板和所述主體進行單一化切割。
以下討論提供了半導體裝置和製造半導體裝置的方法的各個實例。這種實例是非限制性的，並且所附請求項的範圍不應限於所公開的具體實例。在以下討論中，術語“實例”和“例如”是非限制性的。
附圖展示了總體構造方式，並且可以省略公知特徵和技術的描述和細節，以避免不必要地模糊本揭示內容。另外，附圖中的元件不一定按比例繪製。例如，附圖中的元件中的一些元件的尺寸可能相對於其它元件而被放大以有助於加強對本揭示內容中所討論的實例的理解。不同附圖中的相同附圖標記表示相同的元件。
術語“或”意味著由“或”連接的列表中的項目中的任何一個或多個項目。舉例來說，“x或y”意味著三元素集合{(x), (y), (x, y)}中的任何元素。另舉一例，“x、y或z”意味著七元素集合{(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}中的任何元素。
術語“包括（comprises）”、“包括（comprising）”、“包含（includes）”或“包含（including）”是“開放式”術語並且指定存在所陳述的特徵，但不排除存在或添加一個或多個其它特徵。在本文中可以使用術語“第一”、“第二”等來描述各種元件，並且這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件進行區分。因此，例如，在不背離本揭示內容的教導的情況下，本揭示內容中所討論的第一元件可以被稱為第二元件。
除非另外指明，否則術語“耦接”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦接到元件B或與元件B耦接，則元件A可以直接接觸元件B或通過中間元件C間接連接到元件B。類似地，術語“之上”或“上”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。
在一個實例中，一種半導體裝置包括：第一重新分佈層（RDL）基板，所述第一RDL基板包括：第一介電結構和第一傳導結構，所述第一傳導結構穿過所述第一介電結構並且包括一個或多個第一傳導重新分佈層；電子構件，所述電子構件位於所述第一RDL基板之上，其中所述電子構件與所述第一傳導結構耦接；主體，所述主體位於所述第一RDL基板的頂面之上，其中所述電子構件位於所述主體中；第二RDL基板，所述第二RDL基板包括第二介電結構和第二傳導結構，所述第二介電結構位於所述主體之上，所述第二傳導結構穿過所述第二介電結構並且包括一個或多個第二傳導重新分佈層；以及內部互連件，所述內部互連件耦接在所述第一傳導結構與所述第二傳導結構之間。
在另一個實例中，一種用於製造半導體裝置的方法包括：在底部載體上提供底部基板，其中所述底部基板包括第一介電結構、第一傳導結構和所述底部基板的第一面處的頂部互連件；在所述底部基板之上提供電子構件，其中所述電子構件與所述第一傳導結構耦接；在頂部載體上提供頂部基板，其中所述頂部基板包括第二介電結構、第二傳導結構和所述頂部基板的第一面上的底部互連件；提供內部互連件，所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的一個耦接；將所述頂部基板提供在所述底部基板之上，其中所述頂部基板相對於所述底部基板倒置；將所述內部互連件耦接到所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的另一個；在所述底部基板與所述頂部基板之間提供主體，其中所述電子構件位於所述主體中；去除所述頂部載體和所述底部載體；以及穿過所述頂部基板、所述底部基板和所述主體進行單一化切割。
在另外的實例中，一種用於製造半導體裝置的方法包括：在底部載體上提供底部基板，其中所述底部基板包括第一介電結構、第一傳導結構和所述底部基板的第一面處的頂部互連件；在所述底部基板之上提供電子構件，其中所述電子構件與所述第一傳導結構耦接；在頂部載體上提供頂部基板，其中所述頂部基板包括第二介電結構、第二傳導結構和所述頂部基板的第一面上的底部互連件；提供內部互連件，所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的一個耦接；穿過所述頂部基板和所述頂部載體進行單一化切割以限定第一頂部基板單元；將所述第一頂部基板單元提供在所述電子構件之上和所述底部基板之上；將所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的另一個耦接；在所述底部基板與所述第一頂部基板單元之間提供主體，其中所述電子構件位於所述主體中，並且其中所述主體覆蓋所述第一頂部基板單元的外圍；去除所述頂部載體和所述底部載體；以及對所述第一頂部基板單元、所述底部基板和所述主體進行單一化切割。
本揭示內容中包含其它實例。這種實例可以存在於本揭示內容的附圖中、請求項中或說明書中。
圖1示出了示例半導體裝置10的橫截面視圖。在圖1示出的實例中，半導體裝置10可以包括底部基板11、外部互連件12、電子構件14、主體15、底部填料16、內部互連件18和頂部基板19。在一些實例中，半導體裝置10可以進一步包括底部基板11之下的電子構件13。
底部基板11可以包括傳導結構111和介電結構112，所述傳導結構包括傳導路徑1111、頂部互連件1112和底部互連件1113。電子構件14可以包括裝置互連件141。頂部基板19可以包括傳導結構191和介電結構192，所述傳導結構包括傳導路徑1911、頂部互連件1912和底部互連件1913。在一些實例中，可以在底部基板11與頂部基板19之間耦接多個電子構件14。在一些實例中，可以在底部基板11的底部耦接多個電子構件13。在一些實例中，電子構件13可以包括或代表一個或多個主動構件或被動構件。在一些實例中，電子構件14可以包括或代表一個或多個被動構件或主動構件或者可以類似於電子構件13。
底部基板11、外部互連件12、底部填料16、內部互連件18和頂部基板19可以被稱為半導體封裝件，所述半導體封裝件可以保護電子構件14免受外部元件或環境暴露的影響。在一些實例中，半導體封裝件可以提供外部裝置與外部互連件之間的電耦接。在一些實例中，介電結構112或介電結構192可以是無芯的。
圖2A到2L示出了用於製造半導體裝置10的示例方法的橫截面視圖。圖2A示出了處於早期製造階段的半導體裝置10的橫截面視圖。
在圖2A示出的實例中，可以在底部載體11A上提供底部基板11。在一些實例中，底部載體11A可以包括或可以被稱為圓形晶圓或矩形面板。在一些實例中，底部載體11A可以包括矽材料、玻璃材料、陶瓷材料或金屬材料。在一些實例中，底部基板11可以形成於底部載體11A上或者可以預形成並且然後與底部載體11A耦接。
可以在底部載體11A上定位晶種層11B。在一些實例中，晶種層11B可以如通過濺射或噴射等沉積。在一些實例中，可以首先沉積鈦鎢（TiW）子層，然後可以在TiW子層上沉積銅（Cu）子層以限定晶種層11B。晶種層11B的厚度可以在大約0.1 μm到大約1 μm的範圍內。晶種層11B可以實現電基底（electrical base），可以如通過鍍覆在所述電基底上形成傳導結構111。
在一些實例中，可以在底部載體11A上定位臨時黏合劑，並且晶種層11B可以形成於臨時黏合劑上。臨時黏合劑可以被配置成可通過熱或光釋放以允許在隨後的製程中將底部載體11A從底部基板11去除。
介電結構112可以包括一個或多個介電層並且可以沉積在晶種層11B上。在一些實例中，介電結構112可以使用旋塗製程或噴塗製程提供或可以以預形成膜的形式施塗。在一些實例中，介電結構112可以包括或可以被稱為聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並噁唑（PBO）。介電結構112的厚度可以在大約2 μm到大約20 μm的範圍內。
在一些實例中，可以在介電結構112上定位經圖案化的遮罩，並且可以將光照射到經圖案化的遮罩中以將介電結構112圖案化。在一些實例中，這種光微影製程可以使用步進式設備執行。當介電結構112的經圖案化部分或未經圖案化部分顯影時，介電結構112可以包括開口。具有開口的介電結構112可以用作遮罩，以通過介電結構112的開口暴露晶種層11B的區域。在晶種層11B的部分通過介電結構112的開口暴露的情況下，可以通過晶種層11B供應電流，以在介電結構112的開口中進行電鍍。
傳導結構111，例如底部互連件1113可以形成於晶種層11B上，定位於介電結構112的開口內。底部互連件1113可以包括或可以被稱為襯墊、焊盤、凸塊下金屬化層（UBM）或柱。在一些實例中，底部互連件1113可以通過在晶種層11B的暴露部分和介電結構112的開口中鍍覆銅（Cu）或鎳（Ni），依次鍍覆金（Au）和銅（Cu）或依次鍍覆金（Au）和鎳（Ni）來提供。底部互連件1113的線/空隙/厚度可以在大約0.5/0.5/0.5微米（μm）到大約10/10/10 μm的範圍內。在一些實例中，底部互連件1113可以使用含有銅（Cu）溶液、鎳（Ni）溶液或金（Au）溶液的電鍍設備提供。在隨後的製程中，可以將外部互連件12連接到底部互連件1113。
可以以與上述方式類似的方式提供另外的晶種層11B、傳導結構111的傳導路徑1111和頂部互連件1112以及介電結構112的介電層。傳導路徑1111可以包括或可以被稱為圖案、跡線或通孔。在一些實例中，傳導路徑1111可以包括限定同級（sibling）跡線和通孔的金屬層，其中通孔作為同一金屬層的一部分從跡線延伸。在本實例中，傳導路徑1111的通孔被示出為向下通孔，因為所述通孔定位於其相應同級跡線的下方或從其相應同級跡線朝底部基板11的底部或半導體裝置10的底部向下延伸。
傳導路徑1111總體上可以定位在介電結構112內部，在介電結構112的相應介電層之間。頂部互連件1112可以包括或可以被稱為襯墊、焊盤、凸塊下金屬化層（UBM）、通孔、向下通孔或柱。在一些實例中，頂部互連件1112可以從介電結構112突出。傳導路徑1111可以將底部互連件1113與頂部互連件1112電連接，並且頂部互連件1112可以將電子構件14與傳導路徑1111電連接。在一些實例中，可以在頂部互連件1112上進一步定位接合材料，例如焊料或金。在一些實例中，可以定位具有與頂部互連件1112相對應的開口的模板，可以在模板上定位焊膏，並且然後可以通過使用刀片的隨後擠壓製程在頂部互連件1112上定位預定量的焊膏。在一些實例中，焊料可以鍍覆在頂部互連件1112上，然後進行回焊。在一些實例中，可以提供更多層或更少層傳導結構111或介電結構112。
底部基板11可以包括定位於單一底部載體11A上的多個單元。在一些實例中，多個底部基板11單元可以以條帶或陣列的形式定位於一個單一底部載體11A上，以提高半導體裝置10的生產效率。
在本實例中，底部基板11呈現為重新分佈層（“RDL”）基板。RDL基板可以包括一個或多個傳導重新分佈層和一個或多個介電層，所述一個或多個傳導重新分佈層和一個或多個介電層（a）可以在RDL基板要電耦接到的電子裝置之上逐層形成，或者（b）可以在載體之上逐層形成，所述載體可以在將電子裝置和RDL基板耦接在一起之後被完全去除或至少部分地去除。RDL基板可以在圓形晶圓上以晶圓級製程逐層製造為晶圓級基板，或者在矩形或方形面板載體上以面板級製程逐層製造為面板級基板。RDL基板可以以可以包含與限定相應的傳導重新分佈圖案或跡線的一個或多個傳導層交替堆疊的一個或多個介電層的添加劑堆積製程形成，所述傳導重新分佈圖案或跡線被配置成共同（a）將電跡線扇出電子裝置的佔用空間外，或者（b）將電跡線扇入電子裝置的佔用空間內。可以使用鍍覆製程，例如電鍍製程或無電鍍製程來形成傳導圖案。傳導圖案可以包括傳導材料，例如銅或其它可鍍覆金屬。可以使用光圖案化製程，例如光微影製程和用於形成光微影遮罩的光微影膠材料來形成傳導圖案的位置。RDL基板的介電層可以利用可以包含光微影遮罩的光圖案化製程來圖案化，通過所述光微影遮罩，光暴露到光圖案期望的特徵，如介電層中的通孔中。因此，介電層可以由可光限定的有機介電材料，例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並噁唑（PBO）製成。這種介電材料可以以液體形式旋塗或以其它方式塗覆，而不是以預形成膜的形式附接。為了允許適當地形成期望的光限定的特徵，這種可光限定的介電材料可以省略結構增強劑，或者可以不含填料，沒有可能會干擾來自光圖案化製程的光的線、織造物或其它顆粒。在一些實例中，不含填料的介電材料的這種不含填料的特性可以允許減小所得的介電層的厚度。儘管上文描述的可光限定的介電材料可以是有機材料，但是在一些實例中，RDL基板的介電材料可以包括一個或多個無機介電層。一個或多個無機介電層的一些實例可以包括氮化矽（Si3 N4 ）、氧化矽（SiO2 ）或氮氧化矽（SiON）。所述一個或多個無機介電層可以通過使用氧化或氮化製程而不是使用光限定的有機介電材料來生長無機介電層來形成。這種無機介電層可以不含填料，沒有線、織造物或其它不同的無機顆粒。在一些實例中，RDL基板可以省略永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且這些類型的RDL基板可以被稱為無芯基板。
在一些實例中，底部基板11可以是預形成基板。預形成基板可以在附接到電子裝置之前製造並且可以包括位於相應傳導層之間的介電層。傳導層可以包括銅並且可以使用電鍍製程形成。介電層可以是可以以預形成膜的形式而不是以液體的形式附接的相對較厚的非可光限定層，並且可以包含用於剛性或結構性支撐的具有如線、織造物或其它無機顆粒等填料的樹脂。由於介電層是非可光限定的，因此可以通過使用鑽孔或雷射來形成如通孔或開口等特徵。在一些實例中，介電層可以包括預浸材料或味之素增層膜（ABF）。預形成基板可以包含永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電材料，並且介電層和傳導層可以形成於永久性芯結構上。在一些實例中，預形成基板可以是省略永久性芯結構的無芯基板，並且介電層和傳導層可以形成於在形成介電層和傳導層之後並且在附接到電子裝置之前被去除的犧牲載體上。預形成基板可以被稱為印刷電路板（PCB）或層壓基板。這種預形成基板可以通過半加成製程或經改進的半加成製程來形成。
在一些實例中，如圖2A所示，底部基板11可以包括RDL基板，所述RDL基板包括介電結構112和穿過介電結構112的傳導結構111。傳導結構111可以包括傳導路徑1111，所述傳導路徑包括一個或多個傳導重新分佈層。
圖2B示出了處於另一個製造階段的半導體裝置10的橫截面視圖。在圖2B示出的實例中，可以在底部基板11之上定位電子構件14。在一些實例中，電子構件14可以與底部基板11的頂部互連件1112耦接。在一些實例中，電子構件14可以與第一傳導結構111耦接。在一些實例中，電子構件14可以包括或可以被稱為晶片、晶粒或封裝件。晶片或晶粒可以包括由半導體晶圓單一化切割而來的積體電路。在一些實例中，電子構件14可以包括數位信號處理器（DSP）、網絡處理器、電源管理單元、音頻處理器、射頻（RF）電路、無線基帶晶片上系統（SoC）處理器、感測器或特定應用積體電路（ASIC）。在一些實例中，電子構件14可以包括被動構件，如一個或多個電阻器、電容器或電感器。電子構件14的厚度可以在大約20 μm到大約300 μm的範圍內。
電子構件14可以包括裝置互連件141，所述裝置互連件可以與頂部互連件1112耦接。在一些實例中，裝置互連件141可以包括或可以被稱為襯墊、柱或凸塊。在一些實例中，裝置互連件141可以通過接合材料連接到頂部互連件1112。在一些實例中，可以使用批量回焊製程、熱壓縮製程或雷射輔助接合製程將電子構件14與頂部互連件1112耦接。另外，裝置互連件141的厚度可以在大約1 μm到大約50 μm的範圍內。
在一些實例中，可以在底部基板11與電子構件14之間定位底部填料16。在一些實例中，可以在將電子構件14與底部基板11耦接之後將底部填料16注射或吸收到電子構件14與底部基板11之間的間隙中。在一些實例中，可以在將電子構件14連接到底部基板11之前將底部填料16提前塗覆在底部基板11上。因此，裝置互連件141可以穿過底部填料16以便然後在電子構件14按壓底部填料16的同時與底部基板11耦接。在一些實例中，可以對底部填料16進一步執行固化製程。在一些情況下，當主體15的無機填料的大小小於電子構件14與底部基板11之間的間隙時，底部填料16可以包括主體15的延伸到間隙中的一部分或者可以省略與底部填料16相關聯的製程，例如填充、注射、塗覆或固化。
圖2C示出了處於另一個製造階段的半導體裝置10的橫截面視圖。在圖2C中示出的實例中，可以使用晶種層19B在頂部載體19A之上形成或定位頂部基板19。在一些實例中，頂部載體19A可以類似於底部載體11A。在一些實例中，頂部基板19可以在材料、結構或製造方法方面類似於底部基板11。頂部基板19可以包括具有傳導路徑1911、頂部互連件1912或底部互連件1913的傳導結構191，所述傳導結構可以類似於具有相應傳導路徑1111、頂部互連件1112或底部互連件1113的傳導結構111。頂部基板19可以包括類似於介電結構112的具有一個或多個介電層的介電結構192。在一些實例中，圖2C中示出的頂部基板19的層數可以小於、等於或大於圖2A中示出的底部基板11的層數。頂部基板19可以包括定位於一個單一頂部載體19A上的多個單元。在一些實例中，多個頂部基板19單元可以以條帶或陣列的形式定位於一個單一頂部載體19A上，以增強半導體裝置10的生產效率。
圖2D示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2D示出的實例中，可以在頂部基板19上定位內部互連件18。在一些實例中，內部互連件18可以通過接合材料連接到底部互連件1913。內部互連件18可以包括或可以被稱為金屬芯球、柱或焊球。在金屬芯球的情況下，互連件18可以包括由焊料塗層18b包圍的金屬芯18a，其中金屬芯18a可以包括熔點比焊料塗層18b的熔點高的銅或其它金屬。內部互連件18的直徑可以在大約50 μm到大約300 μm的範圍內。內部互連件18可以將底部基板11和頂部基板19彼此連接成最終的半導體裝置10。在一些實例中，內部互連件18可以定位於底部基板11的頂部互連件1112上，而非頂部基板19上。
在一些實例中，可以執行圖2A和2B中示出的製程，並且然後可以執行圖2C和2D中示出的製程。在一些實例中，可以執行圖2C和2D中示出的製程，並且然後可以執行圖2A和2B中示出的製程。在一些實例中，可以同時執行圖2A和2B中示出的製程和圖2C和2D中示出的製程。
圖2E和2F示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2E和2F中示出的實例中，可以將頂部基板19和底部基板11彼此耦接。在一些實例中，可以將先前連接到頂部基板19的底部互連件1913的內部互連件18與底部基板11的頂部互連件1112耦接。在一些實例中，可以將先前連接到底部基板11的頂部互連件1112的內部互連件18與頂部基板19的底部互連件1913耦接。在一些實例中，內部互連件18可以提供在頂部基板19與底部基板11之間並且可以在頂部基板19和底部基板11合在一起之前與底部基板11的頂部互連件1112或頂部基板19的底部互連件1913之一耦接。在基板19和11合在一起之後，與一個基板的頂部或底部互連件耦接的內部互連件18可以與另一個基板的對應底部互連件或頂部互連件耦接。在一些實例中，可以使用批量回焊製程、熱壓縮製程或雷射輔助接合製程將內部互連件18定位於其之間的頂部基板19和底部基板11彼此耦接。在一些實例中，電子構件14與頂部基板19之間可以存在間隙。在一些實例中，電子構件14的頂部可以接觸頂部基板19的底部。
在一些實例中，頂部基板19可以提供在底部基板11之上，其中頂部基板19相對於底部基板11倒置。在基板19和11彼此耦接的情況下，可以瞭解其相應特徵或層，如傳導結構191和111的相對朝向。在一些實例中，傳導結構191首先逐層構建在載體19A上（圖2C-2D）並且然後反轉，之後耦接在底部基板11之上（圖2E-2F）。因此，傳導結構191和111的特徵的朝向可以被認為相對於彼此倒置。例如，傳導結構111的傳導路徑1111可以包括同級跡線1111A和通孔1111B，其中通孔1111B作為同一金屬層的一部分從跡線1111A延伸。類似地，傳導結構191的傳導路徑1911可以包括同級跡線1911A和通孔1911B，其中通孔1911B作為同一金屬層的一部分從跡線1911A延伸。在本實例中，傳導路徑1111的通孔1111B可以被稱為向下通孔，因為所述通孔定位於其相應同級跡線1111A的下方或從其相應同級跡線朝半導體裝置10的底部向下延伸。相反，傳導路徑1911的通孔1911B可以被稱為向上通孔，因為所述通孔定位於其相應同級跡線1911A的上方或從其相應同級跡線朝半導體裝置10的頂部向上延伸。在一些實例中，傳導結構111包括傳導路徑1111，所述傳導路徑包括跡線1111A和向下通孔1111B。在一些實例中，傳導結構191包括傳導路徑1911，所述傳導路徑包括跡線1911A和向上通孔1911B。
排列在底部載體11A上的多個底部基板11單元可以同時耦接到排列在頂部載體19A上的相應多個頂部基板19單元，同時所述單元仍附接到其相應載體11或19。這種處理通過避免一次一個地將基板11與基板19單獨耦接的需要而節省了時間和成本。在一些實例中，這種同時耦接可以作為面板級製程進行，其中載體11或19可以包括更大面積的矩形面板，相比所述晶圓級或條帶級製程可能容納的基板的同時耦接，所述面板可以容納另外的相應基板11或19的同時耦接。
圖2G示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2G示出的實例中，可以在頂部基板19與底部基板11之間定位絕緣主體15。主體15可以位於底部基板11的頂面之上。在一些實例中，電子構件14可以位於主體15中或者可以至少部分地由主體15包圍。主體15可以包括或可以被稱為囊封劑、模製化合物、樹脂或密封劑。在一些實例中，主體15可以包括具有如二氧化矽等無機填料顆粒的有機材料。在一些實例中，可以使用傳遞模製製程注射或提供主體15。因此，主體15可以填充存在於頂部基板19與底部基板11之間的空隙。在一些實例中，主體15可以黏附到頂部基板19的底部和底部基板11的頂部，同時覆蓋電子構件14和內部互連件18的側面。底部填料16可以位於電子構件14與底部基板11的頂面之間。如果底部填料16單獨提供，則主體15也可以覆蓋底部填料16的暴露部分。在一些實例中，主體15還可以覆蓋存在於電子構件14與頂部基板19之間的間隙。例如，主體15可以在頂部基板19的底面與電子構件14的頂面之間延伸。當電子構件14的頂面與頂部基板19的底面彼此緊密接觸時，可以在電子構件14的頂部與頂部基板19的底部之間省略主體15。
在一些實例中，頂部基板19可以包括主體15之上的介電結構192和穿過介電結構192的傳導結構191。傳導結構191可以包括傳導路徑1911，所述傳導路徑包括一個或多個傳導重新分佈層。內部互連件18可以耦接在傳導結構111與傳導結構191之間。
圖2H示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2H示出的實例中，可以從底部基板11去除底部載體11A。在一些實例中，當在底部基板11與底部載體11A之間定位有臨時黏合劑時，可以通過對臨時黏合劑施加熱或光，例如雷射束來去除臨時黏合劑的黏性。在一些實例中，可以使用機械力將底部載體11A從底部基板11去除。在一些實例中，可以使用機械拋光或化學蝕刻製程去除底部載體11A。在一些實例中，可以從定位在底部基板11上的底部互連件1113和介電結構112去除晶種層11B。在一些實例中，可以使用化學蝕刻製程去除定位於底部互連件1113的底面上的晶種層11B。因此，底部互連件1113的底面可以通過介電結構112暴露。
圖2I示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在一些實例中，在去除頂部載體19A之前，可以去除底部載體11A，並且可以在底部基板11的底面上提供外部互連件12。在圖2I示出的實例中，可以在底部基板11的底部定位或提供外部互連件12。在一些實例中，外部互連件12可以與第一傳導結構111耦接，例如外部互連件12可以連接到定位於底部基板11上的底部互連件1113。外部互連件12可以包括或可以被稱為襯墊、焊盤、凸塊或焊球。在將外部互連件12定位在底部互連件1113上之後，可以使用批量回焊製程或雷射輔助接合製程將外部互連件12與底部互連件1113耦接。外部互連件12的直徑可以在大約25 μm到大約300 μm的範圍內。外部互連件12可以將半導體裝置10電連接到外部裝置。在一些實例中，可以在底部基板11的底部耦接一個或多個電子構件13。所述一個或多個電子構件13可以與傳導結構111耦接。
圖2J示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在一些實例中，可以通過黏附到底部基板11和外部互連件12的臨時黏合劑11C附接載體11D。載體11D可以被配置成在隨後去除頂部載體19A期間將半導體裝置10維持在平面狀態。
圖2K示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2K示出的實例中，可以從頂部基板19去除頂部載體19A。頂部載體19A的去除可以類似於底部載體11A的去除。在一些實例中，當在頂部基板19與頂部載體19A之間定位有臨時黏合劑時，可以通過對臨時黏合劑施加熱或光，例如雷射束來去除臨時黏合劑的黏性，以便容易地從頂部基板19去除頂部載體19A。在一些實例中，還可以使用蝕刻製程去除定位於頂部基板19的頂部互連件1912上的晶種層19B。因此，頂部基板19的頂部互連件1912可以通過介電結構192暴露。在一些實例中，可以將另一個電子裝置、另一個半導體、另一個裝置或另一個半導體封裝件耦接到頂部基板19的頂部互連件1912。
圖2L示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖2L示出的實例中，可以執行單一化切割製程。在此階段，可以將大量以陣列製造的半導體裝置10分離成單獨的半導體裝置10。可以去除頂部載體19A、底部載體11A和任何另外的載體，如載體11D，並且可以穿過頂部基板19、底部基板11和主體15對半導體裝置10進行單一化切割。在一些實例中，可以借助於葉輪或雷射束對頂部基板19、主體15和底部基板11進行鋸切或單一化切割以提供每個單獨的半導體裝置10。由於這種處理特性，頂部基板19、主體15和底部基板11的側面可以共面。在圖2L的實例中，鋸切線或單一化切割線由三條粗豎線指示。
圖3A到3G示出了用於製造示例半導體裝置的示例方法的橫截面視圖。在一些實例中，圖3A到3G中示出的用於製造半導體裝置10的方法可以類似於圖2A到2L中示出的方法。如圖3A-3G所示，可以將基板19單獨地而非以陣列格式同時耦接到底部基板11。在一些實例中，可能發生相反的情況，其中可以將底部基板11單獨耦接到頂部基板19。
圖3A示出了處於早期製造階段的半導體裝置10的橫截面視圖。在圖3A示出的實例中，可以通過穿過頂部基板19和頂部載體19A進行單一化切割來提供單獨的頂部基板19單元，以限定第一頂部基板19單元。在一些實例中，每個單獨的頂部基板19單元可以由頂部基板19陣列單一化切割而來。在單一化切割之後，頂部基板19和頂部載體19A的側面可以共面。在圖3A中，鋸切線或單一化切割線由四條粗線指示。
圖3B示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3B示出的實例中，可以在電子構件14之上和底部基板11之上提供單獨的頂部基板19單元，並且可以將其與底部基板11耦接。在一些實例中，頂部基板19的底部互連件1913可以通過內部互連件18耦接到底部基板11的頂部互連件1112。在一些實例中，單獨的頂部基板19單元可以依次定位於底部基板11上。在一些實例中，單獨的頂部基板19單元可以同時定位於底部基板11上。
圖3C示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3C示出的實例中，可以在頂部基板19單元與底部基板11之間提供主體15。在一些實例中，由於在單獨的頂部基板19之間產生了空隙或間隙，所以主體15可以使用壓縮模製製程提供，在所述壓縮模製製程中，將樹脂注射到空隙或間隙中。在一些實例中，主體15可以使用膜輔助模製製程提供。在一些實例中，在多個頂部基板19上定位有彈性膜並且然後使用模具對其進行壓縮的狀態下，可以將樹脂注射到頂部基板19與底部基板11之間的空隙中。在一些實例中，可以採用膜輔助模製或傳遞模製來提供主體15。主體15可以定位於頂部載體19A之間、基板19之間以及頂部基板19與底部基板11之間的空隙或間隙上。在一些實例中，主體15可以覆蓋第一頂部基板19單元的外圍。
在一些實例中，可以對頂部載體19A和主體15進行研磨。作為研磨的結果，頂部載體19A的剩餘厚度可以為大約50 μm。在一些實例中，在研磨之後，可以對頂部載體19A或主體15進行化學蝕刻。
在一些實例中，可以執行部分鋸切製程。在一些實例中，部分鋸切製程可以沿著頂部載體19A和頂部基板19的外圍執行。在一些實例中，部分鋸切製程還可以在主體15的與頂部基板19單元的外圍相對應的區域上執行。在一些實例中，部分鋸切製程可以通過葉輪或雷射束執行。可以通過部分鋸切製程將頂部載體19A和頂部基板19的外圍與主體15分離。在一些實例中，可以在頂部載體19A、頂部基板19中的每一個與主體15之間提供空隙或間隙。在圖3C中，部分鋸切線以直線的形式指示。
圖3D示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3D示出的實例中，可以從頂部基板19去除頂部載體19A或晶種19B。在一些實例中，頂部載體19A可以在去除底部載體11A之前去除。這種去除製程可以類似於先前在圖2中所描述的用於從頂部基板19去除頂部載體19A的製程。頂部基板19的頂部互連件1912可以通過介電結構192暴露。在一些實例中，當頂部載體19A被去除時，主體15的位於頂部基板19之間的區域可以突出。頂部基板19和主體15的側面之間可能存在空隙或間隙。
圖3E示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3D示出的實例中，臨時黏合劑19C可以覆蓋頂部基板19和主體15的突出區域，並且可以將另一個平面的頂部載體19D黏附在臨時黏合劑19C上。多個頂部基板19可以通過臨時黏合劑19C耦接到一個單一頂部載體19D。在一些實例中，另外的頂部載體19D可以在去除底部載體11A之前提供在第一頂部基板19單元之上。
圖3F示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3F示出的實例中，可以從底部基板11去除底部載體11A。在一些實例中，底部載體11A可以在去除頂部載體19A之前去除。可以去除定位於基板11的底部的晶種層11B。底部互連件1113的底面可以通過介電結構112暴露。
圖3G示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3F示出的實例中，可以將外部互連件12耦接到底部基板11的底部互連件1113。在一些實例中，還可以將一個或多個電子構件13耦接到底部基板11的底部。在一些實例中，外部互連件12或電子構件13可以在去除底部載體11A之後提供在底部基板11的底面上並且可以與第一傳導結構111耦接。
圖3H示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3H示出的實例中，可以從頂部基板19去除頂部載體19D。在一些實例中，可以通過對臨時黏合劑19C施加熱或光，例如雷射束來去除臨時黏合劑19C的黏性，以便容易地從頂部基板19去除頂部載體19D。因此，頂部基板19的頂部互連件1912可以通過介電結構192暴露。另外，由於如上所述先前已經執行部分鋸切製程，所以頂部基板19的側面與主體15的突出區域之間可能存在空隙或間隙。
圖3I示出了處於稍後製造階段的半導體裝置10的橫截面視圖。在圖3I示出的實例中，可以執行單一化切割製程。在一些實例中，可以在執行單一化切割之前去除另外的頂部載體19D。在一些實例中，可以通過葉輪或雷射束對底部基板11、主體15和頂部基板19進行單一化切割，從而產生單獨的半導體裝置10。在一些實例中，單一化切割線可以與先前所描述的部分鋸切線重疊。在一些實例中，底部基板11、主體15和頂部基板19的側面可以共面。在圖3I中，鋸切線以四條粗線指示。在一些實例中，可以對第一頂部基板19單元、底部基板11和主體15進行單一化切割。
圖4示出了示例半導體裝置20的橫截面視圖。在一些實例中，半導體裝置20可以類似於圖1示出的半導體裝置10並且可以包括黏合劑21。在一些實例中，黏合劑21可以位於電子構件14與頂部基板19的底面之間。在一些實例中，黏合劑21可以覆蓋電子構件14的頂面和側面。在一些實例中，黏合劑21可以包括不含填料的環氧樹脂。在一些實例中，黏合劑21可以定位於電子構件14與頂部基板19之間。在一些實例中，可以在將主體15提供於頂部基板19與底部基板11之間之前通過黏合劑21將頂部基板19黏附到電子構件14。具有黏合劑21的這種配置可以促進頂部基板19與電子構件14之間的間隙在其它情況下太窄而使主體15或主體15的任何填料材料（當施塗時）無法流過或進行適當填充的實施例。在一些實例中，黏合劑21還可以延伸成接觸電子構件14的側面或可以接觸底部填料16的一部分。在一些實例中，黏合劑21可以在頂部基板19與底部基板11之間提供主體14之前提供在電子構件14的頂面與頂部基板19的底面之間。
在一些實例中，黏合劑21可以在通過內部互連件18將頂部基板19和底部基板11彼此連接的過程中提供。在一些實例中，黏合劑21可以首先施塗到頂部基板19，並且然後可以黏附到電子構件14。在一些實例中，黏合劑21可以施塗到電子構件14並且然後可以黏附到頂部基板19。在一些實例中，主體15可以被提供成接觸黏合劑21的側向或底部外圍。黏合劑21的厚度可以在大約1 μm到大約50 μm的範圍內。可以借助於黏合劑21增強電子構件14與頂部基板19之間的機械黏合。在一些實例中，當由黏合劑21而非由主體15填充時，電子構件14與頂部基板19之間的間隙可以最小化或縮窄。
圖5示出了示例半導體裝置30的橫截面視圖。在圖5示出的實例中，上部裝置部分30B和下部裝置部分30A被示出為耦接在一起以限定半導體裝置30。半導體裝置30可以包括腔基板31、外部互連件12、電子構件14、底部填料16、內部互連件38和基板39。
腔基板31可以包括具有傳導路徑3111、頂部互連件3112和底部互連件3113的傳導結構311。腔基板31還可以包括具有一個或多個介電層的介電結構312、主體315或界面電介質316。在一些實例中，腔基板31可以包括主體315和主體315的限定腔並界定電子構件14的內側壁。在一些實例中，在主體315的內側壁之一與電子構件14的側壁之間限定了間隙。在一些實例中，內部互連件38可以包括柱。
基板39可以包括具有傳導路徑3911、頂部互連件3912和底部互連件3913的傳導結構391。基板39還可以包括具有一個或多個介電層的介電結構392和界面電介質396。
在一些實例中，腔基板31或腔基板39可以類似於本揭示內容中所描述的其它基板，如基板11或19。在一些實例中，腔基板31、傳導結構311、傳導路徑3111、頂部互連件3112、底部互連件3113或介電結構312可以分別類似於本揭示內容中所描述的基板11、傳導結構111、傳導路徑1111、頂部互連件1112、底部互連件1113或介電結構112。在一些實例中，基板39、傳導結構391、傳導路徑3911、頂部互連件3912、底部互連件3913或介電結構392可以分別類似於本揭示內容中所描述的基板19、傳導結構191、傳導路徑1911、頂部互連件1912、底部互連件1913或介電結構192。在一些實例中，腔基板31或基板39可以包括RDL基板。
腔基板31、外部互連件12、底部填料16、內部互連件38和基板39可以被稱為半導體封裝件。
圖6A到6Q示出了用於製造示例半導體裝置30的示例方法的橫截面視圖。圖6A-6J示出了用於製造半導體裝置30的下部裝置部分30A的方法的視圖。圖6K-6O示出了用於製造半導體裝置30的上部裝置部分30B的方法的視圖。圖6P-6Q示出了用於耦接下部裝置部分30A和上部裝置部分30B以限定半導體裝置30的方法的視圖。
圖6A示出了處於早期製造階段的半導體裝置30的橫截面視圖。在圖6A示出的實例中，可以提供平面主體315A。在一些實例中，主體315A可以包括矽材料、玻璃材料、陶瓷材料或無機材料。在一些實例中，主體315A可以呈晶圓、條帶或面板的形式。
圖6B示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6B示出的實例中，可以在主體315A中形成開口，並且可以在開口內部定位傳導結構，例如內部互連件38。在一些實例中，可以使用電漿蝕刻製程、雷射束製程或化學蝕刻製程將高長寬比的開口定位於主體315A中。在一些實例中，開口的長寬比，如寬度與高度之比可以在大約1:10到大約1:15的範圍內。在一些實例中，開口的深度可以在大約1 μm到大約20 μm的範圍內。在一些實例中，開口的寬度或間距可以為大約1 μm到大約20 μm。在一些實例中，開口的深度可以小於主體315A的厚度。
在一些實例中，可以在開口的內側定位絕緣層，然後可以在絕緣層的內側定位晶種層，並且可以在晶種層的內側形成或定位內部互連件38。在一些實例中，當主體315A由矽製成時，定位於開口內部的絕緣層可以包括氧化矽層或氮化矽層。在一些實例中，當主體315A由玻璃或陶瓷製成時，絕緣層可以包括聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並噁唑（PBO）。在一些實例中，絕緣層的厚度可以為大約0.1 μm到大約1 μm。在一些實例中，晶種層可以使用化學鍍覆製程、電鍍製程或濺射製程提供。在一些實例中，可以首先沉積鈦鎢（TiW），並且然後可以然後在TiW上無電鍍沉積銅（Cu）。晶種層的厚度可以在大約0.1 μm到大約1 μm的範圍內。晶種層可以使電流得以分佈以便通過電鍍形成內部互連件38。內部互連件38可以通過在晶種層上鍍覆銅（Cu）、鍍覆鎳（Ni）、依次鍍覆金（Au）和銅（Cu）或依次鍍覆金（Au）和鎳（Ni）來提供。在一些實例中，內部互連件38可以使用含有銅（Cu）溶液、鎳（Ni）溶液或金（Au）溶液的電鍍設備提供。在一些實例中，在將內部互連件38定位在主體315A中之後，可以將主體315A和內部互連件38的頂面平面化或進行研磨，以使主體315A和內部互連件38的頂面共面。在一些實例中，內部互連件38可以包括或可以被稱為柱、通孔、矽通孔（TSV）或玻璃通孔（TGV）。內部互連件38的線/空隙/厚度可以為大約0.5/0.5/0.5 μm到大約10/10/10 μm。在一些實例中，互連件1113的線/空隙/厚度可以在大約0.5/0.5/0.5 μm到大約10/10/10 μm的範圍內。
圖6C示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6C示出的實例中，可以在主體315A上提供傳導結構311和介電結構312。可以在主體315A和內部互連件38上沉積一層介電結構312。在一些實例中，所述層介電結構312可以使用旋塗製程或噴塗製程提供。在一些實例中，介電結構312可以包括或可以被稱為PI、BCB或PBO。在一些實例中，所述層介電結構312的厚度可以在大約2 μm到大約20 μm的範圍內。
在一些實例中，可以在介電結構312上定位經圖案化的遮罩，並且可以將光照射到遮罩上。在一些實例中，這種光微影製程可以使用步進式設備執行。遮罩的經圖案化部分或未經圖案化部分可以顯影。可以對應於經圖案化的遮罩在所述層介電結構312中形成開口或圖案，以暴露內部互連件38或主體315A的部分。晶種層可以定位於內部互連件38上定位於介電結構312的開口內部，或定位於主體315A上定位於介電結構312的開口內部。可以在內部互連件38之上或主體315A的暴露部分之上的晶種層上形成傳導結構311的互連件3112。在一些實例中，互連件3112可以包括或可以被稱為襯墊、焊盤、凸塊下金屬化層（UBM）或柱。在一些實例中，互連件3112可以通過穿過介電結構312的開口在內部互連件38之上或在主體315A的部分之上鍍覆銅（Cu）來提供。在一些實例中，互連件3112的線/空隙/厚度可以為大約0.5/0.5/0.5 μm到大約10/10/10 μm。在一些實例中，互連件3112可以使用含有銅（Cu）溶液的電鍍設備提供。
可以以類似於上述方式的方式進一步提供一個或多個其它晶種層、介電結構312的介電層或傳導結構311的傳導層以限定介電結構312、傳導路徑3111和互連件3113。傳導路徑3111可以包括或可以被稱為跡線、通孔或圖案。另外，傳導路徑3111通常可以定位於介電結構312的介電層之間。互連件3113可以包括或可以被稱為襯墊、焊盤、凸塊下金屬化層（UBM）或柱。互連件3113可以通過介電結構312暴露。在一些實例中，互連件3113的頂面可以與介電結構312的頂面共面。在一些實例中，互連件3112的底面可以與介電結構312的底面共面。
在一些實例中，傳導路徑3111可以將互連件3112與互連件3113電連接，並且互連件3112可以將傳導路徑3111與內部互連件38電連接。在一些實例中，可以提供更多層或更少層傳導結構311或介電結構312。在一些實例中，可以以條帶或陣列的形式在一個單一主體315A上形成多個腔基板單元，以增強多個半導體裝置30的生產效率。
圖6D示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6D示出的實例中，可以將載體31A附接到傳導結構311和介電結構312。在一些實例中，載體31A可以使用臨時黏合劑31B附接。在一些實例中，臨時黏合劑31B可能會因熱或雷射束而失去其黏性。在一些實例中，臨時黏合劑31B還可以被稱為釋放層。載體31A可以包括或可以被稱為矽、玻璃、陶瓷或金屬。載體31A可以支撐主體315A、傳導結構311和介電結構312，並且可以防止在製造階段期間產生翹曲。
圖6E示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6E示出的實例中，可以如通過研磨使主體315A的底面減薄或平面化。在一些實例中，在使主體315A的底面減薄時，可以使內部互連件38的兩端暴露。
圖6F示出了處於稍後製造階段的已經從圖6E中示出的視圖翻轉的半導體裝置30的橫截面視圖。在圖6F示出的實例中，主體315包括限定腔315B的內側壁。在一些實例中，可以去除主體315的覆蓋互連件3112的區段，以在主體315內限定腔315B。在一些實例中，在去除主體315的這種區段時可以採用乾式蝕刻或濕式蝕刻。在一些實例中，可以供應電漿態蝕刻氣體以便例如通過乾式蝕刻製程在主體315中提供腔315B。在一些實例中，可以供應硝酸（HNO3 ）、乙酸（CH3COOH）或氫氟酸（HF）溶液以便例如通過濕式蝕刻製程在主體315中提供腔315B。可以執行蝕刻，直到介電結構312和傳導結構311，例如互連件3112從主體315暴露為止。在一些實例中，腔315B的寬度可以等於或大於電子構件14的寬度。
圖6G示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6G示出的實例中，可以將電子構件14安裝在腔基板31內部。電子構件14可以通過裝置互連件141與佈置在腔315B內部的互連件3112耦接。
在一些實例中，可以將底部填料16定位在電子構件14與腔基板31之間。在一些實例中，底部填料16可以填充電子構件14的底面與腔315B的頂面之間的空隙。在一些實例中，底部填料16可以填充電子構件14的側面與腔315B的內側壁之間的空隙。在一些實例中，底部填料16可以在將電子構件14與腔基板31耦接之後注射到腔315B中。在一些實例中，底部填料16可以在將電子構件14連接到腔基板31之前提前施塗在腔315B中。在一些實例中，底部填料16的頂面可以與電子構件14和主體315的頂面共面。在一些實例中，電子構件14的頂部或底部填料16的頂部可以突出超過主體315的頂部。在這種突出最初發生的實例中，可以例如通過研磨製程將電子構件14、底部填料16和主體315的頂部平面化成共面。
圖6H示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6H示出的實例中，可以執行濕式蝕刻製程或乾式蝕刻製程以使內部互連件38的兩端從主體315突出。由於這種蝕刻製程，電子構件14和或底部填料16也可以從主體315的頂面突出。
圖6I示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6I示出的實例中，可以施塗界面電介質316。在一些實例中，界面電介質316可以覆蓋主體315、內部互連件38、電子構件14或底部填料16的部分。在一些實例中，界面電介質316可以被稱為絕緣層或鈍化層。在一些實例中，界面電介質316可以包括或可以被稱為剛性無機材料，例如氧化矽或氮化矽。在一些實例中，界面電介質316可以通過化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）或電漿增強化學氣相沉積（PECVD）提供。在一些實例中，界面電介質316可以包括或可以被稱為軟質有機材料，例如聚醯亞胺（PI）、苯並環丁烯（BCB）或聚苯並噁唑（PBO）。在一些實例中，界面電介質316可以使用旋塗製程、噴塗製程、浸塗製程或棒塗製程提供。
圖6J示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6J示出的實例中，可以執行平面化製程。在一些實例中，可以使腔基板31的上部區域平面化。在一些實例中，平面化製程可以包括或可以被稱為化學機械拋光（CMP）製程或高速切削製程（fly-cutting process）。在一些實例中，當界面電介質316由無機材料製成時，可以使用CMP製程，並且當界面電介質316由有機材料製成時，可以使用高速切削製程。在CMP製程中，無機材料可以通過旋轉的拋光襯墊和漿料進行平面化，並且在高速切削製程中，將有機材料切成小塊以使其側面平面化。
在一些實例中，平面化製程可以通過以下執行：去除界面電介質316，直到內部互連件38、電子構件14或底部填料16的上部區域暴露為止。可以使內部互連件38、電子構件14、底部填料16和界面電介質316的頂面共面。在一些實例中，平面化之後剩餘的界面電介質316的厚度可以為大約0.1 μm到大約10 μm。圖6J示出的結構可以被稱為半導體裝置30的下部裝置部分30A。
圖6K到6O示出了處於另一個製造階段的半導體裝置30的橫截面視圖。在圖6K-6O示出的實例中，呈現了用於製造半導體裝置30的上部裝置部分30B的方法。除了主體395中不存在腔並且未安裝電子構件14之外，圖6K到6O示出的製程可以類似於圖6A到6J中針對下部裝置部分30A示出的製程。在一些實例中，可以首先執行圖6K到6O中示出的製程並且然後可以執行圖6A到6J中示出的製程。在一些實例中，可以同時執行圖6K到6O中示出的製程和圖6A到6J中示出的製程。
在一些實例中，圖6K中針對上部裝置部分30B的形成而示出的階段和元件可以類似於上文在圖6A-6D中針對下部裝置部分30A的形成而描述的對應階段或元件。可以例如通過與圖6A-6D中針對分別提供支撐介電結構312和其一個或多個介電層以及傳導結構311和其傳導路徑3111、互連件3112和互連件3113的主體315A而描述的製程類似的製程可以實現圖6K中示出的階段，其中主體395支撐介電結構392和其一個或多個介電層以及傳導結構391和其傳導路徑3911、互連件3912和互連件3913。
在一些實例中，圖6L中針對上部裝置部分30B的形成而示出的階段和元件可以類似於上文在圖6E中針對下部裝置部分30A的形成而描述的對應階段或元件。在一些實例中，圖6M中針對上部裝置部分30B的形成而示出的階段和元件可以類似於上文在圖6H中針對下部裝置部分30A的形成而描述的對應階段或元件。
在一些實例中，圖6N中針對上部裝置部分30B的形成而示出的階段和元件可以類似於上文在圖6I中針對下部裝置部分30A的形成而描述的對應階段或元件。在一些實例中，圖6O中針對上部裝置部分30B的形成而示出的階段和元件可以類似於上文在圖6J中針對下部裝置部分30A的形成而描述的對應階段或元件。
在圖6K到6O中示出的實例中，可以通過臨時黏合劑39B將載體39A與基板39耦接。基板39可以包括主體395、傳導結構391和介電結構392。傳導結構391的互連件3913可以延伸或突出到主體395中。傳導結構391的傳導路徑3911或互連件3912可以定位在介電結構392內部。在一些實例中，可以提供更多層或更少層傳導結構391或介電結構392。可以在主體395的底面上定位界面電介質396。在一些實例中，界面電介質396可以在材料、結構或形成方法方面類似於先前所描述的界面電介質316。在一些實例中，互連件3913的底端可以與界面電介質396的底面共面或者從所述底面暴露。
圖6P到6Q示出了處於稍後製造階段的半導體裝置30的橫截面視圖。在圖6P到6Q示出的實例中，可以將具有基板39的上部裝置部分30B與具有腔基板31的下部裝置部分30A彼此耦接。在一些實例中，可以將腔基板31的內部互連件38和基板39的互連件3913彼此耦接。在一些實例中，可以將腔基板31的界面電介質316機械連接到基板39的界面電介質396。在一些實例中，可以使電子構件14的頂面與基板39的界面電介質396相鄰或接觸。
在連接製程之前，可以執行電漿處理。在一些實例中，可以用電漿處理腔基板31的內部互連件38和界面電介質316的暴露端。在一些實例中，可以用電漿處理基板39的底部互連件3913和界面電介質396的暴露端。
之後，可以執行浸泡製程。在一些實例中，可以將腔基板31和基板39在大約50攝氏度（℃）到大約100℃的溫度範圍內浸泡大約1分鐘到大約60分鐘。
接下來，可以使腔基板31和基板39彼此對齊，並且然後可以使腔基板31的內部互連件38和基板39的內部互連件3913彼此接觸。在一些實例中，浸泡製程可以在接觸製程期間執行。在一些實例中，然後可以執行熱壓縮接合製程。在一些實例中，可以執行退火製程以將基板39的互連件3913與腔基板31的內部互連件38牢固接合。在一些實例中，可以在100℃到250℃的溫度下將基板39壓縮到腔基板31上，以執行臨時接合製程。在一些實例中，可以在100℃到250℃的溫度下執行退火製程以將基板39的底部互連件3913固定或電連接到腔基板31的內部互連件38。在一些實例中，基板39的界面電介質396可以與腔基板31的界面電介質316接觸。
在一些實例中，基板39的互連件3913與腔基板的內部互連件38之間的連接可以在不使用焊料的情況下實現。在一些實例中，可以在腔基板31的內部互連件38與基板39的底部互連件3913之間可視地觀察到無焊料的界面區域。在一些實例中，如果內部互連件38和底部互連件3913通過熱壓縮製程和退火得到充分的熱擴散，則所述內部互連件和底部互連件的結合處的界面區域可能很難被可視地觀察到，但可以利用分光鏡檢測到。
可以以類似於上述方式的方式去除附接到腔基板31的載體31A和附接到基板39的載體39A。在一些實例中，還可以去除臨時黏合劑31B和39B。可以暴露腔基板31的底部互連件3113，並且還可以暴露基板39的頂部互連件3912。可以以與上述方式類似的方式將外部互連件12連接到腔基板31的底部互連件3113，由此完成半導體裝置30。
在圖6A到6Q示出的製程中，可以以陣列、條帶、晶圓或面板的形式提供多個單元，所述陣列、條帶、晶圓或面板最終通過鋸切或單一化切割分離成單獨的半導體裝置30。在一些實例中，可以以陣列的形式提供多個下部裝置部分30A並且可以將其與呈陣列或條帶的形式的多個上部裝置部分30A耦接。在一些實例中，可以以陣列的形式提供多個下部裝置部分30A並且可以將其與單獨的上部裝置部分30A耦接。在一些實例中，可以提供多個單獨的裝置部分30A並且可以將其與呈陣列的形式的多個上部裝置部分30A耦接。
圖7示出了用於製造示例半導體裝置40的示例方法的橫截面視圖。在圖7示出的實例中，半導體裝置40可以類似於圖5示出的半導體裝置30，並且進一步提供了互連材料41。在一些實例中，互連材料41可以定位在腔基板31的內部互連件38與基板39的底部互連件3913之間。在一些實例中，互連材料41可以包括或可以被稱為焊料、金（Au）或銀（Ag）。在一些實例中，互連材料41的厚度可以在大約1奈米（nm）到大約2000 nm的範圍內。互連材料41可以在降低互連製程溫度的同時提高腔基板31的內部互連件38與基板39的底部互連件3913之間的互連可靠性。在一些實例中，互連材料41的側面可以由腔基板31的界面電介質316或基板39的界面電介質396覆蓋。
圖8示出了用於製造示例半導體裝置40的示例方法的橫截面視圖。在圖8示出的實例中，可以首先將互連材料41施塗到基板39的底部互連件3913，並且然後將互連材料連接到腔基板31的內部互連件38。之後，可以執行熱壓縮接合製程、批量回焊製程或雷射束輔助接合製程。圖8示出的互連材料41可以在比關於圖5-6中所描述的半導體裝置30的實例所需的無焊料金屬-金屬接合溫度低的溫度下將底部互連件3913與內部互連件38接合。
圖9A到9D表示基於圖5-8的實例的用於在腔基板31的內部互連件38與基板39的底部互連件3913之間進行接合的幾種選項。以下描述將通過包括幾種無機電介質或有機電介質的界面電介質316和396的代表性實例進行，但可以使用其它無機或有機電介質。內部互連件38將被代表性地描述為包括一個或多個金屬層，但可以使用其它導體。另外，為了更好的理解，在以下討論中，將僅關於內部互連件38和界面電介質316對腔基板31進行描述，並且將僅關於底部互連件3913和界面電介質396對基板39進行描述。
在圖9A示出的實例中，示例結構可以採用氧化矽作為腔基板31的界面電介質316並且可以採用銅作為腔基板31的內部互連件38。示例結構可以採用氧化矽作為基板39的界面電介質396並且可以採用銅作為基板39的底部互連件3913。可以使用無焊料金屬-金屬接合製程如通過退火使腔基板31所採用的銅和基板39所採用的銅彼此直接接合，並且可以使用例如共價接合製程通過退火使腔基板31所採用的氧化矽和基板39所採用的氧化矽彼此接合。由於如氧化矽等硬質無機材料用作界面電介質316和396，所以可以使用CMP製程來實現平面化。這種示例結構可以具有較高的單位每小時（UPH）速率並且即使在低溫下，也可以提供穩定的接合結構。
在圖9B示出的實例中，除了焊料或錫（Sn）作為互連材料41定位在腔基板31的內部互連件38與基板39的底部互連件3913之間之外，示例結構可以類似於圖9A中示出的示例結構。此處，在例如使用CMP製程進行平面化之後，錫（Sn）可以浸鍍在腔基板31的內部互連件38或基板39的底部互連件3913上並且可以作為互連材料41定位在腔基板31的內部互連件38與基板39的底部互連件3913之間。焊料或錫（Sn）的這種薄沉積或鍍覆可以有助於在較低溫度下將腔基板31的內部互連件38與基板39的底部互連件3913接合。
在圖9C示出的實例中，除了可以將如苯並環丁烯（BCB）等有機電介質用作基板39的界面電介質396之外，示例結構可以類似於圖9A中示出的示例結構。以此方式，可以通過熱壓縮接合和退火使腔基板31所採用的銅和基板39所採用的銅彼此接合，並且可以通過熱壓縮接合和退火使腔基板31所採用的氧化矽和基板39所採用的BCB彼此接合。由於如BCB等軟質有機材料用作基板39的界面電介質396，所以可以使用高速切削製程來實現平面化。由於如氧化矽等硬質無機材料用作界面電介質396，所以可以使用CMP製程來實現平面化。使用無機材料和有機材料兩者的這種接合製程可以使示例結構對顆粒較不敏感並且可以在腔基板31與基板39之間提供較高的接合力。
在圖9D示出的實例中，除了可以將如苯並環丁烯（BCB）等有機電介質用作腔基板31的界面電介質316之外，示例結構可以類似於圖9C中示出的示例結構。以此方式，可以通過熱壓縮接合和退火將腔基板31所採用的銅和基板39所採用的銅互連，並且可以通過熱壓縮接合和退火將腔基板31所採用的BCB和基板39所採用的BCB互連。由於如BCB等軟質有機材料用作腔基板31的界面電介質316和396，所以可以使用高速切削製程來實現側面平面化。
圖10A到10D表示基於圖5-8的實例的用於在腔基板31的內部互連件38與基板39的底部互連件3913之間進行接合的幾種選項。以下描述將通過包括幾種無機電介質或有機電介質的界面電介質316和396的代表性實例進行，但可以使用其它無機或有機電介質。內部互連件38將被代表性地描述為包括一個或多個金屬層，但可以使用其它導體。另外，為了更好的理解，在以下討論中，將僅關於內部互連件38和界面電介質316對腔基板31進行描述，並且將僅關於底部互連件3913和界面電介質396對基板39進行描述。
在圖10A示出的實例中，示例結構可以採用氧化矽作為腔基板31的界面電介質316並且可以採用銅作為腔基板31的內部互連件38。示例結構可以進一步採用鍍覆在內部互連件38上的金（Au）以增加可潤濕性。在一些實例中，金（Au）鍍層的厚度可以在大約1 nm到大約10 nm的範圍內。示例結構可以採用BCB作為基板39的界面電介質396或者可以採用鎳作為基板39的底部互連件3913。焊料或錫（Sn）可以作為互連材料41進行鍍覆。在一些實例中，焊料或錫（Sn）鍍層的厚度可以在大約2 μm到大約6 μm的範圍內。互連材料41通常可以嵌入界面電介質396中。在一些實例中，由於如氧化矽等硬質無機材料用作腔基板31的界面電介質316，所以可以使用CMP製程來實現平面化。由於如BCB等軟質有機材料用作基板39的界面電介質396，所以可以使用高速切削製程來實現平面化。可以使用如焊料或Sn等互連材料41將腔基板31的內部互連件38（Cu和Au）與基板39的底部互連件3913（Ni）連接。
在圖10B示出的實例中，示例結構可以採用BCB作為腔基板31的界面電介質316並且可以採用鎳作為腔基板31的底部互連件3913或作為腔基板31的內部互連件38。焊料或錫（Sn）可以作為互連材料41進行定位。互連材料41可以嵌入腔基板31的界面電介質316中或基板39的界面電介質396中。在一些實例中，由於如BCB等軟質有機材料用作腔基板31和基板39兩者的界面電介質316和396，所以腔基板31和基板39均可以使用高速切削製程來進行平面化。可以使用如焊料或Sn等互連材料41將腔基板31的內部互連件38（Ni）連接到基板39的底部互連件3913（Ni）。
在圖10C示出的實例中，除了可以將聚醯亞胺（PI）用作基板39的界面電介質396之外，示例結構可以類似於圖10A中示出的示例結構。這種佈置可以使示例結構對顆粒較不敏感並且可以在腔基板31與基板39之間提供較高的接合力。
在圖10D示出的實例中，除了可以將聚醯亞胺（PI）用作腔基板31的界面電介質316和基板39的界面電介質396兩者之外，示例結構可以類似於圖10B中示出的示例結構。以此方式，可以通過熱壓縮接合將腔基板31的鎳和基板39的鎳互連，並且也可以通過熱壓縮接合將腔基板31的PI和基板39的PI互連。
本揭示內容包含對某些實例的引用。然而，本領域的技術人員應當理解，在不脫離本揭示內容的範圍的情況下，可以作出各種改變並且可以取代等同物。另外，在不脫離本揭示內容的範圍的情況下，可以對所公開的實例進行修改。因此，意圖是，本揭示內容不受限於所公開的實例，而本揭示內容將包含落入所附申請專利範圍的範疇內的所有實例。
10:半導體裝置 11:底部基板 11A:底部載體 11B:晶種層 11C:臨時黏合劑 11D:載體 12:外部互連件 13:電子構件 14:電子構件 15:主體 16:底部填料 18:內部互連件 18a:金屬芯 18b:焊料塗層 19:頂部基板 19A:載體 19B:晶種層 19C:臨時黏合劑 19D:頂部載體 20:半導體裝置 21:黏合劑 30:半導體裝置 30A:下部裝置部分 30B:上部裝置部分 31:腔基板 31A:載體 31B:臨時黏合劑 38:內部互連件 39:基板 39A:載體 39B:臨時黏合劑 40:半導體裝置 41:互連材料 111:傳導結構 112:介電結構 141:裝置互連件 191:傳導結構 192:介電結構 311:傳導結構 312:介電結構 315:主體 315A:主體 315B:腔 316:界面電介質 391:傳導結構 392:介電結構 395:主體 396:界面電介質 1111:傳導路徑 1111A:跡線 1111B:通孔 1112:頂部互連件 1113:底部互連件 1911:傳導路徑 1911A:跡線 1911B:通孔 1912:頂部互連件 1913:底部互連件 3111:傳導路徑 3112:頂部互連件 3113:底部互連件 3911:傳導路徑 3912:頂部互連件 3913:底部互連件
[圖1]示出了示例半導體裝置的橫截面視圖。
[圖2A到2L]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖3A到3I]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖4]示出了示例半導體裝置的橫截面視圖。
[圖5]示出了示例半導體裝置的橫截面視圖。
[圖6A到6Q]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖7]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖8]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖9A到9D]示出了用於製造示例半導體裝置的示例結構的橫截面視圖。
[圖10A到10D]示出了用於製造示例半導體裝置的示例結構的橫截面視圖。
10:半導體裝置
11:底部基板
12:外部互連件
13:電子構件
14:電子構件
15:主體
16:底部填料
18:內部互連件
19:頂部基板
111:傳導結構
112:介電結構
141:裝置互連件
191:傳導結構
192:介電結構
1111:傳導路徑
1112:頂部互連件
1113:底部互連件
1911:傳導路徑
1912:頂部互連件
1913:底部互連件

Claims (40)

  1. 一種半導體裝置，其包括： 第一基板，所述第一基板包括： 第一傳導結構； 第一主體，所述第一主體位於所述第一傳導結構之上並且包括限定所述第一主體中的腔的內側壁； 第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及 第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接； 第二基板，所述第二基板位於所述第一基板之上並且包括： 第二界面電介質； 第二主體，所述第二主體位於所述第二界面電介質之上；以及 第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件；以及 電子構件，所述電子構件位於所述腔中； 其中所述第二內部互連件與所述第一內部互連件耦接。
  2. 根據請求項1所述的半導體裝置，其中所述第一內部互連件的一個面與所述第一界面電介質的一個面共面。
  3. 根據請求項1所述的半導體裝置，其中所述第二內部互連件的一個面與所述第二界面電介質的一個面共面。
  4. 根據請求項1所述的半導體裝置，其中所述第一內部互連件的頂面接觸所述第二內部互連件的底面。
  5. 根據請求項1所述的半導體裝置，其進一步包括互連材料，所述互連材料位於所述第一內部互連件與所述第二內部互連件之間。
  6. 根據請求項5所述的半導體裝置，其中所述第一內部互連件的一個面從所述第一界面電介質的一個面凹入，並且所述互連材料延伸到所述第一界面電介質中並且接觸所述第一內部互連件。
  7. 根據請求項5所述的半導體裝置，其中所述第二內部互連件的一個面從所述第二界面電介質的一個面凹入，並且所述互連材料延伸到所述第二界面電介質中並且接觸所述第二內部互連件。
  8. 根據請求項1所述的半導體裝置，其中所述第一內部互連件從所述第一主體突出到所述第一界面電介質中。
  9. 根據請求項1所述的半導體裝置，其中所述第二內部互連件從所述第二主體突出到所述第二界面電介質中。
  10. 根據請求項1所述的半導體裝置，其中所述第一主體包括第一無機材料，並且所述第一界面電介質包括不同於所述第一無機材料的第二無機材料。
  11. 根據請求項1所述的半導體裝置，其中所述第一界面電介質接觸所述第二界面電介質。
  12. 根據請求項1所述的半導體裝置，其中所述第二界面電介質接觸所述第一界面電介質和所述電子裝置。
  13. 根據請求項1所述的半導體裝置，其中所述第一主體包括矽。
  14. 根據請求項1所述的半導體裝置，其中所述第一主體包括玻璃。
  15. 一種半導體裝置，其包括： 第一基板，所述第一基板包括： 第一傳導結構； 第一主體，所述第一主體位於所述第一傳導之上； 第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及 第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接； 第二基板，所述第二基板位於所述第一基板之上並且包括： 第二界面電介質； 第二主體，所述第二主體位於所述第二界面電介質之上；以及 第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件； 電子構件，所述電子構件位於所述第一主體中；以及 互連材料，所述互連材料與所述第一內部互連件和所述第二內部互連件耦接。
  16. 根據請求項15所述的半導體裝置，其中所述第一內部互連件部分地凹入所述第一界面電介質中，並且所述互連材料部分地位於所述第一界面電介質中。
  17. 根據請求項15所述的半導體裝置，其中所述第二內部互連件部分地凹入所述第二界面電介質中，並且所述互連材料部分地位於所述第二界面電介質中。
  18. 一種方法，其包括： 提供第一基板，所述第一基板包括：第一傳導結構；第一主體，所述第一主體位於所述第一傳導結構之上並且包括限定所述第一主體中的腔的內側壁、第一界面電介質，所述第一界面電介質位於所述第一主體之上；以及第一內部互連件，所述第一內部互連件位於所述第一主體和所述第一界面電介質中並且與所述第一傳導結構耦接； 提供第二基板，所述第二基板位於所述第一基板之上並且包括：第二界面電介質；第二主體，所述第二主體位於所述第二界面電介質之上；以及第二傳導結構，所述第二傳導結構位於所述第二主體之上並且包括所述第二主體和所述第二界面電介質中的第二內部互連件； 在所述腔中提供電子構件；以及 將所述第二內部互連件與所述第一內部互連件耦接。
  19. 根據請求項18所述的方法，其中所述第一內部互連件的頂面接觸所述第二內部互連件的底面。
  20. 根據請求項18所述的方法，其進一步包括： 在所述耦接之前，在所述第二內部互連件與所述第一內部互連件之間提供互連材料。
  21. 一種半導體裝置，其包括： 第一重新分佈層（RDL）基板，所述重新分佈層基板包括： 第一介電結構；以及 第一傳導結構，所述第一傳導結構穿過所述第一介電結構並且包括一個或多個第一傳導重新分佈層； 電子構件，所述電子構件位於所述第一重新分佈層基板之上，其中所述電子構件與所述第一傳導結構耦接； 主體，所述主體位於所述第一重新分佈層基板的頂面之上，其中所述電子構件位於所述主體中； 第二重新分佈層基板，所述第二重新分佈層基板包括： 第二介電結構，所述第二介電結構位於所述主體之上；以及 第二傳導結構，所述第二傳導結構穿過所述第二介電結構並且包括一個或多個第二傳導重新分佈層；以及 內部互連件，所述內部互連件耦接在所述第一傳導結構與所述第二傳導結構之間。
  22. 根據請求項21所述的半導體裝置，其進一步包括底部填料，所述底部填料位於所述電子構件與所述第一重新分佈層基板的所述頂面之間。
  23. 根據請求項21所述的半導體裝置，其中所述主體在所述第二重新分佈層基板的底面與所述電子構件的頂面之間延伸。
  24. 根據請求項21所述的半導體裝置，其進一步包括黏合劑，所述黏合劑位於所述電子構件與所述第二重新分佈層基板的底面之間，其中所述黏合劑覆蓋所述電子構件的頂面和側面。
  25. 根據請求項21所述的半導體裝置，其中所述第一傳導結構包括傳導路徑，所述傳導路徑包括跡線和向下通孔。
  26. 根據請求項25所述的半導體裝置，其中所述第二傳導結構包括傳導路徑，所述傳導路徑包括跡線和向上通孔。
  27. 根據請求項21所述的半導體裝置，其中所述第二傳導結構包括傳導路徑，所述傳導路徑包括跡線和向上通孔。
  28. 根據請求項21所述的半導體裝置，其中所述第一介電結構和所述第二介電結構是無芯的。
  29. 根據請求項21所述的半導體裝置，其中所述第一重新分佈層基板是腔基板，所述腔基板包括所述主體和所述主體的限定腔並界定所述電子構件的內側壁。
  30. 根據請求項29所述的半導體裝置，其中在所述主體的所述內側壁之一與所述電子構件的側壁之間限定了間隙。
  31. 根據請求項21所述的半導體裝置，其中所述內部互連件包括金屬芯球。
  32. 根據請求項21所述的半導體裝置，其中所述內部互連件包括柱。
  33. 根據請求項21所述的半導體裝置，其進一步包括另外的電子構件，所述另外的電子構件位於所述第一重新分佈層基板的底面上，其中所述另外的電子構件與所述第一傳導結構耦接。
  34. 一種用於製造半導體裝置的方法，所述方法包括： 在底部載體上提供底部基板，其中所述底部基板包括第一介電結構、第一傳導結構和所述底部基板的第一面處的頂部互連件； 在所述底部基板之上提供電子構件，其中所述電子構件與所述第一傳導結構耦接； 在頂部載體上提供頂部基板，其中所述頂部基板包括第二介電結構、第二傳導結構和所述頂部基板的第一面上的底部互連件； 提供內部互連件，所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的一個耦接； 將所述頂部基板提供在所述底部基板之上，其中所述頂部基板相對於所述底部基板倒置； 將所述內部互連件耦接到所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的另一個； 在所述底部基板與所述頂部基板之間提供主體，其中所述電子構件位於所述主體中； 去除所述頂部載體和所述底部載體；以及 穿過所述頂部基板、所述底部基板和所述主體進行單一化切割。
  35. 根據請求項34所述的方法，其包括，在去除所述頂部載體之前： 去除所述底部載體；以及 在所述底部基板的底面上提供外部互連件，所述外部互連件與所述第一傳導結構耦接。
  36. 根據請求項34所述的方法，其包括在提供所述主體之前，在所述電子構件的頂面與所述頂部基板的所述第一面之間提供黏合劑。
  37. 一種用於製造半導體裝置的方法，所述方法包括： 在底部載體上提供底部基板，其中所述底部基板包括第一介電結構、第一傳導結構和所述底部基板的第一面處的頂部互連件； 在所述底部基板之上提供電子構件，其中所述電子構件與所述第一傳導結構耦接； 在頂部載體上提供頂部基板，其中所述頂部基板包括第二介電結構、第二傳導結構和所述頂部基板的第一面上的底部互連件； 提供內部互連件，所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的一個耦接； 穿過所述頂部基板和所述頂部載體進行單一化切割以限定第一頂部基板單元； 將所述第一頂部基板單元提供在所述電子構件之上和所述底部基板之上； 將所述內部互連件與所述底部基板的所述頂部互連件或所述頂部基板的所述底部互連件中的另一個耦接； 在所述底部基板與所述第一頂部基板單元之間提供主體，其中所述電子構件位於所述主體中，並且其中所述主體覆蓋所述第一頂部基板單元的外圍； 去除所述頂部載體和所述底部載體；以及 對所述第一頂部基板單元、所述底部基板和所述主體進行單一化切割。
  38. 根據請求項37所述的方法，其包括： 在去除所述底部載體之前， 從所述第一頂部基板單元去除所述頂部載體；以及 在所述第一頂部基板單元之上提供另外的載體； 在去除所述底部載體之後， 在所述底部基板的底面上提供外部互連件；以及 在執行所述第一頂部基板單元、所述底部基板和所述主體的單一化切割之前去除所述另外的載體。
  39. 根據請求項37所述的方法，其包括在所述底部基板的所述底面上提供另外的電子構件，其中所述另外的電子構件與所述第一傳導結構耦接。
  40. 根據請求項37所述的方法，其中： 對所述第一頂部基板單元、所述底部基板和所述主體進行單一化切割包括： 沿所述第一頂部基板單元的所述外圍部分地進行鋸切，以及然後穿過所述主體和所述底部基板進行單一化切割。
TW110104444A 2020-03-17 2021-02-05 半導體裝置和製造半導體裝置的方法 TW202201673A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/821,899 US11715699B2 (en) 2020-03-17 2020-03-17 Semiconductor devices and methods of manufacturing semiconductor devices
US16/821,899 2020-03-17
US16/917,552 US11562964B2 (en) 2020-03-17 2020-06-30 Semiconductor devices and methods of manufacturing semiconductor devices
US16/917,552 2020-06-30

Publications (1)

Publication Number Publication Date
TW202201673A true TW202201673A (zh) 2022-01-01

Family

ID=77691400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104444A TW202201673A (zh) 2020-03-17 2021-02-05 半導體裝置和製造半導體裝置的方法

Country Status (3)

Country Link
US (2) US11881458B2 (zh)
CN (1) CN113410206A (zh)
TW (1) TW202201673A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230282625A1 (en) * 2022-03-03 2023-09-07 Mediatek Inc. Semiconductor package having a thick logic die
TW202401693A (zh) * 2022-06-22 2024-01-01 聯發科技股份有限公司 一種層疊式封裝

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897506B2 (en) * 2003-06-13 2005-05-24 Hewlett-Packard Development Company, L.P. Systems and methods using non-volatile memory cells
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US8692135B2 (en) 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5106460B2 (ja) * 2009-03-26 2012-12-26 新光電気工業株式会社 半導体装置及びその製造方法、並びに電子装置
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP2011151185A (ja) 2010-01-21 2011-08-04 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
US8669651B2 (en) * 2010-07-26 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structures with reduced bump bridging
US20130234317A1 (en) 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
JP6076653B2 (ja) 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
KR101420526B1 (ko) 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9484327B2 (en) * 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
US10170409B2 (en) * 2013-12-23 2019-01-01 Intel Corporation Package on package architecture and method for making
US10319607B2 (en) 2014-08-22 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with organic interposer
US9941207B2 (en) 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
US10325855B2 (en) * 2016-03-18 2019-06-18 Qualcomm Incorporated Backside drill embedded die substrate
US10797039B2 (en) 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10181455B2 (en) 2017-01-17 2019-01-15 Apple Inc. 3D thin profile pre-stacking architecture using reconstitution method
US10784220B2 (en) * 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
KR102568705B1 (ko) * 2018-10-05 2023-08-22 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
US11715699B2 (en) * 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
CN113410206A (zh) 2021-09-17
US11881458B2 (en) 2024-01-23
US20230154858A1 (en) 2023-05-18
US20240153882A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
TWI683378B (zh) 半導體封裝及其製造方法
US20210313196A1 (en) 3D Packages and Methods for Forming the Same
US11562964B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN110660753B (zh) 半导体封装件和方法
TWI751530B (zh) 半導體裝置之製造方法
CN109786350B (zh) 半导体封装件和方法
US8975111B2 (en) Wafer level die integration and method therefor
TWI697085B (zh) 半導體元件及其形成方法
TWI749088B (zh) 半導體裝置的製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US11881458B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US11676941B2 (en) Semiconductor package and fabricating method thereof
US20240194610A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
TW202008481A (zh) 形成半導體封裝體的方法
CN109786274B (zh) 半导体器件及其制造方法
US20230154893A1 (en) Semiconductor package and fabricating method thereof
US20240162131A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
TW202306066A (zh) 積體電路元件和其形成方法
TW202040768A (zh) 半導體封裝及其製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
TW202349590A (zh) 積體電路封裝的形成方法