TW202137424A - 發光二極體封裝結構及其製作方法 - Google Patents
發光二極體封裝結構及其製作方法 Download PDFInfo
- Publication number
- TW202137424A TW202137424A TW109108751A TW109108751A TW202137424A TW 202137424 A TW202137424 A TW 202137424A TW 109108751 A TW109108751 A TW 109108751A TW 109108751 A TW109108751 A TW 109108751A TW 202137424 A TW202137424 A TW 202137424A
- Authority
- TW
- Taiwan
- Prior art keywords
- light
- emitting diode
- emitting diodes
- circuit layer
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 124
- 229910000679 solder Inorganic materials 0.000 claims description 87
- 238000004806 packaging method and process Methods 0.000 claims description 42
- 239000012790 adhesive layer Substances 0.000 claims description 41
- 239000008393 encapsulating agent Substances 0.000 claims description 30
- 239000003292 glue Substances 0.000 claims description 22
- 235000012431 wafers Nutrition 0.000 claims description 6
- 239000000084 colloidal system Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 abstract description 8
- 238000000465 moulding Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
一種發光二極體封裝結構的製作方法,其包括以下步驟。將已通過電性測試的多個發光二極體巨量轉移至一載板上。形成一封裝膠體以覆蓋發光二極體。移除載板。形成一重配置線路層以電性連接發光二極體。重配置線路層包括至少一線路層與至少一感光性介電層。發光二極體與線路層電性連接。進行一單體化程序,以切割封裝膠體與重配置線路層,而形成多個表面黏著型發光二極體封裝結構。每一表面黏著型發光二極體封裝結構中的發光二極體的數量至少為12個。
Description
本發明是有關於一種封裝結構及其製作方法,且特別是有關於一種發光二極體封裝結構及其製作方法。
一般來說,微型發光二極體於巨量轉移(一般為數百萬顆)時,常因為微型發光二極體的接墊與已製作重配置線路層的承載基板的焊墊的共平面性不佳,而導致製程良率低。再者,微型發光二極體於巨量轉移的要求極高,其組裝後的良率需大於99.9999%。因此,於巨量轉移後,若微型發光二極體稍有損壞,已組裝完成的微型發光二極體則需全部報廢,進而增加製作成本。
本發明提供一種發光二極體封裝結構及其製作方法,其可具有較高的製程良率、高產出率(high throughput)且可降低生產成本。
本發明的發光二極體封裝結構的製作方法,其包括以下步驟。將已通過電性測試的多個發光二極體巨量轉移至一載板上。形成一封裝膠體以覆蓋發光二極體。移除載板。形成一重配置線路層以電性連接發光二極體。重配置線路層包括至少一線路層與至少一感光性介電層。發光二極體與線路層電性連接。進行一單體化程序,以切割封裝膠體與重配置線路層,而形成多個表面黏著型(surface mounted device, SMD)發光二極體封裝結構。每一表面黏著型發光二極體封裝結構中的發光二極體的數量至少為12個。
在本發明的一實施例中,上述的每一發光二極體具有彼此相對的一主動面以及一背面。每一發光二極體包括多個接墊,而接墊位於主動面上。
在本發明的一實施例中,上述的載板上配置有一黏著層,接墊直接接觸黏著層,而將發光二極體定位於載板上。
在本發明的一實施例中,上述的於移除載板之前,形成封裝膠體,而於移除載板之後,形成重配置線路層。
在本發明的一實施例中,上述的封裝膠體具有彼此相對的一頂面與一底面,且底面直接接觸黏著層。封裝膠體形成在載板上且覆蓋每一發光二極體的主動面、背面以及接墊。
在本發明的一實施例中,上述形成封裝膠體之後,提供一另一載板於封裝膠體的頂面上。另一載板上配置有一另一黏著層,而另一黏著層位於另一載板與封裝膠體之間。移除載板而暴露出封裝膠體的底面以及每一發光二極體的每一接墊的一下表面。
在本發明的一實施例中,上述進行單體化程序之前,形成一防銲層於重配置線路層上。重配置線路層更包括多個銲墊,而防銲層暴露出部分銲墊。形成多個銲球於防銲層所暴露出的銲墊上。移除另一載板及另一黏著層,而暴露出封裝膠體的頂面。
在本發明的一實施例中,上述的載板上配置有一黏著層。每一發光二極體的背面直接接觸黏著層而定位於載板上。
在本發明的一實施例中,上述的於移除載板之前,形成重配置線路層,而於移除載板之後,形成封裝膠體。
在本發明的一實施例中,上述於形成重配置線路層之後,形成一防銲層於重配置線路層。重配置線路層還包括多個銲墊,而防銲層暴露出部分銲墊。提供一另一載板於防銲層上,另一載板上有一另一黏著層,而另一黏著層位於另一載板與防銲層之間。移除載板而暴露出每一發光二極體的背面。
在本發明的一實施例中,上述的封裝膠體形成在重配置線路層上且覆蓋每一發光二極體的背面。封裝膠體具有彼此相對的一頂面與一底面,而底面直接接觸重配置線路層。
在本發明的一實施例中,上述的發光二極體封裝結構的製作方法,更包括:形成封裝膠體之後,移除另一載板及另一黏著層,而暴露出防銲層與被防銲層所暴露出的銲墊。形成多個銲球於防銲層所暴露出的銲墊上。
在本發明的一實施例中,上述的發光二極體包括多個紅色發光二極體、多個藍色發光二極體以及多個綠色發光二極體。
在本發明的一實施例中,上述的發光二極體封裝結構的製作方法,更包括:於將已通過電性測試的發光二極體巨量轉移至載板上之前,對多個晶圓上的多個發光單元進行電性測試。將通過電性測試的晶圓進行一另一單體化程序,而形成已通過電性測試的發光二極體。
本發明的發光二極體封裝結構,其包括多個發光二極體、一重配置線路層以及一封裝膠體。發光二極體已通過電性測試,且發光二極體的個數至少為12個。重配置線路層包括至少一線路層與至少一感光性介電層。發光二極體與線路層電性連接。封裝膠體覆蓋發光二極體與重配置線路層。
在本發明的一實施例中,上述的每一發光二極體具有彼此相對的一主動面以及一背面。每一發光二極體包括多個接墊,而封裝膠體覆蓋每一發光二極體的主動面、背面以及接墊。
在本發明的一實施例中,上述的每一發光二極體具有彼此相對的一主動面以及一背面,而封裝膠體覆蓋每一發光二極體的背面。
在本發明的一實施例中,上述的發光二極體封裝結構,更包括:一防銲層以及多個銲球。防銲層配置於重配置線路層上。重配置線路層更包括多個銲墊,而防銲層暴露部分銲墊。銲球配置於防銲層所暴露出的銲墊上。
在本發明的一實施例中,上述的發光二極體包括多個紅色發光二極體、多個藍色發光二極體以及多個綠色發光二極體。
在本發明的一實施例中,上述的發光二極體封裝結構為表面黏著型發光二極體封裝結構。
基於上述,在本發明的發光二極體封裝結構的製作方法中,是將已通過電性測試的發光二極體巨量轉移至載板上,而進行後續的重配置線路層的製作。因此,可提高後續所完成的表面黏著型發光二極體封裝結構的製程良率。再者,透過平整性高的載板承載巨量轉移的發光二極體,於後續移除載板時,發光二極體可具有較佳的共平面性。此外,由於本發明的重配置線路層是採用感光性介電材料來製作感光性介電層,因而可減少製程步驟、降低製作成本及可具有較高的產出率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E及圖2A至圖2D是依照本發明的一實施例的一種發光二極體封裝結構的製作方法的剖面示意圖及俯視示意圖。為了方便說明起見,圖2D中僅示意地繪示發光二極體110、120、130的排列及其個數。
關於本實施例的發光二極體封裝結構的製作方法,首先,請先參考圖2A,對多個晶圓11、12、13上的多個發光單元110a、120a、130a進行電性測試,已先確定這些發光單元110a、120a、130a是否為良品。
接著,請同時參考圖2A與圖2B,將通過電性測試的晶圓11、12、13進行單體化程序,而形成已通過電性測試的多個發光二極體110、120、130。此時,切割下來的這些發光二極體110、120、130都是通過電性測試的良品。此處,發光二極體110例如是多個紅色發光二極體,發光二極體120例如是多個藍色發光二極體,且發光二極體130例如是多個綠色發光二極體,但不以此為限。較佳地,發光二極體體110、120、130為微型發光二極體(micro LED)。
接著,請同時參考圖2C與圖1A,將已通過電性測試的發光二極體110、120、130巨量轉移至一載板10上。詳細來說,每一發光二極體110、120、130具有彼此相對的一主動面A以及一背面B。每一發光二極體110、120、130包括多個接墊112、122、132,而接墊112、122、132位於主動面A上。載板10上配置有一黏著層15,接墊112、122、132直接接觸黏著層15,而將發光二極體110、120、130定位於載板10上。也就是說,發光二極體110、120、130是以主動面A朝下(face-down)的方式配置於載板10上。此處,黏著層15例如是雙面熱解黏膠帶(thermal release two-side tape),而載板10例如是一具有平坦表面、共平面性佳且沒有電性功能的暫時基板,但不以此為限。載板10的形狀可例如是圓形或矩形,但不以此為限。
接著,請參考圖1B,形成一封裝膠體140以覆蓋發光二極體110、120、130。封裝膠體140具有彼此相對的一頂面142與一底面144,且底面144直接接觸黏著層15。封裝膠體140形成在載板10上且覆蓋每一發光二極體110、120、130的主動面A、背面B以及接墊112、122、132。此處,形成封裝膠體140的方法例如是壓縮模造(compression molding)或壓合法 (lamination)。
接著,請同時參考圖1B與圖1C,提供一另一載板20於封裝膠體140的頂面142上。另一載板20上配置有一另一黏著層25,而另一黏著層25位於另一載板20與封裝膠體140之間。此處,黏著層25例如是雙面熱解黏膠帶(thermal release two-side tape),而另一載板20例如是一具有平坦表面、共平面性佳且沒有電性功能的暫時基板,但不以此為限。
接著,請再同時參考圖1B與圖1C,移除載板10而暴露出封裝膠體140的底面144以及每一發光二極體110、120、130的每一接墊112、122、132的一下表面113、123、133。意即,每一接墊112、122、132的下表面113、123、133切齊於封裝膠體144的底面144。此處,移除載板10的方法例如是剝離(peel off)黏著層15,以將載板10連同黏著層15從封裝膠體140上移除。
接著,請參考圖1D,形成一重配置線路層150以電性連接發光二極體110、120、130。此處,重配置線路層150包括至少一線路層(示意地繪示多層線路層152)與至少一感光性介電層(示意地繪示多層感光性介電層154),而發光二極體110、120、130與線路層152電性連接。
由於本實施例採用感光性介電材料來製作重配置線路層150,因此可直接對感光性介電層154進行蝕刻,而無須設置光阻層,可減少製程步驟,降低生產成本。此外,由於每一接墊112、122、132的下表面113、123、133切齊於封裝膠體144的底面144,請參考圖1C,因此形成在封裝膠體140的底面144上的重配置線路層150可具有較佳地平整度,可提高製程良率及結構可靠度。
接著,請再參考圖1D,形成一防銲層160於重配置線路層150上。重配置線路層150更包括多個銲墊156,而防銲層160暴露出部分銲墊156。選擇性地,可對這些銲墊156進行表面處理,來避免這些銲墊156產生氧化,可提高可靠度。緊接著,形成多個銲球170於防銲層160所暴露出的銲墊156上。
之後,請同時參考圖1D與圖1E,移除另一載板20及另一黏著層25,而暴露出封裝膠體140的頂面142。此處,移除載板20的方法例如是剝離(peel off)黏著層25,以將載板20連同黏著層25從封裝膠體140上移除。
最後,請參考圖1E與圖2D,進行單體化程序,以切割封裝膠體140與重配置線路層150,而形成多個表面黏著型發光二極體封裝結構100。此處,每一表面黏著型發光二極體封裝結構100中的發光二極體110、120、130的數量至少為12個。如圖2D所示,一個發光二極體110、一個發光二極體120以及一個發光二極體130構成一個單位,而四個單位構成一個表面黏著型發光二極體封裝結構100,即4-in-1,但不以此為限。於一實施例中,亦可是九個單位構成一個表面黏著型發光二極體封裝結構,即9-in-1;或者是,於另一時實施例中,亦可是十六個單位構成一個表面黏著型發光二極體封裝結構,即16-in-1,上述皆屬於本發明所欲保護的範圍。至此,已完成表面黏著型發光二極體封裝結構100的製作。
在結構上,請再參考圖1E,本實施例的表面黏著型發光二極體封裝結構100包括發光二極體110、120、130、重配置線路層150以及封裝膠體140。發光二極體110、120、130已通過電性測試,且發光二極體110、120、130的個數至少為12個。重配置線路層150包括線路層152與感光性介電層154,其中發光二極體110、120、130與線路層152電性連接。封裝膠體140覆蓋發光二極體110、120、130與重配置線路層150。
詳細來說,每一發光二極體110、120、130具有彼此相對的主動面A以及背面B,其中發光二極體110例如是多個紅色發光二極體,而發光二極體120例如是多個藍色發光二極體,且發光二極體130例如是多個綠色發光二極體,但不以此為限。較佳地,發光二極體體110、120、130為微型發光二極體(micro LED)。每一發光二極體110、120、130包括接墊112、122、132,而封裝膠體140覆蓋每一發光二極體110、120、130的主動面A、背面B以及接墊112、122、132。本實施例的表面黏著型發光二極體封裝結構100還包括防銲層160以及銲球170。防銲層160配置於重配置線路層150上。重配置線路層150更包括多個銲墊156,而防銲層160暴露部分銲墊156。銲球170配置於防銲層160所暴露出的銲墊156上。
圖2E是將多個圖2D的發光二極體封裝結構拼接為一顯示屏的示意圖。於後續的應用中,請參考圖2E,可將已完成的每一個表面黏著型發光二極體封裝結構100再次進行電性測試,來確保其結構可靠度。接著,可將這些再次通過電性測試的表面黏著型發光二極體封裝結構100以表面黏著技術(Surface Mount Technology,SMT)拼接組裝為不同大小的顯示屏D。
簡言之,在本實施例的發光二極體封裝結構的製作方法中,是將已通過電性測試的發光二極體110、120、130巨量轉移至載板10上,而進行後續的重配置線路層150的製作。因此,可提高後續所完成的表面黏著型發光二極體封裝結構100的製程良率。再者,透過平整性高的載板10承載巨量轉移的發光二極體110、120、130,於後續移除載板10時,發光二極體110、120、130可具有較佳的共平面性。此外,由於本實施例的重配置線路層150是採用感光性介電材料來製作感光性介電層154,因而可減少製程步驟、降低製作成本及可具有較高的產出率。
值得一提的,本實施例是於移除載板10之前,先形成封裝膠體140,而於移除載板10之後,再形成重配置線路層150,但不以此為限。於另一實施例中,亦可以是於移除載板10之前,先形成重配置線路層240(請參考圖3B),而於移除載板10之後,再形成封裝膠體250(請參考圖3D)。
在此必須說明的是,下述實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,下述實施例不再重複贅述。
圖3A至圖3E是依照本發明的另一實施例的一種發光二極體封裝結構的製作方法的局部步驟的剖面示意圖。本實施例的發光二極體封裝結構的製作方法與上述的發光二極體封裝結構的製作方法相似,兩者的差異在於:於圖2B的步驟之後,即形成已通過電性測試的多個發光二極體210、220、230,請參考圖3A,將已通過電性測試的發光二極體210、220、230巨量轉移至一載板10上。詳細來說,每一發光二極體210、220、230具有彼此相對的一主動面A以及一背面B。載板10上配置有一黏著層15,而每一發光二極體210、220、230的背面B直接接觸黏著層15而定位於載板10上。也就是說,發光二極體210、220、230是以主動面A朝上(face-up)的方式配置於載板10上。
接著,請參考圖3B,形成一重配置線路層240以電性連接發光二極體210、220、230。重配置線路層240包括至少一線路層(示意地繪示多個線路層244)與至少一感光性介電層(示意地繪示多個感光性介電層242),而發光二極體210、220、230的接墊212、222、232與線路層244電性連接。
接著,請再參考圖3B,形成一防銲層260於重配置線路層240。重配置線路層240還包括多個銲墊246,而防銲層260暴露出部分銲墊246。選擇性地,可對這些銲墊246進行表面處理,來避免這些銲墊246產生氧化,可提高可靠度。
接著,請再同時參考圖3B與圖3C,提供一另一載板20於防銲層260上,另一載板20上有一另一黏著層25,而另一黏著層25位於另一載板20與防銲層260之間。
接著,請再同時參考圖3B與圖3C,移除載板10而暴露出每一發光二極體210、220、230的背面B。
接著,請同時參考圖3C與圖3D,形成一封裝膠體250以覆蓋發光二極體210、220、230。封裝膠體250形成在重配置線路層240的感光性介電層242上且覆蓋每一發光二極體210、220、230的背面B。封裝膠體250具有彼此相對的一頂面252與一底面254,而底面254直接接觸重配置線路層240。如圖3D所示,發光二極體210、220、230的背面B實質上切齊於封裝膠體250的底面254。
之後,請再同時參考圖3C與圖3D,移除另一載板20及另一黏著層25,而暴露出防銲層260與被防銲層260所暴露出的銲墊246。緊接著,形成多個銲球270於防銲層所暴露出的銲墊246上。
最後,請參考圖3E,進行單體化程序,以切割封裝膠體250與重配置線路層240,而形成多個表面黏著型發光二極體封裝結構200。此處,每一表面黏著型發光二極體封裝結構200中的發光二極體210、220、230的數量至少為12個。至此,已完成表面黏著型發光二極體封裝結構200的製作。
在結構上,請再同時參考圖1E與圖3E,本實施例的表面黏著型發光二極體封裝結構200與圖1E的表面黏著型發光二極體封裝結構100相似,兩者的差異在於:本實施例的封裝膠體250僅覆蓋每一發光二極體210、220、230的背面B。此處,每一發光二極體210、220、230的背面B實質上切齊於封裝膠體250的底面254。
綜上所述,在本發明的發光二極體封裝結構的製作方法中,是將已通過電性測試的發光二極體巨量轉移至載板上,而進行後續的重配置線路層的製作。因此,可提高後續所完成的表面黏著型發光二極體封裝結構的製程良率。再者,透過平整性高的載板承載巨量轉移的發光二極體,於後續移除載板時,發光二極體可具有較佳的共平面性。此外,由於本發明的重配置線路層是採用感光性介電材料來製作感光性介電層,因而可減少製程步驟、降低製作成本及可具有較高的產出率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:載板
11、12、13:晶圓
15:黏著層
20:另一載板
25:另一黏著層
100、200:表面黏著型發光二極體封裝結構
110a、120a、130a:發光單元
110、120、130、210、220、230:發光二極體
112、122、132、212、222、232:接墊
113、123、133:下表面
140、250:封裝膠體
142、252:頂面
144、254:底面
150、240:重配置線路層
152、244:線路層
154、242:感光性介電層
156、246:銲墊
160、260:防銲層
170、270:銲球
A:主動面
B:背面
D:顯示屏
圖1A至圖1E及圖2A至圖2D是依照本發明的一實施例的一種發光二極體封裝結構的製作方法的剖面示意圖及俯視示意圖。
圖2E是將多個圖2D的發光二極體封裝結構拼接為一顯示屏的示意圖。
圖3A至圖3E是依照本發明的另一實施例的一種發光二極體封裝結構的製作方法的局部步驟的剖面示意圖。
100:表面黏著型發光二極體封裝結構
110、120、130:發光二極體
112、122、132:接墊
140:封裝膠體
142:頂面
150:重配置線路層
152:線路層
154:感光性介電層
156:銲墊
160:防銲層
170:銲球
A:主動面
B:背面
Claims (20)
- 一種發光二極體封裝結構的製作方法,包括: 將已通過電性測試的多個發光二極體巨量轉移至一載板上; 形成一封裝膠體以覆蓋該些發光二極體; 移除該載板; 形成一重配置線路層以電性連接該些發光二極體,該重配置線路層包括至少一線路層與至少一感光性介電層,該些發光二極體與該至少一線路層電性連接;以及 進行一單體化程序,以切割該封裝膠體與該重配置線路層,而形成多個表面黏著型發光二極體封裝結構,其中各該表面黏著型發光二極體封裝結構中的該些發光二極體的數量至少為12個。
- 如請求項1所述的發光二極體封裝結構的製作方法,其中各該發光二極體具有彼此相對的一主動面以及一背面,且各該發光二極體包括多個接墊,而該些接墊位於該主動面上。
- 如請求項2所述的發光二極體封裝結構的製作方法,其中該載板上配置有一黏著層,該些接墊直接接觸該黏著層,而將該些發光二極體定位於該載板上。
- 如請求項3所述的發光二極體封裝結構的製作方法,其中於移除該載板之前,形成該封裝膠體,而於移除該載板之後,形成該重配置線路層。
- 如請求項4所述的發光二極體封裝結構的製作方法,其中該封裝膠體具有彼此相對的一頂面與一底面,該底面直接接觸該黏著層,且該封裝膠體形成在該載板上且覆蓋各該發光二極體的該主動面、該背面以及該些接墊。
- 如請求項5所述的發光二極體封裝結構的製作方法,更包括: 形成該封裝膠體之後,提供一另一載板於該封裝膠體的該頂面上,該另一載板上配置有一另一黏著層,而該另一黏著層位於該另一載板與該封裝膠體之間;以及 移除該載板而暴露出該封裝膠體的該底面以及各該發光二極體的各該接墊的一下表面。
- 如請求項6所述的發光二極體封裝結構的製作方法,更包括: 進行該單體化程序之前,形成一防銲層於該重配置線路層上,其中該重配置線路層更包括多個銲墊,而該防銲層暴露出部分該些銲墊; 形成多個銲球於該防銲層所暴露出的該些銲墊上;以及 移除該另一載板及該另一黏著層,而暴露出該封裝膠體的該頂面。
- 如請求項2所述的發光二極體封裝結構的製作方法,其中該載板上配置有一黏著層,各該發光二極體的該背面直接接觸該黏著層而定位於該載板上。
- 如請求項8所述的發光二極體封裝結構的製作方法,其中於移除該載板之前,形成該重配置線路層,而於移除該載板之後,形成該封裝膠體。
- 如請求項9所述的發光二極體封裝結構的製作方法,更包括: 於形成該重配置線路層之後,形成一防銲層於該重配置線路層,其中該重配置線路層還包括多個銲墊,而該防銲層暴露出部分該些銲墊; 提供一另一載板於該防銲層上,該另一載板上有一另一黏著層,該另一黏著層位於該另一載板與該防銲層之間;以及 移除該載板而暴露出各該發光二極體的該背面。
- 如請求項10所述的發光二極體封裝結構的製作方法,其中該封裝膠體形成在該重配置線路層上且覆蓋各該發光二極體的該背面,該封裝膠體具有彼此相對的一頂面與一底面,而該底面直接接觸該重配置線路層。
- 如請求項11所述的發光二極體封裝結構的製作方法,更包括: 形成該封裝膠體之後,移除該另一載板及該另一黏著層,而暴露出該防銲層與被該防銲層所暴露出的該些銲墊;以及 形成多個銲球於該防銲層所暴露出的該些銲墊上。
- 如請求項1所述的發光二極體封裝結構的製作方法,其中該些發光二極體包括多個紅色發光二極體、多個藍色發光二極體以及多個綠色發光二極體。
- 如請求項1所述的發光二極體封裝結構的製作方法,更包括: 於將已通過電性測試的該些發光二極體巨量轉移至該載板上之前,對多個晶圓上的多個發光單元進行電性測試;以及 將通過電性測試的該些晶圓進行一另一單體化程序,而形成已通過電性測試的該些發光二極體。
- 一種發光二極體封裝結構,包括: 多個發光二極體,其中該些發光二極體已通過電性測試,且該些發光二極體的個數至少為12個; 一重配置線路層,包括至少一線路層與至少一感光性介電層,該些發光二極體與該至少一線路層電性連接;以及 一封裝膠體,覆蓋該些發光二極體與該重配置線路層。
- 如請求項15所述的發光二極體封裝結構,其中各該發光二極體具有彼此相對的一主動面以及一背面,且各該發光二極體包括多個接墊,而該封裝膠體覆蓋各該發光二極體的該主動面、該背面以及該些接墊。
- 如請求項15所述的發光二極體封裝結構,其中各該發光二極體具有彼此相對的一主動面以及一背面,而該封裝膠體覆蓋各該發光二極體的該背面。
- 如請求項15所述的發光二極體封裝結構,更包括: 一防銲層,配置於該重配置線路層上,該重配置線路層更包括多個銲墊,該防銲層暴露部分該些銲墊;以及 多個銲球,配置於該防銲層所暴露出的該些銲墊上。
- 如請求項15所述的發光二極體封裝結構,其中該些發光二極體包括多個紅色發光二極體、多個藍色發光二極體以及多個綠色發光二極體。
- 如請求項15所述的發光二極體封裝結構,其中該發光二極體封裝結構為表面黏著型發光二極體封裝結構。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109108751A TWI722835B (zh) | 2020-03-17 | 2020-03-17 | 發光二極體封裝結構及其製作方法 |
CN202010435900.4A CN113410366A (zh) | 2020-03-17 | 2020-05-21 | 发光二极管封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109108751A TWI722835B (zh) | 2020-03-17 | 2020-03-17 | 發光二極體封裝結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI722835B TWI722835B (zh) | 2021-03-21 |
TW202137424A true TW202137424A (zh) | 2021-10-01 |
Family
ID=76036166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109108751A TWI722835B (zh) | 2020-03-17 | 2020-03-17 | 發光二極體封裝結構及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113410366A (zh) |
TW (1) | TWI722835B (zh) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005039017A (ja) * | 2003-07-18 | 2005-02-10 | Hitachi Ltd | 半導体装置の製造方法および配線基板の製造方法 |
TWI364801B (en) * | 2007-12-20 | 2012-05-21 | Chipmos Technologies Inc | Dice rearrangement package structure using layout process to form a compliant configuration |
US9165989B2 (en) * | 2009-09-16 | 2015-10-20 | Semprius, Inc. | High-yield fabrication of large-format substrates with distributed, independent control elements |
KR20120009868A (ko) * | 2010-07-22 | 2012-02-02 | 앰코 테크놀로지 코리아 주식회사 | 발광 다이오드 패키지 및 그 제조 방법 |
CN102280562A (zh) * | 2011-08-02 | 2011-12-14 | 日月光半导体制造股份有限公司 | 发光二极管的封装工艺与其结构 |
US9721862B2 (en) * | 2013-01-03 | 2017-08-01 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages |
US9607965B2 (en) * | 2013-09-25 | 2017-03-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
TWM502782U (zh) * | 2014-12-08 | 2015-06-11 | Dynacard Co Ltd | 微型燈管結構 |
TW201729308A (zh) * | 2016-02-05 | 2017-08-16 | 力成科技股份有限公司 | 晶圓級封裝結構的製造方法 |
US10276510B2 (en) * | 2017-09-25 | 2019-04-30 | Powertech Technology Inc. | Manufacturing method of package structure having conductive shield |
-
2020
- 2020-03-17 TW TW109108751A patent/TWI722835B/zh active
- 2020-05-21 CN CN202010435900.4A patent/CN113410366A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TWI722835B (zh) | 2021-03-21 |
CN113410366A (zh) | 2021-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10128216B2 (en) | Stackable molded microelectronic packages | |
US7119427B2 (en) | Stacked BGA packages | |
JP2011101044A (ja) | スタックパッケージ及びその製造方法 | |
JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
TWI711192B (zh) | 發光二極體封裝結構及其製作方法 | |
JP2008537336A (ja) | 半導体と電子サブシステムのパッケージングのためのチップキャリア基板とプリント回路基板上の剛性波形パターンの構造 | |
US11362057B2 (en) | Chip package structure and manufacturing method thereof | |
TWI722835B (zh) | 發光二極體封裝結構及其製作方法 | |
JP2003318323A (ja) | 半導体装置およびその製造方法 | |
KR100850213B1 (ko) | 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법 | |
TWI493682B (zh) | 內嵌封裝體之封裝模組及其製造方法 | |
TWI720687B (zh) | 晶片封裝結構及其製作方法 | |
US9955578B2 (en) | Circuit structure | |
TWI720847B (zh) | 晶片封裝結構及其製作方法 | |
TWI804094B (zh) | 晶片封裝結構及其製造方法 | |
US6998280B2 (en) | Wafer packaging process of packaging light emitting diode | |
TWI487042B (zh) | 封裝製程 | |
JP3115807B2 (ja) | 半導体装置 | |
TWI836975B (zh) | 晶片封裝結構及其製作方法 | |
TWI474413B (zh) | 晶片封裝結構的製程 | |
TWI393193B (zh) | 晶片封裝結構的製程 | |
TW202226490A (zh) | 晶片封裝結構及其製作方法 | |
TW201306184A (zh) | 封裝結構及其製作方法 | |
CN113555491A (zh) | 发光二极管封装结构及其制作方法 | |
KR20110030088A (ko) | 반도체 패키지 및 그 제조방법 |