TW202129616A

TW202129616A - 像素驅動電路

Info

Publication number: TW202129616A
Application number: TW109102491A
Authority: TW
Inventors: 奚鵬博; 林振祺
Original assignee: 友達光電股份有限公司
Priority date: 2020-01-22
Filing date: 2020-01-22
Publication date: 2021-08-01
Also published as: TWI719815B

Abstract

一種像素驅動電路，其包含：發光元件、脈衝調幅電晶體以及脈衝調寬電晶體，發光元件係配置以根據驅動電流發光，透過脈衝調幅機制調制驅動電流之振福，並透過脈衝調寬機制調制驅動電流之驅動歷時，達到調整亮度以及灰階的功能。

Description

像素驅動電路

本案涉及一種像素驅動電路，尤其是涉及一種運用脈衝調幅以及脈衝調寬雙模機制的像素驅動電路。

現有技術中，LED的驅動方式通常是以類似OLED的驅動方式來進行，即所謂的脈衝調幅(PAM)機制，然而，將脈衝調幅機制運用於無論是mini-LED或是micro-LED時，皆存在色偏問題。

此外，在脈衝調幅(PAM)搭配脈衝調寬(PWM)雙模電路中，因電晶體閾值電壓的補償問題，控制訊號繁多，使得電路架構複雜化。

有鑑於上述習知技術的問題，本發明提供一種像素驅動電路，其包含：發光元件、第一電源線、脈衝調幅電晶體、發光驅動電容器、脈衝調寬驅動電路、脈衝調幅驅動電路、脈衝調幅感測電路以及脈衝調寬電晶體；發光元件係配置以根據驅動電流發光；第一電源線連接發光元件，以提供驅動電流；脈衝調幅電晶體之第一端連接第一電源線，第二端連接發光元件之陽極，且驅動電流之振幅係根據脈衝調幅電晶體之控制端之控制端電壓而改變；發光驅動電容器之一端連接脈衝調幅電晶體之第一端，其另一端連接脈衝調幅電晶體之控制端；脈衝調寬驅動電路包含：第一電容器、第二電容器、第一電晶體以及第二電晶體，第一電容器包含第一端以及第二端；第二電容器包含第一端以及第二端，第二電容器之第一端連接第一電容器之第一端於串接節點；第一電晶體之第一端連接串接節點；第二電晶體之第一端連接第二電容器之第二端；脈衝調幅驅動電路連接脈衝調幅電晶體之控制端；脈衝調幅感測電路連接脈衝調幅電晶體之第二端；脈衝調寬電晶體之控制端連接脈衝調寬驅動電路之輸出節點，其第一端連接脈衝調幅電晶體之控制端，以透過脈衝調幅電晶體控制驅動電流之驅動歷時。

其中脈衝調寬驅動電路之輸出節點係第二電容器之第二端。

較佳地，脈衝調幅驅動電路可以包含第三電晶體，第三電晶體之第一端連接脈衝調幅電晶體之控制端。

較佳地，脈衝調幅感測電路可以包含脈衝調幅感測電晶體，脈衝調幅感測電晶體之第一端連接脈衝調幅電晶體之第二端，以及脈衝調幅感測電晶體係設置以對脈衝調幅電晶體之閾值電壓進行補償。

較佳地，第一電晶體之控制端可以連接第一掃描線、第二電晶體之控制端連接第二掃描線、第三電晶體之控制端連接第三掃描線以及脈衝調幅感測電晶體之控制端連接第四掃描線，且第一掃描線、第二掃描線、第三掃描線以及第四掃描線連接解多工器。

較佳地，第一電晶體之第二端、第二電晶體之第二端、第三電晶體之第二端以及脈衝調幅感測電晶體之第二端可以連接第一資料線，第一電容器之第二端連接第二資料線。

較佳地，第三電晶體係設置以對脈衝調寬電晶體之閾值電壓進行補償。

較佳地，脈衝調幅電晶體以及脈衝調寬電晶體可以是低溫多晶矽(LTPS)電晶體。

較佳地，第一電晶體、第二電晶體、第三電晶體以及脈衝調幅感測電晶體可以是氧化銦鎵鋅(IGZO)電晶體。

根據本發明另一實施例，提供本發明提供一種像素驅動電路，其包含：發光元件、第一電源線、脈衝調幅電晶體、發光驅動電容器、脈衝調寬驅動電路、開關電晶體、脈衝調寬電晶體、脈衝調幅感測電晶體以及發光控制電容器，發光元件係配置以根據驅動電流發光；第一電源線連接發光元件，以提供驅動電流；脈衝調幅電晶體之第一端連接第一電源線，第二端連接發光元件之陽極，且驅動電流之振幅係根據脈衝調幅電晶體之控制端的電壓而改變；發光驅動電容器之一端連接脈衝調幅電晶體之第一端，另一端連接脈衝調幅電晶體之控制端；脈衝調寬驅動電路包含：第一電容器、第二電容器、第一電晶體、第二電晶體以及第三電晶體，第一電容器包含第一端以及第二端；第二電容器包含第一端以及第二端，第二電容器之第一端連接第一電容器之第一端於串接節點；第一電晶體之第一端連接第一資料線，第二端連接串接節點；第二電晶體之第一端連接第二電容器之第二端；開關電晶體之第一端連接脈衝調幅電晶體之控制端，第二端連接第三電晶體之第一端；脈衝調寬電晶體之控制端連接第二電晶體之第一端，脈衝調寬電晶體之第一端連接開關電晶體之控制端以及第二電晶體之第二端，以根據開關電晶體透過脈衝調幅電晶體控制驅動電流之驅動歷時；脈衝調幅感測電晶體之控制端連接第二電晶體之控制端，脈衝調幅感測電晶體之第一端連接脈衝調幅電晶體之第二端，第二端連接脈衝調幅電晶體之控制端；發光控制電容器之一端連接開關電晶體之第二端。

較佳地，脈衝調幅感測電晶體可以是設置以對脈衝調幅電晶體之閾值電壓進行補償。

較佳地，第一電晶體之控制端可以連接第一掃描線、第二電晶體之控制端連接第二掃描線，以及脈衝調幅感測電晶體之控制端連接第三掃描線，第一掃描線、第二掃描線以及第三掃描線連接解多工器。

較佳地，第一電容器之第二端可以連接第二資料線。

較佳地，脈衝調寬電晶體之第二端可以連接第二電源線。

較佳地，第一電晶體、第二電晶體、第三電晶體、開關電晶體以及脈衝調幅感測電晶體可以是氧化銦鎵鋅(IGZO)電晶體。

為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的申請專利範圍，合先敘明。

參照第1圖，其繪示根據本發明一實施例之像素驅動電路示意圖。像素驅動電路100包含：發光元件101、第一電源線PL1、脈衝調幅電晶體Td、發光驅動電容器Cst、脈衝調寬驅動電路DR1、脈衝調幅驅動電路DR2、脈衝調幅感測電路SR1以及脈衝調寬電晶體Tp；發光元件101係配置以根據驅動電流Id發光；第一電源線PL1連接發光元件101，以提供驅動電流Id；脈衝調幅電晶體Td之第一端連接第一電源線PL1，第二端連接發光元件101之陽極，且驅動電流Id之振幅係根據脈衝調幅電晶體Td之控制端之控制端電壓而改變；發光驅動電容器Cst之一端連接脈衝調幅電晶體Td之第一端，其另一端連接脈衝調幅電晶體Td之控制端；脈衝調幅驅動電路DR2連接脈衝調幅電晶體Td之控制端；脈衝調幅感測電路SR1連接脈衝調幅電晶體Td之第二端；脈衝調寬電晶體Tp之控制端連接脈衝調寬驅動電路DR1之輸出節點，脈衝調寬電晶體Tp之第一端連接脈衝調幅電晶體Td之控制端，以透過脈衝調幅電晶體Td控制驅動電流Id之驅動歷時。

脈衝調寬驅動電路DR1包含：第一電容器C1、第二電容器C2、第一電晶體Tg1以及第二電晶體Tg2，第一電容器C1包含第一端以及第二端；第二電容器C2包含第一端以及第二端，第二電容器C2之第一端連接第一電容器C1之第一端於串接節點S；第一電晶體Tg1之第一端連接串接節點S；第二電晶體Tg2之第一端連接第二電容器C2之第二端。

其中脈衝調寬驅動電路DR1之輸出節點係第二電容器之第二端。

應當注意，本實施例係以PMOSFET作為脈衝調幅電晶體Td，在其他實施例中，可以NMOSFET串接發光元件101實現本發明提供之像素驅動電路。

根據本發明一實施例，脈衝調幅驅動電路DR2可以包含第三電晶體Tg3，第三電晶體Tg3之第一端連接脈衝調幅電晶體Td之控制端。

通常，在同一個顯示面板中的每一個像素驅動電路的電晶體的閾值電壓存在差異，這種差異導致了顯示面板亮度均勻性的劣化，因此，需要對上述電晶體的閾值電壓差異進行補償，根據本發明一實施例，脈衝調幅感測電路SR1可以包含脈衝調幅感測電晶體Tg4，脈衝調幅感測電晶體Tg4之第一端連接脈衝調幅電晶體Td之第二端，以及脈衝調幅感測電晶體Tg4係設置以對脈衝調幅電晶體Td之閾值電壓進行補償，將後述詳細的補償機制。

進一步地，將第一電晶體Tg1之控制端連接第一掃描線SL1、第二電晶體Tg2之控制端連接第二掃描線SL2、第三電晶體Tg3之控制端連接第三掃描線SL3，且脈衝調幅感測電晶體Tg4之控制端連接第四掃描線SL4，此外，將第一掃描線SL1、第二掃描線SL2、第三掃描線SL3以及第四掃描線SL4連接解多工器，第一電晶體Tg1之第二端、第二電晶體Tg2之第二端、第三電晶體Tg3之第二端以及脈衝調幅感測電晶體Tg4之第二端連接第一資料線DL1，第一電容器C1之第二端連接第二資料線DL2。

根據本發明一實施例，第三電晶體Tg3係設置以對脈衝調寬電晶體Tp之閾值電壓進行補償，將描述詳細的補償機制於下文。

接下來請同時參照第2圖及第3(A)圖至第3(G)圖，第2圖係繪示根據本發明一實施例說明像素驅動電路100的詳細操作的時序圖，第3(A)圖至第3(G)圖係分別繪示對應第2圖所示時序圖之階段T1至階段T6之像素驅動電路100之示意圖，其中階段T6以第3(F)圖及第3(G)圖來繪示。

請先參照第2圖的階段T1以及第3(A)圖，在階段T1中，於脈衝調寬電晶體Tp第二端(第1圖A點)輸入電壓位準V1，透過第一資料線DL1輸入電壓位準Vs1，且V1> Vs1。階段T1進一步區分為虛線左側之電壓重置階段以及虛線右側的脈衝調幅電晶體Td之感測階段，其中電壓重置階段係指以通過掃描線SL1~SL4之訊號導通電晶體Tg1~Tg4，進行電晶體Tg1~Tg4之電壓重置，而後在虛線右側之脈衝調寬電晶體Tp之感測階段截止電晶體Tg1、Tg2及Tg4，以進行如第3(A)圖中的實線箭頭所示的脈衝調寬電晶體Tp感測，以對脈衝調寬電晶體Tp之閾值電壓進行補償。

接下來請參照第2圖的階段T2以及第3(B)圖，在階段T2中，於脈衝調寬電晶體Tp第二端(第1圖A點)輸入電壓位準V2，透過第一資料線DL1輸入電壓位準Vs2，且V2> Vs2。同樣地，階段T2進一步區分為虛線左側之電壓重置階段以及虛線右側的脈衝調幅電晶體Td之感測階段，其中電壓重置階段係指以通過掃描線SL1~SL4之訊號導通電晶體Tg1~Tg4，進行電晶體Tg1~Tg4之電壓重置，而後在虛線右側之脈衝調幅電晶體Td之感測階段截止電晶體Tg1~Tg3，以進行如第3(B)圖中的實線箭頭所示的脈衝調幅電晶體Td感測，以對脈衝調幅電晶體Td之閾值電壓進行補償。

接下來請參照第2圖的階段T3以及第3(C)圖，在階段T3中，對脈衝調寬電晶體Tp之控制端電壓進行重置，以作為對下面即將描述的T6階段的準備。

在第2圖的階段T4以及所對應的第3(D)圖中，進行脈衝調寬資料電壓V_{data_PWM} 的寫入。在第2圖的階段T5以及所對應的第3(E)圖中，進行脈衝調幅資料電壓V_{data_PAM} 的寫入。在一實施例中，於脈衝調寬資料電壓V_{data_PWM} 的寫入階段，電壓訊號Vw為一遞增電壓或一固定電壓；於脈衝調幅資料電壓V_{data_PAM} 的寫入階段，電壓訊號Vw為一遞增電壓或一固定電壓。

接下來請參照第2圖的T6階段以及所對應之第3(F)圖及第3(G)圖，以說明本發明技術特徵之透過電壓訊號V_w 以及脈衝調寬電晶體Tp和脈衝調幅電晶體Td之設置調制(modulate)驅動電流Id之驅動歷時及振幅。其中，在第3(F)圖中，因脈衝調幅電晶體Td之控制端電壓小於脈衝調幅電晶體Td之第一端的電壓，脈衝調幅電晶體Td因而導通，致使發光元件101發光，在第3(G)圖中，因電壓訊號V_w 的輸入，脈衝調寬電晶體Tp之控制端電壓從而小於脈衝調寬電晶體Tp之第二端的電壓，脈衝調寬電晶體Tp因而導通，進一步導致脈衝調幅電晶體Td之控制端電壓上升，導致脈衝調幅電晶體Td截止，致使發光元件101不發光。

根據本發明一實施例，脈衝調幅電晶體Td以及脈衝調寬電晶體Tp可以是低溫多晶矽(LTPS)電晶體，但本發明不限於此。

根據本發明一實施例，第一電晶體Tg1、第二電晶體Tg2、第三電晶體Tg3以及脈衝調幅感測電晶體Tg4可以是氧化銦鎵鋅(IGZO)電晶體，但本發明不限於此。

接下來，根據本發明另一實施例，參照第4圖，其繪示根據本發明一實施例之像素驅動電路示意圖。像素驅動電路400包含：發光元件401、第一電源線PL1、脈衝調幅電晶體Td、發光驅動電容器Cst、脈衝調寬驅動電路DR1、開關電晶體Tsw、脈衝調寬電晶體Tp、脈衝調幅感測電晶體Tg4以及發光控制電容器Cp，發光元件401係配置以根據驅動電流Id發光；第一電源線PL1連接發光元件401，以提供驅動電流Id；脈衝調幅電晶體Td之第一端連接第一電源線PL1，第二端連接發光元件401之陽極，且驅動電流Id之振幅係根據脈衝調幅電晶體Td之控制端的電壓而改變；發光驅動電容器Cst之一端連接脈衝調幅電晶體Td之第一端，另一端連接脈衝調幅電晶體Td之控制端；脈衝調寬驅動電路DR1包含：第一電容器C1、第二電容器C2、第一電晶體Tg1、第二電晶體Tg2以及第三電晶體Tg3，第一電容器C1包含第一端以及第二端；第二電容器C2包含第一端以及第二端，第二電容器C2之第一端連接第一電容器C1之第一端於串接節點S；第一電晶體Tg1之第一端連接第一資料線DL1，第二端連接串接節點S；第二電晶體Tg2之第一端連接第二電容器C2之第二端；開關電晶體Tsw之第一端連接脈衝調幅電晶體Td之控制端，第二端連接第三電晶體Tg3之第一端；脈衝調寬電晶體Tp之控制端連接第二電晶體Tg2之第一端，脈衝調寬電晶體Tp之第一端連接開關電晶體Tsw之控制端以及第二電晶體Tg2之第二端，以根據開關電晶體Tsw透過脈衝調幅電晶體Td控制驅動電流Id之驅動歷時；脈衝調幅感測電晶體Tg4之控制端連接第二電晶體Tg2之控制端，脈衝調幅感測電晶體Tg4之第一端連接脈衝調幅電晶體Td之第二端，第二端連接脈衝調幅電晶體Td之控制端；發光控制電容器Cp之一端連接開關電晶體Tsw之第二端。

應當注意，本實施例係以PMOSFET作為脈衝調幅電晶體Td，在其他實施例中，可以NMOSFET串接發光元件401實現本發明提供之像素驅動電路。

在本實施例中，同樣存在著如上所述在同一個顯示面板中的每一個像素驅動電路的電晶體的閾值電壓存在差異的狀況，這種差異導致了顯示面板亮度均勻性的劣化，因此，需要對上述電晶體的閾值電壓差異進行補償，其中，脈衝調幅感測電晶體Tg4便是設置以對脈衝調幅電晶體Td之閾值電壓進行補償，其補償機制將詳述於下文。

進一步地，將第一電晶體Tg1之控制端連接第一掃描線SL1、第二電晶體Tg2之控制端連接第二掃描線SL2，以及第三電晶體Tg3之控制端連接第三掃描線SL3，第一掃描線SL1、第二掃描線SL2以及第三掃描線SL3連接解多工器，第一電容器C1之第二端連接第二資料線DL2，脈衝調寬電晶體Tp之第二端連接第二電源線PL2。

接下來請參照第5(A)圖至第5(K)圖，第5(A)圖至第5(K)圖係根據本發明一實施例分別繪示像素驅動電路400之各階段驅動示意圖，在所繪示的本實施例中，所施加的電壓值僅為示例，該些電壓值旨在說明像素驅動電路的驅動方式，而不旨在限制。

請先參照第5(A)圖，在此階段中，係以所示的電壓配置透過掃描線SL1~SL3之訊號導通電晶體Tg1~Tg4，進行電晶體Tg1~Tg4之電壓重置。

在第5(B)圖中，將第一資料線DL1的電壓由5V降為0V，以對脈衝調寬電晶體Tp之控制端電壓進行重置。

在第5(C)圖中，將第二電源線PL2之電壓升高為10V，以對脈衝調寬電晶體Tp之閾值電壓V_th 進行補償。在第5(D)圖中，將第二電源線PL2之電壓升高為12V，以截止開關電晶體Tsw，並且直到後面即將描述的第5(K)圖的階段才重新導通開關電晶體Tsw。

在第5(E)圖中，將第一電源線PL1之電壓由0V提高為10V，並提供相同位準的10V電壓給發光元件401的陰極(以避免發光元件401在此階段發光)，完成脈衝調幅電晶體Td之閾值電壓的補償。

在第5(F)圖中，將第二電源線PL2的電壓位準由12V降低至0V，並將第二掃描線SL2的電壓由-5V改為12V，所有電晶體截止。在第5(G)圖中，如圖中箭頭所示，進行脈衝調幅資料電壓V_{data_PAM} 的寫入。在第5(H)圖中，如圖中箭頭所示，進行脈衝調寬資料電壓V_{data_PWM} 的寫入，並於第5(I)圖中，對第一資料線DL1施加5V電壓位準，截止第一電晶體Tg1。

應當注意，於第1圖至第3(G)圖所示的實施例中，發光元件101由第3(F)圖所示的發光狀態變為第3(G)圖所示的不發光狀態，相較於該實施例，本實施例(對應第4圖至第5(K)圖)之像素驅動電路400之發光元件401係由即將描述的第5(J)圖所示的不發光狀態變為由第5(K)圖所示的發光狀態。

在第5(J)圖中，透過第二資料線DL2輸入之電壓訊號V_w 係一線性遞減電壓，其導通脈衝調寬電晶體Tp以及開關電晶體Tsw(如第5(K)圖所示)，並因此導通脈衝調幅電晶體Td，致使發光元件401發光，完成本發明提供之透過電壓訊號V_w 以及脈衝調寬電晶體Tp和脈衝調幅電晶體Td之設置調制(modulate)驅動電流Id之驅動歷時及振幅之技術特徵。

根據本發明一實施例，脈衝調幅電晶體Td以及脈衝調寬電晶體Tp可以是低溫多晶矽(LTPS)電晶體。

根據本發明一實施例，第一電晶體Tg1、第二電晶體Tg2、第三電晶體Tg3、開關電晶體Tsw以及脈衝調幅感測電晶體Tg4可以是氧化銦鎵鋅(IGZO)電晶體。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

100,400:像素驅動電路 101,401:發光元件 C1:第一電容器 C2:第二電容器 Cst:發光驅動電容器 Cp:發光控制電容器 DR1:脈衝調寬驅動電路 DR2:脈衝調幅驅動電路 Id:驅動電流 PL1:第一電源線 PL2:第二電源線 S:串接節點 SR1:脈衝調幅感測電路 SL1:第一掃描線 SL2:第二掃描線 SL3:第三掃描線 SL4:第四掃描線 Tsw:開關電晶體 Tg1:第一電晶體 Tg2:第二電晶體 Tg3:第三電晶體 Tg4:脈衝調幅感測電晶體 Tp:脈衝調寬電晶體 Td:脈衝調幅電晶體 V1,Vs1,V2,Vs2:電壓位準 V_{data_PWM} ,V_{data_PAM} :資料電壓 V_w :電壓訊號 V_th :閾值電壓

第1圖係繪示根據本發明一實施例之像素驅動電路示意圖。

第2圖係繪示第1圖所示之像素驅動電路之操作時序圖。

第3(A)圖至第3(G)圖係分別繪示對應第2圖所示時序圖之操作階段示意圖。

第4圖係繪示根據本發明一實施例之像素驅動電路示意圖。

第5(A)圖至第5(K)圖係分別繪示第4圖之像素驅動電路之操作階段示意圖。

100:像素驅動電路

101:發光元件

C1:第一電容器

C2:第二電容器

Cst:發光驅動電容器

DR1:脈衝調寬驅動電路

DR2:脈衝調幅驅動電路

Id:驅動電流

PL1:第一電源線

S:串接節點

SR1:脈衝調幅感測電路

SL1:第一掃描線

SL2:第二掃描線

SL3:第三掃描線

SL4:第四掃描線

Tg1:第一電晶體

Tg2:第二電晶體

Tg3:第三電晶體

Tg4:脈衝調幅感測電晶體

Tp:脈衝調寬電晶體

Td:脈衝調幅電晶體

Claims

一種像素驅動電路，其包含：一發光元件，係配置以根據一驅動電流發光；一第一電源線，其連接該發光元件，以提供該驅動電流；一脈衝調幅電晶體，具有一第一端、一第二端和一控制端，該第一端連接該第一電源線，該第二端連接該發光元件之一陽極，且該驅動電流之一振幅係根據該控制端之一控制端電壓而改變；一發光驅動電容器，其一端連接該脈衝調幅電晶體之該第一端，其另一端連接該脈衝調幅電晶體之該控制端；一脈衝調寬驅動電路，其包含：一第一電容器，其包含一第一端以及一第二端；一第二電容器，其包含一第一端以及一第二端，該第二電容器之該第一端連接該第一電容器之該第一端於一串接節點；一第一電晶體，其一第一端連接該串接節點；以及一第二電晶體，其一第一端連接該第二電容器之該第二端；一脈衝調幅驅動電路，其連接該脈衝調幅電晶體之該控制端；一脈衝調幅感測電路，其連接該脈衝調幅電晶體之該第二端；以及一脈衝調寬電晶體，其一控制端連接該脈衝調寬驅動電路之一輸出節點，其一第一端連接該脈衝調幅電晶體之該控制端，以透過該脈衝調幅電晶體控制該驅動電流之一驅動歷時；其中該脈衝調寬驅動電路之該輸出節點係該第二電容器之該第二端。
如申請專利範圍第1項所述之像素驅動電路，其中該脈衝調幅驅動電路包含一第三電晶體，該第三電晶體之一第一端連接該脈衝調幅電晶體之該控制端。
如申請專利範圍第2項所述之像素驅動電路，其中該脈衝調幅感測電路包含一脈衝調幅感測電晶體，該脈衝調幅感測電晶體之一第一端連接該脈衝調幅電晶體之該第二端，以及該脈衝調幅感測電晶體係設置以對該脈衝調幅電晶體之一閾值電壓進行補償。
如申請專利範圍第3項所述之像素驅動電路，其中該第一電晶體之一控制端連接一第一掃描線、該第二電晶體之一控制端連接一第二掃描線、該第三電晶體之一控制端連接一第三掃描線以及該脈衝調幅感測電晶體之一控制端連接一第四掃描線，且該第一掃描線、該第二掃描線、該第三掃描線以及該第四掃描線連接一解多工器。
如申請專利範圍第3項所述之像素驅動電路，其中該第一電晶體之一第二端、該第二電晶體之一第二端、該第三電晶體之一第二端以及該脈衝調幅感測電晶體之一第二端連接一第一資料線，該第一電容器之該第二端連接一第二資料線。
如申請專利範圍第2項所述之像素驅動電路，其中該第三電晶體係設置以對該脈衝調寬電晶體之一閾值電壓進行補償。
一種像素驅動電路，其包含：一發光元件，係配置以根據一驅動電流發光；一第一電源線，其連接該發光元件，以提供該驅動電流；一脈衝調幅電晶體，具有一第一端、一第二端和一控制端，該第一端連接該第一電源線，該第二端連接該發光元件之一陽極，且該驅動電流之一振幅係根據該控制端之一控制端電壓而改變；一發光驅動電容器，其一端連接該脈衝調幅電晶體之該第一端，其另一端連接該脈衝調幅電晶體之該控制端；一脈衝調寬驅動電路，其包含：一第一電容器，其包含一第一端以及一第二端；一第二電容器，其包含一第一端以及一第二端，該第二電容器之該第一端連接該第一電容器之該第一端於一串接節點；一第一電晶體，其一第一端連接一第一資料線，其一第二端連接該串接節點；一第二電晶體，其一第一端連接該第二電容器之該第二端；以及一第三電晶體；一開關電晶體，其一第一端連接該脈衝調幅電晶體之該控制端，其一第二端連接該第三電晶體之一第一端；一脈衝調寬電晶體，其一控制端連接該第二電晶體之該第一端，其一第一端連接該開關電晶體之一控制端以及該第二電晶體之一第二端，以根據該開關電晶體透過該脈衝調幅電晶體控制該驅動電流之一驅動歷時；一脈衝調幅感測電晶體，其一控制端連接該第二電晶體之一控制端，其一第一端連接該脈衝調幅電晶體之該第二端，其一第二端連接該脈衝調幅電晶體之該控制端；以及一發光控制電容器，其一端連接該開關電晶體之該第二端。
如申請專利範圍第7項所述之像素驅動電路，其中該脈衝調幅感測電晶體係設置以對該脈衝調幅電晶體之一閾值電壓進行補償。
如申請專利範圍第7項所述之像素驅動電路，其中該第一電晶體之一控制端連接一第一掃描線、該第二電晶體之一控制端連接一第二掃描線以及該第三電晶體之一控制端連接一第三掃描線，該第一掃描線、該第二掃描線以及該第三掃描線連接一解多工器。
如申請專利範圍第7項所述之像素驅動電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該開關電晶體以及該脈衝調幅感測電晶體係為一氧化銦鎵鋅(IGZO)電晶體。