TW202125793A - 攝像元件及攝像裝置 - Google Patents

攝像元件及攝像裝置 Download PDF

Info

Publication number
TW202125793A
TW202125793A TW109134684A TW109134684A TW202125793A TW 202125793 A TW202125793 A TW 202125793A TW 109134684 A TW109134684 A TW 109134684A TW 109134684 A TW109134684 A TW 109134684A TW 202125793 A TW202125793 A TW 202125793A
Authority
TW
Taiwan
Prior art keywords
alignment mark
imaging element
light
semiconductor substrate
imaging
Prior art date
Application number
TW109134684A
Other languages
English (en)
Inventor
高田大三
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202125793A publication Critical patent/TW202125793A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明防止由複數個半導體基板貼合而構成之攝像裝置之對位標記之視認性降低。 攝像元件具備半導體基板、焊墊、對位標記及遮光膜。半導體基板具備像素區域，該像素區域係供配置根據入射光而產生圖像信號之像素的區域。焊墊配置於半導體基板之正面側。對位標記配置於半導體基板之背面側。遮光膜配置於焊墊及對位標記之間。

Description

攝像元件及攝像裝置
本揭示係關於一種攝像元件及攝像裝置。詳細而言，係關於一種貼合複數個半導體晶片而構成之攝像元件及攝像裝置。
先前，使用貼合複數個半導體晶片而構成之半導體裝置。例如，使用貼合以下構件而構成之攝像裝置：攝像晶片，其配置有進行入射光之光電轉換而產生圖像信號之像素；及運算晶片，其處理該產生之圖像信號。於此種半導體裝置中，需於貼合之半導體晶片之間進行信號之傳遞。提案有一種半導體裝置，作為該信號之傳遞方法，其於各個半導體晶片之貼合面配置焊墊，且於貼合時將各個半導體晶片之焊墊彼此接合，藉此形成電性連接，並傳遞信號。
例如，提案有貼合第1半導體基板及第2半導體基板而構成之半導體裝置(例如，參照專利文獻1)。於第1半導體基板之最上層之層間絕緣膜配置第1焊墊，於第2半導體基板之最上層之層間絕緣膜配置第2焊墊。於貼合時，將該等最上層之層間絕緣膜彼此接合且接合第1焊墊及第2焊墊。第2焊墊形成為較第1焊墊更寬且由對層間絕緣膜之擴散性低於第1焊墊之金屬構成。減少因位置偏移引起之金屬之擴散。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-044655號公報
[發明所欲解決之問題]
於上述先前技術中，有對位標記之視認性降低之問題。該對位標記為於貼合之半導體基板中，於切割或形成用以抵接檢查探針之焊墊等時成為基準之對位標記。使用該對位標記時，需對半導體基板照射光而視認反射光，但來自配置於對位標記之下層之焊墊之反射光混入，而降低視認性。藉由刪除對位標記之下層之焊墊，可防止對位標記之視認性降低。但，於該情形時，產生層間絕緣膜之平坦性受損，而形成孔隙等之不佳狀況。
本揭示係鑑於上述問題點而完成者，目的在於保持貼合複數個半導體基板而構成之攝像裝置之平坦性且防止對位標記之視認性降低。 [解決問題之技術手段]
本揭示係為了解決上述問題點而完成者，其第1態樣為一種攝像元件，其具備：半導體基板，其具備像素區域，該像素區域係供配置根據入射光而產生圖像信號之像素的區域；焊墊，其配置於上述半導體基板之正面側；對位標記，其配置於上述半導體基板之背面側；及遮光膜，其配置於上述焊墊及上述對位標記之間。
又，如該第1態樣，其中上述遮光膜亦可配置於上述半導體基板之正面側。
又，如該第1態樣，其中上述遮光膜亦可配置於上述半導體基板之背面側。
又，如該第1態樣，其亦可進而具備：第2對位標記，其配置於上述焊墊及上述遮光膜之間。
又，如該第1態樣，其中上述對位標記亦可配置於與上述像素區域不同之區域。
又，如該第1態樣，其中上述對位標記亦可與上述像素區域相鄰配置。
又，如該第1態樣，其中上述半導體基板亦可為半導體晶片。
又，如該第1態樣，其中上述對位標記亦可配置於上述半導體晶片之周緣部。
又，如該第1態樣，其中上述對位標記亦可配置於上述半導體晶片之外側。
又，如該第1態樣，其中上述遮光膜亦可由金屬構成。
又，如該第1態樣，其中亦可為上述半導體基板進而具備：配線區域，其具有配置於上述正面側且連接於上述像素之配線；且上述焊墊配置於上述配線區域之表面，上述遮光膜配置於與上述配線同層。
又，如該第1態樣，其亦可為進而具備：第2半導體基板，其具備第2焊墊；且上述焊墊與上述第2焊墊接合。
又，如該第1態樣，其中上述第2半導體基板亦可配置處理上述產生之圖像信號的處理電路。
又，本揭示之第2態樣為一種攝像裝置，其具備：攝像元件，該攝像元件具備：半導體基板，其具備像素區域，該像素區域係供配置根據入射光而產生圖像信號之像素的區域；焊墊，其配置於上述半導體基板之正面側；對位標記，其配置於上述半導體基板之背面側；及遮光膜，其配置於上述焊墊及上述對位標記之間；且該攝像裝置具備：處理電路，其處理上述產生之圖像信號。
藉由採用此種態樣，發揮於焊墊及對位標記之間配置遮光膜之作用。設想將來自焊墊之反射光遮光。
接著，參照圖式說明用以實施本揭示之形態(以下稱為實施形態)。於以下圖式中，對相同或類似之部分附註相同或類似之符號。又，按以下順序進行實施形態之說明。 1.第1實施形態 2.第2實施形態 3.第3實施形態 4.第4實施形態 5.第5實施形態 6.對相機之應用例
＜1.第1實施形態＞ [攝像元件之構成] 圖1係顯示本揭示之實施形態之攝像元件之構成例之圖。同圖之攝像元件1具備像素陣列部2、垂直驅動部3、行信號處理部4、及控制部5。
像素陣列部2係2維點陣狀配置像素100而構成者。此處，像素100為產生與照射之光相應之圖像信號者。該像素100具有產生與照射之光相應之電荷之光電轉換部。又，像素100進而具有像素電路。該像素電路產生基於藉由光電轉換部產生之電荷的圖像信號。圖像信號之產生藉由利用後述之垂直驅動部3產生之控制信號而控制。於像素陣列部2以XY矩陣狀配置信號線6及7。信號線6係傳遞像素100中之像素電路之控制信號之信號線，對像素陣列部2之每列配置，且相對於配置於各列之像素100共通地配線。信號線7係傳遞藉由像素100之像素電路產生之圖像信號之信號線，對像素陣列部2之每行配置，且相對於配置於各行之像素100共通地配線。該等光電轉換部及像素電路形成於半導體基板。
垂直驅動部3係產生像素100之像素電路之控制信號者。該垂直驅動部3將產生之控制信號經由同圖之信號線6傳遞至像素100。行信號處理部4係處理藉由像素100產生之圖像信號者。該行信號處理部4進行經由同圖之信號線7自像素100傳遞之圖像信號之處理。行信號處理部4中之處理，相當於例如將像素100中產生之類比圖像信號轉換成數位圖像信號之類比數位轉換。藉由行信號處理部4處理後之圖像信號作為攝像元件1之圖像信號輸出。控制部5為控制攝像元件1之全體者。該控制部5藉由產生控制垂直驅動部3及行信號處理部4之控制信號並輸出，而進行攝像元件1之控制。藉由控制部5產生之控制信號，分別藉由信號線8及9對垂直驅動部3及行信號處理部4傳遞。
同圖之攝像元件1可藉由複數個半導體晶片構成。例如，可藉由配置有同圖之像素陣列部2之半導體晶片即攝像晶片、與配置有垂直驅動部3、行信號處理部4及控制部5之半導體晶片即運算晶片之2個半導體晶片，構成攝像元件1。像素陣列部2由被施加相對較高之電源電壓之類比電路構成。另一方面，垂直驅動部3或行信號處理部4主要由數位電路構成，被施加相對較低之電源電壓而高速動作。藉由如此將不同性質之電路分割配置於複數個半導體晶片，可將最適於各個電路之製程應用於半導體晶片之製造。可減少成本。又，藉由積層該等半導體晶片，可實現小型化。另，同圖之攝像元件1於作為處理圖像信號之處理電路配置行信號處理部4之情形時，構成攝像裝置。
配置有像素100之攝像晶片配置於攝像元件1之正側(受光面側)並被照射入射光。運算晶片積層於攝像元件1之與受光面不同之面即攝像晶片之背側。
[攝像元件之平面構成] 圖2係顯示本揭示之實施形態之攝像元件之構成例之俯視圖。同圖係顯示攝像元件1之構成例之俯視圖。同圖之攝像元件1具備攝像晶片10、與運算晶片20(未圖示)。於同圖之攝像晶片10之下層配置有運算晶片20。對攝像晶片10及運算晶片20之構成之細節予以後述。
於攝像晶片10，配置有圖1中說明之像素陣列部2，配置有複數個像素100。同圖係顯示攝像元件1之受光面側之攝像晶片10之構成者，於攝像晶片10之中央部配置有像素區域30。於該像素區域30排列有複數個像素100。
又，於攝像晶片10配置有對位標記區域300。該對位標記區域300為配置後述之對位標記301之區域。同圖之標註斜線之陰影線之矩形表示對位標記區域300。對位標記區域300表示自攝像元件1之正面至背面之立體區域，為遍及攝像元件1之厚度方向之全域之區域。即，於對位標記區域300，包含攝像晶片10之背側之面至運算晶片20之背側之面之間之區域。於對位標記區域300所包含之攝像晶片10等配置1個或複數個對位標記301。於對位標記區域300配置複數個對位標記301時，可配置於該區域中之構成攝像晶片10等之構件之不同層。於該情形時，亦可於俯視下重疊之位置配置對位標記。
對位標記301為表示攝像元件1或構成攝像元件1之攝像晶片10等之位置基準之標記。該對位標記301使用於攝像元件1之製造步驟。例如，對位標記301作為製造攝像晶片10時之曝光步驟中附置標記時之位置基準而使用。該情形時，對位標記301由曝光步驟所使用之曝光裝置等視認而辨識為位置基準。又，對位標記301亦可使用於貼合半導體晶片時之對位。又，對位標記301亦可作為測量配線等之線寬、膜厚及製造步驟中之位置偏移等之步驟管理監視器而使用。關於對位標記301之構成之細節予以後述。
如同圖表示，對位標記區域300可配置複數個，可與像素區域30相鄰配置。又，對位標記區域300亦可配置於攝像晶片10之周緣部。例如，亦可將對位標記區域300與攝像晶片10之邊或角部相鄰配置。又，對位標記區域300亦可配置於像素區域30與攝像晶片10之端部之中間區域。如此，對位標記區域300可配置於與像素區域30不同之區域。
[對位標記之構成] 圖3係顯示本揭示之實施形態之對位標記之構成例之圖。同圖係顯示對位標記301之構成例之圖。同圖之對位標記301由可光學視認之構件等構成。對位標記301除同圖所示之線狀外，亦可構成為三角形等圖形形狀。同圖之對位標記係顯示將平行配置之4個線狀之對位標記301改變方向配置4組而構成之例者。對位標記301可由構成攝像晶片10等之構件構成。可由例如銅(Cu)、鋁(Al)及鎢(W)等金屬系材料、矽(Si)等半導體、氧化矽(SiO2 )等無機化合物及樹脂等有機材料構成。又，對位標記301亦可由形成於該等構件之槽或空隙等構成。對位標記301可由與所使用之步驟相應之材料構成。
[攝像元件之剖面之構成] 圖4係顯示本揭示之第1實施形態之攝像元件之構成例之剖視圖。同圖係顯示攝像元件1之構成例之剖視圖。如上所述，攝像元件1具備攝像晶片10及運算晶片20。該等攝像晶片10及運算晶片20貼合而積層。另，於以下，半導體基板110等之正面側表示與半導體基板110等之正側之面相鄰之側，半導體基板110等之背面側表示與半導體基板110等之背側之面相鄰之側。
攝像晶片10具備半導體基板110、配線區域120、保護膜150及171、對位標記301、及遮光膜129。又，於配線區域120，配置有焊墊131及132。對位標記301配置於對位標記區域300。同圖之攝像元件1係顯示於攝像晶片10之像素區域30之附近配置對位標記區域300之例者。於像素區域30配置複有數個像素100，於像素100配置有晶載透鏡172。
半導體基板110為形成圖1中說明之光電轉換部或像素電路之元件之擴散區域之半導體基板。該半導體基板110可由例如矽(Si)構成。如後述般，半導體基板110由半導體晶片構成。於半導體基板110，形成例如構成為p型之井區域，藉由於該井區域配置n型半導體區域，可形成元件之擴散區域。於同圖，以光電轉換部101為例予以記載。同圖之光電轉換部101由n型半導體區域111構成。具體而言，具備由n型半導體區域111及周圍之p型井區域構成之pn接合的光電二極體，相當於光電轉換部101。
配線區域120為於半導體基板110之元件等形成傳遞信號之配線的區域。該配線區域120與半導體基板之正側之面相鄰配置。配線區域120具備配線層122、層間絕緣膜121、通孔插塞123以及焊墊131及132。配線層122為傳遞信號之配線。該配線層122可由Cu或W等金屬構成。層間絕緣膜121為將配線層122絕緣者。該層間絕緣膜121可由例如氧化矽(SiO2 )等絕緣物構成。
配線層122及層間絕緣膜121可構成為多層。同圖係顯示配線層122及層間絕緣膜121構成為3層之例者。不同層之配線層122彼此可藉由通孔插塞123連接。該通孔插塞123可由柱狀之Cu或W等金屬構成。又，通孔插塞123亦可配置於配線層122及半導體基板110之間。另，於配線區域120，配置後述之遮光膜129。
焊墊131及132為配置於配線區域120之表面之電極。該焊墊131及132分別與後述之運算晶片20之焊墊231及232接合。焊墊131及132可由Cu或金(Au)等金屬構成，且構成為埋入於配線區域120之最外層之層間絕緣膜121之形狀。對焊墊131及132之構成之細節予以後述。
保護膜150為保護半導體基板110之背側之面的膜。該保護膜150可由例如SiO2 或氮化矽(SiN)構成。
晶載透鏡172係對每個像素100配置且將入射光聚光於光電轉換部101之透鏡。該晶載透鏡172構成為半球形狀，將入射光聚光。晶載透鏡172可由例如SiN等無機材料或丙烯酸樹脂等有機材料構成。
保護膜171為保護像素區域30以外之區域之半導體基板110之背側之面的膜。該保護膜171可由與晶載透鏡172相同之材料構成。
遮光膜129係配置於配置在對位標記301下層之焊墊即焊墊132與對位標記301之間、將來自攝像晶片10之正面之側之光遮光之膜。該遮光膜129可由例如Cu、Al及Au等金屬構成。遮光膜129配置於半導體基板110之正面側。又，遮光膜129可配置於配線區域120，可配置於與配線層122同層且由相同構件構成。此時，遮光膜129可與配線層122同時形成。
運算晶片20具備半導體基板210、配線區域220、及保護膜250。
半導體基板210為形成圖1中說明之行信號處理部4等元件之擴散區域之半導體基板。該半導體基板210可與半導體基板110同樣藉由Si構成。對半導體基板210之元件之擴散區域省略記載。
配線區域220具備配線層222、層間絕緣膜221、通孔插塞223以及焊墊231及232。焊墊231及232為與焊墊131及132同樣配置於配線區域220之表面之電極，構成為埋入於最外層之層間絕緣膜221之形狀。
將該等攝像晶片10及運算晶片20貼合而構成攝像元件1。貼合係將攝像晶片10之配線區域120及運算晶片20之配線區域220之表面彼此接合而執行。該接合可藉由將焊墊131及231之表面以及配線區域120及220之最外層之層間絕緣膜121及221之表面活性化後加熱壓著而進行。此時，將攝像晶片10之焊墊131及運算晶片20之焊墊231對位而接合。藉此，可將焊墊131及231電性連接，而進行信號之傳遞。另，攝像晶片10之焊墊132亦與運算晶片20之焊墊232接合。另，半導體基板210為申請專利範圍所記載之第2半導體基板之一例。焊墊232為申請專利範圍所記載之第2焊墊之一例。
同圖之對位標記301介隔保護膜150配置於半導體基板110之背側之面。對位標記301之表面由保護膜171保護。如同圖所示，對位標記301配置於與像素區域30不同之區域。同圖之對位標記301為貼合攝像晶片10及運算晶片20後之步驟中使用之對位標記。具體而言，對位標記301可作為形成晶載透鏡172、形成及切割抵接用以檢查攝像元件1之檢查探針之焊墊時之基準而使用。
如同圖所示，焊墊131為未配置於對位標記301之下層之焊墊。該焊墊131例如配置於像素區域30而連接於配線層122及通孔插塞123，有助於信號之傳遞。
另一方面，焊墊132為配置於對位標記301之下層之配線區域120之焊墊。同圖之焊墊132未連接於配線層122等，而為無助於信號之傳遞之焊墊。此種焊墊132稱為虛設焊墊。
由於焊墊132配置於對位標記301之下層之配線區域120，故成為對位標記301與焊墊132重疊之構成。於未配置同圖之遮光膜129之情形時，自攝像晶片10之背側(攝像元件1之受光面側)視認對位標記301時，藉由焊墊132反射之光照射至對位標記301，視認性降低。對位之精度降低。藉由省略此種焊墊132及運算晶片20之焊墊232，可防止對位時之視認性降低。但，若省略焊墊132等，則於對位標記區域300之配線區域120產生不佳狀況。例如，對位標記區域300之配線區域120之平坦性降低而產生孔隙。藉此，攝像元件1之強度降低。
因此，將遮光膜129配置於焊墊132及對位標記301之間，而將自半導體基板110之正面側入射至對位標記301之光遮光。藉此，可將藉由焊墊132反射至半導體基板110側之光遮光，而防止對位標記301之視認性降低。
另，攝像元件1之構成未限定於該例。例如，亦可設為於對位標記區域300之遮光膜129及焊墊132之間配置配線層122之構成。又，亦可於焊墊132連接配線層122。又，亦可將遮光膜129擴展至對位標記區域300之外側。又，亦可於運算晶片20之背面側進而配置配線區域。
[遮光膜之效果] 圖5係顯示本揭示之實施形態之遮光之一例之圖。同圖係說明遮光膜129之效果之圖。同圖中之A係顯示配置遮光膜129之情形之圖。同圖中之A之1點鏈線之矩形表示配置於對位標記301之下層之遮光膜129。於藉由曝光裝置等進行對位之情形時，對對位標記301照射光並拍攝，而辨識對位標記301之輪廓等形狀。由於配置有遮光膜129，故可將來自對位標記301下層之構件之光遮光，而辨識對位標記301之清晰之像。
同圖中之B為顯示未配置遮光膜129之情形之例之圖。同圖中之B之虛線之矩形表示配置於對位標記301之下層之焊墊132。來自曝光裝置等光源之光照射至對位標記301且透過半導體基板110而到達焊墊132，並被焊墊132反射。由於疊加該反射光而拍攝，故無法清晰地辨識對位標記301之輪廓等，視認性降低。因此，對位之精度降低。
如此，藉由配置遮光膜129，可提高對位標記301之視認性。另，遮光膜129較佳配置於與對位標記301接近之層。這是因為由於自接近對位標記301之位置之遮光膜129反射光，故對位標記301之影子清晰地映於遮光膜129，對比度提高之故。
[攝像元件之製造方法] 圖6及7係顯示本揭示之第1實施形態之攝像元件之製造方法之一例之圖。圖6及7係顯示攝像元件1之製造步驟之一例之圖。首先，於半導體基板110形成半導體區域111等(圖6中之A)。
接著，於半導體基板110配置層間絕緣膜121。此可例如藉由使用CVD(Chemical Vapor Deposition：化學氣相沈積)將SiO2 等層間絕緣膜121之材料膜成膜而進行。接著，配置配線層122及遮光膜129。此可藉由鍍覆等將Cu等之配線層122及遮光膜129之材料膜成膜而進行(圖6中之B)。該步驟相當於遮光膜形成步驟。
接著，積層層間絕緣膜121(圖6中之C)。另，配線層122及層間絕緣膜121之形成可以必要之層數量進行。又，形成未圖示之通孔插塞123。
接著，形成焊墊131及132。此可藉由於最外層之層間絕緣膜121之形成焊墊131及132之區域形成開口部，且於該開口部配置Cu等之焊墊131及132之材料膜而進行(圖6中之D)。該步驟相當於焊墊形成步驟。藉此，可形成攝像晶片10之配線區域120。
接著，將藉由同樣之構成形成之運算晶片20與攝像晶片10貼合。首先，進行各個半導體晶片之配線區域之表面之層間絕緣膜121及221之活性化及焊墊131、132、231及232之表面之氧化膜之去除。此可藉由電漿處理進行。接著，將焊墊131及231以及焊墊132及232之位置對準而使攝像晶片10及運算晶片20密接並加熱且加壓。藉此，層間絕緣膜121及221接合且焊墊131及231以及焊墊132及232接合。可將攝像晶片10及運算晶片20貼合(圖7中之E)。該步驟相當於貼合步驟。
接著，將攝像晶片10之半導體基板110之背面側研削而薄壁化。此可例如藉由化學機械研磨(CMP：Chemical Mechanical Polishing)而進行(圖7中之F)。
接著，於攝像晶片10之背側之面配置保護膜150。此可藉由利用CVD等將SiO2 等之膜成膜而進行。
接著，配置對位標記301。此可藉由利用濺鍍等將Cu等之對位標記301之材料膜成膜，且刪除無用部分而進行(圖7中之G)。該步驟相當於對位標記形成步驟。
其後，配置保護膜171及晶載透鏡172而形成晶圓狀之攝像元件1。藉由將該晶圓切割而單片化，可製造攝像元件1。
如以上說明，本揭示之第1實施形態之攝像元件1於攝像晶片10之焊墊132及對位標記301之間配置遮光膜129，而將來自對位標記301之下層之焊墊132之光遮光。藉此，可於使用對位標記301進行對位時，獲得清晰之對位標記301之圖像。即便於與對位標記301重疊之位置配置有焊墊132之情形時，亦可防止對位標記301之視認性降低。可保持對位標記301附近之配線區域120之平坦性防止產生孔隙等且防止對位標記之視認性降低。可防止對位精度降低。
＜2.第2實施形態＞ 上述第1實施形態之攝像元件1配置有對位標記301。與此相對，本揭示之第2實施形態之攝像元件1與上述第1實施形態之不同點為，配置複數個對位標記。
[攝像元件之剖面之構成] 圖8係顯示本揭示之第2實施形態之攝像元件之構成例之剖視圖。同圖與圖4同樣，係顯示攝像元件1之構成例之剖視圖。與圖4之攝像元件1之不同點為，進而配置對位標記302。
對位標記302與對位標記301同樣，為配置於對位標記區域300之對位標記。該對位標記302配置於遮光膜129及焊墊132之間。對位標記302為與運算晶片20貼合前使用之對位標記。同圖之對位標記302可使用於形成配線層122或形成焊墊131等時之對位。可於對位標記區域300配置複數個對位標記，可較於對位標記區域300逐個配置對位標記301之情形縮小對位標記區域300。另，對位標記302為申請專利範圍所記載之第2對位標記之一例。
另，攝像元件1之構成未限定於該例。例如，亦可採用將複數個對位標記配置於遮光膜129及焊墊132之間之構成。
除此以外之攝像元件1之構成係因與本揭示之第1實施形態中說明之攝像元件1之構成同樣，故省略說明。
如以上說明，本揭示之第2實施形態之攝像元件1藉由於遮光膜129及焊墊132之間配置對位標記302，可將複數個對位標記配置於對位標記區域300。藉此，可縮小對位標記區域300，可擴大半導體晶片之有效區域。於攝像晶片10中，可擴展像素區域30。
＜3.第3實施形態＞ 上述第1實施形態之攝像元件1將遮光膜129配置於攝像晶片10之正面側。與此相對，本揭示之第3實施形態之攝像元件1與上述第1實施形態之不同點為，將遮光膜配置於攝像晶片10之背面側。
[攝像元件之剖面之構成] 圖9係顯示本揭示之第3實施形態之攝像元件之構成例之剖視圖。同圖與圖4同樣，係顯示攝像元件1之構成例之剖視圖。與圖4之攝像元件1之不同點為，取代遮光膜129而配置遮光膜169。
遮光膜169為配置於攝像晶片10之背面側之遮光膜。該遮光膜169與遮光膜129同樣，可由Cu等金屬構成。同圖之攝像晶片10與保護膜150相鄰而配置層間絕緣膜161及配線層162。遮光膜169配置於與該層間絕緣膜161同層，且將來自焊墊132之光遮光。遮光膜169可與配線層162同時形成。另，遮光膜169介隔保護膜150及層間絕緣膜161而與半導體基板110之背側之面相鄰配置。藉由將遮光膜169配置於攝像晶片10之背面側，可使遮光膜169接近於對位標記301，可提高對位時之對比度。
[攝像元件之製造方法] 圖10及11係顯示本揭示之第3實施形態之攝像元件之製造方法之一例之圖。圖10及11係顯示攝像元件1之製造步驟之一例之圖，係接續於圖6中之A之步驟而執行之步驟。
於圖10中之A，於攝像晶片10之半導體基板110積層層間絕緣膜121及配線層122(圖10中之A)。
接著，於最外層之層間絕緣膜121形成焊墊131及132，並形成攝像晶片10之配線區域120(圖10中之B)。接著，進行攝像晶片10及運算晶片20之貼合(圖10中之C)。
接著，將攝像晶片10之半導體基板110之背面側研削而薄壁化，並積層保護膜150及層間絕緣膜161。接著，配置遮光膜169及配線層162(圖11中之D)。
接著，配置層間絕緣膜161，並形成對位標記301(圖11中之E)。其後，藉由配置保護膜171及晶載透鏡172，並切割而單片化，可製造攝像元件1。
除此以外之攝像元件1之構成係因與本揭示之第1實施形態中說明之攝像元件1之構成同樣，故省略說明。
如以上說明，本揭示之第3實施形態之攝像元件1藉由將遮光膜169配置於攝像晶片10之背面側，可進而提高對位標記301之視認性。
＜4.第4實施形態＞ 上述第1實施形態之攝像元件1於攝像晶片10配置有對位標記301及遮光膜129。與此相對，本揭示之第4實施形態之攝像元件1與上述第1實施形態之不同點為，於運算晶片20進而配置對位標記及遮光膜。
[攝像元件之剖面之構成] 圖12係顯示本揭示之第4實施形態之攝像元件之構成例之剖視圖。同圖與圖4同樣，係顯示攝像元件1之構成例之剖視圖。與圖4之攝像元件1之不同點為，進而配置運算晶片20之對位標記及遮光膜。
對位標記401為設置於運算晶片20之背側之面之對位標記。該對位標記401可配置於對位標記區域300，由與對位標記301同樣之材料構成。對位標記401可配置於與運算晶片20之保護膜250相鄰配置之層間絕緣膜261。
遮光膜229為配置於運算晶片20之遮光膜。該遮光膜229配置於對位標記401及焊墊232之間，將來自焊墊232之光遮光。遮光膜229與遮光膜129同樣，可由Cu等金屬構成。同圖之遮光膜229可配置於配線區域220，與配線層222同時形成。藉由配置遮光膜229，可提高配置於運算晶片20之對位標記401之視認性。
除此以外之攝像元件1之構成係因與本揭示之第1實施形態中說明之攝像元件1之構成同樣，故省略說明。
如以上說明，本揭示之第4實施形態之攝像元件1藉由於運算晶片20配置遮光膜229，可防止配置於運算晶片20之對位標記401之視認性降低。可於對位標記區域300配置複數個對位標記，可縮小對位標記區域300。可擴展半導體晶片之有效區域。
＜5.第5實施形態＞ 上述第1實施形態之攝像元件1於攝像晶片10配置有對位標記區域300。與此相對，本揭示之第5實施形態之攝像元件1與上述第1實施形態之不同點為，於攝像晶片10之外側配置對位標記區域300。
[攝像元件之構成] 圖13係顯示本揭示之第5實施形態之攝像元件之構成例之圖。同圖與圖2同樣，為顯示攝像元件1之構成例之圖。與圖2之攝像元件1之不同點為，圖13顯示單片化前之攝像元件1之構成，且配置對位標記區域510。
同圖之攝像元件1為顯示藉由切割而單片化前之構成者，且顯示配置有攝像晶片10之晶圓500及配置有運算晶片20之晶圓600(未圖示)經貼合之狀態之構成。同圖係顯示晶圓500中之攝像晶片10之受光面之構成之俯視圖。如同圖所示，於晶圓500，點陣狀配置複數個攝像晶片10。於各個攝像晶片10，配置像素區域30。
對位標記區域510與對位標記區域300同樣，為配置對位標記之區域。該對位標記區域510與晶圓500之攝像晶片10相鄰配置。即，對位標記區域510取代晶圓500中之攝像晶片10而配置。配置於該對位標記區域510之對位標記係配置於攝像晶片10之外側，使用於對位標記區域510周圍之攝像晶片10之製造步驟中之對位。於同圖之攝像元件1中，亦將對位標記區域510配置於與像素區域30不同之區域。藉由配置此種對位標記區域510，可省略各個攝像晶片10之對位標記區域300，可擴展像素區域30。
另，對位標記區域510之構成未限定於該例。例如，亦可配置於攝像晶片10之劃線區域。該劃線區域為切割之刃所觸碰之區域，為相當於單片化前之攝像晶片10之最外周之區域。於該情形時，亦將對位標記區域510配置於與像素區域30不同之區域。
除此以外之攝像元件1之構成，因與本揭示之第1實施形態中說明之攝像元件1之構成同樣，故省略說明。
如以上說明，本揭示之第5實施形態之攝像元件1藉由於攝像晶片10等之外部配置對位標記區域510，可擴展像素區域30。
＜6.第6實施形態＞ 上述第1實施形態之攝像元件1配置有複數個像素100。於本揭示之第6實施形態中，對像素100之電路構成進行說明。
[像素之構成] 圖14係顯示本揭示之實施形態之像素之構成例之圖。同圖係顯示像素100之構成例之電路圖。同圖之像素100具備光電轉換部101、電荷保持部102、MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電晶體103至106。
光電轉換部101之陽極接地，陰極連接於MOS電晶體103之源極。MOS電晶體103之汲極連接於MOS電晶體104之源極、MOS電晶體105之閘極及電荷保持部102之一端。電荷保持部102之另一端接地。MOS電晶體104及105之汲極共通連接於電源線Vdd，MOS電晶體105之源極連接於MOS電晶體106之汲極。MOS電晶體106之源極連接於信號線7。MOS電晶體103、104及106之閘極分別連接於傳送信號線TR、重設信號線RST及選擇信號線SEL。另，傳送信號線TR、重設信號線RST及選擇信號線SEL構成信號線6。
光電轉換部101係產生與如上所述照射之光相應之電荷者。於該光電轉換部101，可使用圖4中說明之光電二極體。
又，電荷保持部102及MOS電晶體103至106構成像素電路。MOS電晶體103係將藉由光電轉換部101之光電轉換產生之電荷傳送至電荷保持部102之電晶體。MOS電晶體103中之電荷之傳送藉由利用傳送信號線TR傳遞之信號而控制。電荷保持部102係保持藉由MOS電晶體103傳送之電荷之電容器。MOS電晶體105係產生基於電荷保持部102所保持之電荷之信號的電晶體。MOS電晶體106係將藉由MOS電晶體105產生之信號作為圖像信號輸出至信號線7之電晶體。該MOS電晶體106藉由利用選擇信號線SEL傳遞之信號而控制。
MOS電晶體104係藉由將電荷保持部102所保持之電荷排出至電源線Vdd而重設電荷保持部102之電晶體。該MOS電晶體104之重設藉由利用重設信號線RST傳遞之信號而控制，且於利用MOS電晶體103傳送電荷前執行。另，於該重設時，藉由使MOS電晶體103導通，亦可進行光電轉換部101之重設。如此，像素電路將藉由光電轉換部101產生之電荷轉換成圖像信號。
＜7.對相機之應用例＞ 本揭示之技術(本技術)可應用於各種產品。例如，本技術亦可作為搭載於相機等攝像裝置之攝像元件而實現。
圖15係顯示可應用本技術之攝像裝置之一例即相機之概略構成例之方塊圖。同圖之相機1000具備透鏡1001、攝像元件1002、攝像控制部1003、透鏡驅動部1004、圖像處理部1005、操作輸入部1006、訊框記憶體1007、顯示部1008、及記錄部1009。
透鏡1001為相機1000之攝像透鏡。該透鏡1001將來自被攝體之光聚光，且使之入射至後述之攝像元件1002而使被攝體成像。
攝像元件1002係拍攝藉由透鏡1001聚光之來自被攝體之光的半導體元件。該攝像元件1002產生與所照射之光相應之類比之圖像信號，且轉換成數位之圖像信號並輸出。
攝像控制部1003係控制攝像元件1002之攝像者。該攝像控制部1003藉由產生控制信號並對攝像元件1002輸出，而進行攝像元件1002之控制。又，攝像控制部1003可基於自攝像元件1002輸出之圖像信號，進行相機1000之自動聚焦。此處，自動聚焦係指檢測透鏡1001之焦點位置，且自動調整之系統。作為該自動聚焦，可使用藉由配置於攝像元件1002之相位差像素檢測像面相位差而檢測焦點位置之方式(像面相位差自動聚焦)。又，亦可應用將圖像之對比度最高之位置作為焦點位置檢測之方式(對比度自動聚焦)。攝像控制部1003基於檢測出之焦點位置經由透鏡驅動部1004調整透鏡1001之位置，而進行自動聚焦。另，攝像控制部1003可由例如搭載有韌體之DSP(Digital Signal Processor：數位訊號處理器)而構成。
透鏡驅動部1004係基於攝像控制部1003之控制，驅動透鏡1001者。該透鏡驅動部1004可藉由使用內置之馬達變更透鏡1001之位置而驅動透鏡1001。
圖像處理部1005係處理藉由攝像元件1002產生之圖像信號者。該處理相當於例如產生每個像素之對應於紅色、綠色及藍色之圖像信號中不足之色之圖像信號之去馬賽克、去除圖像信號之雜訊之雜訊降低及圖像信號之編碼化等。圖像處理部1005可藉由例如搭載有韌體之微電腦構成。
操作輸入部1006係受理來自相機1000之使用者之操作輸入者。對該操作輸入部1006，可使用例如按壓式按鈕或觸控面板。由操作輸入部1006受理之操作輸入被傳遞至攝像控制部1003或圖像處理部1005。其後，起動與操作輸入相應之處理，例如拍攝被攝體等處理。
訊框記憶體1007係記憶1畫面量之圖像信號即訊框之記憶體。該訊框記憶體1007藉由圖像處理部1005控制，進行圖像處理之過程中之訊框之保持。
顯示部1008係顯示藉由圖像處理部1005處理後之圖像者。對該顯示部1008，可使用例如液晶面板。
記錄部1009係記錄藉由圖像處理部1005處理後之圖像者。對該記錄部1009，可使用例如記憶卡或硬碟。
以上，已對可應用本揭示之相機進行說明。本技術可應用於以上說明之構成中之攝像元件1002。具體而言，圖1中說明之攝像元件1可應用於攝像元件1002。藉由對攝像元件1002應用攝像元件1，可防止產生貼合時之孔隙且防止對位標記之視認性降低。可減少攝像元件1002之製造成本。另，圖像處理部1005係申請專利範圍所記載之處理電路之一例。相機1000係申請專利範圍所記載之攝像裝置之一例。
另，此處作為一例，已對相機進行說明，但本揭示之技術亦可應用於其他之例如監視裝置等。又，本揭示除相機等電子機器外，亦可應用於半導體模組之形式之半導體裝置。具體而言，亦可對將圖15之攝像元件1002及攝像控制部1003封入於1個封裝之半導體模組即攝像模組應用本揭示之技術。
另，第2實施形態之構成可應用於其他實施形態。具體而言，圖2之對位標記302亦可組合於圖9及12之攝像元件1。
第3實施形態之構成可應用於其他實施形態。具體而言，圖9之遮光膜169可取代圖8及12之遮光膜129而配置。
第3實施形態之構成可應用於其他實施形態。具體而言，圖19之對位標記401及遮光膜229亦可組合於圖8及9之攝像元件1。
另，本揭示之對位標記301及遮光膜129可應用於攝像元件1以外之半導體元件。
最後，上述之各實施形態之說明為本揭示之一例，本揭示未限定於上述實施形態。因此，除上述之各實施形態以外，只要於不脫離本揭示之技術性思想之範圍內，當然可根據設計等進行各種變更。
又，本說明書所記載之效果僅為例示而非限定者。又，亦可有其他效果。
又，上述實施形態中之圖式為模式性者，各部之尺寸之比例等未必與實物一致。又，當然亦包含圖式相互間相互之尺寸關係或比例不同之部分。
另，本技術亦可採用如下之構成。 (1)一種攝像元件，其具備： 半導體基板，其具備像素區域，該像素區域係供配置根據入射光而產生圖像信號之像素的區域； 焊墊，其配置於上述半導體基板之正面側； 對位標記，其配置於上述半導體基板之背面側；及 遮光膜，其配置於上述焊墊及上述對位標記之間。 (2)如上述(1)記載之攝像元件，其中上述遮光膜配置於上述半導體基板之正面側。 (3)如上述(1)記載之攝像元件，其中上述遮光膜配置於上述半導體基板之背面側。 (4)如上述(1)至(3)中任一項記載之攝像元件，其進而具備：第2對位標記，其配置於上述焊墊及上述遮光膜之間。 (5)如上述(1)至(4)中任一項記載之攝像元件，其中上述對位標記配置於與上述像素區域不同之區域。 (6)如上述(5)記載之攝像元件，其中上述對位標記與上述像素區域相鄰配置。 (7)如上述(1)至(6)中任一項記載之攝像元件，其中上述半導體基板為半導體晶片。 (8)如上述(7)記載之攝像元件，其中上述對位標記配置於上述半導體晶片之周緣部。 (9)如上述(7)記載之攝像元件，其中上述對位標記配置於上述半導體晶片之外側。 (10)如上述(1)至(9)中任一項記載之攝像元件，其中上述遮光膜由金屬構成。 (11)如上述(1)至(10)中任一項記載之攝像元件，其中 上述半導體基板進而具備：配線區域，其具有配置於上述正面側且連接於上述像素之配線；且 上述焊墊配置於上述配線區域之表面， 上述遮光膜配置於與上述配線同層。 (12)如上述(1)至(11)中任一項記載之攝像元件，其進而具備： 第2半導體基板，其具備第2焊墊；且 上述焊墊與上述第2焊墊接合。 (13)如上述(12)記載之攝像元件，其中上述第2半導體基板供配置處理上述產生之圖像信號的處理電路。 (14)一種攝像裝置，其具備： 攝像元件，其具備： 半導體基板，其具備像素區域，該像素區域供配置根據入射光而產生圖像信號之像素的區域； 焊墊，其配置於上述半導體基板之正面側； 對位標記，其配置於上述半導體基板之背面側；及 遮光膜，其配置於上述焊墊及上述對位標記之間；且該攝像裝置具備： 處理電路，其處理上述產生之圖像信號。
1:攝像元件 2:像素陣列部 3:垂直驅動部 4:行信號處理部 5:控制部 6:信號線 7:信號線 8:信號線 9:信號線 10:攝像晶片 20:運算晶片 30:像素區域 100:像素 101:光電轉換部 102:電荷保持部 103:MOS電晶體 104:MOS電晶體 105:MOS電晶體 106:MOS電晶體 110,210:半導體基板 111:半導體區域 120,220:配線區域 121,161,221,261:層間絕緣膜 122,162,222:配線層 123:通孔插塞 129,169,229:遮光膜 131,132,231,232:焊墊 150:保護膜 171:保護膜 172:晶載透鏡 223:通孔插塞 250:保護膜 300,510:對位標記區域 301,302,401:對位標記 500:晶圓 1000:相機 1001:透鏡 1002:攝像元件 1003:攝像控制部 1004:透鏡驅動部 1005:圖像處理部 1006:操作輸入部 1007:訊框記憶體 1008:顯示部 1009:記錄部 RST:重設信號線 SEL:選擇信號線 TR:傳送信號線 Vdd:電源線
圖1係顯示本揭示之實施形態之攝像元件之構成例之圖。 圖2係顯示本揭示之實施形態之攝像元件之構成例之俯視圖。 圖3係顯示本揭示之實施形態之對位標記之構成例之圖。 圖4係顯示本揭示之第1實施形態之攝像元件之構成例之剖視圖。 圖5A、B係顯示本揭示之實施形態之遮光之一例之圖。 圖6A～D係顯示本揭示之第1實施形態之攝像元件之製造方法之一例之圖。 圖7E～G係顯示本揭示之第1實施形態之攝像元件之製造方法之一例之圖。 圖8係顯示本揭示之第2實施形態之攝像元件之構成例之剖視圖。 圖9係顯示本揭示之第3實施形態之攝像元件之構成例之剖視圖。 圖10A～C係顯示本揭示之第3實施形態之攝像元件之製造方法之一例之圖。 圖11D～E係顯示本揭示之第3實施形態之攝像元件之製造方法之一例之圖。 圖12係顯示本揭示之第4實施形態之攝像元件之構成例之剖視圖。 圖13係顯示本揭示之第5實施形態之攝像元件之構成例之圖。 圖14係顯示本揭示之實施形態之像素之構成例之圖。 圖15係顯示可應用本技術之攝像裝置之一例即相機之概略構成例之方塊圖。
1:攝像元件
2:像素陣列部
3:垂直驅動部
4:行信號處理部
5:控制部
6:信號線
7:信號線
8:信號線
9:信號線
100:像素

Claims (14)

  1. 一種攝像元件，其具備： 半導體基板，其具備像素區域，該像素區域係供配置根據入射光而產生圖像信號之像素的區域； 焊墊，其配置於上述半導體基板之正面側； 對位標記，其配置於上述半導體基板之背面側；及 遮光膜，其配置於上述焊墊及上述對位標記之間。
  2. 如請求項1之攝像元件，其中上述遮光膜配置於上述半導體基板之正面側。
  3. 如請求項1之攝像元件，其中上述遮光膜配置於上述半導體基板之背面側。
  4. 如請求項1之攝像元件，其進而具備：第2對位標記，其配置於上述焊墊及上述遮光膜之間。
  5. 如請求項1之攝像元件，其中上述對位標記配置於與上述像素區域不同之區域。
  6. 如請求項5之攝像元件，其中上述對位標記與上述像素區域相鄰配置。
  7. 如請求項1之攝像元件，其中上述半導體基板為半導體晶片。
  8. 如請求項7之攝像元件，其中上述對位標記配置於上述半導體晶片之周緣部。
  9. 如請求項7之攝像元件，其中上述對位標記配置於上述半導體晶片之外側。
  10. 如請求項1之攝像元件，其中上述遮光膜由金屬構成。
  11. 如請求項1之攝像元件，其中 上述半導體基板進而具備：配線區域，其具有配置於上述正面側且連接於上述像素之配線；且 上述焊墊配置於上述配線區域之表面， 上述遮光膜配置於與上述配線同層。
  12. 如請求項1之攝像元件，其進而具備： 第2半導體基板，其具備第2焊墊；且 上述焊墊與上述第2焊墊接合。
  13. 如請求項12之攝像元件，其中上述第2半導體基板供配置處理上述產生之圖像信號的處理電路。
  14. 一種攝像裝置，其具備： 攝像元件，其具備： 半導體基板，其具備像素區域，該像素區域供配置根據入射光而產生圖像信號之像素的區域； 焊墊，其配置於上述半導體基板之正面側； 對位標記，其配置於上述半導體基板之背面側；及 遮光膜，其配置於上述焊墊及上述對位標記之間；且該攝像裝置具備： 處理電路，其處理上述產生之圖像信號。
TW109134684A 2019-11-08 2020-10-07 攝像元件及攝像裝置 TW202125793A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-203127 2019-11-08
JP2019203127 2019-11-08

Publications (1)

Publication Number Publication Date
TW202125793A true TW202125793A (zh) 2021-07-01

Family

ID=75849827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134684A TW202125793A (zh) 2019-11-08 2020-10-07 攝像元件及攝像裝置

Country Status (3)

Country Link
US (1) US20220384515A1 (zh)
TW (1) TW202125793A (zh)
WO (1) WO2021090545A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147332A (ja) * 2006-12-08 2008-06-26 Sony Corp 固体撮像装置、その製造方法および撮像装置
JP2009259934A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 固体撮像素子
US8697473B2 (en) * 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
JP5950514B2 (ja) * 2011-08-12 2016-07-13 キヤノン株式会社 光電変換装置の製造方法
JP6076123B2 (ja) * 2013-02-14 2017-02-08 オリンパス株式会社 半導体基板、撮像素子、および撮像装置
JP6353354B2 (ja) * 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法

Also Published As

Publication number Publication date
WO2021090545A1 (ja) 2021-05-14
US20220384515A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI401793B (zh) Semiconductor device
JP5630027B2 (ja) 固体撮像装置、および、その製造方法、電子機器、半導体装置
US10134794B2 (en) Image sensor chip sidewall interconnection
TWI773736B (zh) 固態成像裝置
TWI505452B (zh) 固態成像裝置，固態成像裝置之製造方法，及電子裝備
JP5451547B2 (ja) 固体撮像装置
JP5517800B2 (ja) 固体撮像装置用の部材および固体撮像装置の製造方法
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
US11764239B2 (en) Wafer level image sensor package
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
US11817471B2 (en) Imaging device and electronic device configured by bonding a plurality of semiconductor substrates
US10170511B1 (en) Solid-state imaging devices having a microlens layer with dummy structures
JP6645520B2 (ja) 撮像素子の製造方法、撮像素子、および撮像装置
WO2019171787A1 (ja) 撮像素子および撮像素子の製造方法
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法
US9287318B2 (en) Solid-state imaging sensor, method of manufacturing the same, and camera
JP2009176949A (ja) 裏面照射型固体撮像装置及びその製造方法
TW202125793A (zh) 攝像元件及攝像裝置
WO2023189010A1 (ja) 半導体装置、電子機器及び半導体チップ
JP2013089881A (ja) 固体撮像素子およびその製造方法、電子情報機器
US20230378223A1 (en) Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
WO2018163236A1 (ja) 半導体装置および半導体装置の製造方法