TW202113371A - 封裝基板之電阻量測方法及其封裝基板 - Google Patents

封裝基板之電阻量測方法及其封裝基板 Download PDF

Info

Publication number
TW202113371A
TW202113371A TW108133288A TW108133288A TW202113371A TW 202113371 A TW202113371 A TW 202113371A TW 108133288 A TW108133288 A TW 108133288A TW 108133288 A TW108133288 A TW 108133288A TW 202113371 A TW202113371 A TW 202113371A
Authority
TW
Taiwan
Prior art keywords
resistance
package substrate
metal
temperature
substrate
Prior art date
Application number
TW108133288A
Other languages
English (en)
Other versions
TWI716106B (zh
Inventor
徐宏欣
藍源富
許獻文
鍾昌宏
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108133288A priority Critical patent/TWI716106B/zh
Priority to CN201910905110.5A priority patent/CN112505102A/zh
Application granted granted Critical
Publication of TWI716106B publication Critical patent/TWI716106B/zh
Publication of TW202113371A publication Critical patent/TW202113371A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/045—Circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本發明係一種封裝基板之電阻量測方法及其封裝基板，於電阻量測方法中，係將一封裝基板之二相對表面分別形成有一金屬層，各表面上之金屬接墊透過該金屬層共同電性連接；接著，再將一量測電源提供予二金屬層，一次性量測該封裝基板所有金屬接墊的加總電阻值；將該封裝基板送入一溫度測試環境，並再一次性地量測該封裝基板所有金屬接墊的加總電阻值，計算前後量測的電阻值差值，判斷該封裝基板是否合格；由於本發明在每次電阻量測步驟中係透過金屬層一次性量測電阻值，而不必多點量測金屬接墊的電阻值，可加速電阻量測速度，且不必另外客製探針座。

Description

封裝基板之電阻量測方法及其封裝基板
本發明係關於一種封裝基板之電阻量測方法，尤指一種封裝基板之電阻量測方法及其封裝基板。
由於封裝用基板形成有金屬線路、金屬接墊及導電孔，經過不同封裝製程步驟的高、低溫落差變化，常見封裝用基板內的金屬線路或導電孔與基板塑料本體的接縫處容易裂開，破壞電氣特性。
為減少使用電氣特性不佳的封裝用基板，會對同批生產的基板進行取樣的電阻測試，例如傳統的R-Shift量測法。如圖4所示，一種封裝基板50的兩相對表面上分別形成有金屬線路51、金屬接墊52，且兩表面的對應金屬線路51或金屬接墊52係分別透過該封裝基板50的導電孔53連接。當自整批封裝基板中取樣數塊基板後，在常溫下以探針座60量測該封裝基板50表面上的各金屬接墊52及外露金屬線路51的電阻值，再予以計算第一基板電阻值；接著，進入第一道高溫設備，再以探針座60量測相同位置，再予以計算第二基板電阻值；接著，進入多溫測試機台，以探針座60量測相同位置，再予以計算第三基板電阻值；最後，判斷第一至第三基板電阻值之間的電阻變化率，若超出標準電阻變化率，代表受量測之基板的金屬線路或導電孔與基板塑料本體的接縫處已有裂開現象。
由於不同封裝半導體結構用之基板不同，其間金屬線路、金屬接墊及導電孔也不相同，使用以上電阻測試方法必須客製不同的探金座，若金屬接墊數量多，需多次量測才能獲得各金屬接墊的電阻值。因此，以上電阻測試方法量測速度低(低產能)，而且各該金屬接墊的尺寸小，尚有探針座不易精準對位的問題；故而有需要進一步改良之。
有鑑於上述封裝用基板之電阻量測方法的缺陷，本發明主要發明目的係提供一種封裝基板之電阻量測方法及其封裝基板。
欲達上述目的所使用的主要技術手段係令該封裝基板之電阻量測方法使用一封裝基板，該封裝基板的第一表面包含有多個第一金屬接墊，而相對該第一表面之一第二表面包含有多個第二金屬接墊，並於該封裝基板形成有貫穿該封裝基板之多導電孔，以與對應的第一及第二金屬接墊連接；其中該電阻量測方法包含以下步驟： (a) 準備一封裝基板，該封裝基板的第一及第二表面分別形成有一第一金屬層及一第二金屬層；其中該第一金屬層係覆蓋該第一表面上之多個第一金屬接墊，而該第二金屬層覆蓋該第二表面上之多個第二金屬接墊； (b) 於一第一溫度環境下，提供一量測電源予該第一及第二金屬層，量測一第一基板電阻值； (c) 於一第二溫度環境下，提供相同量測電源予該第一及第二金屬層，量測一第二基板電阻值； (d) 計算該第一及第二基板電阻值的電阻差值；以及 (e) 比較該差電阻差值與一標準電阻差值，若超出該標準差值則代表封裝基板不合格。
由上述說明可知，本發明係主要在進行電阻量測之前，於該封裝基板之第一及第二表面分別形成有一第一金屬層及第二金屬層，讓該些第一金屬接墊透過該第一金屬層共同電性連接，同理而該些第二金屬接墊也透過該第二金屬層共同電性連接，故將一量測電源提供予第一及第二金屬層，即可一次性量測該封裝基板所有金屬接墊的加總電阻值，因此再將該基板送入不同溫度環境測試後，再一次性量測該封裝基板所有金屬接墊的加總電阻值，藉由計算二次量測電阻值的差值，判斷該封裝基板是否合格，如此本發明即可加速電阻量測速度，而且不必另外客製探針座；此外，由於該第一及第二金屬層面積相對各金屬接墊大，可容易地將量測電源與該第一及第二金屬層接觸。
欲達上述目的所使用的主要技術手段係令該封裝基板包含： 一本體，其第一表面包含有多個第一金屬接墊，而相對該第一表面之一第二表面包含有多個第二金屬接墊，並於該封裝基板形成有貫穿該封裝基板之多導電孔，以與對應的第一及第二金屬接墊連接； 一第一金屬層，係形成於該本體的第一表面，並覆蓋該些第一金屬接墊；以及 一第二金屬層，係形成於該本體的第二表面，並覆蓋該些第二金屬接墊。
由上述說明可知，本發明封裝基板係主要在第一及第二表面分別形成有一第一金屬層及第二金屬層，讓該些第一金屬接墊透過該第一金屬層共同電性連接，同理而該些第二金屬接墊也透過該第二金屬層共同電性連接；如此，可將一量測電源提供予第一及第二金屬層，進行一次性量測該封裝基板所有金屬接墊的加總電阻值，加速電阻量測速度，而且不必另外客製探針座；此外，由於該第一及第二金屬層面積相對各金屬接墊大，可容易地將量測電源與該第一及第二金屬層接觸。
本發明係針對半導體封裝基板提出一種可單次完成基板電阻值量測，判斷受測封裝基板優劣的電阻量測方法及其封裝基板；以下以實施例配合圖式詳細說明本發明技術特徵。
首先請參閱圖1所示，係為本發明封裝基板之電阻量測示意圖，其中該封裝基板1係包含有一本體10、一第一金屬層20及一第二金屬層30。
請配合參閱圖2A所示，上述本體10包含有兩相對的一第一表面101及一第二表面102，該第一表面101形成有多個第一金屬接墊11，而第二表面102係形成有多個第二金屬接墊12，又該本體10內形成有導電孔13，以連接相對應的第一金屬接墊11與第二金屬接墊12。於本實施例中，該本體10係為一樹脂材質，該些導電孔13係貫穿該本體10，且該本體10的第一表面101可進一步形成有金屬線路14，且第一表面上再形成有覆蓋部分金屬線路14的第一絕緣層15a(如綠漆)，該第二表面102也形成有覆蓋第二金屬接墊12之部分的第二絕緣層15b(如綠漆)。
請配合參閱圖2B所示，上述第一金屬層20係形成在該本體10的第一表面101，以覆蓋該些第一金屬接墊11，使該些第一金屬接墊11透過該第一金屬層20共同電性連接(即短路連接)；於本實施例，係以濺鍍製程成形該第一金屬層20。
請配合參閱圖2B所示，上述第二金屬層30係形成在該本體10的第二表面102，以覆蓋該些第二金屬接墊12，使該些第二金屬接墊12透過該第二金屬層30共同電性連接(即短路連接)；於本實施例，係以濺鍍製程成形該第二金屬層30。
由上述封裝基板1的結構說明可知，由於該些導電孔13係貫穿該封裝基板1之本體10，並與該第一及第二金屬接墊11、12連接，加上該些第一金屬接墊11係透過該第一金屬層20共同電性連接，而該些第二金屬接墊12係透過該第二金屬層30共同電性連接，故該些第一及第二金屬接墊11、12可透過該些導電孔13共同電性連接。
以下進一步說明本發明電阻量測方法，請同時參閱圖1及圖3所示，電阻量測方法包含有以下數道步驟：
於步驟S10中，準備一封裝基板1，該封裝基板1的第一及第二表面101、102分別形成有一第一金屬層20及一第二金屬層30；其中該第一金屬層20係覆蓋該第一表面101上的多個第一金屬接墊11，而該第二金屬層30覆蓋該第二表面103上之多個第二金屬接墊12。
於步驟S11中，將該封裝基板1置於一第一溫度環境下，提供一量測電源40予該第一及第二金屬層20、30，並量測一第一基板電阻值；於本實施例，該第一溫度為量測場地的室溫，而該量測電源40為一電壓源，當提供至該第一及第二金屬層20、30，經量測電流值後計算出該封裝基板1之電阻值；此外，該量測電源40可為一電流源，當提供至該第一及第二金屬層20、30，經量測電壓值後計算出該封裝基板1之電阻值。
於步驟S12中，再 將該封裝基板1置於一第二溫度環境下，提供相同量測電源40予該第一及第二金屬層20、30，並量測一第二基板電阻值；於本實施例，該第二溫度環境係為紅外線回銲爐內，溫度大約攝氏260度，即直接該封裝基板依照製程條件空板送入紅外線回銲爐，受高溫測試，但不以上限；例如該第二溫度環境的溫度可以更高溫，如紅外線回銲爐的溫度的六倍，或銲錫插件(solder dipping)作業溫度(約攝氏288度)的十倍不等。
於步驟S13中， 計算該第一及第二基板電阻值的第一電阻差值；於本實施例，進一步依據該第一電阻差值計算第一電阻偏差率。
於步驟S14中， 比較該第一電阻差值與一標準電阻差值，若超出該第一標準差值則代表封裝基板不合格；於本實施例，將步驟(d)的第一電阻偏差率與第一標準偏差率進行比較，若超出該第一標準電子偏差率則代表封裝基板1不合格。
再者，由於該封裝基板除了歷經製程高溫外，尚需通過日後使用環境可能的溫度變化，故本發明電阻量測方法係進一步包含以下步驟：
於步驟S15中， 將該封裝基板1再置於一第三溫度環境下，提供相同量測電源40予該第一及第二金屬層20、30，並量測一第三基板電阻值；於本實施例，該第三溫度環境係為一多溫測試機台，其內部溫差大約攝氏-65度至150度，該封裝基板1可在多溫測試機台中設定不同溫度，以相同的量測電源40進行測試。
於步驟S16中， 計算該第二及第三基板電阻值的第二電阻差值；於本實施例，進一步依據該第二電阻差值計算一第二電阻偏差率。
於步驟S17中， 比較該第二電阻差值與一第二標準電阻差值，若超出該第二標準差值則代表封裝基板1不合格；於本實施例，將步驟(d)的電阻偏差率與標準偏差率進行比較，若超出若超出該標準電子偏差率則代表封裝基板1不合格。
由上述說明可知，本發明在進行電阻量測之前，於該封裝基板之第一及第二表面分別形成有一第一金屬層及第二金屬層，讓該些第一金屬接墊透過該第一金屬層共同電性連接，同理而該些第二金屬接墊也透過該第二金屬層共同電性連接，故將一電源提供予第一及第二金屬層，即可一次性量測該封裝基板所有金屬接墊的加總電阻值，因此再將該基板送入不同溫度環境測試後，再一次性量測該封裝基板所有金屬接墊的加總電阻值，藉由計算二次量測電阻值的差值，判斷該封裝基板是否合格，如此本發明在每次電阻量測步驟中係透過第一及第二金屬層進行一次性電阻值量測，相較既有電阻值量測方法，本發明不必多點量測金屬接墊的電阻值，可有效加速電阻量測速度，而且不必另外客製探針座；此外，由於該第一及第二金屬層面積相對各金屬接墊大，可容易地將量測電源與該第一及第二金屬層接觸。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
1:封裝基板 10:本體 101:第一表面 102:第二表面 11:第一金屬接墊 12:第二金屬接墊 13:導電孔 14:金屬線路 15a:第一絕緣層 15b:第二絕緣層 20:第一金屬層 30:第二金屬層 40:量測電源 41:探針座 50:封裝基板 51:金屬線路 52:金屬接墊 53:導電孔 60:探針座
圖1：本發明封裝基板的電阻量測示意圖。 圖2A及圖2B：本發明封裝基板於不同製程步驟的剖面圖。 圖3：本發明電阻量測方法之流程圖。 圖4：既有封裝基板之電阻量測示意圖。
1:封裝基板
10:本體
101:第一表面
102:第二表面
11:第一金屬接墊
12:第二金屬接墊
13:導電孔
14:金屬線路
15a:第一絕緣層
15b:第二絕緣層
20:第一金屬層
30:第二金屬層
40:量測電源
41:探針座

Claims (10)

  1. 一種封裝基板之電阻量測方法，包括： (a) 準備一封裝基板；其中該封裝基板的第一及第二表面分別形成有一第一金屬層及一第二金屬層，該第一金屬層係覆蓋該些第一金屬接墊，而該第二金屬層覆蓋該些第二金屬接墊； (b) 將該封裝基板置於一第一溫度環境下，提供一量測電源予該第一及第二金屬層，並量測一第一基板電阻值； (c) 將該封裝基板置於一第二溫度環境下，提供相同量測電源予該第一及第二金屬層，並量測一第二基板電阻值； (d) 計算該第一及第二基板電阻值的第一電阻差值； (e)  比較該第一電阻差值與一標準電阻差值，若超出該第一標準差值則代表封裝基板不合格。
  2. 如請求項1所述之封裝基板之電阻量測方法，係進一步包括： (f) 將該封裝基板置於一第三溫度環境下，提供相同量測電源予該第一及第二金屬層，並量測一第三基板電阻值； (g) 計算該第二及第三基板電阻值的第二電阻差值；以及 (h) 比較該第二電阻差值與一第二標準電阻差值，若超出該第二標準差值則代表封裝基板不合格。
  3. 如請求項2所述之封裝基板之電阻量測方法，其中： 於步驟(d)中，依據該第一電阻差值計算第一電阻偏差率； 於步驟(e) 中，比較該第一電阻偏差率與一第一標準偏差率，若超出該第一標準電子偏差率則代表封裝基板不合格； 於步驟(g)中，依據該第二電阻差值計算第二電阻偏差率； 於步驟(h) 中，比較該第二電阻偏差率與一第二標準偏差率，若超出該第二標準電子偏差率則代表封裝基板不合格。
  4. 如請求項1所述之封裝基板之電阻量測方法，其中該量測電源為一電壓源，當提供至該第一及第二金屬層，經量測電源值後計算出該封裝基板之電阻值。
  5. 如請求項1所述之封裝基板之電阻量測方法，其中該量測電源為一電流源，當提供至該第一及第二金屬層，經量測電壓值後計算出該封裝基板之電阻值。
  6. 如請求項4或5所述之封裝基板之電阻量測方法，其中： 該第一溫度為室溫；以及 該第二溫度係高於第一溫度。
  7. 如請求項6所述之封裝基板之電阻量測方法，其中該第二溫度環境的溫度為紅外線回銲爐溫度的倍數或銲錫插件工作溫度的倍數。
  8. 如請求項2所述之封裝基板之電阻量測方法，其中該第三溫度環境為多溫測試機台，且該第三溫度係低於或高於該第一溫度。
  9. 一種電阻量測用之封裝基板，包括： 一本體，其第一表面包含有多個第一金屬接墊，而相對該第一表面之一第二表面包含有多個第二金屬接墊，並於該封裝基板形成有貫穿該封裝基板之多導電孔，以與對應的第一及第二金屬接墊連接； 一第一金屬層，係形成於該本體的第一表面，並覆蓋該些第一金屬接墊；以及 一第二金屬層，係形成於該本體的第二表面，並覆蓋該些第二金屬接墊。
  10. 如請求項9所述之封裝基板，係進一步包括： 多條金屬線路，係形成於該第一表面上； 一第一絕緣層，係形成於該第一表面上，覆蓋部分金屬線路；以及 一第二絕緣層，係形戊於該第二表面上，覆蓋該些第二金屬接墊的部分。
TW108133288A 2019-09-16 2019-09-16 封裝基板之電阻量測方法及其封裝基板 TWI716106B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108133288A TWI716106B (zh) 2019-09-16 2019-09-16 封裝基板之電阻量測方法及其封裝基板
CN201910905110.5A CN112505102A (zh) 2019-09-16 2019-09-24 封装基板之电阻测量方法及其封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108133288A TWI716106B (zh) 2019-09-16 2019-09-16 封裝基板之電阻量測方法及其封裝基板

Publications (2)

Publication Number Publication Date
TWI716106B TWI716106B (zh) 2021-01-11
TW202113371A true TW202113371A (zh) 2021-04-01

Family

ID=74923724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108133288A TWI716106B (zh) 2019-09-16 2019-09-16 封裝基板之電阻量測方法及其封裝基板

Country Status (2)

Country Link
CN (1) CN112505102A (zh)
TW (1) TWI716106B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799109B (zh) * 2022-01-25 2023-04-11 福懋科技股份有限公司 基板導孔測試方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY102855A (en) * 1986-05-08 1993-03-31 Berger Jenson & Nicholson Ltd Apparatus and method for measuring resistivity
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren
CN1202573C (zh) * 2002-03-29 2005-05-18 威盛电子股份有限公司 半导体元件的封装模组及其制程方法
JP2003322665A (ja) 2002-05-01 2003-11-14 Jsr Corp 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法
CN1482468A (zh) * 2002-09-13 2004-03-17 中芯国际集成电路制造（上海）有限公 检测探针接触电阻的测试结构与方法
US20060176064A1 (en) * 2003-03-26 2006-08-10 Jsr Corporation Connector for measurement of electric resistance, connector device for measurement of electric resistance and production process thereof, and measuring apparatus and measuring method of electric resistance for circuit board
TWI345839B (en) * 2005-07-06 2011-07-21 Advanced Semiconductor Eng Method of testing integrated circuit (ic) package
CN101236942B (zh) * 2008-03-04 2011-11-09 日月光半导体制造股份有限公司 集成电路基板及其制造方法
CN101252107B (zh) * 2008-03-20 2011-08-31 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN101299413B (zh) * 2008-06-20 2011-03-09 日月光半导体制造股份有限公司 线路板制造工艺
JP5428748B2 (ja) * 2009-10-21 2014-02-26 日本電産リード株式会社 検査用治具のメンテナンス方法及び基板検査装置
TWI439704B (zh) * 2011-04-22 2014-06-01 Univ Nat Chiao Tung 凸塊接點之電阻測量結構及包含其之封裝基板
CN102621390B (zh) * 2012-03-31 2016-09-07 上海华虹宏力半导体制造有限公司 方块电阻测量方法以及方块电阻测量装置
CN103985701A (zh) * 2013-02-08 2014-08-13 欣兴电子股份有限公司 封装基板及其检测方法
CN103134990B (zh) * 2013-02-20 2015-09-30 上海华力微电子有限公司 一种电阻测试方法
KR102317023B1 (ko) * 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
TWI576979B (zh) * 2014-12-24 2017-04-01 力成科技股份有限公司 封裝基板及其製造方法
JP6765125B2 (ja) * 2017-09-27 2020-10-07 日本電産リード株式会社 抵抗測定装置、基板検査装置、及び抵抗測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799109B (zh) * 2022-01-25 2023-04-11 福懋科技股份有限公司 基板導孔測試方法

Also Published As

Publication number Publication date
TWI716106B (zh) 2021-01-11
CN112505102A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
WO2017054732A1 (zh) 一种薄层材料方块电阻和连接点接触电阻测试方法
TWI716106B (zh) 封裝基板之電阻量測方法及其封裝基板
CN102082107A (zh) 芯片测温方法和测温装置
WO2020248555A1 (zh) 一种pcb动态导通可靠性测试方法
CN108981962B (zh) 一种pcb孔链温度测试方法和装置
JP2013051355A (ja) 貫通配線の検査方法、貫通配線基板の製造方法
TWM478825U (zh) 探針卡及測試機台
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JP2012184990A (ja) 評価用半導体チップ、評価システムおよび放熱材料評価方法
TWM528516U (zh) 測溫晶圓結構
TWI813361B (zh) 電阻器結構及其阻值測量系統
JP2000046712A (ja) 液相式熱衝撃試験装置
Lwo et al. Contact resistance of microbumps in a typical through-silicon-via structure
US11940481B2 (en) Electrical connection test for unpopulated printed circuit boards
TWI604204B (zh) 用於電測探針頭的電測裝置及其電測方法
CN102819278B (zh) 一种芯片中局部温度控制的实现方法
WO2024001883A1 (zh) 互连结构阻抗测量电路、测量装置及测量方法
JP2018136197A (ja) 流体の物理量検出装置
JPS61138153A (ja) 接合材料の熱疲労度測定方法
JP2015105908A (ja) プリント配線板の導通検査方法
JPS618939A (ja) 半導体装置
TW202238142A (zh) 電測方法
CN113030580A (zh) 一种电测方法
JPH05299900A (ja) 回路基板および当該回路基板を用いた混成集積回路装置並びに回路基板における欠損検出方法