TWI439704B - 凸塊接點之電阻測量結構及包含其之封裝基板 - Google Patents

凸塊接點之電阻測量結構及包含其之封裝基板 Download PDF

Info

Publication number
TWI439704B
TWI439704B TW100114142A TW100114142A TWI439704B TW I439704 B TWI439704 B TW I439704B TW 100114142 A TW100114142 A TW 100114142A TW 100114142 A TW100114142 A TW 100114142A TW I439704 B TWI439704 B TW I439704B
Authority
TW
Taiwan
Prior art keywords
bump
pad
connection
bumps
auxiliary
Prior art date
Application number
TW100114142A
Other languages
English (en)
Other versions
TW201243348A (en
Inventor
Chih Chen
Yuan Wei Chang
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW100114142A priority Critical patent/TWI439704B/zh
Priority to CN201110208532.0A priority patent/CN102749518B/zh
Priority to US13/243,927 priority patent/US20120268147A1/en
Publication of TW201243348A publication Critical patent/TW201243348A/zh
Application granted granted Critical
Publication of TWI439704B publication Critical patent/TWI439704B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G01R31/71—Testing of solder joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

凸塊接點之電阻測量結構及包含其之封裝基板
本發明係關於一種凸塊接點之電阻測量結構以及包含該結構之封裝基板，尤指一種結合了凱文結構與花環結構之凸塊接點之電阻測量結構以及包含該結構之封裝基板。
電阻量測是電子材料檢測中最基本也是最重要的一種。從測量到的電阻，可以進而推知材料的電阻係數。而應用於封裝基板中，則可測試連接銲錫凸塊是否有缺陷。
習知測量電阻之方法中，有使用凱文結構(kevin structure，或稱四點探針結構(four point probe structure))進行電阻測量。如圖1所示，欲測量待測物10之電阻時，係提供四根探針11,12,13,14，其中探針13,14係提供電流通路而另兩根探針11,12係測量電壓V1,V2。
覆晶式銲錫接點中，高操作電流密度將導致電遷移(electromigration)可靠度問題。2006年，本發明之發明人之一(陳智等人)提出了一種將凱文結構加入銲錫接點的設計，並利用該結構監測電遷移期間，銲錫接點中孔洞形成之情形。
當凱文結構應用於連接半導體晶片與印刷電路板之銲錫球之電阻測量時，如圖2所示，欲測量銲錫凸塊B1,B2之電阻時，每一銲錫凸塊B1,B2的旁邊須配置有一輔助凸塊B1’,B2’。當欲測量銲錫凸塊B1之電阻時，需提供電流線路 I1，並測量電壓量測墊P1,P1" 各自之電壓V1+ ,V1- ，並透過以下公式計算銲錫凸塊B1之電阻：△V1=V1+ -V1- ；R1=△V1/I1。
當欲測量銲錫凸塊B2之電阻時，需提供電流線路I2，並測量電壓量測墊P2,P2" 各自之電壓V2+ ,V2- ，並透過以下公式計算銲錫凸塊B2之電阻：△V2=V2+ -V2- ；R2=△V2/I2。
以此習知之測量方法，當欲測量n個銲錫凸塊的電阻時，則必須提供n個輔助凸塊、2n個電壓量測墊、以及2n個電流線路。此外，該結構雖能對單一銲錫接點之變化做精確量測，但無法對整個迴路上的數個銲錫接點做整體的觀測，於可靠度分析上並無明顯幫助。且因觀測之結構侷限於單一銲錫接點上，故若整體結構於他處有產生微結構之變化，該結構將無法得知。此外，因觀測侷限於單一接點上，若欲比較不同之測試結構，則需生產大量具不同結構之試片，此一作法將大幅增加測試與比較各結構參數所需的成本，將不利於設計層面之可靠度檢驗。
因此，本領域亟需一種凸塊接點之電阻測量結構，使可於量測總電阻的同時，觀察到各分段之電阻，並可減少大量凱文結構同時存在時所需之量測用金屬墊數量，大幅縮減試片面積、降低可靠度測試成本、降低缺陷分析之定位難度、降低測試試片之生產成本、與降低參數最佳化所 需之時間，使可大幅提升現有封裝與測試產業之可靠度分析效率。
為達成上述目的，本發明提供了一種凸塊接點之電阻測量結構，包括：複數個連接凸塊，係排列呈一線；至少一第一連接墊；以及至少一第二連接墊；其中，該複數個連接凸塊中之第n個連接凸塊與第n+1個連接凸塊係以該第一連接墊電性連接，該第n+1個連接凸塊與第n+2個連接凸塊係以該第二連接墊電性連接，n係為1以上之奇數(即，n=1,3,5,...等)；該第一連接墊係與一第一電壓量測墊連接；該第二連接墊係與一輔助連接墊連接，該輔助連接墊係與一輔助凸塊(auxiliary bump)連接，一第二電壓量測墊係連接至該輔助凸塊。
以本發明之凸塊接點之電阻測量結構測量電阻，當欲測量n個銲錫凸塊的電阻時，僅需提供n/2個輔助凸塊、n個電壓量測墊、以及1對電流線路。相較於習知技術中(須提供n個輔助凸塊、2n個電壓量測墊、以及2n個電流線路)，本發明之凸塊接點之電阻測量結構可降低輔助凸塊的使用量(僅需習之技術中一半數量的輔助凸塊)、可降低電壓量測墊的使用量(僅需習之技術中一半數量的電壓量測墊)。再者，本發明之凸塊接點之電阻測量結構可大幅降低可靠度測試之成本、降低缺陷分析之定位難度、降低測試試片之生產成本、與降低參數最佳化所需之時間，於封裝與測試產業將有重大助益，且可大幅提升現有封裝與測試產業之可靠度分析效率。
本發明之凸塊接點之電阻測量結構係結合了凱文結構與花環結構。
如圖3所示，其係為一種花環結構之示意圖，其中複數銲錫接點互相連接，測量時係量測結構之總電阻。此花環結構係經常用以作為可靠度分析之工具，於測試結果中可取得大量銲錫接點可靠度之整體結果，並可了解無鉛銲錫接點早期變化特性。然而，相對上，因結構迴路之總電阻值(數個歐姆)遠大於單一接點(數個微歐姆)，因此受限於結構迴路總電阻值之雜訊與誤差(如下圖12.3b所示)，對於單一接點之特性與其對電阻變化之關聯無法做精確觀測，亦無法確認結構迴路上單一接點之變化。
本發明之凸塊接點之電阻測量結構，係結合了花環結構與凱文結構之優點，在測試結構迴路之頭尾兩側量測結構迴路之總阻值，並於測試結構中之銲錫接點間加入量測小區域電位降之電壓量測墊，藉此分析小區域電阻值變化與微觀結構之關係。本發明之凸塊接點之電阻測量結構中，此一結合可同時取得巨觀之統計性分析結果與微觀之小區域變化。並且，將此凸塊接點之電阻測量結構稱之為凱文-花環複合結構(Kelvin-daisy composite structure)，將花環結構中之電遷移測試結構體依銲錫接點的分布分段，並於各分段點加入量測電位用的導線，即可於量測總電阻的同時，觀察到各分段之電阻，此分段電阻即可用於推得各銲錫接點之微結構變化，同時保留兩種結構之優點，並可減少大量凱文結構同時存在時所需之量測用金屬墊數量，大幅縮減試片面積、降低測試成本。
本發明之凸塊控點之電阻測量結構中，該連接凸塊及/或輔助凸塊較佳為一銲錫凸塊。
本發明之凸塊接點之電阻測量結構中，該第一連接墊、第一電壓量測墊、及/或第二電壓量測墊較佳係設於一印刷電路板之表面。
本發明之凸塊接點之電阻測量結構中，該第二連接墊較佳係設於一晶片之表面。
本發明之凸塊接點之電阻測量結構，較佳可更包括：一電流導入線，係與複數個連接凸塊一端之連接凸塊連接；以及一電流導出線，係與複數個連接凸塊另一端之連接凸塊連接。
本發明之凸塊接點之電阻測量結構中，該第一連接墊及該第二連接墊之材質較佳可為可導電之材質，例如銅、鎳、錫等金屬。
本發明另提供一種封裝基板，其係具有一凸塊接點之電阻測量結構，該封裝基板包括：一印刷電路板，其表面係包括有至少一第一連接墊；一晶片，其表面係包括有至少一第二連接墊；以及複數個連接凸塊，係排列呈一線；其中，該複數個連接凸塊中之第n個連接凸塊與第n+1個連接凸塊係以該第一連接墊電性連接，該第n+1個連接凸塊與第n+2個連接凸塊係以該第二連接墊電性連接，n係為1以上之奇數(即，n=1,3,5,...等)；該第二連接墊係與一輔助連接墊連接，該輔助連接墊係與一輔助凸塊(auxiliary bump)連接。
本發明之封裝基板中，其所具有之凸塊接點之電阻測量結構係為一種結合了凱文結構與花環結構之凱文-花環複合結構，因此可同時取得巨觀之統計性分析結果與微觀之小區域變化，同時保留兩種結構之優點，並可減少大量凱文結構同時存在時所需之量測用金屬墊數量，大幅縮減試片面積、降低測試成本。
本發明之封裝基板較佳可更包括一第一電壓量測墊，該第一電壓量測墊係與該第一連接墊連接。
本發明之封裝基板較佳可更包括一第二電壓量測墊，該第二電壓量測墊係連接至該輔助凸塊。
本發明之封裝基板中，該連接凸塊較佳係一銲錫凸塊。
本發明之封裝基板中，該輔助凸塊較佳係一銲錫凸塊。
本發明之封裝基板中，該第一電壓量測墊、及/或第二電壓量測墊較佳係設於印刷電路板之表面。
本發明之封裝基板較佳可更包括：一電流導入線，係與複數個連接凸塊之第一個連接凸塊連接；以及一電流導出線，係與複數個連接凸塊之第最後一個連接凸塊連接。
本發明之封裝基板中，該第一連接墊及該第二連接墊之材質較佳可為可導電之材質，例如銅、鎳、錫等金屬。
[實施例1]
如圖4所示，其係本實施例之凸塊接點之電阻測量結構之連接示意圖，係包括有：第1個至第5個銲錫凸塊B1-B5，排列呈一線；第一連接墊C1,C3,C5；以及第二連接墊C2,C4,C6；第1個銲錫凸塊B1與第2個銲錫凸塊B2係以該第一連接墊C1電性連接，該第2個銲錫凸塊B2與第3個銲錫凸塊B3係以該第二連接墊C2電性連接，第一連接墊C1係與一第一電壓量測墊P1連接；第二連接墊C2係與一輔助連接墊P2’連接，該輔助連接墊P2’係與一輔助凸塊(auxiliary bump)B2’連接，一第二電壓量測墊P2係連接至該輔助凸塊B2’。
第3個銲錫凸塊B3與第4個銲錫凸塊B4係以該第一連接墊C3電性連接，該第4個銲錫凸塊B4與第5個銲錫凸塊B5係以該第二連接墊C4電性連接，第一連接墊C3係與一第一電壓量測墊P3連接；第二連接墊C4係與一輔助連接墊P4’連接，該輔助連接墊P4’係與一輔助凸塊B4’連接，一第二電壓量測墊P4係連接至該輔助凸塊B4’。
電流I由結構3之左端的電流導入線導入，並由結構3右端的電流導出線導出。
當欲測量第2個銲錫凸塊B2之電阻R2時，係由第一電壓量測墊P1及第二電壓量測墊P2分別測得電壓值V1,V2，並藉由以下公式計算電阻R2：
ΔV2=V2-V1；
R2=ΔV2/I。
另外，當欲測量第3個銲錫凸塊B3之電阻R3時，係由第一電壓量測墊P3及第二電壓量測墊P2分別測得電壓值V3,V2，並藉由以下公式計算：
ΔV3=V3-V2；
R3=ΔV3/I。
本發明之凸塊接點之電阻測量結構係結合了凱文結構與花環結構，藉此，可同時取得巨觀之統計性分析結果與微觀之小區域變化，使得大幅降低可靠度測試之成本、降低缺陷分析之定位難度、降低測試試片之生產成本、與降低參數最佳化所需之時間，於封裝與測試產業將有重大助益，且可大幅提升現有封裝與測試產業之可靠度分析效率。
[實施例2]
如圖5所示，其係本實施例之封裝基板之凸塊接點之電阻測量結構之電性連接示意圖，而圖6係圖5中線X-X’之剖面圖。請同時參閱圖5及6，本實施例中，如圖5所示，輔助凸塊B2’,B4’、第一電壓量測墊P1,P3、以及第二電壓量測墊P2,P4係位於第1個至第5個銲錫凸塊B1-B5之同一側。第一連接墊C1,C3、第一電壓量測墊P1,P3、以及第二電壓量測墊P2,P4係位於印刷電路板31(如圖6所示)之表面，第二連接墊C2,C4係位於半導體晶片32(如圖6所示)之表面。該些銲錫凸塊B1-B5則配置於第一連接墊與第二連接墊之間。
測試時，電流係由銲錫凸塊B1-B5左端之電流導入線33導入，並由右端之電流導出線34導出，並使用第一電壓量測墊P1,P3、以及第二電壓量測墊P2,P4測量電壓，已如同實施例1之相同公式計算電阻。當測試完成後，可由切割線L處進行切割，將第一電壓量測墊P1,P3、以及第二電壓量測墊P2,P4切除，減少封裝基板之整體體積。
本發明之凸塊接點之電阻測量結構及/或封裝基板結合了凱文結構與花環結構，凱文-花環複合結構之優點在於，可取得測試結構之統計性分析結果與早期變化結果，亦可針對各欲觀測分段或銲錫接點做詳細的電阻分析，精確定位於可靠度測試中受破壞之位置，結合參數化之結構設計，可大幅縮減可靠度測試所需之時間、縮小測試試片面積、降低測試試片生產之成本。
使用本發明之凸塊接點之電阻測量結構及/或封裝基板，當欲測量n個銲錫凸塊的電阻時，僅需提供n/2個輔助凸塊、n個電壓量測墊、以及1對電流線路。相較於習知技術中(須提供n個輔助凸塊、2n個電壓量測墊、以及2n個電流線路)，本發明之凸塊接點之電阻測量結構及/或封裝基板可降低輔助凸塊的使用量(僅需習之技術中一半數量的輔助凸塊)、可降低電壓量測墊的使用量(僅需習之技術中一半數量的電壓量測墊)。
綜上所述，本發明之凸塊接點之電阻測量結構及/或封裝基板可同時取得巨觀之統計性分析結果與微觀之小區域變化，使得大幅降低可靠度測試之成本、降低缺陷分析之定位難度、降低測試試片之生產成本、與降低參數最佳化所需之時間，於封裝與測試產業將有重大助益，且可大幅提升現有封裝與測試產業之可靠度分析效率。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
10‧‧‧待測物
11,12,13,14‧‧‧探針
B1,B2,B3,B4,B5‧‧‧銲錫凸塊
B1',B2',B4'‧‧‧輔助凸塊
P1,P1" ,P2,P2" ,P3,P4‧‧‧電壓量測墊
P2’,P4’‧‧‧輔助連接墊
C1,C3,C5‧‧‧第一連接墊
C2,C4,C6‧‧‧第二連接墊
V1+ ,V1- ,V2+ ,V2- ,V1,V2‧‧‧電壓
I1,I2‧‧‧電流線路
I‧‧‧電流
31‧‧‧印刷電路板
32‧‧‧半導體晶片
33‧‧‧電流導入線
34‧‧‧電流導出線
X-X’‧‧‧線
圖1係習知四點探針結構示意圖。
圖2係習知凱文結構應用於連接半導體晶片與印刷電路板之銲錫球之電阻測量結構示意圖。
圖3係本發明中之花環結構示意圖。
圖4係本發明實施例1之凸塊接點之電阻測量結構之連接示意圖。
圖5係本發明實施例2之封裝基板之凸塊接點之電阻測量結構之電性連接示意圖。
圖6係圖5中線X-X’之處之剖面圖。
B1,B2,B3,B4,B5‧‧‧銲錫凸塊
B2',B4'‧‧‧輔助凸塊
P1,P2,P3,P4‧‧‧電壓量測墊
P2',P4'‧‧‧輔助連接墊
C1,C3,C5‧‧‧第一連接墊
C2,C4,C6‧‧‧第二連接墊
I‧‧‧電流

Claims (18)

  1. 一種凸塊接點之電阻測量結構，包括：複數個連接凸塊，係排列呈一線；至少一第一連接墊；以及至少一第二連接墊；其中，該複數個連接凸塊中之第n個連接凸塊與第n+1個連接凸塊係以該第一連接墊電性連接，該第n+1個連接凸塊與第n+2個連接凸塊係以該第二連接墊電性連接，n係為1以上之奇數；該第一連接墊係與一第一電壓量測墊連接；該第二連接墊係與一輔助連接墊連接，該輔助連接墊係與一輔助凸塊(auxiliary bump)連接，一第二電壓量測墊係連接至該輔助凸塊；且該凸塊接點之電阻測量結構係為一凱文-花環複合結構。
  2. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該連接凸塊係一銲錫凸塊。
  3. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該輔助凸塊係一銲錫凸塊。
  4. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該第一連接墊係設於一印刷電路板之表面。
  5. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該第二連接墊係設於一晶片之表面。
  6. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該第一電壓量測墊係設於一印刷電路板之表面。
  7. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該第二電壓量測墊係設於一印刷電路板之表面。
  8. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，更包括：一電流導入線，係與複數個連接凸塊一端之連接凸塊連接；以及一電流導出線，係與複數個連接凸塊另一端之連接凸塊連接。
  9. 如申請專利範圍第1項所述之凸塊接點之電阻測量結構，其中，該第一連接墊及該第二連接墊之材質係金屬。
  10. 一種封裝基板，其係具有一凸塊接點之電阻測量結構，該封裝基板包括：一印刷電路板，其表面係包括有至少一第一連接墊；一晶片，其表面係包括有至少一第二連接墊；以及複數個連接凸塊，係排列呈一線；其中，該複數個連接凸塊中之第n個連接凸塊與第n+1個連接凸塊係以該第一連接墊電性連接，該第n+1個連接凸塊與第n+2個連接凸塊係以該第二連接墊電性連接，n係為1以上之奇數；該第二連接墊係與一輔助連接墊連接，該輔助連接墊係與一輔助凸塊連接；且 該凸塊接點之電阻測量結構係為一凱文-花環複合結構。
  11. 如申請專利範圍第10項所述之封裝基板，更包括一第一電壓量測墊，該第一電壓量測墊係與該第一連接墊連接。
  12. 如申請專利範圍第10項所述之封裝基板，更包括一第二電壓量測墊，該第二電壓量測墊係連接至該輔助凸塊。
  13. 如申請專利範圍第10項所述之封裝基板，其中，該連接凸塊係一銲錫凸塊。
  14. 如申請專利範圍第10項所述之封裝基板，其中，該輔助凸塊係一銲錫凸塊。
  15. 如申請專利範圍第11項所述之封裝基板，其中，該第一電壓量測墊係設於一印刷電路板之表面。
  16. 如申請專利範圍第12項所述之封裝基板，其中，該第二電壓量測墊係設於一印刷電路板之表面。
  17. 如申請專利範圍第10項所述之封裝基板，更包括：一電流導入線，係與複數個連接凸塊之第一個連接凸塊連接；以及一電流導出線，係與複數個連接凸塊之第最後一個連接凸塊連接。
  18. 如申請專利範圍第10項所述之封裝基板，其中，該第一連接墊及該第二連接墊之材質係金屬。
TW100114142A 2011-04-22 2011-04-22 凸塊接點之電阻測量結構及包含其之封裝基板 TWI439704B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100114142A TWI439704B (zh) 2011-04-22 2011-04-22 凸塊接點之電阻測量結構及包含其之封裝基板
CN201110208532.0A CN102749518B (zh) 2011-04-22 2011-07-22 凸块接点的电阻测量结构及包含其的封装基板
US13/243,927 US20120268147A1 (en) 2011-04-22 2011-09-23 Structure for measuring bump resistance and package substrate comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100114142A TWI439704B (zh) 2011-04-22 2011-04-22 凸塊接點之電阻測量結構及包含其之封裝基板

Publications (2)

Publication Number Publication Date
TW201243348A TW201243348A (en) 2012-11-01
TWI439704B true TWI439704B (zh) 2014-06-01

Family

ID=47020815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114142A TWI439704B (zh) 2011-04-22 2011-04-22 凸塊接點之電阻測量結構及包含其之封裝基板

Country Status (3)

Country Link
US (1) US20120268147A1 (zh)
CN (1) CN102749518B (zh)
TW (1) TWI439704B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472131B2 (en) * 2012-11-02 2016-10-18 Apple Inc. Testing of integrated circuit to substrate joints
CN103134990B (zh) * 2013-02-20 2015-09-30 上海华力微电子有限公司 一种电阻测试方法
CN104465420B (zh) * 2013-09-18 2017-06-16 中芯国际集成电路制造(上海)有限公司 用于获取晶圆级键合结构电阻的方法及其半导体结构
CN103675459A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 一种在集成电路中测量导线电阻的方法
US10043720B2 (en) * 2015-12-02 2018-08-07 Arizona Board Of Regents Systems and methods for interconnect simulation and characterization
CN105611729A (zh) * 2016-03-10 2016-05-25 安捷利电子科技（苏州）有限公司 一种印制电路板
TWI706142B (zh) * 2017-08-07 2020-10-01 聯華電子股份有限公司 電性測試結構
US11243297B2 (en) * 2018-12-19 2022-02-08 Continental Automotive Systems, Inc. Methods and systems for testing bonding of a sensor assembly
TWI716106B (zh) * 2019-09-16 2021-01-11 力成科技股份有限公司 封裝基板之電阻量測方法及其封裝基板
CN113538878B (zh) * 2020-04-13 2022-06-24 创意电子股份有限公司 电源传输装置与方法
CN114609445A (zh) * 2020-12-04 2022-06-10 深圳市中兴微电子技术有限公司 一种焊点电迁移的测量方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974068B1 (ja) * 1998-06-15 1999-11-08 日本電気株式会社 エレクトロマイグレーション試験用半導体素子
JP2000243800A (ja) * 1999-02-17 2000-09-08 Sharp Corp 配線のエレクトロマイグレーション耐性評価方法
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP2003243538A (ja) * 2002-02-12 2003-08-29 Hitachi Ltd 半導体集積回路装置
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6700207B2 (en) * 2002-08-05 2004-03-02 Lsi Logic Corporation Flip-chip ball grid array package for electromigration testing
DE10255378B4 (de) * 2002-11-27 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
US7102372B2 (en) * 2004-11-02 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for testing conductive bumps
US7501832B2 (en) * 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
KR100794313B1 (ko) * 2006-12-27 2008-01-11 삼성전자주식회사 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
CN101442016A (zh) * 2007-11-23 2009-05-27 日月光半导体制造股份有限公司 晶圆凸块结构及制造方法
CN101825683B (zh) * 2009-03-02 2012-10-10 财团法人工业技术研究院 集成电路装置与其测量***和方法
CN102053395B (zh) * 2009-10-28 2013-05-01 财团法人工业技术研究院 凸块结构、芯片封装结构及该凸块结构的制备方法

Also Published As

Publication number Publication date
CN102749518B (zh) 2015-06-17
TW201243348A (en) 2012-11-01
US20120268147A1 (en) 2012-10-25
CN102749518A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
TWI439704B (zh) 凸塊接點之電阻測量結構及包含其之封裝基板
JP5486866B2 (ja) 半導体装置の製造方法
US7271606B1 (en) Spring-based probe pin that allows kelvin testing
US20060220012A1 (en) Test key having a chain circuit and a kelvin structure
JP5114849B2 (ja) プリント配線板の電気検査方法
JP5428748B2 (ja) 検査用治具のメンテナンス方法及び基板検査装置
JP6155725B2 (ja) 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
JP2004085247A (ja) プローブカード
CN109752413B (zh) 测试两基板之间多个焊球的结构及其方法
JP5836872B2 (ja) 半導体装置の特性評価装置
JP6076709B2 (ja) 導通検査装置および導通検査方法
CN216670129U (zh) 一种电迁移测试装置
JP5097046B2 (ja) 半導体デバイスの信頼性評価方法、および半導体デバイスの信頼性評価装置
CN204102893U (zh) 一种半导体测试结构
JP2007322127A (ja) 基板検査方法及び基板検査装置
JP6647811B2 (ja) 電気的接続装置及び検査方法
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
JP6349142B2 (ja) 印刷配線板の検査方法および検査装置ならびに検査治具
JP2014020815A (ja) 基板検査装置および基板検査方法
JP2020128881A (ja) 短絡検査システム、及び短絡検査方法
JP5463198B2 (ja) プローブカードの検査方法及び検査システム
TWI502179B (zh) Apparatus and method for measuring the internal stress of electronic construction
CN113471173B (zh) 测试结构及测试方法
TWI305273B (en) A test assembly for testing a ball grid array package device
KR20230089427A (ko) 절연 검사 장치 및 절연 검사 방법