TW202101151A - 時脈產生器、半導體裝置以及系統晶片 - Google Patents

時脈產生器、半導體裝置以及系統晶片 Download PDF

Info

Publication number
TW202101151A
TW202101151A TW109118912A TW109118912A TW202101151A TW 202101151 A TW202101151 A TW 202101151A TW 109118912 A TW109118912 A TW 109118912A TW 109118912 A TW109118912 A TW 109118912A TW 202101151 A TW202101151 A TW 202101151A
Authority
TW
Taiwan
Prior art keywords
clock
circuit
voltage
clock generator
control information
Prior art date
Application number
TW109118912A
Other languages
English (en)
Inventor
鄭相敦
鄭在洪
吳承賢
李京珉
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202101151A publication Critical patent/TW202101151A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種時脈產生器，其包括相位偵測器、電壓產生器、電壓至電流轉換器及振盪電路。電壓產生器產生控制電壓。電壓至電流轉換器將控制電壓轉換成位準基於電阻器電路的電阻值的內部電流，所述電阻值是基於第一控制資訊而被設定。振盪電路產生頻率基於內部電流的位準及電容器電路的電容值的輸出時脈，所述電容值是基於第二控制資訊而被設定。時脈產生器因應於第一控制資訊及第二控制資訊而維持頻率值並使輸出時脈的抖動特性變化。

Description

時脈產生器、半導體電路以及系統晶片
本發明是有關於一種時脈產生器及一種包括所述時脈產生器的半導體裝置，且更具體而言，是有關於一種用於調整抖動特性（jitter characteristic）及操作功率的時脈產生器、一種包括所述時脈產生器的半導體裝置以及一種所述時脈產生器的操作方法。 [相關申請案的交叉參考]
本申請案主張於2019年6月18日在韓國智慧財產局提出申請的第10-2019-0072420號韓國專利申請案的優先權，所述韓國專利申請案的揭露內容全部併入本案供參考。
用於處理數位訊號的數位區塊的操作可與時脈訊號同步。例如，積體電路需要具有各種動態頻率的時脈訊號來進行處理，例如對資料轉換器及數位區塊的時控，且為此，可在積體電路中設置多個時脈產生器。由於在積體電路中設置所述多個時脈產生器，因此積體電路的面積可增大，且此外，功率消耗可增大。
可在積體電路中設置單個時脈產生器，且可藉由使用所述單個時脈產生器來產生具有各種頻率的時脈訊號。此可減少面積及功率消耗。然而，存在一項問題，即，時脈產生器的抖動（jitter）及功率消耗必須針對最嚴格的抖動規範加以設計，且降低不期望的功率消耗存在限制。
一個態樣是提供一種用於提供具有各種頻率的時脈訊號並調整抖動特性及操作功率的時脈產生器、一種包括所述時脈產生器的半導體裝置以及一種所述時脈產生器的操作方法。
根據示例性實施例的態樣，提供一種時脈產生器，包括：相位偵測器，被配置以偵測輸入時脈與藉由對輸出時脈進行分頻而獲得的訊號之間的相位差；電壓產生器，被配置以產生位準基於所述相位差的控制電壓；電壓至電流轉換器，包括電阻器電路，所述電阻器電路包括多個電阻器，所述電壓至電流轉換器將所述控制電壓轉換成位準基於所述電阻器電路的電阻值的內部電流，所述電阻值是基於第一控制資訊而被設定；以及振盪電路，包括電容器電路，所述電容器電路包括多個電容器，所述振盪電路產生頻率基於所述內部電流的所述位準及所述電容器電路的電容值的所述輸出時脈，所述電容值是基於第二控制資訊而被設定，其中所述時脈產生器被配置以因應於所述第一控制資訊及所述第二控制資訊而維持頻率值且使所述輸出時脈的抖動特性變化。
根據示例性實施例的另一態樣，提供一種半導體電路，包括：時脈產生器，被配置以接收輸入時脈以產生具有目標頻率的輸出時脈；以及控制邏輯，被配置以輸出控制資訊，以用於控制所述時脈產生器的所述輸出時脈的抖動特性，其中所述時脈產生器包括壓控振盪器，所述壓控振盪器被配置以產生頻率基於控制電壓的所述輸出時脈，所述控制電壓是基於所述輸入時脈與藉由對所述輸出時脈進行分頻而獲得的訊號之間的相位差而產生，且當接收到具有第一值的所述控制資訊時，所述壓控振盪器被配置以減小具有所述目標頻率的所述輸出時脈的抖動，且當接收到具有第二值的所述控制資訊時，所述壓控振盪器被配置以增大具有所述目標頻率的所述輸出時脈的所述抖動。
根據示例性實施例的另一態樣，提供一種時脈產生器的操作方法，所述操作方法包括：因應於接收到具有第一值的控制資訊而減小提供至振盪電路的內部電流的位準；因應於接收到具有第一值的控制資訊而減小振盪電路的電容器電路的電容值，以輸出具有第一頻率的輸出時脈；因應於接收到具有第二值的控制資訊而增大提供至振盪電路的內部電流的位準；以及因應於接收到具有第二值的控制資訊而增大電容值，以將輸出時脈的頻率維持為第一頻率，其中當控制資訊具有第一值時輸出時脈的抖動大於當控制資訊具有第二值時輸出時脈的抖動。
根據示例性實施例的另一態樣，提供一種時脈產生器，包括：電壓產生器，被配置以產生位準基於輸入時脈與藉由對輸出時脈進行分頻而獲得的訊號之間的相位差的控制電壓；以及壓控振盪器，包括：電壓至電流轉換器，被配置以接收所述控制電壓，並基於包括多個電阻器的電阻器電路的電阻值將所述控制電壓轉換成電流；以及振盪電路，被配置以基於自所述電壓至電流轉換器接收的所述電流的位準來產生所述輸出時脈，其中所述振盪電路包括各自包括負載的一或多個延遲胞元，所述一或多個延遲胞元接收所述電流，且所述一或多個延遲胞元中的每一者的所述負載的大小是基於所述電流的位準而被調整。
根據示例性實施例的另一態樣，提供一種系統晶片，包括：時脈產生器，被配置以產生時脈訊號；以及多個電路區塊，被配置以自所述時脈產生器接收所述時脈訊號，其中所述時脈產生器被配置以在所述系統晶片的第一操作模式中向所述多個電路區塊中的第一電路區塊提供具有第一抖動特性且以第一功率消耗產生的所述時脈訊號，且其中所述時脈產生器被配置以當所述第一操作模式改變成第二操作模式時，在不釋放所述時脈訊號的鎖定狀態的情況下向所述第一電路區塊提供具有第二抖動特性且以第二功率消耗產生的所述時脈訊號。
在下文中，將參照附圖詳細闡述各實施例。
圖1是示出根據示例性實施例的時脈產生器100的方塊圖。
參照圖1，時脈產生器100可接收輸入時脈Fin，以產生具有某一頻率的輸出時脈Fout。作為實作實例，時脈產生器100可包括鎖相迴路（phase-locked loop，PLL），但實施例並非僅限於此且可應用於各種類的時脈產生器。此外，在一些實施例中，時脈產生器100可被實作為藉由半導體製程製造的一個積體電路，且在一些其他實施例中，時脈產生器100可包括包含積體電路的至少一個半導體封裝件以及上面安裝有所述半導體封裝件的板。
時脈產生器100可包括相位/頻率偵測器（phase/frequency detector，PFD）110、電壓產生器120、壓控振盪器（voltage controlled oscillator，VCO）130及分頻器140。在實施例中，相位/頻率偵測器110可被替換成相位偵測器。此外，根據示例性實施例，VCO 130可被實作為環形VCO，且可包括電壓至電流轉換器131及振盪電路132。電壓至電流轉換器131可包括電阻器電路131_1，電阻器電路131_1包括多個電阻器。此外，振盪電路132可包括影響輸出時脈Fout的頻率的負載，且作為負載的實例，振盪電路132可包括電容器電路132_1，電容器電路132_1包括多個電容器。
輸入時脈Fin可以某一頻率振動，並且例如，可由晶體振盪器（圖中未示出）產生，且可被提供至時脈產生器100。輸出時脈Fout可具有被供應有輸出時脈Fout的電路區塊（例如，數位區塊（圖中未示出））所需的頻率（即，目標頻率）。電路區塊可基於輸出時脈Fout來處理訊號，且時脈產生器100可為電路區塊產生具有抖動特性的輸出時脈Fout。例如，時脈產生器100可將輸出時脈Fout提供至使用具有相同頻率的輸出時脈Fout的至少二個電路區塊，且當第一電路區塊（例如，所述至少二個電路區塊中的一個電路區塊）的抖動特性為低時，可為第一電路區塊提供抖動較其他電路區塊大的輸出時脈Fout。另一方面，當第二電路區塊（例如，所述至少二個電路區塊中的另一個電路區塊）的抖動特性為相對高時，可為第二電路區塊提供抖動較其他電路區塊小的輸出時脈Fout。
相位/頻率偵測器110可接收自時脈產生器100的外部提供的輸入時脈Fin，且可自分頻器140接收經分頻輸出時脈Fout/N。相位/頻率偵測器110可偵測輸入時脈Fin與經分頻輸出時脈Fout/N之間的相位差及頻率差，且可產生與偵測到的相位差及頻率差對應的偵測訊號Det。例如，偵測訊號Det可包括上升訊號（up signal）及下降訊號（down signal），且視輸入時脈Fin的頻率與經分頻輸出時脈Fout/N的頻率的匹配緊密程度而定，相位/頻率偵測器110可基於輸入時脈Fin與經分頻輸出時脈Fout/N之間的頻率差的正負號來啟用上升訊號及/或下降訊號。
電壓產生器120可自相位/頻率偵測器110接收偵測訊號Det，且可基於偵測訊號Det來產生控制電壓Vctrl。控制電壓Vctrl可具有取決於由偵測訊號Det表示的相位差的位準。例如，電壓產生器120可包括電荷幫浦及迴路濾波器。當經分頻輸出時脈Fout/N的相位相對滯後時，控制電壓Vctrl的位準可增大，而當經分頻輸出時脈Fout/N的相位相對超前時，控制電壓Vctrl的位準可下降。因此，在其中迴路被鎖定的狀態下，電壓產生器120可產生具有某一位準的控制電壓Vctrl。
VCO 130可接收控制電壓Vctrl，且可產生頻率基於控制電壓Vctrl的輸出頻率Fout。在示例性實施例中，電壓至電流轉換器131可接收控制電壓Vctrl以產生與控制電壓Vctrl對應的內部電流Iv，且可將所產生的內部電流Iv提供至振盪電路132。此外，振盪電路132可產生頻率基於輸入電流（例如，電源電流）的輸出時脈Fout，且例如，振盪電路132可自電壓至電流轉換器131接收內部電流Iv作為電源電流，以產生頻率基於內部電流Iv的輸出時脈Fout。例如，自振盪電路132輸出的輸出時脈Fout的頻率可具有基於內部電流Iv的位準及電容器電路132_1的電容值而確定的值。
根據示例性實施例，振盪電路132可直接接收由電壓至電流轉換器131產生的內部電流Iv，且如在下述實施例中，振盪電路132可接收位準與內部電流Iv成比例的內部電流作為電源電流。亦即，在闡述示例性實施例時，用語「內部電流」可為包括由電壓至電流轉換器131產生的內部電流Iv或者藉由處理（例如，數位至類比轉換等）來自電壓至電流轉換器131的內部電流Iv而具有與內部電流Iv成比例的位準的電流的概念。
根據示例性實施例，電壓至電流轉換器131可包括電阻器電路131_1，且電阻器電路131_1可包括各自具有基於控制資訊Ctrl_J而變化的電阻值（或等效電阻值）的多個電阻器。此外，振盪電路132可包括電容器電路132_1，且電容器電路132_1可包括各自具有基於控制資訊Ctrl_J而變化的電容值（或等效電容值）的多個電容器。在圖1中，示出控制資訊Ctrl_J被提供至電阻器電路131_1及電容器電路132_1，但實施例並非僅限於此。例如，在一些實施例中，控制資訊Ctrl_J可包括用於控制電阻器電路131_1的第一控制資訊及用於控制電容器電路132_1的第二控制資訊。
電阻器電路131_1可更包括基於多個電阻器而設置的多個開關（例如，第一開關），以使電阻值變化。控制資訊Ctrl_J可為包括用於切換第一開關的多個位元的數位資訊，且在基於控制資訊Ctrl_J而改變所述多個電阻器之間的連接關係時，電阻器電路131_1的電阻值可變化。類似地，電容器電路132_1可更包括基於多個電容器而設置的多個開關（例如，第二開關），以使等效電容值變化。控制資訊Ctrl_J可為包括用於切換第二開關的多個位元的數位資訊，且在基於控制資訊Ctrl_J而改變所述多個電容器之間的連接關係時，電容器電路132_1的電容值可變化。
控制資訊Ctrl_J可為由時脈產生器100的內部元件產生的資訊，或者可為自時脈產生器100的外部提供的資訊。作為實作實例，包括時脈產生器100的積體電路（或半導體裝置）可包括控制邏輯（圖中未示出），以用於調整自時脈產生器100輸出的輸出時脈Fout的抖動特性，且所述控制邏輯可提供控制資訊Ctrl_J來增大或減小輸出時脈Fout的抖動。根據實施例，因應於控制資訊Ctrl_J，時脈產生器100可產生具有相同頻率但具有不同抖動特性的輸出時脈Fout。
輸出時脈Fout可被回饋至分頻器140，且分頻器140可對所回饋的輸出時脈Fout進行分頻以產生經分頻輸出時脈Fout/N，且可將經分頻輸出時脈Fout/N提供至相位/頻率偵測器110。例如，分頻器140可基於輸入時脈Fin的頻率與輸出時脈Fout的目標頻率之間的比率來對輸出時脈Fout進行分頻。
以下將闡述調整輸出時脈Fout的抖動特性的實例。
VCO 130可產生抖動特性因應於控制資訊Ctrl_J而變化的輸出時脈Fout，且例如，可調整電阻器電路131_1的電阻值及電容器電路132_1的電容值，以產生具有相同頻率但抖動特性基於電阻值及電容值而變化的輸出時脈Fout。由時脈產生器100消耗的功率與輸出時脈Fout的抖動量值之間可具有反比例關係，且因此，輸出時脈Fout的抖動特性可基於提供至振盪電路132的內部電流Iv的位準而變化。例如，當提供至振盪電路132的內部電流Iv的位準是相對高時，輸出時脈Fout的抖動可減小，而當內部電流Iv的位準是相對低時，輸出時脈Fout的抖動可增大。電阻器電路131_1的電阻值可用於確定內部電流Iv的位準。例如，當電阻器電路131_1的電阻值為大時，內部電流Iv的位準可減小，而當電阻器電路131_1的電阻值為小時，內部電流Iv的位準可增大。
自振盪電路132輸出的輸出時脈Fout的頻率的值可基於內部電流Iv的位準及電容器電路132_1的電容值。例如，當電容器電路132_1的電容值為相對小時，可自具有相同位準的內部電流Iv產生具有相對高頻率的輸出時脈Fout，而當電容器電路132_1的電容值為相對大時，可自具有相同位準的內部電流Iv產生具有相對低頻率的輸出時脈Fout。根據示例性實施例，時脈產生器100可基於控制資訊Ctrl_J來調整電阻器電路131_1的電阻值，且可基於電阻值的變化來調整電容器電路132_1的電容值，藉此產生具有相同頻率但抖動特性變化的輸出時脈Fout。
根據示例性實施例，時脈產生器100可產生並提供針對需要不同抖動特性的各種類的數位區塊中的每一者而最佳化的輸出時脈Fout。亦即，對於需要相對低抖動特性的每一數位區塊，可自具有相對低位準的內部電流Iv產生輸出時脈Fout，且因此，可防止不期望的功率消耗增大。例如，對於執行無線保真（wireless fidelity，Wi-Fi）類比至數位轉換操作的數位區塊，可需要5皮秒（picosecond，ps）或更小的抖動，但當15皮秒的抖動對於不同於執行Wi-Fi類比至數位轉換操作的數位區塊但與執行Wi-Fi類比至數位轉換的數位區塊包含於一起的一些數位區塊而言是可接受的時，時脈產生器100可產生針對每一要求而最佳化的輸出時脈Fout，藉此降低不期望的功率消耗。此外，在執行Wi-Fi類比至數位轉換操作的數位區塊中，抖動要求可隨時間改變，且基於改變後的要求，時脈產生器100可改變用於相同操作的輸出時脈Fout的抖動特性，藉此降低不期望的功率消耗。
亦即，根據上述示例性實施例，可提供一種用於產生寬範圍頻率並用於重新配置抖動特性及功率消耗特性的多標準時脈產生器，且例如，所述多標準時脈產生器可確保在約9百萬赫（megahertz，MHz）至約2.4十億赫（gigahertz，GHz）的寬範圍內進行頻率的動態縮放（dynamic scaling，DFS），且可根據多標準應用的消耗的增大來提供針對每一標準而最佳化的抖動及功率消耗。
當圖1所示的時脈產生器100包含於電子系統（或電子裝置）中時，可基於一個數位區塊提供一個時脈產生器100，或者可將電子系統實作成使得一個時脈產生器100由多個數位區塊共享。例如，當基於不同數位區塊中的每一者提供同一時脈產生器100時，時脈產生器100可產生針對對應的數位區塊而最佳化的輸出時脈Fout。此外，一個時脈產生器100可由多個數位區塊共享及分時使用，且可產生具有針對數位區塊中每一者的目標頻率且具有針對每一數位區塊而最佳化的抖動特性的輸出時脈Fout。
圖2是示出根據示例性實施例的圖1所示VCO 130的實作實例的方塊圖。在圖2中，示出其中VCO 130更包括數位至類比轉換器（digital-to-analog converter，DAC）133以及根據上述實施例的電壓至電流轉換器131及振盪電路132的實例。
參照圖1及圖2，電壓至電流轉換器131可接收控制電壓Vctrl，且可產生與控制電壓Vctrl對應的內部電流Iv。此外，DAC 133可在接收內部電流Iv的同時自DAC 133的外部接收數位控制位元C_bit，且可因應於數位控制位元C_bit而調整內部電流Iv的位準，藉此產生第一電流βIv（即，經位準調整的內部電流）。例如，第一電流βIv可具有與內部電流Iv成比例的位準，且其比例值β可基於數位控制位元C_bit而變化。此外，根據上述實施例，振盪電路132可接收第一電流βIv作為內部電流，且可產生頻率基於第一電流βIv的輸出時脈Fout。
控制資訊Ctrl_J可包括用於控制電阻器電路131_1的第一控制資訊Ctrl_JR及用於控制電容器電路132_1的第二控制資訊Ctrl_JC。根據上述實施例，電壓至電流轉換器131可包括根據基於第一控制資訊Ctrl_JR的控制而導通並使電阻值變化的多個第一開關，且振盪電路132可包括根據基於第二控制資訊Ctrl_JC的控制而導通並使電容值變化的多個第二開關。基於電阻器電路131_1的電阻器及第一開關的佈置以及電容器電路132_1的電容器及第二開關的佈置，第一控制資訊Ctrl_JR及第二控制資訊Ctrl_JC可為具有相同位元值的控制資訊，或者可為具有不同位元值的控制資訊。
DAC 133可被設置用於補償自時脈產生器100輸出的輸出時脈Fout的頻率誤差。作為操作實例，在時脈產生器100中，因製造製程差異，在VCO 130的操作特性及/或電壓至電流轉換器131的電壓至電流轉換特性中可能會出現誤差，且時脈產生器100可更包括自動頻率控制（automatic frequency control，AFC）電路（圖中未示出）作為用於補償誤差的元件。AFC電路可監視輸出時脈Fout，且可基於此來產生數位控制位元C_bit，藉此調整第一電流βIv的位準。
根據上述實施例，可基於第一控制資訊Ctrl_JR來調整電阻器電路131_1的電阻值，且可基於第二控制資訊Ctrl_JC來調整電容器電路132_1的電容值，藉此提供用於重新配置抖動及功率消耗的時脈產生器100。
圖3是示出根據示例性實施例包括時脈產生器的積體電路200的方塊圖。例如，積體電路200可被實作為例如半導體晶片或半導體封裝件等的半導體裝置，或者可被包含於半導體裝置中。
參照圖3，積體電路200可包括控制邏輯210、時脈產生器220及數位區塊230。積體電路200中所包括的各種元件可被實作為各種類型，且例如，時脈產生器220可被實作為單獨的半導體裝置。作為另一選擇，作為各種潤飾實例，控制邏輯210及數位區塊230中的至少一者可為與時脈產生器220一起包含於同一半導體裝置中的元件。在圖3中，為了方便說明，僅示出一個數位區塊230，但在積體電路200中可更包括用於基於來自時脈產生器220的輸出時脈Fout來執行訊號處理的數個不同的電路區塊。
時脈產生器220可對應於根據參照圖1及圖2所示的上述實施例的時脈產生器。時脈產生器220可接收輸入時脈Fin以產生輸出時脈Fout。例如，時脈產生器220可包括VCO 221，VCO 221可包括電壓至電流轉換器221-1及振盪電路221-2，電壓至電流轉換器221-1可包括電阻器電路，且振盪電路221-2可包括電容器電路。來自時脈產生器220的輸出時脈Fout可被提供至數位區塊230，且根據示例性實施例，自數位區塊230提供的輸出時脈Fout的抖動特性可基於來自控制邏輯210的控制資訊Ctrl_J[1:A]而變化。在圖3中，為了方便說明，僅示出時脈產生器220中所包括的VCO 221，但時脈產生器220中可包括各種元件，例如各自與輸出時脈Fout的產生相關聯的相位偵測器及電壓產生器。
控制邏輯210可產生控制資訊Ctrl_J[1:A]，且可將控制資訊Ctrl_J[1:A]提供至時脈產生器220。根據上述實施例，VCO 221的電阻器電路的電阻值可基於控制資訊Ctrl_J[1:A]而變化，且電容器電路的電容值可基於控制資訊Ctrl_J[1:A]而變化。例如，在圖3中，示出A條控制資訊Ctrl_J[1:A]，且時脈產生器220可基於所述A條控制資訊Ctrl_J[1:A]中的每一者來產生具有相同頻率的輸出時脈Fout。此外，時脈產生器220可基於所述A條控制資訊Ctrl_J[1:A]來產生具有不同抖動特性的輸出時脈Fout。此外，根據圖3所示的上述實施例，所述A條控制資訊Ctrl_J[1:A]中的每一者可包括用於調整電阻值的第一控制資訊及用於調整電容值的第二控制資訊。
控制邏輯210可基於其確定操作或來自控制邏輯210外部的模式資訊Info_M來產生控制資訊Ctrl_J[1:A]。模式資訊Info_M可包括與時脈產生器220的操作相關聯的各種資訊。例如，模式資訊Info_M可包括表示低功率模式或高功率模式的資訊，且當積體電路200在低功率模式下運作時，控制邏輯210可輸出控制資訊Ctrl_J[1:A]，使得基於來自控制邏輯210的控制資訊Ctrl_J[1:A]，因產生輸出時脈Fout所消耗的功率可降低，且在輸出時脈Fout中可出現相對大的抖動。另一方面，當積體電路200在高功率模式下運作時，控制邏輯210可輸出控制資訊Ctrl_J[1:A]，使得基於來自控制邏輯210的控制資訊Ctrl_J[1:A]，因產生輸出時脈Fout所消耗的功率可增大，且在輸出時脈Fout中可出現相對小的抖動。
根據示例性實施例，當積體電路200執行與通訊相關聯的功能時，模式資訊Info_M可包括與通訊模式相關聯的多條資訊。例如，當模式資訊Info_M表示需要高抖動特性的長期演進（long term evolution，LTE）通訊模式時，控制邏輯210可輸出控制資訊Ctrl_J[1:A]，使得基於來自控制邏輯210的控制資訊Ctrl_J[1:A]，因產生輸出時脈Fout所消耗的功率可增大，且在輸出時脈Fout中可出現相對小的抖動。另一方面，當模式資訊Info_M表示需要相對低抖動特性的第三代（3rd generation，3G）通訊模式時，控制邏輯210可輸出控制資訊Ctrl_J[1:A]，使得基於來自控制邏輯210的控制資訊Ctrl_J[1:A]，因產生輸出時脈Fout所消耗的功率可降低，且在輸出時脈Fout中可出現相對大的抖動。
除了低功率模式及高功率模式之外，控制邏輯210亦可基於各種確定判據來產生控制資訊Ctrl_J[1:A]。例如，如上所述，當數位區塊230所需的抖動特性隨時間變化時，控制邏輯210可根據在各種時間處抖動特性的規範來產生控制資訊Ctrl_J[1:A]，以最佳化提供至數位區塊230的輸出時脈Fout的抖動特性。
時脈產生器220可因應於A條不同的控制資訊Ctrl_J[1:A]而產生具有相同頻率的輸出時脈Fout，且可使輸出時脈Fout的抖動特性變化。例如，當一條控制資訊（例如，Ctrl_J[1]）被提供至時脈產生器220時，時脈產生器220可控制電阻器電路的電阻值減小（或者內部電流可增大），且基於此，控制電容器電路的電容值增大，使得可產生抖動特性得以增強的輸出時脈Fout。另一方面，當其他控制資訊（例如，Ctrl_J[A]）被提供至時脈產生器220時，時脈產生器220可控制電阻器電路的電阻值增大，且基於此，控制電容器電路的電容值減小，使得可產生其中頻率被等同地維持且抖動特性降低的輸出時脈Fout。
圖4是示出根據示例性實施例的時脈產生器的操作方法的流程圖。
參照圖4，根據示例性實施例的時脈產生器可包括VCO，且所述VCO可產生頻率與輸入至所述VCO的控制電壓對應的輸出時脈。此外，所述VCO可包括將控制電壓轉換成電流的轉換器以及基於轉換後的電流來產生具有目標頻率的輸出時脈的振盪電路，如上所述。
在操作S11中，VCO可基於偵測輸入時脈的相位來產生控制電壓。例如，根據上述實施例，VCO可偵測輸入時脈及藉由對輸出時脈進行分頻而獲得的訊號中的每一者的相位及頻率，產生與偵測結果對應的控制電壓，且提供所產生的控制電壓作為VCO的輸入。
在將控制電壓轉換成電流時，電流的位準可基於轉換器中所包括的電阻器電路的電阻值而變化，且在操作S12中，可設定用於將控制電壓轉換成內部電流的電阻值。可基於來自時脈產生器內部或外部的控制資訊來設定用於將控制電壓轉換成內部電流的電阻值。控制資訊可包括用於設定時脈產生器的時脈產生操作的資訊，並且基於所述控制資訊，時脈產生器可消耗低的功率且可產生具有大抖動的輸出時脈，或者可產生具有小抖動的輸出時脈且可消耗高的功率。在操作S13中，時脈產生器可產生位準基於所設定的電阻值的內部電流。
振盪電路可包括電容器電路，所述電容器電路包括多個電容器，且在操作S14中，可基於電阻器電路的所設定電阻值來設定電容器電路的電容值。在操作S15中，振盪電路可產生頻率基於所產生的內部電流及所設定的電容值的輸出時脈。
圖5是示出根據另一示例性實施例的時脈產生器的操作方法的流程圖。在圖5中，示出其中基於模式的改變來產生具有相同頻率的輸出時脈但基於模式來產生具有不同抖動特性的輸出時脈的實例。
參照圖5，在操作S21中，包括時脈產生器的積體電路進入第一模式。與第一模式對應的控制資訊可被提供至時脈產生器，且在操作S22中，可基於控制資訊將為時脈產生器的電壓至電流轉換而設置的電阻器電路的電阻值設定成第一電阻值。此外，在操作S23中，可基於控制資訊將為設定時脈產生器的振盪電路的輸出頻率而設置的電容器電路的電容值設定成第一電容值。在操作S24中，可基於所設定的電阻值及電容值來產生具有第一頻率及第一抖動特性的時脈訊號。
在操作S25中，包括時脈產生器的積體電路可進入第二模式。與第二模式對應的控制資訊可被提供至時脈產生器，且基於控制資訊，在操作S26中，可將電阻器電路的電阻值設定成第二電阻值，且在操作S27中，可將電容器電路的電容值設定成第二電容值。在操作S28中，可基於所設定的電阻值及電容值來產生具有第二抖動特性及與第一模式中的頻率相同的第一頻率的時脈訊號。
在圖5所示實施例中，根據示例性實施例的時脈產生器在執行其操作時可使輸出時脈的抖動特性變化。例如，時脈產生器可在不釋放其中輸出時脈具有目標頻率的鎖定狀態的情況下改變電阻值及電容值中的每一者的設定，藉此增大或減小輸出時脈的抖動。亦即，在不對時脈產生器執行導通/關斷控制以改變時脈產生器的操作模式的情況下，根據示例性實施例的時脈產生器可在維持目標頻率的狀態下使輸出時脈的抖動變化，且因此，可使時脈產生器所消耗的功率變化。換言之，根據示例性實施例的時脈產生器可僅基於模式改變而在維持經鎖定目標頻率的同時使輸出時脈的抖動變化。
圖6是示出根據示例性實施例的時脈產生器300的詳細實作實例的方塊圖。
參照圖6，時脈產生器300可包括相位/頻率偵測器（PFD）330、電荷幫浦（charge pump，CP）340、迴路濾波器350、VCO 360及分頻器（/N）380。在實施例中，相位/頻率偵測器330可被替換成相位偵測器。此外，在時脈產生器300的一些實施例中，如在上述實施例中，電荷幫浦340及迴路濾波器350可包含於電壓產生器中。分頻器380可以N對輸出時脈Fout進行分頻，以產生經分頻輸出時脈Fout/N。
VCO 360可包括電壓至電流（voltage-to-current，V-to-I）轉換器361、數位至類比轉換器（DAC）362及振盪電路363。儘管在圖6中未示出，然而根據上述實施例，電壓至電流轉換器361可包括包含多個電阻器的電阻器電路，振盪電路363可包括包含多個電容器的電容器電路，且電阻器電路的電阻值及電容器電路的電容值可基於控制資訊Ctrl_J來加以調整。電壓至電流轉換器361可基於電阻值的變化來調整電流的位準，且因此，可被稱為電阻式電壓至電流轉換器。
根據示例性實施例，時脈產生器300可包括分頻器（/M）310及倍頻器320，分頻器310以M對輸入時脈Fin進行分頻以產生第一參考時脈Fref，倍頻器320對第一參考時脈Fref的頻率進行倍增。根據實施例，倍頻器320可包括工作循環校正（duty cycle correction，DCC）電路及雙脈衝產生器（double pulse generator，DPG），且在圖6中，示出其中倍頻器320將第一參考時脈Fref的頻率增大至二倍以產生第二參考時脈2Fref的實例。然而，此僅為實例，且倍頻器320可為多於二倍。
相位/頻率偵測器330可自倍頻器320接收第二參考時脈2Fref並自分頻器380接收經分頻輸出時脈Fout/N，且可基於第二參考時脈2Fref與經分頻輸出時脈Fout/N之間的相位差及頻率差來產生偵測訊號Det。亦即，在圖6所示的實施例中，相位/頻率偵測器330可接收第二參考時脈2Fref作為輸入時脈，且可對第二參考時脈2Fref執行相位/頻率偵測操作。
電荷幫浦340可因應於偵測訊號Det而產生幫浦輸出電壓Vcp，且迴路濾波器350可基於幫浦輸出電壓Vcp來執行訊號處理（例如，積分處理）以產生控制電壓Vctrl。此外，根據上述實施例，電壓至電流轉換器361可接收控制電壓Vctrl以產生與控制電壓Vctrl對應的內部電流Iv，且DAC 362可基於內部電流Iv及控制位元（例如，6位元數位訊號）來產生與內部電流Iv成比例的第一電流βIv，且可將第一訊號βIv提供至振盪電路363。亦即，在圖6所示的實施例中，振盪電路363可根據上述實施例接收第一電流βIv作為內部電流，且可產生與所述內部電流對應的輸出時脈Fout。
根據示例性實施例，電壓至電流轉換器361可更產生與內部電流Iv成比例的第二電流αIv，且所產生的第二電流αIv可被提供作為由電荷幫浦340使用的幫浦電流Icp。例如，在時脈產生器300的操作中，由電荷幫浦340使用的電流的位準可基於例如源電壓及溫度改變（或者製程電壓溫度（process voltage temperature，PVT）改變）等的各種因子而變化，且其中反映了PVT改變的第二電流αIv可由電壓至電流轉換器361提供至電荷幫浦340，藉此補償電流的變化。
圖6中示出其中控制資訊Ctrl_J(3b)具有3位元值且被提供至電壓至電流轉換器361及振盪電路363的實例，但此僅為實例，且實施例並非僅限於此。例如，如上所述，可將不同控制資訊提供至電壓至電流轉換器361及振盪電路363。基於在電壓至電流轉換器361及振盪電路363中的每一者中設置的開關的數目，提供至電壓至電流轉換器361及振盪電路363的不同控制資訊可具有相同的位元數目或不同的位元數目。
根據示例性實施例，時脈產生器300可更包括AFC電路370，AFC電路370產生與上述數位控制位元對應的控制位元6b，並將控制位元6b提供至DAC 362。AFC電路370可自分頻器380接收與AFC相關聯的回饋訊號Fafc，且可接收上述第二參考時脈2Fref，並且可基於藉由將回饋訊號Fafc與第二參考時脈2Fref進行比較而獲得的結果來產生上述控制位元6b。例如，AFC電路370可產生控制位元6b，用於設定自DAC 362輸出的第一電流βIv的β值，用於補償由對時脈產生器300執行的製造製程的偏差引起的內部電流Iv的變化。
根據示例性實施例，時脈產生器300可更包括擴展頻譜時脈（spread spectrum clock，SSC）控制器390，且SSC控制器390可被設置用於降低電磁介面（electromagnetic interface，EMI）對相鄰電路的影響。SSC控制器390可包括擴展頻譜時脈產生器（SSC）及Δ-Σ調變器（delta-sigma modulator，DSM），且可向分頻器380提供用於控制分頻器380的分頻比（division rate）的資訊。例如，擴展頻譜時脈控制器390可向分頻器380提供資訊，使得輸出時脈Fout是以自多個整數分頻比中選擇的分頻比被分頻。在整數分頻比針對每一迴路而變化時，可以質數為單位來調整分頻器380的平均分頻比。
以下將闡述根據圖6所示時脈產生器300的配置實施例，時脈產生器300的操作特性。
可基於整體雜訊特性來確定時脈產生器300的迴路頻寬，且具體而言，對於高抖動特性，可需要基於製程及PVT改變來維持經最佳化的迴路頻寬。例如，可藉由基於相位/頻率比較連續地監視控制電壓Vctrl來維持迴路頻寬。由電壓至電流轉換器361藉由在其中反映PVT改變而產生的內部電流Iv可基於鏡像因子（例如，α及β）被提供至電荷幫浦340及振盪電路363，且因此，可被確定為電荷幫浦340及振盪電路363中的每一者的單位電流。儘管存在PVT改變，但可基於其中反映了鏡像因子的單位電流而與第一參考時脈Fref成比例地維持迴路頻寬。
如上所述，由於時脈產生器300中包括AFC電路370，因此可藉由補償電壓至電流變化特性的誤差來最小化電荷幫浦340的幫浦電流的失配。由於對時脈產生器300應用包括DCC電路及DPG電路的倍頻器320，因此可藉由最小化時脈產生器300的輸入時脈Fin的工作循環變化來降低與抖動類型對應的雜波（spur）。由於使用頻率由倍頻器320增大的第二參考時脈2Fref，因此可減少帶內（in-band）雜訊，且此外，可防止在Δ-Σ調變過程中出現量化雜訊（quantization noise）。
圖7是示出根據示例性實施例的圖6所示VCO 360的實作實例的電路圖。在圖7中，將電壓至電流轉換器361、數位至類比轉換器（DAC）362及振盪電路363中的每一者的實作實例示為VCO 360的元件，且更示出用於向VCO 360提供控制位元6b的AFC電路370。
參照圖6及圖7，電壓至電流轉換器361可包括放大器（amplifier，Amp）361_1，放大器361_1藉由其一個輸入端子接收控制電壓Vctrl且藉由另一輸入端子連接至電壓至電流轉換器361的輸出。電壓至電流轉換器361可更包括與放大器361_1的輸出連接的一或多個第一電晶體361_2以及與第一電晶體361_2中的每一者的一端共同地連接的電阻器電路361_3。亦即，第一電晶體361_2中的每一者的一端均連接至電阻器電路361_3。電阻器電路361_3可包括並聯佈置的多個電阻器Rc、Rc/2及Rc/4以及分別與電阻器Rc、Rc/2及Rc/4對應的多個第一開關S11至S13。第一開關S11至S13中的每一者的切換狀態可基於上述控制資訊Ctrl_J來加以控制，且因此，電阻器電路361_3的電阻值（例如，等效電阻值Req）可變化。例如，電阻器Rc、Rc/2及Rc/4可並聯佈置。當所有第一開關S11至S13均導通時，等效電阻值Ref可為最小值，且基於控制資訊Ctrl_J，當第一開關S11至S13中的至少一些關斷時，等效電阻值Ref可相對於最小值增大。
可將來自放大器361_1的輸出提供至第一電晶體361_2中的每一者的閘電極，且可產生位準基於第一開關S11至S13中的每一者的切換狀態的內部電流Iv。可基於控制電壓Vctrl及等效電阻值Req來確定內部電流Iv的位準，且因此，可基於控制資訊Ctrl_J的值來調整內部電流Iv的位準。亦即，當等效電阻值Req基於第一開關S11至S13中的每一者的切換狀態而增大時，內部電流Iv的位準可減小，且當等效電阻值Req減小時，內部電流Iv的位準可增大，藉此調整時脈產生器300中具有折衷關係的功率消耗及抖動。
DAC 362可包括與電壓至電流轉換器361的輸出連接的多個第二電晶體，且此外，可包括根據基於來自AFC電路370的控制位元6b的控制而導通/關斷的多個開關。例如，電壓至電流轉換器361的第一電晶體361_2與DAC 362的第二電晶體可配置電流鏡，且DAC 362可產生位準與內部電流Iv成比例的第一電流βIv。可基於因應於來自AFC電路370的控制位元6b而導通的開關的數目來調整第一電流βIv的位準。
振盪電路363可包括多個延遲胞元363_1至363_3，且所述多個延遲胞元363_1至363_3中的每一者可接收第一電流βIv作為偏壓電流（或電源電流）。可基於與偏壓電流對應的第一電流βIv的位準來調整延遲胞元363_1至363_3中的每一者的延遲量。亦即，自振盪電路363輸出的輸出時脈Fout的頻率值可基於延遲胞元363_1至363_3中的每一者的延遲量而變化。上述電壓至電流轉換器361的電阻器電路361_3的電阻值可影響自振盪電路363輸出的輸出時脈Fout的頻率值。
根據示例性實施例，延遲胞元363_1至363_3中的每一者可包括大小能夠被調整的負載，且例如，延遲胞元363_1至363_3中的每一者可包括多個電容器及分別與所述多個電容器對應的多個第二開關。可基於控制資訊Ctrl_J的值來控制延遲胞元363_1至363_3中的每一者的電容器的連接狀態，且因此，可調整延遲胞元363_1至363_3中的每一者的電容值。
如在上述實施例中，時脈產生器300可產生具有相同頻率及不同抖動特性的輸出時脈Fout，且因此，可基於電壓至電流轉換器361的電阻器電路361_3的電阻值的變化來調整振盪電路363的電容值。例如，當第一電流βIv的位準因電阻器電路361_3的電阻值減小而增大時，振盪電路363的電容值可被調整成具有相對大的值，且當第一電流βIv的位準因電阻器電路361_3的電阻值增大而減小時，振盪電路363的電容值可被調整成具有相對小的值。在圖7所示實施例中，為了簡明起見，基於一個延遲胞元僅示出一個等效電容值Ceq，且為了方便說明，將形成等效電容值Ceq的電容器示出為在延遲胞元之外。然而，電容器可被闡述為設置於延遲胞元中。根據示例性實施例，振盪電路363可產生包括差動訊號的輸出時脈Fout，且示出了其中除了延遲胞元的電容器之外更設置用作緩衝電容器的電容器的配置。
圖8是示出根據示例性實施例的圖7所示一個延遲胞元的實作實例的電路圖。在圖8中，示出第一延遲胞元363_1的實作實例，但延遲胞元363_1至363_3中的每一者可被實作成具有與圖8所示配置相同的配置。
參照圖6至圖8，根據實施例，第一延遲胞元363_1可接收第一電流βIv作為電源電流，且可包括二或更多個電晶體T11及T12、配置差動放大器DA的多個電晶體、以及電容器區塊CB。第一延遲胞元363_1可接收差動輸入Vin及Vip，以產生與差動輸入Vin及Vip對應的差動輸出Vop及Von。差動輸出Vop及Von可被提供作為另一相鄰延遲胞元的輸入，且所述多個延遲胞元363_1至363_3之一的差動輸出可對應於上述輸出時脈Fout。
根據示例性實施例，電容器區塊CB可包括多個電容器1Cc、2Cc及4Cc以及多個第二開關S21至S23及S31至S33，如圖8所示，且第二開關S21至S23及S31至S33的切換可基於上述控制資訊Ctrl_J來加以控制。作為操作實例，當第二開關S21至S23及S31至S33導通時，所述多個電容器1Cc、2Cc及4Cc可彼此並聯連接，且因此，等效電容值Ceq可增大。另一方面，當第二開關S21至S23及S31至S33中的一或多者關斷時，彼此電性連接的電容器的數目可減小，且因此，等效電容值Ceq可減小。
為維持輸出時脈Fout的恆定頻率，可需要基於電阻器電路361_3的電阻值的增大來減小所述多個電容器1Cc、2Cc及4Cc中的每一者的等效電容值Ceq。作為實作實例，根據圖7及圖8所示的電路配置，當對電阻器電路361_3及第一延遲胞元363_1應用具有相同位元值的控制資訊Ctrl_J時，在其中電阻器電路361_3的電阻值增大的情形中，等效電容值Ceq可減小，且在其中電阻器電路361_3的電阻值減小的情形中，等效電容值Ceq可增大。例如，參照圖7及圖8，當第一開關S11至S13以及第二開關S21至S23及S31至S33全部導通時，等效電阻值Req可為最小值（例如，Rc/7），且基於此，等效電容值Ceq可為最大值（例如，7Cc）。另一方面，當僅第一開關S11導通時，等效電阻值Req可為最大值（例如，Rc），且由於基於此僅第二開關S21及S31導通，因此等效電容值Ceq可為最小值（例如，1Cc）。此外，儘管等效電阻值Req及等效電容值Ceq中的每一者存在變化，但藉由將等效電阻值Req與等效電容值Ceq相乘而獲得的值可為恆定的，且因此，輸出時脈Fout的頻率值可維持恆定。
可將根據實施例的電阻器電路361_3、電容器區塊CB及開關的配置實作為各種類型。亦即，可將電路配置以使得在其中輸出時脈Fout的頻率值維持等同或在某一範圍內維持恆定的條件下，等效電容值Ceq基於等效電阻值Req的增大而減小，且等效電容值Ceq基於等效電阻值Req的減小而增大。例如，可不同地實作電阻器及電容器的數目及連接關係，且可將電路實作成使得基於控制資訊Ctrl_J來設定所期望的等效電阻值Req及所期望的等效電容值Ceq。例如，電阻器電路361_3的電阻器及電容器區塊CB的電容器可串聯連接或並聯連接，或者可藉由串聯連接與並聯連接的組合來實作。此外，不同的控制資訊可被提供至電阻器電路361_3及電容器區塊CB，且可具有不同的位元值或不同的位元數目。
可提供以參照圖6至圖8所述的方式配置的時脈產生器300，且因此，可基於雜訊與功率之間的折衷關係來重新配置抖動特性及功率消耗特性。例如，頻域中的抖動L(f)的量值可被表達為以下方程式（1）。
[方程式1]
Figure 02_image001
如方程式（1）所示，頻域中的抖動L(f)可具有與波茲曼常數（Boltzmann constant）k、溫度T、對振盪電路363的電晶體施加的源電壓VDD、臨限電壓Vth、目標頻率f0、第一電流βIv以及與製造製程的雜訊因子相關的常數η相關聯的值。因此，當目標頻率f0相同時，抖動L(f)的量值可具有與第一電流βIv的位準成反比的值。出於此種原因，在其中基於振盪電路363的金屬氧化物半導體（metal oxide semiconductor，MOS）電晶體及電容器執行充電/放電操作的情形中，儘管目標頻率f0相同，但當施加至電晶體的電流的位準為高時，熱阻可減小，且因此，抖動可減小。此外，時脈產生器300的抖動及功率消耗中的每一者的重新配置可藉由被動元件控制，且因此，輸出頻率可相對較少地受到溫度改變的影響。
圖9及圖10是示出根據示例性實施例的時脈產生器的操作實例的電路圖。在圖9及圖10所示實例中，時脈產生器可對應於根據圖1至圖8所示上述實施例的時脈產生器，且可被假設成包括鎖相迴路（phase-locked loop，PLL）。
參照圖9及圖10，時脈產生器可被賦能（PLL賦能），且可接收輸入時脈以產生具有目標頻率的輸出時脈Fout。在輸出時脈Fout達到目標頻率時，時脈產生器可具有鎖定狀態（Lock）。在其中時脈產生器被鎖定的狀態下，可將用於調整時脈產生器的抖動特性及功率特性的控制資訊Ctrl_J提供至時脈產生器，且基於控制資訊Ctrl_J的值，可調整輸出時脈Fout的抖動（Jitter），且可調整時脈產生器所消耗的功率（Power）。
例如，控制資訊Ctrl_J可包括具有多個位元的數位資訊，且基於控制資訊Ctrl_J的值Val_1至Val_7，提供至振盪電路的電源電流（或內部電流）的位準可變化，且用於調整延遲胞元的延遲量的電容值可變化。在圖9及圖10中，示出如下實例：隨著控制資訊Ctrl_J的值自Val_1變化至Val_7，電阻值減小（或者功率消耗增大），且基於此，電容值增大。
在根據示例性實施例調整時脈產生器的抖動特性及功率特性時，可在不調整時脈產生器的導通/關斷的情況下維持賦能狀態（PLL enable），且此外，可在不釋放鎖定狀態的情況下調整抖動特性及功率特性。在圖9中，示出如下實例：隨著控制資訊Ctrl_J的值逐漸減小，抖動（Jitter）遞增式地增大，且功率消耗（Power）遞增式地減小。在圖10中，示出如下實例：當被提供有輸出時脈Fout的數位區塊的抖動要求改變或者被提供有輸出時脈Fout的數位區塊改變時，抖動（Jitter）隨時間增大或減小，且對應地，功率（Power）隨時間減小或增大。
圖11A至圖11D是示出基於控制資訊來控制振盪電路的各種開關的操作實例的電路圖。在圖11A至圖11D中，為了方便說明，僅示出電阻器電路及延遲胞元。在闡述圖11A至圖11D所示的電阻器電路及延遲胞元中的每一者的配置時，不再對與上述實施例相同的說明進行贅述。
參照圖11A及圖11B，可因應於3位元控制資訊Ctrl_J來控制電阻器電路的第一開關S11至S13以及電容器電路的第二開關S21至S23及S31至S33，且例如，可向電阻器電路及延遲胞元共同地提供3位元控制資訊Ctrl_J。例如，如圖11A所示，因應於控制資訊Ctrl_J「111」，第一開關S11至S13以及第二開關S21至S23及S31至S33全部可導通，且電阻器電路的多個電阻器Rc、Rc/2及Rc/4可彼此電性連接，並且因此，等效電阻值可減小。此外，電容器電路的多個電容器1Cc、2Cc及4Cc可彼此電性連接，且因此，電容值可增大。亦即，基於電阻值的減小，電容值可增大以維持恆定的頻率。
如圖11B所示，因應於控制資訊Ctrl_J「001」，僅第一開關S11至S13中的開關S11可導通，且第二開關S21至S23及S31至S33中的開關S21及S31可導通。當圖11A所示的連接狀態改變成圖11B所示的連接狀態時，彼此並聯連接的電阻器的數目可減小，且因此等效電阻值可增大，並且基於此，電容值可減小，且因此頻率可維持恆定，且抖動可變化。類似地，因應於控制資訊Ctrl_J「011」，第一開關S11至S13中的S11及S12可導通，且第二開關S21至S23及S31至S33中的開關S21、S22、S31、S32可導通，等等。控制資訊Ctrl_J的位元與開關之間的對應性僅為實例，且可提供不同的對應性。換言之，根據另一實例，並非如上所論述的「001」，而是Ctrl_J「100」可對應於S11、S21及S31導通。
圖11C及圖11D示出其中基於不同的控制資訊來控制振盪電路的電阻器電路及電容器電路的實例。
參照圖11C，電容器電路的電容器可與圖11A及圖11B所示的元件相同。因此，電容器電路可接收3位元的第二控制資訊Ctrl_JC，且電容器電路的電容值可基於其中多個電容器1Cc、2Cc及4Cc連接至多個第二開關S21至S23及S31至S33的連接狀態而在1Cc至7Cc的範圍內變化。電阻器電路可接收多位元（例如，7位元）的第一控制資訊Ctrl_JR，且電阻器電路的電阻值可基於其中彼此並聯連接的多個電阻器Rc至Rc/7連接至基於所述多個電阻器Rc至Rc/7設置的多個第一開關S11至S17的連接狀態而在Rc至Rc/7的範圍內變化。例如，與一個任意電阻器對應的開關可基於電容器電路的電容值而選擇性地導通，且此外，藉由將電阻值與電容值相乘而獲得的值可維持恆定。在圖11C中，示出其中電容值對應於2Cc且在電阻器電路中僅第一開關S12選擇性地導通的實例。
圖11D示出其中電阻器電路的多個電阻器Rc至Rc/7彼此串聯連接且可選擇性地應用所述多個電阻器Rc至Rc/7之一以達成某電阻值的情形。例如，當電容器電路的電容值對應於2Cc時，僅有基於電阻器Rc/2設置的第一開關S12可選擇性地關斷，且其他開關S11及S13至S17可導通。換言之，電阻值可藉由各種切換方式而變化，且藉由將電阻值與電容值相乘而獲得的值可維持恆定。
實施例並非僅限於圖11C及圖11D所示的配置，且能設想出實施例的各種潤飾。亦即，可藉由控制其中大小不同的電阻器及大小不同的電容器連接至與所述電阻器及電容器對應的開關的連接狀態來重新配置抖動及功率。可分別不同地改變電阻器及電容器的數目，且因此，可更詳細地（即，以更精細的粒度）重新配置抖動及功率。
圖12是示出根據潤飾型實施例的時脈產生器400的電路圖。在圖12中，示出時脈產生器中所包括的VCO的實作實例。
時脈產生器400可包括VCO，且所述VCO可包括電壓至電流轉換器410、數位至類比轉換器（DAC）420及振盪電路430。與上述實施例等同或類似，電壓至電流轉換器410可包括放大器、一或多個第一電晶體及電阻器電路，且所述電阻器電路可包括並聯設置的多個電阻器Ro、Rc、2Rc及4Rc以及與所述多個電阻器對應的多個開關。DAC 420可包括配置電流鏡的多個第一電晶體及多個第二電晶體，且振盪電路430可包括多個延遲胞元。
在圖12所示實施例中，示出如下實例：第一電晶體及第二電晶體中的每一者被實作為N通道MOS（N-channel MOS，NMOS）電晶體，且因此，所述多個電阻器Ro、Rc、2Rc及4Rc可並聯設置於源電壓端子與第一電晶體中的每一者的一個節點之間。可由DAC 420產生位準與內部電流Iv成比例的第一電流βIv，且第一電流βIv可流經通過振盪電路430、第二電晶體及源電壓端子的路徑。在圖12所示實施例中，未示出延遲胞元的實作實例，但延遲胞元中所包括的電晶體可各自被實作為P通道MOS（P-channel MOS，PMOS）電晶體、NMOS電晶體或其組合。亦即，根據示例性實施例的時脈產生器400可基於電晶體的類型而被設計為各種類型。
圖13是示出根據示例性實施例包括時脈產生器的系統500的方塊圖。
圖13所示的系統500可為各種類的電子裝置之一。當系統500對應於行動裝置時，系統500可為例如行動電話、智慧型電話、平板個人電腦（personal computer，PC）、膝上型電腦、個人數位助理（personal digital assistant，PDA）、可攜式多媒體播放器（portable multimedia player，PMP）、數位照相機、音樂播放器、可攜式遊戲機及導航系統等各種類的電子裝置之一。
系統500可包括根據上述實施例實作的時脈產生器510，且可更包括各種元件，例如射頻積體電路（radio frequency integrated circuit，RFIC）520、應用處理器530、通訊處理器540、影像感測器550及智慧卡560。然而，此僅僅為實施例，且系統500可僅包括所述元件中的一些，或者可更包括其他元件。在圖13中，示出時脈產生器510以共用方式設置於上述元件中，但可基於各元件單獨地設置根據實施例的時脈產生器510。換言之，在一些實施例中，時脈產生器510可僅向各種元件520至560的一部分提供時脈，且可設置單獨的時脈產生器（圖中未示出）來向各種元件520至560的剩餘部分提供時脈，等等。根據實施例，時脈產生器510可向一或多個元件520至560提供輸出時脈。作為另一選擇，多個元件520至560可分時使用時脈產生器510，且因此，時脈產生器510可依序向所述多個元件520至560提供輸出時脈。作為操作實例，在圖13中示出其中由時脈產生器510產生的第一輸出時脈CLK1至第五輸出時脈CLK5分別被提供至RFIC 520、應用處理器530、通訊處理器540、影像感測器550及智慧卡560的實例。
RFIC 520、應用處理器530、通訊處理器540、影像感測器550及智慧卡560中的每一者可包括用於藉由使用第一輸出時脈CLK1至第五輸出時脈CLK5中的對應輸出時脈來執行訊號處理的多個處理區塊，且例如，可包括類比至數位轉換器（analog-digital converter，ADC）、數位至類比轉換器（DAC）、介面區塊、數位區塊、數據機區塊及射頻（radio frequency，RF）區塊。第一輸出時脈CLK1至第五輸出時脈CLK5中的每一者可被產生為針對RFIC 520、應用處理器530、通訊處理器540、影像感測器550及智慧卡560中的對應元件所需的頻率及抖動特性而最佳化，且例如，第一時脈CLK1及第二時脈CLK2可具有相同的頻率及不同的抖動特性。第一輸出時脈CLK1至第五輸出時脈CLK5中的至少一者可具有相同的頻率，但具有隨時間變化的抖動特性。
圖14是示出根據示例性實施例包括時脈產生器的無線通訊裝置600的方塊圖。無線通訊裝置600可包括天線640，且可藉由天線640發射或接收訊號以與目標裝置通訊。在非限制性實施例中，用於使無線通訊裝置600與目標裝置通訊的無線通訊系統可為使用蜂巢式網路的無線通訊系統，例如第五代（5th generation，5G）無線系統、LTE系統、LTE進階系統、分碼多重存取（code division multiple access，CDMA）系統或全球行動通訊系統（global system for mobile communications，GSM），或者可為無線區域網路（wireless local area network，WLAN）系統或另一種任意無線通訊系統。
根據實作實施例，無線通訊裝置600可包括訊號處理器610、收發器620及發射/接收雙工器630。發射/接收雙工器（transmission/reception duplexer，TX/RX DPX）630可向收發器620提供藉由天線640接收的訊號作為RF輸入訊號RFin，且可向天線640提供自收發器620接收的RF輸出訊號RFout。
訊號處理器610可處理具有基頻的發射/接收訊號。根據實作實施例，訊號處理器610可包括控制邏輯611，且控制邏輯611可控制收發器620。例如，根據上述實施例，控制邏輯611可輸出控制資訊Ctrl_J。
收發器620可包括發射器621、接收器622及時脈產生器623，且闡述PLL來作為時脈產生器623的實例。收發器621可處理自訊號處理器610接收的發射輸入訊號，以產生RF輸出訊號RFout。如圖所示，發射器621可包括可變增益放大器（variable gain amplifier，VGA）、TX濾波器、TX混頻器621_1及功率放大器（power amplifier，PA），以用於處理發射輸入訊號TXin。接收器622可處理RF輸入訊號RFin以產生接收輸入訊號RXin，且可將接收輸入訊號RXin提供至訊號處理器610。接收器622可包括低雜訊放大器（low noise amplifier，LNA）、RX混頻器622_1、VGA及RX濾波器，以用於處理RF輸入訊號RFin。
時脈產生器623可產生具有用於對發射輸入訊號TXin及接收輸入訊號RXin進行取樣的頻率的輸出時脈，且可將輸出時脈提供至TX混頻器621_1及RX混頻器622_1。時脈產生器623可包括根據上述實施例的時脈產生器，且可產生抖動特性基於控制資訊Ctrl_J被調整的輸出時脈。在圖14中，示出其中自訊號處理器610提供控制資訊Ctrl_J的實例，但實施例並非僅限於此。例如，控制資訊Ctrl_J可在收發器620中產生，或者可由設置於收發器620之外的另一控制電路產生。
圖15是示出根據示例性實施例包括時脈產生器的應用處理器（application processor，AP）700的方塊圖。圖15所示AP 700可包括數據機電路，且因此，可被稱為ModAP。
參照圖15，AP 700可被實作為系統晶片（system on chip，SoC），且可包括各種類的電路區塊。例如，AP 700可包括中央處理單元（central processing unit，CPU）710、鎖相迴路（PLL）720及內部記憶體730。作為用於執行不同種類的通訊的模組的實例，AP 700可更包括數據機電路740及全球導航衛星系統電路（global navigation satellite system circuit，GNSS Circuit）750，且可包括近場通訊電路（near field communication circuit，NFC Circuit）760。除了圖15所示的元件之外，AP 700可更包括各種類的通訊模組，包括WLAN及藍芽（bluetooth，BT）。
CPU 710可執行各種程式來控制應用處理器700的功能。此外，內部記憶體730可儲存用於控制AP 700的操作的各種程式，且所述程式可由各種類的處理器來執行，例如CPU 710、數據機電路740中所包括的處理器（圖中未示出）以及GNSS電路750中所包括的處理器（圖中未示出）。
PLL 720可對應於根據上述實施例的時脈產生器，且可向數據機電路740、GNSS電路750及NFC電路760提供輸出時脈。例如，根據上述實施例，PLL 720可藉由使用用於調整抖動及功率的控制資訊（圖中未示出）來使輸出時脈的抖動變化，且控制資訊可藉由AP 700的控制操作來產生。在圖15中，示出在AP 700中包括一個PLL 720，但在AP 700中可包括多個PLL。
例如，將闡述作為AP 700中所包括的電路區塊之一的電路區塊（例如，第一電路區塊），PLL 720可在AP 700或包括AP 700的系統的第一操作模式中向第一電路區塊提供基於第一功率消耗而產生的具有第一抖動特性的時脈訊號（或輸出時脈）。當第一操作模式改變成第二操作模式時，PLL 720可在不釋放鎖定狀態的情況下向第一電路區塊提供基於第二功率消耗而產生的具有第二抖動特性的時脈訊號。在第一操作模式及第二操作模式中，時脈訊號的頻率可維持恆定，且當在第一操作模式中功率消耗為相對大的時，時脈訊號的抖動可具有相對小的量值。
當PLL 720由第一電路區塊及第二電路區塊共享時，提供至第一電路區塊及第二電路區塊的時脈訊號可具有相同的頻率及不同的抖動特性。PLL 720可由第一電路區塊及第二電路區塊基於分時方式使用，且當自PLL 720接收時脈訊號的電路區塊自第一電路區塊改變成第二電路區塊時，PLL 720可在不釋放鎖定狀態的情況下產生具有不同抖動特性的時脈訊號，且可將所產生的時脈訊號提供至第二電路區塊。
在根據實施例的時脈產生器、包括時脈產生器的半導體裝置以及時脈產生器的操作方法中，可藉由使用單個時脈產生器來產生具有各種頻率的時脈訊號，且可產生針對數位區塊所需的抖動規範而最佳化的時脈訊號，藉此高效地降低功率消耗。
此外，在根據實施例的時脈產生器、包括時脈產生器的半導體裝置以及時脈產生器的操作方法中，可在不控制或釋放時脈產生器的導通/關斷操作的情況下調整抖動特性及功率消耗，且因此，可減少不期望的時間消耗及功率消耗。
儘管已參照本發明概念的實施例具體示出及闡述了本發明概念，然而應理解，在不背離以下申請專利範圍的精神及範圍的條件下，可在形式及細節上作出各種改變。
1Cc、2Cc、4Cc:電容器 6b:控制位元 100、220、300、400、510、623:時脈產生器 110、330:相位/頻率偵測器（PFD） 120:電壓產生器 130、221、360:壓控振盪器（VCO） 131、221_1、361、410:電壓至電流轉換器 131_1、361_3:電阻器電路 132、221_2、363、430:振盪電路 132_1:電容器電路 133、362、420:數位至類比轉換器（DAC） 140、310、380:分頻器 200:積體電路 210、611:控制邏輯 230:數位區塊 320:倍頻器 340:電荷幫浦（CP） 350:迴路濾波器 361_1:放大器（Amp） 361_2:第一電晶體 363_1:延遲胞元/:第一延遲胞元 363_2、363_3:延遲胞元 370:AFC電路 390:擴展頻譜時脈（SSC）控制器 500:系統 520:射頻積體電路（RFIC）/元件 530:應用處理器/元件 540:通訊處理器/元件 550:影像感測器/元件 560:智慧卡/元件 600:無線通訊裝置 610:訊號處理器 620:收發器 621:發射器 622:接收器 621_1:TX混頻器 622_1:RX混頻器 630:發射/接收雙工器（TX/RX DPX） 640:天線 700:應用處理器（AP） 710:中央處理單元（CPU） 720:鎖相迴路（PLL） 730:內部記憶體 740:數據機電路 750:全球導航衛星系統（GNSS）電路 760:近場通訊（NFC）電路 CB:電容器區塊 C_bit:數位控制位元 Ceq:等效電容值 CLK1:第一輸出時脈/第一時脈 CLK2:第二輸出時脈/第二時脈 CLK3:第三輸出時脈 CLK4:第四輸出時脈 CLK5:第五輸出時脈 Ctrl_J、Ctrl_J[111]、Ctrl_J[001]、Ctrl_J[1:A]、Ctrl_J(3b):控制資訊 Ctrl_JC:第二控制資訊 Ctrl_JR:第一控制資訊 DA:差動放大器 Det:偵測訊號 Fafc:回饋訊號 Fin:輸入時脈 Fout:輸出時脈 Fout/N:經分頻輸出時脈 Fref:第一參考時脈 2Fref:第二參考時脈 Icp:幫浦電流 info_M:模式資訊 Iv:內部電流 Rc～
Figure 02_image003
:電阻器 Req:等效電阻值 RFin:RF輸入訊號 RFout:RF輸出訊號 RXin:接收輸入訊號 S11、S12、S13、S14、S15、S21、S22、S23、S24、S25、S26、S27、S28:操作 S11～S17:第一開關 S21、S22、S23、S31、S32、S33:第二開關 T11、T12:電晶體 TXin:發射輸入訊號 Val_1、Val_2、Val_3、Val_4、Val_5、Val_6、Val_7:值 Vcp:幫浦輸出電壓 Vctrl:控制電壓 Vin、Vip:差動輸入 Von、Vop:差動輸出 αIv:第二電流 βIv:第一電流
結合附圖閱讀以下詳細說明將更清楚地理解各實施例，附圖中： 圖1是示出根據示例性實施例的時脈產生器的方塊圖。 圖2是示出根據示例性實施例的圖1所示壓控振盪器的實作實例的方塊圖。 圖3是示出根據示例性實施例包括時脈產生器的積體電路的方塊圖。 圖4是示出根據示例性實施例的時脈產生器的操作方法的流程圖。 圖5是示出根據另一示例性實施例的時脈產生器的操作方法的流程圖。 圖6是示出根據示例性實施例的時脈產生器的詳細實作實例的方塊圖。 圖7是示出根據示例性實施例的圖6所示壓控振盪器的實作實例的電路圖。 圖8是示出根據示例性實施例的圖7所示一個延遲胞元的實作實例的電路圖。 圖9及圖10是示出根據示例性實施例的時脈產生器的操作實例的電路圖。 圖11A至圖11D是示出根據示例性實施例的其中基於控制資訊來控制振盪電路的各種開關的操作實例的電路圖。 圖12是示出根據示例性實施例的時脈產生器的電路圖。 圖13是示出根據示例性實施例包括時脈產生器的系統的方塊圖。 圖14是示出根據示例性實施例包括時脈產生器的無線通訊裝置的方塊圖。 圖15是示出根據示例性實施例包括時脈產生器的應用處理器的方塊圖。
100:時脈產生器
110:相位/頻率偵測器
120:電壓產生器
130:壓控振盪器(VCO)
131:電壓至電流轉換器
131_1:電阻器電路
132:振盪電路
132_1:電容器電路
140:分頻器
Ctrl_J:控制資訊
Det:偵測訊號
Fin:輸入時脈
Fout:輸出時脈
Fout/N:經分頻輸出時脈
Iv:內部電流
Vctrl:控制電壓

Claims (22)

  1. 一種時脈產生器，包括： 相位偵測器，被配置以偵測輸入時脈與藉由對輸出時脈進行分頻而獲得的訊號之間的相位差； 電壓產生器，被配置以產生位準基於所述相位差的控制電壓； 電壓至電流轉換器，包括電阻器電路，所述電阻器電路包括多個電阻器，所述電壓至電流轉換器被配置以將所述控制電壓轉換成位準基於所述電阻器電路的電阻值的內部電流，所述電阻值是基於第一控制資訊而被設定；以及 振盪電路，包括電容器電路，所述電容器電路包括多個電容器，所述振盪電路產生頻率基於所述內部電流的所述位準及所述電容器電路的電容值的所述輸出時脈，所述電容值是基於第二控制資訊而被設定， 其中所述時脈產生器被配置以因應於所述第一控制資訊及所述第二控制資訊而維持頻率值且使所述輸出時脈的抖動特性變化。
  2. 如請求項1所述的時脈產生器，其中 所述電阻器電路更包括對應於所述多個電阻器而佈置的多個第一開關，且所述電容器電路更包括對應於所述多個電容器而佈置的多個第二開關，且 在因應於所述第一控制資訊而控制所述多個第一開關的切換時，所述電阻值被設定，且在因應於所述第二控制資訊而控制所述多個第二開關的切換時，所述電容值被設定。
  3. 如請求項2所述的時脈產生器，其中 當所述電阻器電路的所述電阻值被設定成低時，所述輸出時脈的抖動減小，且當所述電阻器電路的所述電阻值被設定成高時，所述輸出時脈的所述抖動增大。
  4. 如請求項1所述的時脈產生器，其中 所述第一控制資訊及所述第二控制資訊具有相同的位元值。
  5. 如請求項1所述的時脈產生器，其中 所述相位偵測器是相位/頻率偵測器，所述相位/頻率偵測器被配置以偵測所述相位差及所述輸入時脈與藉由對所述輸出時脈進行分頻而獲得的所述訊號之間的頻率差。
  6. 如請求項1所述的時脈產生器，更包括 數位至類比轉換器，連接至所述電壓至電流轉換器的輸出，以因應於接收到控制位元而產生位準與來自所述電壓至電流轉換器的所述內部電流成比例的第一電流， 其中所述振盪電路被配置以自所述數位至類比轉換器接收所述第一電流作為電源電流。
  7. 如請求項6所述的時脈產生器，更包括 自動頻率控制（AFC）電路，被配置以藉由監視所述輸出時脈或藉由監視藉由對所述輸出時脈進行分頻而獲得的所述訊號來產生所述控制位元，並將所述控制位元提供至所述數位至類比轉換器。
  8. 如請求項1所述的時脈產生器，更包括 倍頻器，被配置以接收所述輸入時脈並對所述輸入時脈的頻率進行倍增以產生參考時脈， 其中來自所述倍頻器的所述參考時脈被提供作為所述相位偵測器的輸入。
  9. 如請求項1所述的時脈產生器，其中所述電壓至電流轉換器更包括： 放大器，包括連接至所述控制電壓的第一輸入端子以及與所述電壓至電流轉換器的輸出端子連接的第二輸入端子；以及 一或多個第一電晶體，被配置以因應於所述放大器的輸出而導通，以產生所述內部電流，且 其中所述電阻器電路更包括對應於所述多個電阻器而佈置的多個第一開關，所述多個第一開關連接至所述一或多個第一電晶體中的每一者的一端，且根據所述第一控制資訊而被控制成接通或斷開。
  10. 如請求項9所述的時脈產生器，更包括 數位至類比轉換器，包括與所述一或多個第一電晶體一起配置電流鏡的一或多個第二電晶體以及分別與所述一或多個第二電晶體對應的一或多個第二開關，所述數位至類比轉換器根據所述一或多個第二開關的接通而輸出位準與所述內部電流成比例的第一電流。
  11. 如請求項10所述的時脈產生器，其中 所述振盪電路包括多個延遲胞元，所述多個延遲胞元中的每一者接收所述第一電流作為電源電流，且 所述多個延遲胞元中的每一者包括所述電容器電路，所述電容器電路包括所述多個電容器及對應於所述多個電容器而佈置的多個第三開關，且所述多個第三開關的切換是因應於所述第二控制資訊而被控制。
  12. 一種半導體電路，包括： 時脈產生器，被配置以接收輸入時脈以產生具有目標頻率的輸出時脈；以及 控制邏輯，被配置以輸出控制資訊，以用於控制所述時脈產生器的所述輸出時脈的抖動特性， 其中所述時脈產生器包括壓控振盪器，所述壓控振盪器被配置以產生頻率基於控制電壓的所述輸出時脈，所述控制電壓是基於所述輸入時脈與藉由對所述輸出時脈進行分頻而獲得的訊號之間的相位差而產生，且 當接收到具有第一值的所述控制資訊時，所述壓控振盪器被配置以減小具有所述目標頻率的所述輸出時脈的抖動，且當接收到具有第二值的所述控制資訊時，所述壓控振盪器被配置以增大具有所述目標頻率的所述輸出時脈的所述抖動。
  13. 如請求項12所述的半導體裝置，其中 所述控制邏輯被配置以在第一模式中向所述時脈產生器提供具有所述第一值的所述控制資訊，且在第二模式中向所述時脈產生器提供具有所述第二值的所述控制資訊，且 在所述第一模式及所述第二模式中，所述目標頻率是恆定的。
  14. 如請求項13所述的半導體裝置，其中 所述第一模式對應於低功率模式，所述第一值具有使所述輸出時脈的所述抖動增大的值，所述第二模式對應於高功率模式，且所述第二值具有使所述輸出時脈的所述抖動減小的值。
  15. 如請求項12所述的半導體裝置，其中所述壓控振盪器包括： 電壓至電流轉換器，包括電阻器電路，所述電阻器電路包括多個電阻器，所述電壓至電流轉換器被配置以將所述控制電壓轉換成內部電流，並基於所述控制資訊來調整所述電阻器電路的電阻值以調整所述內部電流的位準；以及 振盪電路，包括電容器電路，所述電容器電路包括多個電容器，所述振盪電路被配置以基於電源電流來產生所述輸出時脈，並基於所述控制資訊來調整所述電容器電路的電容值以調整所述輸出時脈的所述頻率。
  16. 如請求項15所述的半導體裝置，其中 所述壓控振盪器更包括數位至類比轉換器，所述數位至類比轉換器連接至所述電壓至電流轉換器的輸出，以因應於接收到控制位元而產生位準與來自所述電壓至電流轉換器的所述內部電流成比例的第一電流，且 所述振盪電路被配置以接收所述第一電流作為所述電源電流，並產生頻率基於所述第一電流的所述位準及所述電容值的所述輸出時脈。
  17. 如請求項15所述的半導體裝置，其中 所述電阻器電路包括對應於所述多個電阻器而佈置的多個第一開關， 所述電容器電路包括對應於所述多個電容器而佈置的多個第二開關，且 所述多個第一開關及所述多個第二開關是基於所述控制資訊而被控制。
  18. 如請求項17所述的半導體裝置，其中 因應於所述控制資訊，當所述電阻器電路的所述電阻值減小時，所述電容器電路的所述電容值增大，且當所述電阻器電路的所述電阻值增大時，所述電容器電路的所述電容值減小。
  19. 一種系統晶片，包括： 時脈產生器，被配置以產生時脈訊號；以及 多個電路區塊，被配置以自所述時脈產生器接收所述時脈訊號， 其中所述時脈產生器被配置以在所述系統晶片的第一操作模式中向所述多個電路區塊中的第一電路區塊提供具有第一抖動特性且以第一功率消耗產生的所述時脈訊號，且 其中所述時脈產生器被配置以當所述第一操作模式改變成第二操作模式時，在不釋放所述時脈訊號的鎖定狀態的情況下向所述第一電路區塊提供具有第二抖動特性且以第二功率消耗產生的所述時脈訊號。
  20. 如請求項19所述的系統晶片，其中 在所述第一操作模式及所述第二操作模式中，在不釋放所述時脈訊號的所述鎖定狀態的情況下，提供至所述第一電路區塊的所述時脈訊號的頻率維持恆定。
  21. 如請求項19所述的系統晶片，其中 所述第一功率消耗大於所述第二功率消耗，且基於所述第一抖動特性的抖動量值小於基於所述第二抖動特性的抖動量值。
  22. 如請求項19所述的系統晶片，其中 所述時脈產生器被配置以另外向所述多個電路區塊中的第二電路區塊提供第一時脈訊號，且向所述多個電路區塊中的第三電路區塊提供第二時脈訊號，且 所述第一時脈訊號及所述第二時脈訊號具有相同的頻率及不同的抖動特性。
TW109118912A 2019-06-18 2020-06-05 時脈產生器、半導體裝置以及系統晶片 TW202101151A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0072420 2019-06-18
KR1020190072420A KR20200144396A (ko) 2019-06-18 2019-06-18 지터 특성 및 동작 전력을 조절하는 클록 생성기, 이를 포함하는 반도체 장치 및 클록 생성기의 동작방법

Publications (1)

Publication Number Publication Date
TW202101151A true TW202101151A (zh) 2021-01-01

Family

ID=73654350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118912A TW202101151A (zh) 2019-06-18 2020-06-05 時脈產生器、半導體裝置以及系統晶片

Country Status (5)

Country Link
US (1) US10921847B2 (zh)
KR (1) KR20200144396A (zh)
CN (1) CN112104359A (zh)
DE (1) DE102020103290A1 (zh)
TW (1) TW202101151A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774449B (zh) * 2021-06-29 2022-08-11 瑞昱半導體股份有限公司 處理器
TWI826317B (zh) * 2023-05-15 2023-12-11 瑞昱半導體股份有限公司 時脈輸出裝置與時脈偵測方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220153172A (ko) * 2021-05-10 2022-11-18 삼성전자주식회사 위상 고정 루프 및 위상 고정 루프의 동작 방법
US11424751B1 (en) 2021-06-17 2022-08-23 Taiwan Semiconductor Manufacturing Company Ltd. Programmable regulator voltage controlled ring oscillator
US20230031295A1 (en) * 2021-07-30 2023-02-02 Advanced Micro Devices, Inc. Reduced power clock generator for low power devices
KR102677944B1 (ko) 2021-11-29 2024-06-26 주식회사 엔에스엠 위상 지터 측정 장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613532B2 (ja) * 1992-10-28 1997-05-28 富士通株式会社 位相同期回路
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US6683502B1 (en) * 2002-03-12 2004-01-27 Xilinx, Inc. Process compensated phase locked loop
JP2004112157A (ja) 2002-09-17 2004-04-08 Ricoh Co Ltd Ｐｌｌ回路
KR100546344B1 (ko) 2003-07-18 2006-01-26 학교법인고려중앙학원 다중 레벨 전압 전류 변환부를 갖는 위상 고정루프(Ｐｈａｓｅ-Ｌｏｃｋ-Ｌｏｏｐ) 및 이를 이용한 클럭위상 동기 방법
SE526386C2 (sv) * 2003-11-10 2005-09-06 Infineon Technologies Ag Spänning-till-strömomvandlare och förfarande för att omvandla
JP2008252774A (ja) * 2007-03-30 2008-10-16 Nec Electronics Corp 電圧制御発振器、及び電圧制御発振方法
US8073416B2 (en) 2007-10-25 2011-12-06 Qualcomm Incorporated Method and apparatus for controlling a bias current of a VCO in a phase-locked loop
KR100965764B1 (ko) 2007-12-21 2010-06-24 주식회사 하이닉스반도체 위상고정루프 및 그 제어방법
US8437721B2 (en) 2009-04-26 2013-05-07 Qualcomm Incorporated Jammer detection based adaptive PLL bandwidth adjustment in FM receiver
US9344100B2 (en) 2010-10-05 2016-05-17 Qualcomm Incorporated Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver
JP5532014B2 (ja) 2011-05-20 2014-06-25 ミツミ電機株式会社 電圧制御発振回路及びｐｌｌ回路
US10284205B2 (en) * 2016-10-21 2019-05-07 Infineon Technologies Ag Adaptive bandwidth systems and methods

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774449B (zh) * 2021-06-29 2022-08-11 瑞昱半導體股份有限公司 處理器
US11646738B2 (en) 2021-06-29 2023-05-09 Realtek Semiconductor Corp. Processor with adjustable operating frequency
TWI826317B (zh) * 2023-05-15 2023-12-11 瑞昱半導體股份有限公司 時脈輸出裝置與時脈偵測方法

Also Published As

Publication number Publication date
US20200401178A1 (en) 2020-12-24
CN112104359A (zh) 2020-12-18
US10921847B2 (en) 2021-02-16
KR20200144396A (ko) 2020-12-29
DE102020103290A1 (de) 2020-12-24

Similar Documents

Publication Publication Date Title
TW202101151A (zh) 時脈產生器、半導體裝置以及系統晶片
JP6324875B2 (ja) クロッククリーンアップ位相ロックループ（ｐｌｌ）
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US11817868B2 (en) Apparatus for digital frequency synthesizer with sigma-delta modulator and associated methods
US7301416B2 (en) Semiconductor integrated circuit for wireless communication
US10763869B2 (en) Apparatus for digital frequency synthesizers and associated methods
US20060220757A1 (en) Semiconductor integrated circuit for communication
US11411567B2 (en) Phase interpolation-based fractional-N sampling phase-locked loop
JP2006311489A (ja) 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
US11728961B2 (en) Clock generating circuit and wireless communication device including the same
Manikandan et al. A zero charge-pump mismatch current tracking loop for reference spur reduction in PLLs
US20050245200A1 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
Abdul et al. A linearized charge pump for power and phase noise efficient fractional-N PLL design
KR20180106805A (ko) 디지털-타임 컨버터 및 디지털-타임 컨버터의 동작 방법
US8674741B2 (en) Delay chain circuit
US10944617B2 (en) Apparatus for radio-frequency receiver with in-phase/quadrature calibration and associated methods
Kuo et al. A 120–420 MHz delay‐locked loop with multi‐band voltage‐controlled delay unit
CN111756372A (zh) 用于基于连续时间增量总和调制器的模数转换器的锁相环
Asprilla et al. 0.45-mW 2.35-3.0 GHz Multiplying DLL with Calibration Loop in 28nm CMOS FD-SOI
US20240113854A1 (en) Phase difference control circuit
US20240097689A1 (en) Synchronizing multiple phase-locked loop circuits
US20240171181A1 (en) Digital phase-locked loop and related merged duty cycle calibration scheme for frequency synthesizers
Li et al. Zeroing of power supply noise sensitivity for ring oscillators operating from 1 to 4 GHz
Gao Low jitter low power phase locked loops using sub-sampling phase detection
Bindiganavile et al. Trade-Offs in Design of Low-Jitter and Wideband Phase-Locked Loops