TW202046471A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW202046471A TW202046471A TW108119129A TW108119129A TW202046471A TW 202046471 A TW202046471 A TW 202046471A TW 108119129 A TW108119129 A TW 108119129A TW 108119129 A TW108119129 A TW 108119129A TW 202046471 A TW202046471 A TW 202046471A
- Authority
- TW
- Taiwan
- Prior art keywords
- area
- wafer
- metal powder
- chip
- slurry
- Prior art date
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
本發明提供一種藉由半導體裝置而使塑模樹脂與晶片座之接著之剝離減少之功率裝置,該半導體裝置係藉由金屬粉末漿料之燒結體將晶片與晶片座接著所得之黏晶體經樹脂塑模而成者,金屬粉末漿料之燒結體係塗佈於晶片座之表面上的金屬粉末漿料之燒結體,且金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域、及未載置晶片之區域的燒結體。
Description
本發明係關於一種半導體裝置。
預測下一代功率裝置之使用溫度範圍自習知之Max175℃變為Max250℃。功率裝置係將半導體晶片收容於引線框架使用。引線框架典型而言由用於支持固定半導體晶片之支持體(晶片座,die pad)、連接與半導體晶片之配線之內引線、進行與外部配線之架橋之外引線、及用於將該等作為一體進行支持之框架結構部分所構成。引線框架將半導體晶片(die)支持固定於晶片座上,藉由接合線連接半導體晶片之各電極與內引線,並藉由塑模樹脂進行包埋,從而成為半導體裝置。於該半導體裝置內,半導體晶片藉由晶粒黏著材料接著於晶片座而被支持固定,且該等一起包埋於塑模樹脂中。因此,於未被半導體晶片覆蓋之區域中,晶片座與塑模樹脂直接接觸並接著。
為了提高塑模樹脂材料與引線框架之密接性,提出有如下方法,即,於支持體形成小凹坑 (dimple),藉由該小凹坑之凹凸結構而利用定錨效應 (anchor effect)。
關於小凹坑形成,於專利文獻1中記載有藉由利用鍍覆對支持體表面進行粗化處理而形成之方法,於專利文獻2中記載有藉由利用衝壓加工於較大之小凹坑中形成更小之小凹坑而於表面形成凹凸之方法,於專利文獻3中記載有藉由雷射形成小凹坑之方法。任一種方法均可藉由於塑模形成時使塑模樹脂侵入凹凸部分而獲得定錨效應,基於可獲得密接強度之原理而實現密接性之提高。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2010-267730號公報
[專利文獻2]日本特開2015-060889號公報
[專利文獻3]日本特開2010-161098號公報
[發明所欲解決之課題]
根據本發明者之見解,可知若半導體裝置之使用溫度變為較此前更高之溫度,則即便於在該等之上存在凸型之小凹坑結構之情形時,亦有於塑模樹脂與晶片座直接接觸並接著之區域發生剝離之情形。其對功率裝置之高溫時之動作之可靠性造成負面影響。
因此,本發明之目的在於提供一種使塑模樹脂與晶片座之接著之剝離減少之功率裝置。
[解決課題之技術手段]
本發明者此前進行苦心研究,結果發現,將用於接著半導體晶片與晶片座之燒結型晶粒黏著材料以超出半導體晶片所覆蓋之區域而刻意地塗佈成較廣區域,藉此可減少塑模樹脂與晶片座之接著之剝離,從而達成本發明。
因此,本發明包括如下之(1)以下之內容。
(1)
一種半導體裝置,其係藉由金屬粉末漿料之燒結體將晶片與晶片座接著所得之黏晶體經樹脂塑模而成者,
金屬粉末漿料之燒結體係塗佈於晶片座之表面上的金屬粉末漿料之燒結體,且
金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域、及未載置晶片之區域的燒結體。
(2)
如(1)所記載之半導體裝置,其中,於晶片座之表面上的金屬粉末漿料之燒結體所被覆之區域中,未載置晶片之區域之面積相對於載置有晶片之區域之面積的比率處於1.05~10.0之範圍。
(3)
如(1)或(2)所記載之半導體裝置,其中,下式:
[晶片座之表面上的金屬粉末漿料之燒結體之被覆區域之面積-所載置之晶片之面積]/[晶片座之表面之面積-所載置之晶片之面積]
所表示之比率處於0.1~1.0之範圍。
(4)
如(1)至(3)中任一項所記載之半導體裝置,其中,金屬粉末漿料之燒結體為具有網狀結構之結構體。
(5)
如(4)所記載之半導體裝置,其中,具有網狀結構之結構體具有0.15~0.50之空隙率。
(6)
如(1)至(5)中任一項所記載之半導體裝置,其中,金屬粉末漿料為選自由Ag、Cu、及該等之合金所組成之群中的金屬之金屬粉末漿料。
(7)
一種黏晶體,其係藉由金屬粉末漿料之燒結體將晶片與晶片座接著所得者,
金屬粉末漿料之燒結體係塗佈於晶片座之表面上的金屬粉末漿料之燒結體,且
金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域、及未載置晶片之區域的燒結體。
(8)
一種製造半導體裝置之方法,其包括如下步驟:
於塗佈於晶片座之表面上之金屬粉末漿料上載置晶片後進行燒結之步驟;
對藉由燒結而接著之晶片與晶片座進行樹脂塑模之步驟;且
金屬粉末漿料塗佈於晶片座之表面上載置有晶片之區域、及未載置晶片之區域。
(9)
一種製造黏晶體之方法,該黏晶體係將晶片與晶片座接著而獲得,該方法包括於塗佈於晶片座之表面上之金屬粉末漿料上載置晶片後進行燒結的步驟,且
金屬粉末漿料塗佈於晶片座之表面上載置有晶片之區域、及未載置晶片之區域。
[發明之效果]
根據本發明,可於半導體裝置中減少塑模樹脂與晶片座之接著之剝離。特別是於將半導體裝置之使用溫度設為較先前更高之溫度之情形時,亦可進一步減少塑模樹脂與晶片座之接著之剝離,藉此可提高功率半導體裝置所要求之高溫時之動作之可靠性。
以下列舉實施態樣詳細地說明本發明。本發明並不限定於以下所列舉之具體之實施態樣。
[半導體裝置之製造]
本發明之半導體裝置可藉由如下製造方法製造,其包括如下步驟:於塗佈於晶片座之表面上之金屬粉末漿料上載置晶片後進行燒結之步驟;對藉由燒結而接著之晶片與晶片座進行樹脂塑模之步驟;且將金屬粉末漿料塗佈於晶片座之表面上載置有晶片之區域與未載置晶片之區域。
以此方式獲得之半導體裝置係藉由金屬粉末漿料之燒結體將晶片與晶片座接著所得之黏晶體經樹脂塑模而成者,金屬粉末漿料之燒結體係塗佈於晶片座之表面上的金屬粉末漿料之燒結體,且金屬粉末漿料之燒結體為於晶片座之表面上被覆載置有晶片之區域與未載置晶片之區域的燒結體。
[晶片]
於晶片(半導體晶片)形成有半導體積體電路,其接著並固定於晶片座(支持體)。進而藉由接合線連接經固定之晶片(半導體晶片)之各電極與內引線,並藉由塑模樹脂進行包埋,從而製成半導體裝置。作為晶片,可使用利用公知之材質所製造而成之晶片(半導體晶片),作為材質,例如可使用:Si(矽)、SiC(碳化矽)、GaN(氮化鎵)、Ga2
O3
(氧化鎵)。
[晶片座]
晶片座係用於固定晶片之支持體,可使用公知之材質之晶片座,例如可使用:Cu(銅)、Al(鋁)、CuW(銅鎢)、CuMo(銅鉬)。典型而言,晶片座與內引線、外引線共同作為引線框架之一部分由相同之材質形成為一體,其後各個部分根據步驟進行分離。
[黏晶體]
晶片與晶片座經接著而形成黏晶體。該黏晶體之晶片部分經電性連接,並藉由塑模樹脂進行包埋,從而成為耐熱性優異之半導體裝置。該黏晶體具備於晶片座之表面上被覆載置有晶片之區域與未載置晶片之區域的燒結體,且可藉由樹脂塑模而實現優異之特性,本發明亦關於一種黏晶體及其製造方法。
[晶片與晶片座之接著]
晶片與晶片座係藉由於塗佈於晶片座之表面上之金屬粉末漿料上載置晶片後進行燒結而接著。該接著部分成為金屬粉末漿料之燒結體,藉由該燒結體之形成而進行接著。該接著係以具備於晶片座之表面上被覆載置有晶片之區域與未載置晶片之區域的燒結體之方式進行,可藉由樹脂塑模而實現優異之特性,本發明亦關於一種晶片與晶片座之接著方法。
[金屬粉末漿料]
作為金屬粉末漿料,若為可於不損害半導體裝置之特性之程度之低溫進行燒結者,則無特別限制,可使用公知之金屬粉末漿料。例如可使用包含金屬粉末、溶劑、黏合劑樹脂、及視需要之添加劑的金屬粉末漿料。於較佳之實施態樣中,溶劑、黏合劑樹脂、添加劑使用可藉由燒結而去除之化合物。於較佳之實施態樣中,作為金屬粉末,例如可使用:平均粒徑為10 nm~500 nm之範圍之尺寸、奈米尺寸、次微米尺寸、將該等尺寸之粉末與扁平之金屬粉末進行組合所得之金屬粉末。金屬粉末之形狀無特別限制,例如可使用球狀、橢球體狀、或該等變為扁平之形狀之金屬粉末,亦可為混合有該等形狀之金屬粉末之金屬粉末。作為金屬粉末之金屬,例如可使用選自Ag、Cu、Ag-Cu之合金之金屬。或者,可將金屬粉末設為經Ag被覆之Cu粉末之形態。作為溶劑,可使用漿料製作所公知之溶劑,作為此種溶劑,例如可列舉:α-萜品醇、丁卡必醇。作為黏合劑樹脂,可使用漿料製作所公知之黏合劑樹脂,只要為於燒結溫度分解者即可,例如可列舉:纖維素系、丙烯酸系、環氧系、酚系等之黏合劑樹脂。進而,作為此種黏合劑樹脂,例如可列舉:聚乙烯醇縮丁醛樹脂、乙基纖維素。
[燒結]
金屬粉末漿料之燒結例如可藉由200~400℃、較佳為200~300℃之範圍之溫度,例如關於表面氧化物不穩定之Ag等金屬於大氣環境進行,關於表面氧化物穩定之Cu等金屬於非活性氣體環境下或還原氣體環境下、較佳為還原氣體環境下進行。
[被覆區域比率]
於晶片載置前,於晶片座之表面上塗佈金屬粉末漿料。由於塗佈之金屬粉末漿料會藉由燒結而成為燒結體,故而晶片座之表面上之塗佈有金屬粉末漿料之區域藉由燒結而成為由金屬粉末漿料之燒結體所被覆之區域。於本發明中,由金屬粉末漿料之燒結體所被覆之區域於晶片座之表面上包含載置有晶片之區域、及未載置晶片之區域。
於晶片座之表面上的金屬粉末漿料之燒結體所被覆之區域中,未載置晶片之區域之面積相對於載置有晶片之區域之面積的比率例如可設為1.05以上、1.1以上、1.2以上、1.3以上、1.4以上、1.5以上、1.8以上、1.9以上、2.0以上,例如可設為1.05~10.0之範圍、1.5~10.0之範圍、2.0~10.0之範圍。
自晶片座之表面上的金屬粉末漿料之燒結體所被覆之區域之面積減去所載置之晶片之面積所得之面積,相對於自晶片座之供接合側之單面之表面面積減去所載置之晶片之面積所得之面積的比率,即下式:
[晶片座之表面上的金屬粉末漿料之燒結體的被覆區域之面積-所載置之晶片之面積]/[晶片座之表面之面積-所載置之晶片之面積]
所表示之比率例如可設為0.1~1.0之範圍,較佳為0.2~1.0之範圍,或0.3~1.0之範圍,0.4~1.0之範圍。
本發明者認為,如此,亦將由金屬粉末漿料之燒結體所被覆之區域於晶片座之表面上設置於未載置晶片之區域,藉此於其後之樹脂塑模中,塑模樹脂與由燒結體所被覆之區域接觸而進行樹脂塑模,從而成為經由燒結體被覆區域而使塑模樹脂與晶片座牢固地接著者。
[空隙率]
於較佳之實施態樣中,燒結體成為呈現網狀結構者。於本發明中,網狀結構係指燒結金屬粉末所得之結構體成為熔融之金屬粉末連結且於燒結之金屬粉末之間具有空間部之結構,而非成為於燒結之金屬粉末之間無間隙之緻密結構。於該網狀結構中包含例如0.1 μm~數μm左右之多個空隙,該程度表現為空隙率。於本發明中,空隙率係指藉由對將燒結體沿與晶片座垂直之平面切斷所得之剖面進行SEM觀察,表現視為空隙之黑色區域之面積於視為空隙之黑色區域之面積與填充有燒結材料之灰色區域之面積的總和中所占之比率的值。於較佳之實施態樣中,空隙率例如可設為0.15~0.50之範圍,較佳為0.2~0.40之範圍,進而較佳為0.25~0.35之範圍。本發明者認為,於設為此種空隙率之情形時,於塑模樹脂與由燒結體所被覆之區域接觸而進行樹脂塑模時,塑模樹脂進入至燒結體之空隙中,藉此成為經由燒結體被覆區域而使塑模樹脂與晶片座特別牢固地接著者。
[樹脂塑模]
作為樹脂塑模所使用之塑模樹脂,只要為可耐受半導體裝置之動作溫度之樹脂材料,則無特別限制,可使用公知之塑模樹脂。作為塑模樹脂,例如可使用醯亞胺系樹脂、環氧系樹脂。
[耐熱性]
根據本發明者之見解,可知若習知之半導體裝置之使用溫度變為更高之溫度,則有於塑模樹脂與晶片座直接接觸並接著之區域發生剝離之情形。對此,根據本發明,藉由將用於接著晶片與晶片座之金屬粉末漿料以超出晶片之接著所需之範圍之方式塗佈於晶片座,而使塑模樹脂與晶片座之接著更加鞏固,防止高溫時之剝離,實現優異之耐熱性、熱耐久性。
該耐熱性係指例如於將說明書之實施例中之熱循環試驗之條件、即於-40℃保持30分鐘及於250℃保持30分鐘設為1個循環之熱循環試驗中,於經過特定循環數後,藉由超音波探傷檢查亦未觀察到剝離。所謂特定循環數,例如為100個循環以上,較佳為150個循環以上,進而較佳為200個循環以上、300個循環以上、400個循環以上、500個循環以上、600個循環以上、900個循環以上。作為特定循環之上限,例如可列舉:2000個循環以下、1500個循環以下、1000個循環以下。藉由超音波探傷檢查觀察到剝離係指於使用超音波探傷裝置之透射圖像中,根據濃淡觀察到存在剝離。
[半導體裝置]
本發明之半導體裝置作為高溫使用之半導體裝置較佳,例如可較佳地用作功率半導體裝置。因此,本發明亦關於一種半導體裝置、耐熱性半導體裝置、功率半導體裝置、及其等之製造方法。又,由於利用本發明之耐熱性之提高可與先前進行之利用小凹坑形成之剝離防止或接著性提高一起實施,故而本發明亦關於一種藉由與該等習知技術之組合所獲得之半導體裝置、及其製造方法。
[實施例]
以下列舉實施例,進一步詳細地說明本發明。本發明並不限定於以下之實施例。
[實施例1]
[利用Ag漿料所進行之實驗]
作為晶粒黏著材料,使用Ag漿料。
作為Ag漿料,使用Harima Chemicals Group製造之商品名HPS-HB(銀奈米粒子,約1 μm直徑之Ag填料)。
使用與符合試製之晶片尺寸的尺寸之一般封裝材料即TO-247封裝體同等大小之封裝體。
作為半導體晶片(die),使用SiC(材質)SBD晶片(5 mm×4.2 mm,厚度0.235 mm)。
作為晶片座,使用將Ni及Ag鍍覆於TO-247所使用之一般之引線框架(12 mm×8 mm×厚度2 mm)表面所得者。
[漿料之塗佈及接合]
使用不鏽鋼遮罩,以厚度70 μm將Ag漿料塗佈於Cu板之單面。
塗佈係於Cu板上以覆蓋包含由晶片所覆蓋之四邊形區域在內之座部整面範圍之區域的方式塗佈Ag漿料而進行。
於塗佈有Ag漿料之Cu板上之大致中央位置配置晶片後,於大氣中,於250℃燒成30分鐘,從而接合晶片與晶片座。以此方式獲得接合體。
所獲得之Ag燒結體成為跨及晶片與晶片座之接合部分、及晶片座上並非與晶片之接合部分之部分(非接合部分)者。該非接合部之厚度為60 μm。
[SEM觀察及空隙率]
當藉由SEM觀察所獲得之Ag燒結體之非接合部分的與Cu板垂直之剖面時,顯示出網狀結構。將所獲得之接合部之一部分之SEM照片示於圖1。該圖1係包含作為底層之Cu晶片座部之區域之SEM照片。針對該網狀結構之SEM照片,由作為空隙之黑色區域之面積、及作為填充有藉由燒結所連結之Ag粉之區域的灰色區域之面積,計算出網狀結構之空隙率。所獲得之空隙率之值處於0.20至0.40之間。
[接合體之塑模]
作為塑模樹脂,使用可耐受250℃以上之高溫之裝置動作的軟化點較高、且即便於高溫時亦可保持高阻力之醯亞胺系樹脂(日本觸媒製造,產品名IX-NC-CE)。
對於利用藉由上述操作所獲得之Ag漿料所得之接合體,使用Al線對晶片之電極與內引線進行打線,將利用線而與上述晶片接合之基板固定於預加熱至180℃之模具內後,將塑模樹脂投入至稱為坩堝(pot)之空間。其後,進行180℃×300 s之預加熱,繼而於270℃×5 h進行加熱,藉此進行塑模固化,使接合體包埋於塑模樹脂,從而獲得樹脂塑模封裝品。如此,獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
[實施例2~4]
[利用Ag漿料所進行之實驗]
準備與實施例1相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以覆蓋由晶片所覆蓋之四邊形區域、及於距離由晶片所覆蓋之四邊形區域的4邊之長邊分別為1 mm(實施例2)、1.7 mm(實施例3)、2.5 mm(實施例4)之較廣範圍且成為正方形之區域(即6.2 mm見方(實施例2)、7.6 mm見方(實施例3)、9.2 mm×8 mm(一個邊成為座部端)(實施例4))之方式塗佈Ag漿料而進行。
空隙率處於0.20至0.40之間。
[實施例5]
[利用Ag漿料所進行之實驗]
使用與實施例1相同之材料,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率。空隙率處於0.35至0.45之間。
[接合體之塑模]
作為塑模樹脂,使用玻璃轉移點280℃之環氧系密封材料。
對於上述所獲得之接合體,藉由Al線對晶片之電極與內引線進行打線,將該基板設置於預加熱至200℃之模具內後,將塑模樹脂投入至稱為坩堝之空間。其後,藉由200℃×2 h之加熱,進行塑模固化,使接合體包埋於塑模樹脂,從而獲得樹脂塑模封裝品。如此,獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
[實施例6~8]
[利用Ag漿料所進行之實驗]
準備與實施例5相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以覆蓋由晶片所覆蓋之四邊形區域、及於距離由晶片所覆蓋之四邊形區域的4邊之長邊分別為1 mm(實施例6)、1.7 mm(實施例7)、2.5 mm(實施例8)之較廣範圍且成為正方形之區域(即6.2 mm見方(實施例6)、7.6 mm見方(實施例7)、9.2 mm×8 mm(一個邊成為座部端)(實施例8))之方式塗佈Ag漿料而進行。
空隙率處於0.20至0.40之間。
[比較例1]
[利用Ag漿料所進行之實驗]
準備與實施例1相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以僅覆蓋由晶片所覆蓋之四邊形區域之方式塗佈Ag漿料而進行。
空隙率處於0.20至0.40之間。
[比較例2]
[利用Ag漿料所進行之實驗]
準備與實施例5相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以僅覆蓋由晶片所覆蓋之四邊形區域之方式塗佈Ag漿料而進行。
空隙率處於0.20至0.40之間。
[實施例11]
[利用Cu漿料所進行之實驗]
作為晶粒黏著材料,使用Cu漿料。
作為Cu漿料,使次微米Cu粉(JX金屬製造)以Cu粉之比率相對於漿料整體成為85 wt%之方式分散於包含黏合劑樹脂之醇系溶劑(醇類)中,從而調整Cu漿料。
使用與符合試製之晶片尺寸的尺寸之一般之封裝材料即TO-247封裝體同等尺寸之封裝體。
作為半導體晶片(die),使用SiC SBD(材質)晶片(5 mm×4.2 mm,厚度0.2 mm)。
作為晶片座,Cu板使用符合TO-247封裝之標準之引線框架(TO-247封裝之標準(板部~12 mm×~10 mm,厚度2 mm)。
[漿料之塗佈及接合]
使用不鏽鋼遮罩,以厚度70 μm將Cu漿料塗佈於Cu板之單面之整個面。
與實施例1同樣地,塗佈係於Cu板上以覆蓋由晶片所覆蓋之四邊形區域、及包含由晶片所覆蓋之四邊形區域在內之Cu板部整個面之區域的方式塗佈Cu漿料而進行。
於塗佈有Cu漿料之Cu板上之大致中心配置晶片後,於甲酸環境中,於300℃、1 MPa之加壓進行30分鐘之燒成,從而接合晶片與晶片座。加壓係藉由以成為相對於晶片大致垂直之方向加壓之方式,並利用夾具進行夾持而進行。如此獲得接合體。
所獲得之燒結體的除晶片正下方以外之部分(燒結體之非接合部分)之厚度為60 μm。
[燒結體之SEM觀察及空隙率]
當與實施例1同樣地,對所獲得之燒結體之非接合部分的與Cu板垂直之剖面進行SEM觀察時,顯示出網狀結構,與實施例1同樣地計算出空隙率。當藉由SEM進行觀察時,顯示出網狀結構。空隙率處於0.20至0.40之間。
[接合體之塑模]
使用與實施例1相同之塑模樹脂,進行同樣之操作,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
[實施例12~14]
[利用Cu漿料所進行之實驗]
準備與實施例11相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以覆蓋由晶片所覆蓋之四邊形區域、及於距離由晶片所覆蓋之四邊形區域的4邊之長邊分別為1 mm(實施例12)、1.7 mm(實施例13)、2.5 mm(實施例14)之較廣範圍且成為正方形之區域(即6.2 mm見方(實施例12)、7.6 mm見方(實施例13)、9.2 mm×8 mm(一個邊成為座部端)(實施例14))之方式塗佈Ag漿料而進行。
空隙率處於0.20至0.40之間。
[實施例15]
[利用Cu漿料所進行之實驗]
使用與實施例11相同之材料,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率。
[接合體之塑模]
使用與實施例5相同之塑模樹脂,進行同樣之操作,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
空隙率處於0.20至0.40之間。
[實施例16~18]
[利用Cu漿料所進行之實驗]
準備與實施例15相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以覆蓋由晶片所覆蓋之四邊形區域、及於距離由晶片所覆蓋之四邊形區域的4邊之長邊分別為1 mm(實施例16)、1.7 mm(實施例17)、2.5 mm(實施例18)之較廣範圍且成為正方形之區域(即6.2 mm見方(實施例16)、7.6 mm見方(實施例17)、9.2 mm×8 mm(一個邊成為座部端)(實施例18))之方式塗佈Cu漿料而進行。
空隙率處於0.20至0.40之間。
[比較例3]
[利用Cu漿料所進行之實驗]
準備與實施例11相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以僅覆蓋由晶片所覆蓋之四邊形區域之方式塗佈Cu漿料而進行。
空隙率處於0.20至0.40之間。
[比較例4]
[利用Cu漿料所進行之實驗]
準備與實施例15相同之材料,除漿料之塗佈面積以外,進行同樣之操作,塗佈漿料,獲得接合體,進行SEM觀察並計算出空隙率,對接合體進行塑模,從而獲得樹脂塑模封裝品作為按照TO-247封裝之標準製作之半導體裝置。
關於上述漿料之塗佈面積,漿料之塗佈係於Cu板上以僅覆蓋由晶片所覆蓋之四邊形區域之方式塗佈Cu漿料而進行。
空隙率處於0.20至0.40之間。
[表1]
實施例 比較例 | 漿料 | 各追加塗佈寬度mm | 塗佈面積率 | 塑模樹脂 |
實施例1 | Ag | 整個面 | 1.00 | 醯亞胺系樹脂 |
實施例2 | Ag | 1 mm | 0.22 | 醯亞胺系樹脂 |
實施例3 | Ag | 1.7 mm | 0.49 | 醯亞胺系樹脂 |
實施例4 | Ag | 2.5 mm | 0.70 | 醯亞胺系樹脂 |
實施例5 | Ag | 整個面 | 1.00 | 環氧系樹脂 |
實施例6 | Ag | 1 mm | 0.22 | 環氧系樹脂 |
實施例7 | Ag | 1.7 mm | 0.49 | 環氧系樹脂 |
實施例8 | Ag | 2.5 mm | 0.70 | 環氧系樹脂 |
實施例11 | Cu | 整個面 | 1.00 | 醯亞胺系樹脂 |
實施例12 | Cu | 1 mm | 0.22 | 醯亞胺系樹脂 |
實施例13 | Cu | 1.7 mm | 0.49 | 醯亞胺系樹脂 |
實施例14 | Cu | 2.5 mm | 0.70 | 醯亞胺系樹脂 |
實施例15 | Cu | 整個面 | 1.00 | 環氧系樹脂 |
實施例16 | Cu | 1 mm | 0.22 | 環氧系樹脂 |
實施例17 | Cu | 1.7 mm | 0.49 | 環氧系樹脂 |
實施例18 | Cu | 2.5 mm | 0.70 | 環氧系樹脂 |
比較例1 | Ag | 0 mm | 0 | 醯亞胺系樹脂 |
比較例2 | Ag | 0 mm | 0 | 環氧系樹脂 |
比較例3 | Cu | 0 mm | 0 | 醯亞胺系樹脂 |
比較例4 | Cu | 0 mm | 0 | 環氧系樹脂 |
於上述表1中,塗佈面積率係藉由下式而計算出。
塗佈面積率=(漿料塗佈面積-晶片面積)/(Cu板面積-晶片面積)
[熱循環試驗]
對於藉由上述實施例1~18及比較例1~4所獲得之半導體裝置,進行熱循環試驗。
熱循環試驗係將於-40℃保持30分鐘及於250℃保持30分鐘設為1個循環而進行,評價各循環數之後之塑模樹脂與晶片座之剝離。評價係藉由超音波探傷檢查而實施。評價分別藉由5個樣品實施,於半數以上觀察到剝離之情形時,設為發生剝離。於雖觀察到剝離但未達到樣品之半數以上之情形時,記載為觀察到剝離。將該結果示於以下之表2。
[表2]
[產業上之可利用性]
實施例 | 100個 | 200個 | 500個 | 1000個 |
比較例 | 循環後 | 循環後 | 循環後 | 循環後 |
實施例1 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例2 | 無剝離 | 無剝離 | 觀察到剝離 | |
實施例3 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例4 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例5 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例6 | 無剝離 | 無剝離 | 觀察到剝離 | |
實施例7 | 無剝離 | 無剝離 | 無剝離 | 觀察到剝離 |
實施例8 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例11 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例12 | 無剝離 | 無剝離 | 觀察到剝離 | |
實施例13 | 無剝離 | 無剝離 | 無剝離 | 觀察到剝離 |
實施例14 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例15 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例16 | 無剝離 | 無剝離 | 觀察到剝離 | |
實施例17 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
實施例18 | 無剝離 | 無剝離 | 無剝離 | 無剝離 |
比較例1 | 無剝離 | 發生剝離(50%以上之較廣之範圍) | ||
比較例2 | 無剝離 | 發生剝離(50%以上之較廣之範圍) | ||
比較例3 | 無剝離 | 發生剝離(50%以上之較廣之範圍) | ||
比較例4 | 無剝離 | 發生剝離(50%以上之較廣之範圍) |
根據本發明,可獲得一種減少塑模樹脂與晶片座之接著之剝離而使高溫時之動作之可靠性提高之半導體裝置。本發明係於產業上有用之發明。
無
圖1係本案發明所獲得之接合部之一部分之SEM照片。
Claims (9)
- 一種半導體裝置,其係藉由金屬粉末漿料之燒結體將晶片與晶片座接著所得之黏晶體經樹脂塑模而成者, 金屬粉末漿料之燒結體係塗佈於晶片座之表面上的金屬粉末漿料之燒結體,且 金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域、及未載置晶片之區域的燒結體。
- 如請求項1所述之半導體裝置,其中,於晶片座之表面上的金屬粉末漿料之燒結體所被覆之區域中,未載置晶片之區域之面積相對於載置有晶片之區域之面積的比率處於1.05~10.0之範圍。
- 如請求項1所述之半導體裝置,其中,下式: [晶片座之表面上的金屬粉末漿料之燒結體之被覆區域之面積-所載置之晶片之面積]/[晶片座之表面之面積-所載置之晶片之面積] 所表示之比率處於0.1~1.0之範圍。
- 如請求項1所述之半導體裝置,其中,金屬粉末漿料之燒結體為具有網狀結構之結構體。
- 如請求項4所述之半導體裝置,其中,具有網狀結構之結構體具有0.15~0.50之空隙率。
- 如請求項1至5中任一項所述之半導體裝置,其中,金屬粉末漿料為選自由Ag、Cu、及該等之合金所組成之群中的金屬之金屬粉末漿料。
- 一種黏晶體,其係藉由金屬粉末漿料之燒結體將晶片與晶片座接著所得者, 金屬粉末漿料之燒結體係塗佈於晶片座之表面上的金屬粉末漿料之燒結體,且 金屬粉末漿料之燒結體係於晶片座之表面上被覆載置有晶片之區域、及未載置晶片之區域的燒結體。
- 一種製造半導體裝置之方法,其包括如下步驟:於塗佈於晶片座之表面上之金屬粉末漿料上載置晶片後進行燒結之步驟; 對藉由燒結而接著之晶片與晶片座進行樹脂塑模之步驟;且 金屬粉末漿料塗佈於晶片座之表面上載置有晶片之區域、及未載置晶片之區域。
- 一種製造黏晶體之方法,該黏晶體係將晶片與晶片座接著而獲得,該方法包括於塗佈於晶片座之表面上之金屬粉末漿料上載置晶片後進行燒結的步驟,且 金屬粉末漿料塗佈於晶片座之表面上載置有晶片之區域、及未載置晶片之區域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108119129A TWI701783B (zh) | 2019-06-03 | 2019-06-03 | 半導體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108119129A TWI701783B (zh) | 2019-06-03 | 2019-06-03 | 半導體裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI701783B TWI701783B (zh) | 2020-08-11 |
TW202046471A true TW202046471A (zh) | 2020-12-16 |
Family
ID=73002881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108119129A TWI701783B (zh) | 2019-06-03 | 2019-06-03 | 半導體裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI701783B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5123633B2 (ja) * | 2007-10-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および接続材料 |
JP6794987B2 (ja) * | 2015-09-07 | 2020-12-02 | 昭和電工マテリアルズ株式会社 | 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法 |
-
2019
- 2019-06-03 TW TW108119129A patent/TWI701783B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI701783B (zh) | 2020-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI609462B (zh) | 半導體裝置,陶瓷電路基板及半導體裝置的製造方法 | |
US8546842B2 (en) | LED chip assembly, LED package, and manufacturing method of LED package | |
US10998284B2 (en) | Low pressure sintering powder | |
US9984951B2 (en) | Sintered multilayer heat sinks for microelectronic packages and methods for the production thereof | |
EP3134221B1 (en) | Method for manufacturing metal powder | |
JP6336138B2 (ja) | 半導体装置 | |
US20150123263A1 (en) | Two-step method for joining a semiconductor to a substrate with connecting material based on silver | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
JP5968046B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20180107163A (ko) | Ag 하지층이 형성된 금속 부재, Ag 하지층이 형성된 절연 회로 기판, 반도체 장치, 히트 싱크가 부착된 절연 회로 기판, 및 Ag 하지층이 형성된 금속 부재의 제조 방법 | |
TWI701783B (zh) | 半導體裝置 | |
JP6619661B2 (ja) | 半導体装置、並びに半導体装置の製造方法 | |
JP6574234B2 (ja) | 半導体デバイス | |
JP5954374B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
WO2020240866A1 (ja) | 半導体デバイス | |
JP6780398B2 (ja) | 樹脂封止パワーモジュールの製造方法 | |
TWI703110B (zh) | 半導體裝置 | |
TWI587461B (zh) | 可提高導熱效率之散熱片裝置 | |
JP2000323619A (ja) | セラミックを用いた半導体装置用部材及びその製造方法 | |
KR102196385B1 (ko) | 반도체 패키지 | |
JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
TWI745572B (zh) | 電子零件安裝模組 | |
JP5759376B2 (ja) | Ledチップ接合体の製造方法 | |
KR20210135136A (ko) | 접착제 전사 필름 및 이를 이용한 접합 방법 |