JP5968046B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5968046B2 JP5968046B2 JP2012100634A JP2012100634A JP5968046B2 JP 5968046 B2 JP5968046 B2 JP 5968046B2 JP 2012100634 A JP2012100634 A JP 2012100634A JP 2012100634 A JP2012100634 A JP 2012100634A JP 5968046 B2 JP5968046 B2 JP 5968046B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- base plate
- insulating substrate
- solder
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
図1に、本願に関わる半導体装置の全体構成を示す。パッケージタイプの半導体装置100は、半導体チップ1、電極付きセラミックス基板3、ベース板6、ワイヤボンド22、外部リード14、モールド樹脂15などから構成されている。半導体チップ1、電極付きセラミックス基板3、ベース板6、ワイヤボンド22はモールド樹脂15で樹脂封止されている。半導体装置100は、ボンディングの終わった半導体チップを金型にセットして、熱硬化性の樹脂を流し込んで成形される。
付きセラミックス基板3は、マイクロ(またはナノ)銀粒子を含む焼結型銀ペースト20を使って接合される。
図5は本発明の実施の形態2に関わる半導体装置を得るための接合工程を示す模式図である。接合された半導体チップ1と電極付きセラミックス基板3を鉛フリーのはんだペレット5を介在させてベース板6に載置する。はんだペレット5と同程度の融点を有する厚さ0.1mmtのはんだ枠4を、半導体チップ1が内枠内に収まるようにマウントする。次に半導体チップ1と電極付きセラミックス基板3とベース板6の一体物を還元性雰囲気でリフロー処理する。実施の形態2によれば、実施の形態1と同様に、半導体装置の放熱性を維持したまま、耐マイグレーション性を向上させることができる。
図6は本発明の実施の形態3に関わる半導体装置を得るための接合工程を示す模式図である。半導体チップ(厚さ0.3mm)1は、5mm角のものを用い、裏面にAuメタライズ層12を形成する。電極付きセラミックス基板3は、10mm角のSi3N4基板(厚さ0.5mm)の両面に銅電極3aと銅電極3cをロウ付け処理した構造を有している。銅電極3aの接合領域付近には厚さ1μmのAuめっき層9を形成する。Auめっき層9の面積は半導体チップ1の面
積よりも大きいが、電極付きセラミックス基板3の面積よりも小さいため、極付きセラミックス基板3の周囲には余白が残されている。半導体チップ1と電極付きセラミックス基板3はマイクロ(またはナノ)銀粒子を含む焼結型銀ペーストを用いて張り合わせる。焼結型銀ペーストの印刷サイズは、焼結銀層2が半導体チップ1の内側に収まるように4.8mm×4.8mmとした。焼結銀層2の厚みは10〜100μmとした。
ライズ層12により、溶融はんだはチップ内の焼結銀層2に到達した後、チップ裏面のAuメタライズ層12に達し、濡れ広がり、半導体チップと電極付きセラミックス基板の間隙を完全に埋める。半導体チップの外周部分は、銀と合金化していない溶融はんだ部10により被覆される。
体チップ1の外側に存在する。一方、実施の形態3では焼結銀層2が完全に半導体チップ1の内側に収められているため、実施の形態1、2よりも、マイグレーションがより起こ
りにくい。また間隙がはんだで埋められているため、ヒートサイクル耐性を損なうことなく耐マイグレーション性の向上が見込める。
図8は本発明の実施の形態4に関わる半導体装置を得るための接合工程を示す模式図で
ある。実施の形態3と同様に半導体チップ1が接合された電極付きセラミックス基板3を鉛フリーのはんだペレット5を介在させてベース板6に載置する。はんだペレット5と同程度の融点を有する厚さ0.1mmtのはんだ枠4を半導体チップ1が内枠内に収まるようにマウントする。次に半導体チップ1と電極付きセラミックス基板3とベース板6の一体物を還元性雰囲気でリフロー処理する。実施の形態4によれば、実施の形態3と同様に、半導体装置の放熱性を維持したまま、耐マイグレーション性を向上させることができる。
はんだペレット、6 ベース板、7 ベース板接合部、8 合金部、9 Auめっき層、10 溶融はんだ、12 Auメタライズ層、20 焼結型銀ペースト、21 開口部、100 半導体装置、200 半導体装置
Claims (9)
- 金属製のベース板と、
両面に金属膜が形成されていて、一方の金属膜が前記ベース板にはんだ層を介在して接合されている絶縁基板と、
前記絶縁基板のもう一方の金属膜の上に形成された第1の金層と、
第2の金層が形成されていて、焼結銀層を介在して前記第1の金層に接合されている半導体チップと、
前記焼結銀層の周りに形成されていて、はんだと銀からなる合金部と、
前記合金部の周りに形成されていて、はんだの溶融物が固化してなる溶融はんだ部を備え、
前記焼結銀層の面積と前記合金部の面積と前記溶融はんだ部の面積の和は、前記絶縁基板の面積よりも小さいことを特徴とする半導体装置。 - 前記半導体チップは、ケイ素に比べてバンドギャップが大きい、ワイドバンドギャップ半導体により形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項2に記載の半導体装置。
- 金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して銀ペーストを塗布する第1工程と、
前記第1工程で塗布された銀ペーストよりも面積が小さい半導体チップを用意し、前記半導体チップと前記絶縁基板を前記銀ペーストを介在させて張り合わせる第2工程と、
前記第2工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第3工程と、
前記半導体チップよりも面積が大きくかつ前記銀ペーストよりも面積が小さい開口部が設けられているはんだ枠を前記第3工程で得られた接合体にかぶせる第4工程と、
前記第4工程ではんだ枠がかぶせられた接合体を金属製のベース板にはんだ層を介在させて載置し、前記接合体と前記ベース板との一体物を得る第5工程と、
前記第5工程で得られた接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第6工程とを備えていることを特徴とする半導体装置の製造方法。 - 金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して銀ペーストを塗布する第1工程と、
前記第1工程で塗布された銀ペーストよりも面積が小さい半導体チップを用意し、前記半導体チップと前記絶縁基板を前記銀ペーストを介在させて張り合わせる第2工程と、
前記第2工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第3工程と、
はんだ層を介在させて前記第3工程で得られた接合体を金属製のベース板に載置し、前記接合体と前記ベース板との一体物を得る第4工程と、
前記半導体チップよりも面積が大きくかつ前記銀ペーストよりも面積が小さい開口部が設けられているはんだ枠を前記第4工程で得られる一体物にかぶせる第5工程と、
前記第5工程を経た接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第6工程とを備えていることを特徴とする半導体装置の製造方法。 - 金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して第1の金層を形成する第1工程と、
前記第1工程で第1の金層が形成された絶縁基板と前記第1の金層よりも面積が小さく片面に第2の金層が形成されている半導体チップを、前記第1の金層と前記第2の金層を向き合わせて、かつ前記半導体チップよりも面積が小さい銀ペーストを介在させて、張り合わせる第2工程と、
前記第2工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第3工程と、
前記半導体チップよりも面積が大きくかつ前記第1の金層よりも面積が小さい開口部が設けられているはんだ枠を前記第3工程で得られた接合体にかぶせる第4工程と、
前記第4工程ではんだ枠がかぶせられた接合体を金属製のベース板にはんだ層を介在させて載置し、前記接合体と前記ベース板との一体物を得る第5工程と、
前記第5工程で得られた接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第6工程とを備えていることを特徴とする半導体装置の製造方法。 - 金属膜が両面に形成されている絶縁基板の片側に、周囲に余白を残して第1の金層を形成する第1工程と、
前記第1工程で第1の金層が形成された絶縁基板と前記第1の金層よりも面積が小さく片面に第2の金層が形成されている半導体チップを、前記第1の金層と前記第2の金層を向き合わせて、かつ前記半導体チップよりも面積が小さい銀ペーストを介在させて、張り合わせる第2工程と、
前記第2工程で張り合わされた絶縁基板と半導体チップを前記銀ペーストの焼結温度まで昇温し、前記絶縁基板と前記半導体チップとの接合体を得る第3工程と、
はんだ層を介在させて前記第3工程で得られた接合体を金属製のベース板に載置し、前記接合体と前記ベース板との一体物を得る第4工程と、
前記半導体チップよりも面積が大きくかつ前記第1の金層よりも面積が小さい開口部が設けられているはんだ枠を前記第4工程で得られる一体物の接合体にかぶせる第5工程と、前記第5工程を経た接合体とベース板との一体物を加熱し、前記接合体と前記ベース板とを接合する第6工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記半導体チップは、ケイ素に比べてバンドギャップが大きい、ワイドバンドギャップ半導体により形成されていることを特徴とする請求項4から7のいずれか1項に記載の半導体装置の製造方法。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012100634A JP5968046B2 (ja) | 2012-04-26 | 2012-04-26 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012100634A JP5968046B2 (ja) | 2012-04-26 | 2012-04-26 | 半導体装置および半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013229457A JP2013229457A (ja) | 2013-11-07 |
JP2013229457A5 JP2013229457A5 (ja) | 2014-12-25 |
JP5968046B2 true JP5968046B2 (ja) | 2016-08-10 |
Family
ID=49676805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012100634A Expired - Fee Related JP5968046B2 (ja) | 2012-04-26 | 2012-04-26 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5968046B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6265693B2 (ja) * | 2013-11-12 | 2018-01-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2015216160A (ja) * | 2014-05-08 | 2015-12-03 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
EP3144986A4 (en) * | 2014-05-16 | 2017-11-22 | National Institute of Advanced Industrial Science and Technology | Thermoelectric conversion element and thermoelectric conversion module |
JP2018098219A (ja) * | 2015-03-18 | 2018-06-21 | 株式会社日立製作所 | 半導体装置及びその製造方法。 |
JP6917127B2 (ja) * | 2016-08-23 | 2021-08-11 | ローム株式会社 | 半導体装置及びパワーモジュール |
DE102016118784A1 (de) | 2016-10-04 | 2018-04-05 | Infineon Technologies Ag | Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung |
JP6991950B2 (ja) * | 2018-09-26 | 2022-01-13 | 日立Astemo株式会社 | パワーモジュール |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4904767B2 (ja) * | 2005-10-17 | 2012-03-28 | 富士電機株式会社 | 半導体装置 |
JP2011029472A (ja) * | 2009-07-28 | 2011-02-10 | Hitachi Metals Ltd | 接合材料及びこれを用いた半導体の実装方法並びに半導体装置 |
-
2012
- 2012-04-26 JP JP2012100634A patent/JP5968046B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013229457A (ja) | 2013-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5968046B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8643185B2 (en) | Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material | |
CN103035601B (zh) | 在烧结银层上包括扩散焊接层的半导体器件 | |
JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
TWI523724B (zh) | A bonding material, a method for producing the same, and a method of manufacturing the bonding structure | |
JP2012174927A (ja) | 半導体装置及びその製造方法 | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
CN108475647B (zh) | 电力用半导体装置以及制造电力用半导体装置的方法 | |
JP5659663B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101609495B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2006066716A (ja) | 半導体装置 | |
WO2010047010A1 (ja) | 半導体装置及びその製造方法 | |
JP6641524B1 (ja) | 半導体装置の製造方法 | |
JP2005340268A (ja) | トランジスタパッケージ | |
JP2011243752A (ja) | 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群 | |
JP2005129886A (ja) | 半導体装置およびその製造方法 | |
JP2008235531A (ja) | 気密封止用パッケージおよび接続構造 | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP2005236019A (ja) | 半導体装置の製造方法 | |
JP6011410B2 (ja) | 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール | |
CN112951786A (zh) | 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法 | |
TWI555125B (zh) | 功率模組封裝體的製造方法 | |
JP3850313B2 (ja) | 半導体装置 | |
TWI745572B (zh) | 電子零件安裝模組 | |
JP7320446B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160705 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5968046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |