JPH07335792A - 半導体素子搭載用パッケージ - Google Patents

半導体素子搭載用パッケージ

Info

Publication number
JPH07335792A
JPH07335792A JP6126640A JP12664094A JPH07335792A JP H07335792 A JPH07335792 A JP H07335792A JP 6126640 A JP6126640 A JP 6126640A JP 12664094 A JP12664094 A JP 12664094A JP H07335792 A JPH07335792 A JP H07335792A
Authority
JP
Japan
Prior art keywords
copper plate
stress
package
ceramic frame
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6126640A
Other languages
English (en)
Inventor
Tokio Ogoshi
時夫 大越
Kenichiro Miyahara
健一郎 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP6126640A priority Critical patent/JPH07335792A/ja
Publication of JPH07335792A publication Critical patent/JPH07335792A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】ヒートシンクを有する半導体素子搭載用パッケ
ージにおいて、かかるヒートシンクとして銅合金に対し
て熱伝導性が良好な銅を実質的に単独で使用しながら、
該銅を使用する場合、問題とされている、熱応力による
セラミック枠体のクラックや欠け、パッケージ全体の反
り、キャビティー内のダイアタッチにおける反りの発生
などを抑えた半導体素子搭載用パッケージを提供する。 【構成】セラミック枠体2の一面に銅板1を接合してキ
ャビティー7を構成したパッケージであって、該セラミ
ック枠体2と銅板1との熱膨張係数の差に起因する応力
を該銅板1の変形によって吸収する応力吸収領域Gを該
キャビティー7の底面を構成する銅板1の周縁部に形成
した半導体素子搭載用パッケージである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、新規な半導体素子搭載
用パッケージに関する。より詳しくは、セラミック枠体
の底面を熱の放散性の高い銅板で構成して熱の放散性に
優れたヒートシンクを構成した半導体素子搭載用パッケ
ージである。
【0002】
【従来の技術】情報処理装置の高性能化、高速度化に伴
いそれを構成する半導体素子も高密度化、高集積化が急
激に進んでいる。マイクロプロセッサ、ゲートアレイ等
の半導体素子は300〜500万トランジスタを集積し
単位面積、単位体積あたりの発熱量が年々増大してい
る。
【0003】従来、半導体素子の発生する熱を放散させ
るため、図2に示すように、セラミックの絶縁材料から
なるセラミック枠体2に、熱伝導性の良い銅等の金属板
6よりなるヒートシンクを接合してキャビティーを構成
したパッケージが主に用いられている。
【0004】上記パッケージにおいて、半導体素子から
発生する熱はヒートシンクに伝達、吸収されるととも
に、吸収した熱は大気中に放出される。
【0005】ところが、熱伝導率が約400W/m・K
という良熱伝導性材料と知られている銅は、上記半導体
素子搭載用パッケージを構成するヒートシンクとしての
使用において次のような問題がある。
【0006】即ち、銅の熱膨張係数は、18.8×10
-6/℃でセラミック(4〜7×10-6/℃)や半導体素
子(4.8×10-6/℃)のそれと比較した場合非常に
大きいことである。
【0007】そのため、上記金属板を熱放散用部材とし
て使用した場合、セラミック枠体と害金属板との熱膨張
係数の差に起因する応力(以下、熱応力ともいう)によ
り、セラミック枠体のクラックや欠け、パッケージ全体
の反り、さらに半導体素子搭載部分(ダイアタッチ)に
反りが発生し、半導体素子の搭載時における接着やパッ
ケージの信頼性に悪影響を及ぼすという問題が生じる。
【0008】従って、かかる半導体素子搭載用パッケー
ジにおいては、セラミック枠体、金属板及び半導体素子
を構成する材料間の熱膨張係数の整合を図る技術が検討
され、提案されている。
【0009】例えば、セラミック枠体とヒートシンクと
しての金属板との熱膨張係数の差を解消するため、銅タ
ングステン合金のように、銅と他の金属を複合化して接
合される該セラミックと熱膨張係数を近似させた熱伝導
性材料によってヒートシンクを構成することが提案され
ている。
【0010】
【発明が解決しようとする課題】しかし、従来提案され
ている銅タングステン合金のような熱伝導性材料は、熱
伝導率が十分ではなく、熱放散性能において未だ改良の
余地を残していた。即ち、銅タングステン合金は、セラ
ミック枠体と熱膨張係数を合わせるために、CuとWを
複合体化或いは合金化しなければならないため、銅自身
が本来有している高熱伝導率、低コスト、易加工性とい
う特徴が犠牲となっていることに他ならない。
【0011】
【課題を解決するための手段】本発明者らは、ヒートシ
ンクを有する半導体素子搭載用パッケージにおいて、か
かるヒートシンクとして使用される銅合金に対して熱伝
導性が良好な銅を実質的に単独で使用しながら、該銅を
使用する場合に問題とされている、熱応力によるセラミ
ック枠体のクラックや欠け、パッケージ全体の反り、キ
ャビティー内のダイアタッチにおける反りの発生などを
抑えた半導体素子搭載用パッケージを開発すべく鋭意研
究を重ねた。
【0012】その結果、セラミック枠体の一面に銅板を
接合してキャビティーを形成したパッケージにおいて、
上記銅板の一部の変形によって該銅板とセラミック枠体
にかかる熱応力の少なくとも一部を吸収する応力吸収領
域を、該キャビティーの底面の周縁部を構成する銅板に
形成することにより、上記目的を達成し得ることを見い
出し、本発明を完成するに至った。
【0013】以下、本発明をより詳細に説明するため、
添付図面に従って説明するが、本発明はこれらの添付図
面に限定されるものではない。
【0014】図1は、本発明の半導体素子用パッケージ
の代表的な態様を模式的に示す断面図、平面図及び応力
吸収領域の変形の状態を模式的に示す断面図である。ま
た、図5は、本発明の半導体素子用パッケージの他の態
様を模式的に示す断面図(銅板の各部の寸法を示す断面
図を含む)である。
【0015】本発明の半導体素子用パッケージは、セラ
ミック枠体2の一面に銅板1を接合してキャビティー7
を構成したパッケージであって、該セラミック枠体2と
銅板1との熱応力を該銅板1の変形によって吸収する応
力吸収領域Gを該キャビティー7の底面を構成する銅板
1の周縁部に形成したことを特徴とする。
【0016】本発明の半導体素子搭載用パッケージにお
いて、セラミック枠体を有するセラミックは公知のセラ
ミック材料が限定なく使用される。そのうち、特に、半
導体素子搭載用パッケージの放熱性をより高めるために
好ましいセラミック成分を例示すると、ガラスセラミッ
ク、ムライト、部分安定化ジルコニア、窒化珪素、アル
ミナ、窒化アルミニウム、炭化珪素、窒化ホウ素、ベリ
リア等が掲げられる。このうち、最も好ましいのは、機
械的強度をも十分有しているアルミナ、窒化アルミニウ
ム、ムライトである。
【0017】また、上記セラミック枠体2の構造は、銅
板1との接合により、キャビティー7を構成するための
切り欠き部を有する構造が特に制限なく採用される。例
えば、構造としては、図1に示すように、セラミックの
一体焼結で成形された、内壁に一段ないし数段の段差を
有し、且つ中央部が貫通した構造のもの、図4に示すよ
うに、下方に向かって内径を順次小さくしたセラミック
の平枠を銅箔(電気回路用)を介して活性金属等の接着
剤で接合した構造のものなどが代表的である。
【0018】上記セラミック枠体において、中央に存在
する切り欠き部の面積は、目的のチップが搭載可能なス
ペースを確保できる大きさであれば、特に制限されず、
また、セラミック枠体のその他の寸法も、かかる切り欠
き部の面積に応じて、パッケージの機能が満足できる寸
法を適宜決定すれば良い。
【0019】また、図1のセラミック枠体の態様にあっ
ては、セラミックの単一構造だけでなく、W、Mo、C
u、Ag等のメタライズ金属を同時焼成してセラミック
枠体内部、或いは表面に導電層を形成した構造もなんら
問題なく使用できる。例えばピン・グリッド・アレイ・
パッケージ(PGAパッケージ)、サーデップパッケー
ジ、セラミックQFP等の構造も上記セラミック枠体に
適宜応用することが可能である。
【0020】本発明において、銅板の材質は、銅単独或
いは銅の熱伝導性を著しく低下させない範囲で他の金属
を含有するものが特に制限なく使用される。
【0021】例えば、伸銅品と称される無酸素銅、タフ
ピッチ銅、リン脱酸銅等、あるいは展伸用銅合金である
Cu−Fe−Zn−P系合金(C−194)、Cu−Z
r系合金(C−151等)、Cu−Sn系合金(EFT
EC−3S等)、Cu−Ni(白銅)等があげられる。
【0022】上記銅合金としては、熱伝導率が約300
W/m・K以上(銅−タングステン合金より高いものを
挙げる)の組成のものが好適である。また、熱膨張係数
が、10×10-6/℃より高い材質について本発明は効
果的である。
【0023】なお、これらの銅あるいは銅合金の引張強
度は、一般に200〜400MPa程度である。
【0024】本発明において、セラミック枠体2と銅板
1、或いは後記する応力固定部材と銅板との接合は、公
知の接合材料を使用した接合層3−1、3−2によって
行うのが一般的である。例えば、セラミック枠体と銅板
を接合する場合は、活性金属が含まれたロウ材や高分子
接着剤が一般に使用される。具体的には、TiやZr、
Hf等の活性金属を0.1〜20重量%含んだAg−C
u系のロウ材や、また、ポリイミド系、エポキシ系、フ
ッ素樹脂系等の高分子接着剤が使用できる。
【0025】また、銅板1と応力固定部材4の接合或い
は銅板とピン・グリッド・アレイ・パッケージ(PGA
パッケージ)、サーデップパッケージ、セラミックQF
P等のセラミック枠体の接合は、前記の活性金属を含ん
だロウ材や有機接着剤一般に知られているロウ材(例え
ば、JIS Z 3261−1985に示される銀ロウ
等)が問題なく使用でき、中でもBAg−8、BAg−
18、BAg−29が最も好適である。この場合、銅板
とセラミック枠体の中間に熱膨張係数が銅板とセラミッ
ク枠体の間にある、Cu−Mo(30〜70%Cu−残
りMo:熱膨張係数、8.0〜13.0×10-6/℃)
等の金属、Cu−Mo−Cu等(重量比1:1:1、熱
膨張係数、6.0〜10.0×10-6/℃)等のクラッ
ド材、また、銀等の軟質材料を挟み込んで接合し銅板と
セラミック枠体の熱膨張係数差による熱応力の吸収を図
ることも好ましい態様である。
【0026】更に、前記銅板1と後記の応力固定部材4
の接合する場合においても、上記ロウ材による接合の他
に銀エポキシ等の熱伝導性有機物等の接着剤や溶接、圧
着等の直接接合が可能である。
【0027】更にまた、本発明によれば一旦セラミック
と銅箔とを予め前記活性金属ロウ材で接合したセラミッ
ク枠体あるいはW、Mo等の高融点金属またはAu、A
g、Cu等を主成分とするメタライズが形成されたセラ
ミック枠体に、通常の活性金属を含まないAg−Cu系
等のロウ材で該銅箔或いは該メタライズ上に銅板を接合
することもできる。
【0028】本発明において重要な要件は、上記セラミ
ック枠体2と銅板1との熱応力を該銅板1の変形によっ
て吸収する応力吸収領域Gを該キャビティーの底面を構
成する銅板1の周縁部に形成したことにある。
【0029】即ち、キャビティーの底面を構成する銅板
1、即ち、セラミック枠体1の切り欠き部より露出する
銅板1の周縁部に上記熱応力を該銅板の変形によって吸
収する応力吸収領域Gを形成することによって、該部分
で応力に応じた塑性変形が他の部分に対して優先的に起
こり、その結果、他部分の熱応力が緩和されセラミック
枠体のクラック、パッケージ全体の反りやダイアタッチ
の反り等の問題が解消されるものと推定される。
【0030】本発明において、応力吸収領域Gを形成す
る手段はかかる機能を有する構造であれば特に制限され
ないが、前記キャビティー底面を構成する銅板の周縁部
を薄くして塑性変形が他の部分に対して優先的に起こり
易くする態様が好適である。
【0031】但し、キャビティー底面のを構成する銅板
全体を薄くして塑性変形を可能とした場合、パッケージ
にかかる熱応力により図3に示すように、F部分全体に
おいて銅板の変形が起こり、ダイアタッチ部の平坦性が
保持できなくなる場合がある。
【0032】従って、かかる態様にあっては、キャビテ
ィーの底面を構成する銅板1の中央部に銅板の変形を抑
制する応力固定部材4を設けることにより、該銅板の変
形が生じないようにし、且つ上記セラミック枠体と該応
力固定部材との間に位置する銅板において応力吸収領域
Gを形成した構造が推奨される。
【0033】かかる応力固定部材4は、図1、図4に示
すように、銅板1とは別の部材で構成しても良いし、図
5に示すように、該部分における銅板の厚みを厚くする
ことにより形成することもできる。
【0034】応力固定部材4は、接合或いは一体成形等
の手段によってそれが設けられた箇所において、銅板の
変形を抑制する機能を有していることが要求される。
【0035】従って、上記応力固定部材4を別の部材で
構成する場合は、応力吸収領域Gを構成する銅板に対
し、大きい機械的強度、例えば引張強さ或いは曲げ強さ
を有する部材、高い硬度を有する部材を選択して使用す
るか、上記応力固定部材4を銅板の厚みを厚くすること
によって上記機能を満たすことができる。
【0036】上記別途構成される応力固定部材4の材質
を具体的に例示すれば、Mo(引張強度:480MP
a)、W(引張強度:600MPa)等の金属、Cu−
W(引張強度:500〜600MPa)、Cu−Cr、
Cu−Mo等の銅合金(450〜800MPa)、Cu
−Mo−Cu、Cu−Inver−Cu、Cu−Kov
ar−Cu等のクラッド材、AlN、SiC、Si2N
3、BeO、アルミナ等(曲げ強さ:200〜1000
MPa)のセラミック焼結体、Si、GaAs等の半導
体が掲げられる。また、応力固定部材4は、それ自身ダ
イアタッチの形成材料となり得る。 尚、上記態様にお
いて、応力固定部材4の上に半導体素子との熱膨張の整
合を図ることのできる別の材料を接合し、その上に半導
体素子を搭載しても何等問題はないが、応力固定部材4
自身が半導体素子と熱膨張係数の整合が図れる材料であ
れば更に好適である。さらに、パッケージの熱抵抗を考
慮した場合、例えば、熱伝導率約100〜300W/m
・Kの範囲である以下の材料、即ち、Mo(熱膨張係
数:5.1×10-6/℃)、W(4.5×10-6
℃)、Cu−W(例えば10%Cu−90%Wや20%
Cu−80%W、熱膨張係数:6.0〜7.0×10-6
/℃)、Cu−Mo(30〜70%Cu−残りMo:
8.0〜13.0×10-6/℃)等の金属、合金、Cu
−Mo−Cu等のクラッド材あるいはセラミックではA
lN、BeO、SiC(熱膨張係数:3.5〜8.0×
10-6/℃)及びSiが最も好適な応力固定部材4の例
である。
【0037】上記のように形成される応力吸収領域Gに
おける銅板1の厚みは、得られるパッケージにかかる熱
応力によって変形可能な厚みに設定される。一般には、
上記応力吸収領域Gにおける銅板1の厚みは、0.05
〜1.1mmに設定することが好ましい。即ち、この厚
みが1.1mmを超える場合は応力吸収領域Gの変形量
は小さくなるがパッケージ全体の反りや、また、セラミ
ック枠体にクラックや欠けが生じやすくなる。また、
0.05mmより薄い場合は、応力吸収領域Gの機能は
十分に発揮され、パッケージの反りや、セラミック枠体
のクラック、欠け等は無くなるが、図1の(C)に示す
ように、応力吸収領域Gに生じる銅板の変形によって生
じる凹凸の高さhが、30〜50μmと板厚より大きく
なることがあり、該銅板に平坦性を要求される場合問題
となったり、パッケージの封止性や長期信頼性の点で悪
影響を及ぼす。より好ましくは、応力吸収領域Gにおけ
る銅板の厚みは0.1mm〜0.8mmである。
【0038】また、銅板1に形成する応力吸収領域Gの
幅は、該部分の銅板の厚み、キャビティー底面の面積等
に応じて前記パッケージにおける応力が吸収可能な幅を
適宜決定すれば良い。
【0039】また、前記したように、キャビティーの底
面を構成する銅板1の中央部に、銅板の変形を抑制する
応力固定部材4を設けて応力吸収領域Gを形成する態様
において、応力固定部材4の熱膨張係数がセラミック枠
体2の膨張係数と同じか、小さい場合は、該応力固定部
材4とセラミック枠体2とを殆ど接触するまで近接さ
せ、該部材間に応力吸収領域Gを形成することも可能で
あるが、該応力固定部材4の熱膨張係数がセラミック枠
体2の熱膨張係数より大きい場合は、少なくとも該応力
固定部材の熱膨張の差に当たる間隔を確保できるように
上記応力吸収領域の幅dを決定することが望ましい。
【0040】しかしながら、応力吸収領域Gを最も効果
的に形成させるためには、かかる間隔dは、0.05〜
4mm、好ましくは0.1〜2.5mmに調整すること
が好ましい。即ち、上記幅dが0.05mmより狭い場
合、銅板の十分な変形が困難となり、逆に、4mmより
広くした場合、熱応力の吸収によって銅板に生じる凹凸
の高さhが大きくなり、パッケージの精度に影響を及ぼ
すことがある。
【0041】前記応力固定部材4を設ける態様におい
て、その厚みは、使用する部材の熱的、機械的特性及び
応力吸収領域Gの銅板の厚さにより決定すればよい。即
ち接合時に図3のFに示される様な銅板の凹凸変形を抑
制できる他、応力固定部材として銅板と異なる材料を用
いる場合、熱膨張係数差による反り(ダイアタッチの反
りとなる)も防止できるだけの厚さを有していることが
望ましい。例えば、応力固定部材4を銅板と別部材で形
成する場合、銅板の厚みが0.3〜0.5mmの時、応
力固定部材4にMoを用いると、銅板の変形を抑制し、
ダイアタッチの反りを少なくするため、Moは0.3m
m以上の厚みがよい。上限の厚みは、半導体素子搭載用
パッケージとしての機能を有する範囲、即ち、少なくと
もパッケージの総厚から半導体素子の厚さ、ワイヤーボ
ンドの高さを差し引いた厚み以下で決定すれば良い。
【0042】また、応力固定部材4を銅板と同じ材質で
形成する場合、図5(C)に示されるように、応力固定
領域Eの厚み(t2−t1)は応力吸収領域Gの銅板の厚
さにより決定すればよい。具体的には応力吸収領域Gの
銅板の厚み(t1)の2倍以上の厚みとすることが好ま
しい。また、厚みの上限は前記した通りである。
【0043】また、上記のように、応力固定部材として
同じ銅を用いる場合、ダイアタッチに搭載する半導体素
子は銅と半導体素子との熱膨張係数の差はあっても数m
m角〜10mm角程度の大きさのものが問題なく搭載で
きる。また、大面積の半導体素子を搭載する場合、図5
(B)に示すように半導体素子との熱膨張係数の整合を
図ることのできる別の材料、例えば、Mo、W板等を接
合し、その上に半導体素子を搭載することが可能であ
る。
【0044】また、上記図5に示される応力吸収領域G
の形成態様においては、セラミック枠体2と銅板とが接
合する部分の銅板の厚みを応力固定部材4と同等の厚さ
にすることもできる。この場合、厚めの銅板の応力吸収
領域Gとする箇所にのみ、溝をつけた形状となる。
【0045】さらに本発明では、必要により、前記の応
力吸収領域Gにおいて生じる銅板の凹凸の高さh(以
下、銅板の凹凸hという)を減少させる目的で、研削や
研磨等によってその凸部の一部または全部を取り除き銅
板の平坦性を高めることも実施することができる。
【0046】また、パッケージの放熱効果を高めるた
め、図には示していないが、銅板にフィン形状等の放熱
器を銀エポキシ等の接着剤や熱伝導性有機物を介して付
設することも可能である。
【0047】上記態様において、放熱器は応力吸収領域
Gの作用を阻害しないように設けることが望ましい。
【0048】本発明の半導体素子搭載用パッケージの代
表的な製造方法としては、例えば、枠体構造を有するP
GA等のセラミックパッケージの場合、セラミック枠体
と銅板及び応力固定部材4と銅板との間にそれぞれロウ
材(例えばJIS規格のBAg−8やCu20〜70重
量%、Ag30〜70重量%、Ti0.5〜20重量%
を含む活性金属ロウ材)を図1のように配置する。な
お、この時PGAパッケージのセラミック枠体の接合面
にはロウ材との接合性を高めるために、W、Mo、A
u、Ag、Cuを主成分とするメタライズが施されても
よい。ロウ材の形態は特に限定されず、箔状、ペースト
状、粉末状等が問題なく使用できる。また、ロウ材の量
(厚さ、面積等)は銅板とセラミック枠体との接合面
積、応力固定部材4の大きさによって適宜決定すればよ
い。次いでセラミック枠体部分及び応力固定部材4に1
0〜100g/cm2の荷重を加え、真空中(10-1
a以下)あるいは窒素ガス、アルゴンガス等の不活性雰
囲気で750〜950℃、10〜60分間加熱する。ロ
ウ材は、高温状態で液相を形成し接合面に濡れ広がる。
そして冷却とともにロウ材は固化しセラミック枠体と銅
板が接合され、この接合と冷却過程でも、キャビティー
底面を構成する銅板の周縁部に形成された応力吸収領域
Gの変形により熱応力が吸収される。かかる応力吸収領
域の変形は、その後の熱衝撃においても熱応力を吸収
し、パッケージの反り、セラミック枠体のクラック発生
を効果的に防止する。
【0049】電気信号入出力用のリードピン等のロウ付
けは銅板、応力固定部材4接合と同時に、また、銅板、
応力固定部材4接合後どちらでも行うことができる。そ
の後、パッケージキャビティー内に半導体素子をダイ付
け等により固定し、半導体素子とパッケージ内外層に形
成されている信号パターンの電極とワイヤーボンディン
グした後、必要に応じてキャップを接合し、半導体素子
搭載用パッケージが製造される。
【0050】上記キャップは公知の半導体素子用搭載用
パッケージと同様な構造が特に制限なく採用され、Au
−Sn系共晶ロウ材のプリフォーム、あるいはエポキシ
樹脂等の有機封止材をキャップの接合面に予め塗布し、
光照射又は加熱により封止剤を硬化させて接合を行う。
キャップの主成分としては、コバール、42アロイ等の
金属、アルミナ、窒化アルミニウム、ムライト、炭化珪
素等のセラミックが例示される。
【0051】
【発明の効果】本発明の半導体素子搭載用パッケージ
は、セラミック枠体とヒートシンクの熱膨張係数の差に
起因する応力により、セラミック枠体のクラックや欠
け、パッケージ全体の反り、さらにダイアタッチに反り
が発生し、半導体素子の搭載時における接着やパッケー
ジの信頼性に悪影響を及ぼすなどの問題を回避しなが
ら、ヒートシンクとして銅板を使用することができるた
め、かかる銅の有する高い熱伝導性を直接利用でき、そ
の結果、搭載される半導体素子の発生する熱を非常に効
率良くに放散することができる。
【0052】このことは、現在広く使用されているアル
ミナ等のセラミックパッケージにおいて、搭載する半導
体素子の高集積化等に伴う放熱性の要求を十分満足する
ものであり、かかる分野においての貢献度は著しいもの
であるていえる。
【0053】また、銅という比較的低コストと高い加工
性を有する材料の使用という点においても、本発明の経
済的効果も非常に大きいといえる。
【0054】
【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明は実施例に何等限定されるものでは
ない。
【0055】実施例1 図1(A)に示す構造の半導体素子搭載用パッケージを
以下のようにして製造した。
【0056】外形寸法40.2mm角、厚さ2.6m
m、208ピンPGAタイプのビアホールを有するWメ
タライズアルミナ製同時焼成多層パッケージで、中央に
20.5mm角の穴のあいたセラミック枠体である。こ
のセラミック枠体の一方の面、すなわち銅板を接合する
面にはニッケルメッキしたWのメタライズが施されてい
る。
【0057】別に、銅板1(無酸素銅)として、厚さ
0.1mm、0.3mm、0.6mm、0.8mmの4
種類(大きさはすべて35.0mm角)を、また、応力
固定部材4は厚さ1.0mm、大きさ19.5mm角の
ニッケルメッキしたMo板を用意した。これらセラミッ
ク枠体と銅板及びMo板を図1のように配置し、共晶銀
ロウ(BAg−8)を用い、窒素中800℃、10分間
加熱して各種厚みの銅板とMoが接合されたパッケージ
を得た。Mo製応力固定部材の銅板に接合していない方
の面はダイアタッチとして使用される。間隙dは0.5
mmである。また、このパッケージの一方の面には20
8本のリードピンがロウ付けされた。ピンのロウ付けは
銅板、Mo板接合と同時に、また、銅板、Mo板接合後
どちらでも行なうことができる。次に、このパッケージ
のWメタライズ部分、銅、Mo及びリードピンにNi
(厚み3μm)下地−Au(1.5μm)メッキを施し
半導体素子搭載用パッケージを得た。表1は銅板厚さと
ダイアタッチの反り及び銅板の凹凸hの関係である。な
お、表1のダイアタッチの反り及び銅板の凹凸hはリー
ドピンをロウ付け前、及びNi−Auメッキを施す前
(セラミック枠体と銅板、Mo板とのみ接合された)の
パッケージにおける測定値である。
【0058】
【表1】
【0059】尚、応力吸収領域における銅板の厚さが余
り薄くなると、銅板の凹凸hが大きくなる傾向があり、
また、該銅板の厚さが厚くなると銅板の凹凸hは小さく
抑えられるが、ダイアタッチの反りが大きくなる傾向が
確認された。これは銅板が厚くなることで銅板とMo板
との熱膨張係数差による熱応力が大きくなり、Mo製応
力固定部材4によっては熱応力による変形が防止でき
ず、その結果ダイアタッチに反りが発生したものと推察
できる。
【0060】さらに、製造直後の目視による観察におい
て、本発明の応力固定領域を形成したパッケージは、セ
ラミック枠体へのクラックの発生は存在しなかったが、
銅板が余りに厚くなるとセラミック枠体に対しクラック
が発生した。
【0061】表2は、本発明品及び従来から使用されて
いるパッケージの熱抵抗測定結果である。熱抵抗は、応
力固定部材4の上に18.5mm角のAlN製ヒータチ
ップをAu−Siロウ材で接合し、消費電力を3Wとし
て評価した。熱抵抗の数値はヒータチップ上の温度と周
囲大気の温度差を消費電力で除した値(θj-a)で表わ
した。
【0062】
【表2】
【0063】従来使用されているCu−Wヒートヒンク
付きパッケージに比べ、本発明品は銅板自身を直接使用
しているため放熱特性が優れているのがわかる。なお、
比較に用いたアルミナPGAパッケージ及びCu−Wヒ
ートシンク付きアルミナパッケージの大きさは本発明品
と同じく40.2mm角、厚さ2.6mmである。
【0064】さらに、上記の本発明のパッケージ(サン
プル1および6を除く)を−65℃及び150℃での保
持時間10分間、−65℃から150℃までの移動時間
10秒の条件で熱衝撃試験を1000サイクル実施した
後、封止性についてテストした結果、反りによるファイ
ンリークの発生はなかった。また、セラミック枠のクラ
ックの発生も起こらなかった。
【0065】実施例2 実施例1において、銅板の厚さを0.5mmと一定と
し、Mo製応力固定部材4の厚さのみを0.5〜1.2
mmの範囲で変え、その他の条件は実施例1と同様にし
て半導体素子搭載用パッケージを得た。表3は、銅板の
厚さとダイアッタチの反り及び銅板裏面の凹凸hの関係
を実施例1と同様に評価した結果である。
【0066】なお、表3の測定値は表1と同様、リード
ピンロウ付け前及びNi−Auメッキを施す前のもので
ある。
【0067】
【表3】
【0068】応力固定部材4が無い場合、銅板(0.5
mm)の熱変形を抑えられない状態となり、キャビティ
ーの底面を構成する銅板の周縁に応力吸収領域Gが形成
されず、その結果、ダイアタッチの反りが大きくなって
しまうことがわかる。
【0069】また、ダイアタッチの反り、銅板の凹凸h
は、応力固定部材の厚みが2mm以上では変わらなくな
る。
【0070】さらに、上記の本発明のパッケージを−6
5℃及び150℃での保持時間10分間、−65℃から
150℃までの移動時間10秒の条件で熱衝撃試験を1
000サイクル実施した後、封止性についてテストした
結果、反りによるファインリークの発生はなかった。ま
た、セラミック枠のクラックの発生も起こらなかった。
【0071】実施例3 実施例1において、応力固定部材4とセラミック枠体と
の間隙dの大きさを、応力固定部材4の大きさを変える
ことによって変化させ、その他の条件は実施例1と同様
にして半導体素子搭載用パッケージを得た。表4は、間
隙dと銅板裏面の凹凸hの関係を評価した結果である。
間隙dが余り大きくなると銅板裏面の凹凸hが増加し、
応力吸収領域Gの機能は十分発揮されているが、凹凸h
が大きくなりヒートシンク裏面の平坦性が低下する傾向
となる。なお、ダイアタッチの反りは本実施例において
10〜20μmであった。
【0072】
【表4】
【0073】さらに、上記の本発明のパッケージを−6
5℃及び150℃での保持時間10分間、−65℃から
150℃までの移動時間10秒の条件で熱衝撃試験を1
000サイクル実施した後、封止性についてテストした
結果、反りによるファインリークの発生はなかった。ま
た、セラミック枠のクラックの発生も起こらなかった。
【0074】前述したように、応力固定部材4の材質及
び大きさ、銅板の厚み等は上記実施例に限定されるもの
ではなくパッケージの熱設計等に応じて適宜設定するこ
とができる。
【0075】実施例4 図4に示す構造の半導体素子搭載用用パッケージを以下
のようにして製造した。
【0076】セラミック枠体を黒色の90%アルミナ
で、外形39.2mm、厚さ0.635mmの中央に2
2.3mm角のあなのあいたスルーホールのないアルミ
ナ質セラミック枠体2−1と、同外形寸法と厚み1.5
mmを有し、中央に20.5mm角の穴のあいたアルミ
ナ質セラミック枠体2−2を用意した。このセラミック
枠体2−1の両面及び2−2の一方の面にAg40重量
%、Cu55重量%、Ti5重量%活性金属ロウ材ペー
ストを40μm厚に塗布した。別に、外形38.8mm
角、厚さ150μmで中央に穴があき、外周に外部リー
ドを有する銅箔を用意した。その銅箔の中央の穴の大き
さは、一枚が23.3mm角、もう一枚が21.5mm
角である。外部リードは、幅0.3mmであり、その本
数は4辺合計で各々32本ずつとした。
【0077】また別に、実施例1と同じように、銅板
(無酸素銅)の厚さ0.04mm、0.1mm、0.3
mm、0.6mm、0.8mm及び1.2mmの6種類
(大きさはすべて38.0mm角)を、また、応力固定
部材4は厚さ1.0mm、大きさ19.5mmのMo板
を用意した。銅板の一方の面は応力固定部材4の接合、
及びアルミナ枠体の接合のため上記と同様の活性金属ロ
ウ材を塗布した。これらアルミナ枠体と銅箔及、銅板及
び応力固定部材4のそれぞれを図4のように重ね、次い
で真空中860℃で20分間加熱し半導体素子搭載用パ
ッケージを得た。
【0078】その後、実施例1と同様にダイアタッチの
反り、銅板の凹凸h、パッケージの熱抵抗及び封止性等
を評価した。
【0079】また、実施例1と同様ダイアタッチの反
り、銅板の凹凸が小さく、製造時及び製造後の熱サイク
ルによるセラミック枠へのクラック発生が殆どなく、封
止性も良好であることが確認された。また、熱抵抗も、
実施例1と同様、銅に起因する極めて良好な結果を示し
た。
【0080】実施例5 実施例1において、応力固定部材4をW、Mo、Cu−
W(10%Cu−90%W及び20%Cu−80%
W)、Cu−Mo(30〜70%Cu−残りMo)、C
u−Mo−Cu(重量比1:1:1)のクラッド材、A
lN、BeO、SiC及びSiに変更した以外は、応力
固定部材4の厚み、大きさ、また、銅板の厚み範囲等を
実施例1と同様にしてそれぞれ異なる応力固定部材を接
合した半導体素子搭載用パッケージを得た。その後実施
例1と同様に銅板の凹凸h、封止性及びパッケージの熱
抵抗等をそれぞれ評価した。
【0081】また、実施例1と同様ダイアタッチの反
り、銅板の凹凸が小さく、製造時及び製造後の熱サイク
ルによるセラミック枠へのクラック発生が殆どなく、封
止性も良好であることが確認された。また、熱抵抗も、
実施例1と同様、銅に起因する極めて良好な結果を示し
た。
【0082】実施例6 応力固定部材4を厚さ1.5mm、大きさ19.5mm
角のAlN(熱伝導率180W/K・m)に変更した以
外は実施例1と同様にしてパッケージを得た。その後実
施例1と同様にダイアタッチの反り、銅板の凹凸h及び
封止性を評価した。実施例1のサンプル4と同様な結果
が得られた。また、表5はパッケージの熱抵抗評価結果
である。高熱伝導の応力固定部材4を使用したことによ
り熱抵抗が低下したのがわかる。
【0083】
【表5】
【0084】実施例7 実施例1と同様なセラミック枠体に、図5(C)に示さ
れる様な応力固定部材4として、銅板の厚みを厚くした
無酸素銅製の銅板を共晶銀ロウで接合し、図5(A)で
示されるパッケージを作製した。ここでt1=1.5m
m、t2=0.4mm、a=19.5mm角、b=35
mm角及び間隙dは0.5mmである。t1は応力固定
領域Eの厚みであり、t2は応力吸収領域Gの厚みであ
る。
【0085】従って、本例は応力固定領域Eにある応力
固定部材は銅より成る。
【0086】次いで、上記パッケージについて、実施例
1と同様にダイアタッチの反り、銅板の凹凸h及びパッ
ケージの熱抵抗を評価した。表6は評価結果である。
【0087】
【表6】
【0088】また、半導体素子との熱膨張の整合をとる
ため上記応力固定領域の銅の上に図5(B)に示される
様にNiメッキした厚さ0.2mm、大きさ19.5m
m角のMo板を銀ロウ付けし、その結果も合わせて表6
に示した。
【0089】この場合、応力固定部材上にMoをロウ付
けしてもパッケージの性能に何等不具合は生じなかっ
た。
【図面の簡単な説明】
【図1】本発明の半導体素子用パッケージの代表的な態
様を模式的に示す断面図、平面図及び応力吸収領域の変
形の状態を模式的に示す断面図
【図2】Cu−Wをヒートシンクとした従来のセラミッ
クパッケージの一例の断面模式図
【図3】セラミック枠体に銅板のみを接合した比較例を
示す断面模式図
【図4】本発明の半導体素子搭載用パッケージの一例の
断面模式図
【図5】本発明の半導体素子用パッケージの他の態様を
模式的に示す断面図(銅板の各部の寸法を示す断面図を
含む)
【符号の説明】
1 銅板 2 セラミック枠体 2−1 セラミック枠体(平枠) 2−2 セラミック枠体(平枠) 3−1 接着剤 3−2 接着剤 4 応力固定部材 5 半導体素子 6 金属板(ヒートシンク) 7 キャビティー 8 電源用リード 9 接地用リード 10 信号用リード 11 リード固着ガラス G 応力吸収領域 d セラミック枠体と応力固定部材との間隙 h 応力吸収領域における銅板の凹凸 D 半導体搭載部分(ダイアタッチ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】セラミック枠体の一面に銅板を接合してキ
    ャビティーを構成したパッケージであって、該セラミッ
    ク枠体と銅板との熱膨張係数の差に起因する応力を該銅
    板の変形によって吸収する応力吸収領域を該キャビティ
    ーの底面を構成する銅板の周縁部に形成したことを特徴
    とする半導体素子搭載用パッケージ。
  2. 【請求項2】キャビティーの底面を構成する銅板の中央
    部に、セラミック枠体内壁と間隙をあけて応力固定部材
    を接合することにより、該応力固定部材とセラミック枠
    体との間隙に位置する銅板部分で応力吸収領域が形成さ
    れた請求項1記載の半導体素子搭載用パッケージ。
  3. 【請求項3】応力吸収領域における銅板の厚みが50〜
    1100μmである請求項1記載の半導体素子搭載用パ
    ッケージ。
JP6126640A 1994-06-08 1994-06-08 半導体素子搭載用パッケージ Pending JPH07335792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6126640A JPH07335792A (ja) 1994-06-08 1994-06-08 半導体素子搭載用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6126640A JPH07335792A (ja) 1994-06-08 1994-06-08 半導体素子搭載用パッケージ

Publications (1)

Publication Number Publication Date
JPH07335792A true JPH07335792A (ja) 1995-12-22

Family

ID=14940208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6126640A Pending JPH07335792A (ja) 1994-06-08 1994-06-08 半導体素子搭載用パッケージ

Country Status (1)

Country Link
JP (1) JPH07335792A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042084A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 半導体装置
US7386935B2 (en) * 2004-02-27 2008-06-17 Hitachi Global Storage Technologies Netherlands B.V. Methods and apparatus for controlling the lapping of a slider based on an amplitude of a readback signal produced from an externally applied magnetic field
US7467460B2 (en) * 2006-01-27 2008-12-23 Sae Magnetics (H.K.) Ltd. Method of manufacturing slider
JP2014067971A (ja) * 2012-09-27 2014-04-17 Mitsubishi Materials Corp パワーモジュール用基板
CN117287453A (zh) * 2023-09-25 2023-12-26 哈尔滨工业大学 一种具有粘接应力消除效果的陶瓷材料粘接工艺

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386935B2 (en) * 2004-02-27 2008-06-17 Hitachi Global Storage Technologies Netherlands B.V. Methods and apparatus for controlling the lapping of a slider based on an amplitude of a readback signal produced from an externally applied magnetic field
US7703193B2 (en) * 2004-02-27 2010-04-27 Hitachi Global Storage Technologies Netherlands B.V. Methods and apparatus for controlling the lapping of a slider based on an amplitude of a readback signal produced from an externally applied magnetic field
US7467460B2 (en) * 2006-01-27 2008-12-23 Sae Magnetics (H.K.) Ltd. Method of manufacturing slider
JP2008042084A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 半導体装置
JP2014067971A (ja) * 2012-09-27 2014-04-17 Mitsubishi Materials Corp パワーモジュール用基板
CN117287453A (zh) * 2023-09-25 2023-12-26 哈尔滨工业大学 一种具有粘接应力消除效果的陶瓷材料粘接工艺
CN117287453B (zh) * 2023-09-25 2024-04-30 哈尔滨工业大学 一种具有粘接应力消除效果的陶瓷材料粘接工艺

Similar Documents

Publication Publication Date Title
JPS6327860B2 (ja)
EP0183016A1 (en) Material for a semiconductor device and process for its manufacture
US5821617A (en) Surface mount package with low coefficient of thermal expansion
JPH07335792A (ja) 半導体素子搭載用パッケージ
JP7008236B2 (ja) パワーモジュール用基板及びその製造方法
JP6946107B2 (ja) パワーモジュール
JP2002231850A (ja) 半導体素子収納用配線基板
TWI267959B (en) Semiconductor package with chip-supporting member
JPH09307020A (ja) セラミックパッケージ
JPH08222670A (ja) 半導体素子搭載用パッケージ
CN110943057A (zh) 功率半导体模块装置
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
WO2024047959A1 (ja) 半導体装置及び接合方法
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP2003152141A (ja) セラミックス放熱回路基板
JP4277582B2 (ja) 半導体装置
JP2525873B2 (ja) 半導体装置用部品間の接続構造
JPS6010633A (ja) 半導体装置
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JP2845634B2 (ja) セラミックパッケージ
JPH0424947A (ja) 半導体用セラミックスパッケージ
JP2761995B2 (ja) 高放熱性集積回路パッケージ
KR19990044862A (ko) 열전달 증강 부착 방법 및 장치
JPH06105722B2 (ja) セラミック接合方法及びセラミックパッケージの製法及びセラミックパッケージ
JPH0778918A (ja) 半導体装置