TW202043520A - 用於填充設置於基板中的特徵的方法及設備 - Google Patents

用於填充設置於基板中的特徵的方法及設備 Download PDF

Info

Publication number
TW202043520A
TW202043520A TW109103300A TW109103300A TW202043520A TW 202043520 A TW202043520 A TW 202043520A TW 109103300 A TW109103300 A TW 109103300A TW 109103300 A TW109103300 A TW 109103300A TW 202043520 A TW202043520 A TW 202043520A
Authority
TW
Taiwan
Prior art keywords
metal
chamber
etching
feature
substrate
Prior art date
Application number
TW109103300A
Other languages
English (en)
Inventor
羅伊 夏維
艾夫傑尼諾斯Ｖ 傑拉多斯
伊斯梅爾 艾密許
熹坤 王
雨 雷
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202043520A publication Critical patent/TW202043520A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

用於填充設置於基板中的特徵的方法及設備，包含：在第一製程腔室中在特徵內沉積第一金屬至第一預定厚度；在與第一製程腔室不同的第二製程腔室中蝕刻第一金屬以在特徵之頂部處移除金屬之第一部分，以形成第一金屬之暴露表面；及在第三製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸頂表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。

Description

用於填充設置於基板中的特徵的方法及設備
本揭示案之實施例大致上關於填充設置於基板中的特徵之方法及整合至少一鎢金屬化層之方法。
積體電路及其他微電子元件之製造包含填充形成於基板中或基板上的特徵的製程。與源極及汲極區域的接點以及與金屬閘極的接點之尺寸已大幅減小至小於20 nm。發明人已觀察到，習知的填充接觸插塞(contact plug)之方法產生不可接受的高電阻，並且金屬互連之小型特徵有問題地增加導體的電阻率。此外，發明人已觀察到，在小尺寸下，如鈷、釕、銥、鉬及鎢的金屬展現出比銅的電阻率更低的電阻率。儘管鈷金屬化在狹窄的特徵方面具前途，但發明人已觀察到，由於特徵或貫孔(via)整合的困難，製造一或更多層或多層的金屬化層仍然為挑戰。此外，在特徵（如貫孔）中存在阻障層或襯墊有問題地導致貫孔電阻的顯著增加。
因此，發明人已開發了改進的技術，以由導電材料填充特徵並且整合一或更多層金屬化層。
本文提供用於填充設置於基板中的特徵的方法及設備。在一些實施例中，填充設置於基板中的特徵之方法包含：(a)在第一製程腔室中蝕刻特徵內的第一金屬以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及(b)在第二製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。在實施例中，第一金屬為鈷，第二金屬為鎢。
在一些實施例中，填充設置於基板中的特徵之方法包含：(a)在第一製程腔室中在特徵內沉積第一金屬至第一預定厚度；(b)在與第一製程腔室不同的第二製程腔室中蝕刻第一金屬以於特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及(c)在第三製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。在實施例中，第一金屬為鈷，第二金屬為鎢。在實施例中，在沉積第一金屬之後並且在蝕刻第一金屬之前，可發生藉由化學機械平坦化使第一金屬整平(leveling)的步驟。
在一些實施例中，設備包含一種群集工具，包含：第一傳送腔室；耦接至第一傳送腔室、經配置以蝕刻第一金屬的原子層蝕刻(ALE)腔室；及耦接至第一傳送腔室、經配置以沉積第二金屬的化學氣相沉積(CVD)腔室；其中群集工具經配置以在連續真空下從原子層蝕刻(ALE)腔室傳送至化學氣相沉積(CVD)腔室。在實施例中，提供的連續真空的量足以在製程順序期間根據需要移除氧氣及/或防止氧氣與第一金屬及/或第二金屬接觸。在實施例中，第一金屬為鈷，第二金屬為鎢。
在一些實施例中，本揭示案關於一種電腦可讀取媒體，具有儲存於其上的指令，當執行指令時，導致至少兩個製程腔室執行填充設置於基板中的特徵之方法，包含：(a)在第一製程腔室中蝕刻特徵內的第一金屬以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及(b)在第二製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。在實施例中，第一金屬為鈷，第二金屬為鎢。
以下描述本揭示案之其他及進一步實施例。
本文提供用於填充基板中的特徵的方法及設備。例如，在實施例中，填充設置在基板中的特徵之方法包含：(a)在第一製程腔室中蝕刻在特徵內的第一金屬以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及(b)在第二製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。藉由在特徵內部使用第一金屬（如鈷）之凹部然後選擇性地沉積第二金屬（如鎢），該等方法有利地促進低貫孔接觸電阻（在一或更多個基板之間）。該等方法可用於積體電路中金屬互連之形成，用於金屬閘極之形成，或用於金屬接點間隙填充製程中，以及用於可執行填充特徵（如當期望具有減少的覆蓋層並且改善效能的無阻障貫孔時）的其他適合的應用中。發明人已觀察到其他優點，如本揭示案之方法可用於藉由消除下部與上部貫孔之間的襯墊來減少貫孔之接觸電阻來製造低電阻堆疊貫孔。在實施例中，本揭示案之方法可有利地在相同群集工具中執行，而在蝕刻第一金屬與沉積第二金屬之間沒有真空中斷，以確保第一金屬與第二金屬之間的第一金屬至第二金屬介面具有增強的歐姆接觸。本揭示案之方法有利地避免蝕刻之後的鈷氧化，從而消除在其上沉積第二金屬（如鎢）之前進行清潔的需要。
第1圖描繪根據本揭示案之一些實施例的用於處理基板的方法100之流程圖。方法100在以下關於第2A圖~第2F圖中描繪的處理基板之階段進行描述，並且可例如在適合的反應器中執行，如以下第6圖中描述的群集工具600。可用於執行本文揭示的發明方法的示例性處理系統可包含但不限於可從加利福尼亞州聖塔克拉拉之應用材料公司購得的ENDURA®、CENTURA®或PRODUCER®系列處理系統中之任一者。結合本文提供的教示亦可適當地使用其他製程腔室，包含可從其他製造商獲得的製程腔室。
方法100通常在提供至製程腔室之處理容積的基板200上執行，製程腔室例如基板處理蝕刻腔室（如以下在第4圖中描述的製程腔室400）、基板處理沉積腔室（如以下在第5圖中描述的製程腔室500）、設置在第6圖所示的群集工具內的每個腔室。在一些實施例中，如第2A圖所示，基板200包含一或更多個待填充的特徵202（第2A圖~第2F圖中圖示一個），形成於基板200之層212中，並且朝向基板200之基底204延伸。儘管以下關於一個特徵202進行描述，但基板200可包含任意數量的特徵202。在一些實施例中，可將元件219（如邏輯元件等）或需要電連接的元件之一部分（如閘極、接觸墊、導電貫孔等）設置在基板200之基底204中並且與特徵202對齊。儘管在第2A圖中未圖示，但特徵202可由一或更多種導電材料（如第一金屬及第二金屬）填充以形成至元件219的導電路徑。
基板200可為具有形成於基板200中的特徵202的任何適合的基板。例如，基板200可包括矽(Si)、二氧化矽(SiO2 )等中之一或更多者。在一些實施例中，層212可為介電層。另外，基板200可包含另外的材料層，或可具有形成於基板200中或基板200上的一或更多個完成或部分完成的結構或元件。
可藉由使用任何適合的蝕刻製程來蝕刻基板200來形成特徵202。在一些實施例中，特徵202由一或更多個側壁214、底表面206及上拐角220界定。在一些實施例中，特徵202可為貫孔、接點、溝槽、雙鑲嵌等。在一些實施例中，特徵202可具有高的深寬比(aspect ratio)，例如，在約5∶1至約15∶1之間的深寬比。如本文所使用，深寬比為特徵之深度與特徵之寬度之比。
在一些實施例中，阻障層217（以虛線圖示）任選地沉積在經配置以沉積阻障層的製程腔室（例如，以下論述的製程腔室500）中的基板200上。在實施例中，阻障層（如阻障層217）包含沿著特徵之側壁及/或下表面之至少一部分共形地形成的層，使得在沉積該層之前該特徵之相當大的部分在沉積阻障層217之後維持未填充。在一些實施例中，阻障層217可沿著特徵之整個側壁及下表面形成。在一些實施例中，阻障層217為含金屬層。在一些實施例中，阻障層217僅沉積在特徵內，並且在一些實施例中，阻障層217設置在特徵之側壁上並且在層212之場之頂部上。在一些實施例中，阻障層217可含有鎢(W)、鋁(Al)、鈦(Ti)、鉭(Ta)、其氧化物或氮化物、其矽化物、其衍生物或其組合。在一些實施例中，阻障層217可為氮化鈦(TiN)，其可在化學氣相沉積(CVD)腔室中沉積，如基板處理腔室中之任一者，如沉積腔室，如以下討論的製程腔室500。
現參照第2B圖，特徵202可由在特徵202內的一或更多種導電材料（如第一金屬208）填充，以形成至元件219的導電路徑。在實施例中，第一金屬208沉積在基板200之第一表面222頂部上並且在形成於第一表面222中的特徵202內。視情況，第一金屬208可沉積在阻障層217之第一表面224頂部上並且在形成於基板200中的特徵202內。在實施例中，第一金屬208可沉積在層212之場225頂部上，使得特徵202由第一金屬208過度填充。可使用任何適合的一或更多個沉積製程來沉積第一金屬208，例如，PVD製程、原子層沉積(ALD)製程、CVD製程或電化學沉積(ECD)製程。在一些實施例中，第一金屬208為用於填充特徵202的導電材料，例如，用以形成導電路徑。
在一些實施例中，第一金屬208為鈷，用於填充或過度填充特徵202，例如，用以形成導電路徑。在一些實施例中，第一金屬208之厚度在特徵202之開口之上拐角220上方延伸。結果，場225可被環繞特徵202的第一金屬208覆蓋。
參照第2C圖，在實施例中，使用化學機械平坦化移除特徵202上方及/或場225上的第一金屬208以形成層212之暴露場225。此外，使用化學機械平坦化移除特徵202上方的阻障層217（若有）。在實施例中，第一金屬208完全填充特徵202而沒有任何第一金屬208設置在場225上以形成導電路徑。在實施例中，第一金屬208沉積在形成於第一表面222中的特徵202內。視情況，第一金屬208可沉積在阻障層217之第一表面224頂部上並且在形成於基板200中的特徵202內。
參照第1圖及第2D圖，該方法可於102處開始，在第一製程腔室（如製程腔室400）中蝕刻特徵202內的第一金屬208以移除特徵202之頂部處的第一金屬208之第一部分（如箭頭210所示），以形成第一金屬208之暴露表面216。在實施例中，蝕刻第一金屬208以移除由如上所述的沉積製程產生的材料之第一部分（如箭頭210所示）。在蝕刻期間，使用氧化前驅物來氧化第一金屬208。在一些實施例中，使用由氧化前驅物形成的電漿來氧化第一金屬208。在一些實施例中，在不使用電漿的情況下，在熱製程中使用氧化前驅物來氧化第一金屬208。在一些實施例中，氧化前驅物包含含氯劑。在實施例中，然後使淨化氣體流過製程腔室以從製程腔室淨化氧化前驅物。隨後，然後將氧化層暴露於還原劑，該還原劑藉由與該氧化層反應以形成揮發性有機金屬化合物而蝕刻掉該氧化層。在一些實施例中，在蝕刻期間，將基板加熱至約100°C與約250°C之間的溫度，以加速蝕刻率。最終，淨化氣體再次流過腔室以從腔室淨化有機金屬化合物產物。適合於102處的蝕刻製程的蝕刻製程之實例描述於2016年11月11日發明人Xikun Wang等人申請的標題為「Selective Cobalt Removal For Bottom Up Gapfill」的共有美國專利案第10,163,696號中。可重複蝕刻製程以移除第一部分（如箭頭210所示）材料之預定量。在實施例中，執行蝕刻以移除材料之第一部分（如箭頭210所示），其特徵在於特徵202中的第一金屬208之1%至30%、3%至20%或5%至15%的量。在實施例中，執行蝕刻以從特徵202移除5至10奈米的材料量的第一部分（如箭頭210所示）。在實施例中，從上往下移除第一部分（如箭頭210所示），或從特徵202之開口進一步至特徵202內。在實施例中，蝕刻製程可執行1至10次。在一些實施例中，隨著蝕刻循環數增加，橫向蝕刻率超過垂直蝕刻率。例如，在一些實施例中，橫向蝕刻率超過垂直蝕刻率約1.6倍。在一些實施例中，第一製程腔室為蝕刻腔室，並且使用原子層蝕刻(ALE)來執行蝕刻。在一些實施例中，第一製程腔室為經配置以蝕刻鈷的蝕刻腔室。在一些實施例中，第一製程腔室為原子層蝕刻腔室。
在一些實施例中，第一製程腔室為蝕刻腔室，如第4圖之蝕刻腔室，並且蝕刻第一金屬包含以下步驟：(1)使用氧化前驅物氧化特徵內的第一金屬之頂表面以形成氧化層；(2)從蝕刻腔室淨化氧化前驅物；(3)使還原劑流入蝕刻腔室中以與氧化層反應並且形成有機金屬化合物產物並且蝕刻掉氧化層；及(4)從蝕刻腔室淨化有機金屬化合物產物。在一些實施例中，第一製程腔室位於經配置以在沒有氧氣或在連續真空下操作的群集工具（如第6圖所示的工具）內。
第4圖中圖示示例性蝕刻腔室系統（如製程腔室400）之非限制性實例。在鈷蝕刻期間，製程氣體可經由氣體入口組件405流入第一電漿區域415中。遠端電漿系統(RPS) 401可視情況包含在系統中並且可處理第一氣體，第一氣體然後行進穿過氣體入口組件405。氣體入口組件405可包含兩個或更多個不同的氣體供應通道，其中（若包含）第二通道（未圖示）可繞過RPS 401。
在第4圖中圖示並且根據實施例可各包含冷卻板403、面板417、離子抑制件423、噴頭425及基座465，基座465上設置基板455。基座465可具有熱交換通道，熱交換流體流過該熱交換通道以控制基板之溫度，該熱交換通道可在處理操作期間***作以加熱及/或冷卻基板或晶圓。基座465之晶圓支撐盤（其可包括鋁、陶瓷或其組合）亦可被電阻式加熱以便使用嵌入式電阻加熱器元件來實現相對高的溫度，如從高達或約攝氏100度至高於或約攝氏600度。
面板417可為金字塔形的、圓錐形的，或具有從狹窄頂部擴展至寬底部的另一種類似結構。如圖所示，面板417可另外為平坦的並且包含用於分配製程氣體的複數個穿過通道。取決於RPS 401之使用，電漿產生氣體及/或電漿激發物種可穿過複數個孔（未圖示）。
非限制性示例性配置可使氣體入口組件405通向氣體供應區域458，氣體供應區域458藉由面板417與第一電漿區域415分隔開，使得氣體/物種流過面板417中的孔進入第一電漿區域415中。結構及操作特徵可經選擇以防止電漿從第一電漿區域415顯著回流至氣體供應區域458、氣體入口組件405及流體供應系統410中。面板417或腔室之導電頂部及噴頭425圖示為具有位於特徵之間的絕緣環420，這允許相對於噴頭425及/或離子抑制件423將交流電位施加至面板417。絕緣環420可位於面板417與噴頭425及/或離子抑制件423之間，使得能在第一電漿區域中形成電容式耦合電漿(CCP)。擋板（未圖示）可另外位於第一電漿區域415中，或以其他方式與氣體入口組件405耦合，以影響流體經由氣體入口組件405進入該區域的流動。
在一些實施例中，噴頭425可包括上板414及下板416。板可彼此耦接以在板之間界定空間418。板之耦接可使得提供穿過上板及下板的第一流體通道419，以及穿過下板416的第二流體通道421。形成的通道可經配置以提供流體從空間418穿過下板416單獨經由第二流體通道421的進出，以及第一流體通道419可與板與第二流體通道421之間的空間418流體隔離。
在一些實施例中，離子抑制件423可包括板或其他幾何形狀，其在整個結構中界定複數個孔徑，該等孔徑經配置以抑制離子帶電物種從第一電漿區域415遷移出來，同時允許不帶電的中性或自由基物種穿過離子抑制件423進入抑制件與噴頭之間的活化氣體輸送區域。在實施例中，離子抑制件423可包括具有各種孔徑配置的穿孔板。這些不帶電的物種可包含高反應性物種，其用較低反應性的載氣運輸穿過孔徑。如上所述，可減少離子物種穿過孔的遷移，並且在某些情況下完全抑制。控制穿過離子抑制件423的離子物種量可有利地提供對與下方的晶圓基板接觸的氣體混合物的增加的控制，這進一步可增加對氣體混合物之沉積及/或蝕刻特性之控制。例如，氣體混合物之離子濃度的調整可顯著改變氣體混合物之蝕刻選擇性。
離子抑制件423中的複數個孔徑可經配置以控制活化氣體，亦即，離子、自由基及/或中性物種，穿過離子抑制件423之通道。例如，可控制孔之深寬比，或孔的直徑長度比，及/或孔之幾何形狀，使得減少穿過離子抑制件423的活化氣體中的離子帶電物種的流動。離子抑制件423中的孔可包含面對電漿激發區域（如第一電漿區域415）的錐形(tapered)部分，以及面對噴頭425的圓柱狀部分。圓柱狀部分的形狀及尺寸可用以控制離子物種流向噴頭425。亦可將可調整的電偏壓施加至離子抑制件423，作為控制離子物種流過該抑制件的另外的手段。
離子抑制件423可作用為減少或消除從電漿產生區域行進至基板的離子帶電物種量。不帶電的中性及自由基物種仍可穿過離子抑制件中的開口而與基板反應。在實施例中，可不執行完全消除環繞基板的反應區域中的離子帶電物種。在某些情況下，離子物種欲抵達基板以便執行蝕刻及/或沉積製程。在這些情況下，離子抑制件可幫助將反應區域中離子物種之濃度控制在有助於製程的程度。
噴頭425與離子抑制件423結合可允許存在於第一電漿區域415中的電漿避免直接激發基板處理區域433中的氣體，同時仍允許被激發的物種從腔室電漿區域（如第一電漿區域415）行進至基板處理區域433中。因此，腔室可經配置以防止電漿接觸正被蝕刻的基板455，這可有利地保護在基板上圖案化的各種複雜精細的結構及膜，若其直接與產生的電漿接觸則可能損壞、移位或以其他方式翹曲。另外，當允許電漿接觸基板或接近基板水平時，氧化物種蝕刻的速率可增加。因此，若材料之暴露區域為氧化物，則可藉由維持電漿遠離基板而進一步保護氧化物材料。
處理系統可進一步包含與處理腔室電耦合的電源440，以提供電力至面板417、離子抑制件423、噴頭425及/或基座465，以在第一電漿區域415或基板處理區域433中產生電漿。電源可經配置以取決於所執行的製程輸送可調整的功率量至腔室。上述配置可允許在正在執行的製程中使用可調諧電漿。與經常具有開或關功能的遠端電漿單元不同，可調諧電漿可經配置以輸送特定量的功率至第一電漿區域415。提供可調諧電漿接著可有利地允許發展特定電漿特性，使得可以特定方式分解前驅物，以增強由這些前驅物產生的蝕刻輪廓。
可在腔室電漿區域中點燃電漿，腔室電漿區域如在噴頭425上方的第一電漿區域415或在噴頭425下方的基板處理區域433。電漿可存在於腔室電漿區域中，如第一電漿區域415，以從例如含氯前驅物或其他前驅物之流入產生自由基前驅物。可在基座465與噴頭425及/或離子抑制件423之間施加通常在射頻(RF)範圍中的AC電壓，以在沉積期間點燃腔室電漿區域（如第一電漿區域415）中的電漿。RF電源可產生13.56 MHz的高RF頻率，但亦可單獨產生其他頻率或與13.56 MHz頻率組合產生其他頻率。在實施例中，RF被施加至基座465。
在一些實施例中，在102處的蝕刻製程之後，暴露表面216（第2D圖）可視情況暴露於含氫的電漿，以藉由移除氧化層來移除殘留的蝕刻殘留物。蝕刻製程之後的暴露表面216暴露於含氫的電漿歷時約10秒與約300秒之間，並且氫氣之流動速率為約500 sccm/s與約4000 sccm/s之間。
返回參照第1圖於104處及第2E圖，藉由在第二製程腔室（如第5圖中所示的製程腔室500）中選擇性地在特徵202內的第一金屬208之暴露表面216頂部上沉積第二金屬226至第二預定厚度來填充特徵202，其中在沒有氧氣接觸暴露表面216的情況下執行選擇性地沉積第二金屬226。在實施例中，特徵202由不同於第一金屬208的金屬來填充（例如，鈷為第一金屬208，第二金屬226為鎢）。在一些實施例中，如第2E圖所示，在104處的沉積在暴露表面216上為選擇性的而不使特徵202過載，並且避免在基板200之場225頂部上沉積。在一些實施例中，在104處的沉積在填滿特徵時終止，並且基板200可被傳送至用於將特徵202定位在鄰近第二特徵（如，如第2F圖所示的貫孔）的不同的腔室。在一些實施例中，適於沉積的製程腔室為CVD腔室。在一些實施例中，適於沉積的製程腔室為配置為沉積鎢的CVD製程腔室。在一些實施例中，適於沉積的製程腔室為PVD腔室。在一些實施例中，適於沉積的製程腔室為配置為沉積鎢的PVD製程腔室。在一些實施例中，從阻障層之沉積至特徵之填充，基材始終處於沒有氧氣的真空環境中。在實施例中，第一金屬及第二金屬的厚度在約3 nm與約40 nm之間
現參照第2F圖，第二基板（如基板200’）設置在基板200上。在一些實施例中，第二基板（例如，基板200’）直接設置在基板200上（例如，沒有任何介於中間的襯墊或黏合劑層）。在實施例中，基板200包含如上所述填充的特徵202。例如，特徵202可包含第一金屬（如鈷）的第一部分270，以及包括第二金屬（如鎢）的第二部分280。基板200’包含特徵202’’，特徵202’’如上所述由第二金屬281填充。例如，特徵202’’可為第二金屬281，如鎢。在實施例中，特徵202為溝槽或貫孔，特徵202’’為貫孔。在實施例中，本揭示案之方法可用於藉由消除下貫孔207與上貫孔（如特徵202’’）之間的襯墊來減少貫孔之接觸電阻來製造低電阻堆疊貫孔（如特徵202及202’’）。在實施例中，在沉積第二金屬281（例如，選擇性鎢）或第二部分280之後，沉積第二介電層212’，並且將上貫孔（如特徵202’’）圖案化。然後，由與基板200中使用的第二金屬（如鎢或釕）相同的金屬材料填充上貫孔（如特徵202’’）。在實施例中，這些方法適於藉由消除堆疊295中的下貫孔及上貫孔之間的襯墊來確保低貫孔接觸電阻，而減少特徵（如貫孔）之接觸電阻。
返回參照第2E圖，在一些實施例中，第一金屬208在PVD腔室中沉積，第二金屬226在CVD腔室中沉積。替代地，在一些實施例中，第一金屬208在CVD腔室中沉積，第二金屬226在CVD腔室中沉積。
在實施例中，用於沉積第二金屬（如鎢）的適合的沉積腔室為CVD製程腔室500。上述製程腔室500可從位於加利福尼亞州聖塔克拉拉的應用材料公司獲得。在實施例中，製程腔室500可為第6圖所示的處理系統之一部分，該處理系統包含連接至中央傳送腔室並且由機器人運作的多個處理腔室。製程腔室500包含界定製程空間512的壁506、底部508及蓋510。壁506及底部508通常由一體的鋁塊製成。壁506可在其中具有導管（未圖示），流體可穿過該等導管以控制壁506之溫度。製程腔室500亦可包含將製程空間512耦接至排氣口516的泵送環514以及其他泵送部件（未圖示）。可被加熱的基板支撐組件538可設置在製程腔室500內的中心處。基板支撐組件538在沉積製程期間支撐基板503。基板支撐組件538大致上由鋁、陶瓷或鋁與陶瓷之組合製成，並且通常包含真空端口（未圖示）及至少一或更多個加熱元件532。
在實施例中，真空端口可用於在基板503與基板支撐組件538之間施加真空，以在沉積製程期間將基板503固定至基板支撐組件538。一或更多個加熱元件532可為例如設置在基板支撐組件538中的電極，並且耦合至電源530，以將基板支撐組件538及位於其上的基板503加熱至預定溫度。
在實施例中，基板支撐組件538耦接至桿542。桿542在基板支撐組件538與製程腔室500之其他部件之間為電引線、真空及氣體供應管線提供導管。另外，桿542將基板支撐組件538耦接至舉升系統544，舉升系統544將基板支撐組件538在升高位置（如第5圖所示）與降低位置（未圖示）之間移動。波紋管546在製程空間512與製程腔室500外側的大氣之間提供真空密封，同時促進基板支撐組件538之移動。
基板支撐組件538另外支撐外接遮蔽環548。遮蔽環548為環形的，並且通常包括陶瓷材料，如例如氮化鋁。大致上，遮蔽環548防止在基板503及基板支撐組件538之邊緣處的沉積。
蓋510由壁506支撐並且可為可移除的以允許維修製程腔室500。蓋510大致上可由鋁構成，並且可另外具有在其中形成的熱傳送流體通道524。熱傳送流體通道524耦接至流體源（未圖示），該流體源使熱傳送流體流過蓋510。流過熱傳送流體通道524的流體調節蓋510之溫度。
混合塊534可設置在蓋510中。混合塊534可耦接至氣源504。大致上，來自氣源504的個別氣流可在混合塊534中組合。這些氣體在混合塊534中混合成單一均質的氣流，並且在穿過噴頭518之後引入製程空間512中，噴頭518將氣流向外擴散朝向壁506。
噴頭518大致上可耦接至蓋510之內側520。穿孔的阻擋板536可視情況設置在噴頭518與蓋510之間的空間522中。當經由混合塊534進入製程腔室500的氣體（亦即，製程及其他氣體）填充噴頭518後面的空間522時，氣體首先被阻擋板536擴散。然後氣體穿過噴頭518並且進入製程腔室500中。阻擋板536及噴頭518經配置以提供均勻氣體流動至製程腔室500。
在一些實施例中，從氣源504至製程腔室500供應製程氣體（如含鎢的化合物氣體）的管線中之至少一者有利地包含用於使氣流轉向的閥（未圖示），使得在淨化製程腔室500期間含鎢化合物氣源的質量流量控制器(MFC)無需關閉。與關閉流量相反，在淨化步驟期間轉向含鎢化合物之流量藉由消除在每個淨化步驟之後MFC用以穩定含鎢化合物流量所需的額外時間，減少整體產量時間。
製程腔室500可藉由微處理器控制器554來控制。微處理器控制器可為任何形式的通用電腦處理器或中央處理單元(CPU)中之任一者，其可在工業環境中用於控制各種腔室及子處理器。電腦處理器可使用任何適合的記憶體，如隨機存取記憶體、唯讀記憶體、軟碟驅動器、硬碟或任何其他形式的本地或遠端數位儲存。各種支持電路可耦合至CPU，用於以習知方式支持處理器。根據需要，軟體常式可儲存在記憶體中或由位於遠端的第二CPU執行。
在基板位於基板支撐件上之後執行軟體常式。軟體常式當執行時將通用電腦轉換成特定製程電腦，其控制腔室操作使得執行腔室製程。或者，軟體常式可在硬體中作為專用積體電路或其他類型的硬體實施或是軟體與硬體之組合來執行。在一些實施例中，本揭示案關於一種電腦可讀取媒體，具有儲存於其上的指令，當執行指令時，導致兩個或更多個處理腔室執行填充設置於基板中的特徵之方法，包含以下步驟：(a)在第一製程腔室（如製程腔室400）中蝕刻特徵內的第一金屬以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及(b)在第二製程腔室（如製程腔室500）中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。在實施例中，第一金屬為鈷，第二金屬為鎢。
用於選擇性地形成鎢層的反應試劑及條件之非限制性實例描述於Wu等人的標題為「Method of depositing tungsten film with reduced resistivity and improved surface morphology」的共同擁有的美國專利第8,071,478號中。在實施例中，沉積鎢金屬包含在第一沉積階段期間藉由以下步驟在基板上沉積塊(bulk)鎢層：(i)將還原氣體之連續流及含鎢化合物之脈衝流引入製程腔室，以在基板之表面上沉積鎢；(ii)在沒有使含鎢化合物流入腔室中以淨化腔室的情況下使還原氣體流動，及重複步驟(i)至(ii)直到第一膜填充基板表面中的貫孔，增加製程腔室中的壓力，以及在第一沉積階段之後的第二沉積階段期間，藉由提供還原氣體及含鎢化合物之流動至製程腔室來沉積塊狀鎢層之第二膜直到沉積了第二期望的厚度。在一些實施例中，在使用CVD製程在具有約50 nm的頂臨界尺寸及約4:1的深寬比的貫孔的基板上使用WF6 及B2 H6 作為試劑在約30埃的期望的厚度的成核層形成之後，可將基板維持在CVD腔室中，並且可使用兩階段沉積或填充方法來沉積塊狀鎢層。
本文所述的方法可在個別的製程腔室中執行，該處理腔室可以獨立配置或作為一或更多個群集工具之一部分來提供，例如，以下參照第6圖描述的整合工具600（即，群集工具）。整合工具600之實例包含可從加利福尼亞州聖塔克拉拉之應用材料公司獲得的ENDURA®、CENTURA®或PRODUCER®系列的處理系統。然而，本文所述的方法可使用具有耦合至其的適合的製程腔室的其他群集工具或在其他適合的製程腔室中實踐。例如，在一些實施例中，以上論述的發明方法可有利地在整合工具中執行，使得在處理步驟之間存在有限的真空破壞或沒有真空破壞。
整合工具600可包含兩個裝載閘(load lock)腔室606A、606B，用於將基板傳送進出整合工具600。通常，由於整合工具600處於真空，因此當基板被引入至整合工具600中時裝載閘腔室606A、606B可將裝載閘腔室內的壓力泵送降低。第一機器人610可在裝載閘腔室606A、606B以及耦接至第一傳送腔室650的第一組的一或更多個基板處理腔室612、614、616、618（圖示四個）之間傳送基板。每個基板處理腔室612、614、616、618可經配備以執行多個基板處理操作。在一些實施例中，第一組的一或更多個基板處理腔室612、614、616、618可包含PVD、ALD、CVD、蝕刻、脫氣或預清潔腔室之任何組合。例如，在一些實施例中，處理腔室612、614、616、618包含兩個預清潔腔室及兩個脫氣腔室。
第一機器人610亦可傳送基板至兩個中間傳送腔室622、624或從兩個中間傳送腔室622、624傳送基板。中間傳送腔室622、624可用於維持超高真空條件，同時允許在整合工具600內傳送基板。第二機器人630可在中間傳送腔室622、624以及耦接至第二傳送腔室655的第二組的一或更多個基板處理腔室632、634、635、636、638之間傳送基板。基板處理腔室632、634、635、636、638可經配備以執行各種基板處理操作，其包含除了物理氣相沉積製程(PVD)、化學氣相沉積(CVD)、蝕刻、定向及其他基板製程之外還包含上述方法。在一些實施例中，第二組的一或更多個基板處理腔室632、634、635、636、638可包含經配置以蝕刻鈷的蝕刻腔室(ALE)及經配置以沉積鎢的沉積腔室之任何組合。例如，在一些實施例中，基板處理腔室632、634、635、636、638包含至少兩個配置為蝕刻鈷的蝕刻腔室(ALE)、至少兩個配置為沉積金屬（如鎢）的CVD腔室以及至少一個配置為蝕刻金屬（如鎢）的蝕刻腔室。若對於由整合工具600執行的特定製程不是必需的，則可從整合工具600移除基板處理腔室612、614、616、618、632、634、635、636、638中之任一者。
在實施例中，第6圖指群集工具600，包含：第一傳送腔室650及第二傳送腔室655；耦接至第二傳送腔室655的基板處理腔室632，如經配置以蝕刻第一金屬的原子層蝕刻(ALE)腔室（然而，經配置以蝕刻第一金屬的原子層蝕刻(ALE)腔室可耦接至第一傳送腔室650）；及基板處理腔室634（如耦接至第一傳送腔室或第二傳送腔室、經配置以沉積第二金屬的化學氣相沉積(CVD)腔室）；其中整合工具600經配置以在連續真空下從基板處理腔室632（如原子層蝕刻(ALE)腔室）傳送至基板處理腔室634（如化學氣相沉積(CVD)腔室）。在實施例中，群集工具或整合工具600經配置以在沒有氧氣的情況下從基板處理室腔632（如原子層蝕刻(ALE)腔室）傳送至基板處理腔室634（經配置為化學氣相沉積(CVD)腔室）。
在實施例中，群集工具或整合工具600進一步包括至少一個預清潔腔室，如耦合至第一傳送腔室650或第二傳送腔室651的基板處理腔室612。在實施例中，群集工具或整合工具600進一步包括耦接至第一傳送腔室、經配置以蝕刻第二金屬的原子層蝕刻(ALE)腔室。在實施例中，群集工具或整合工具600進一步包括耦接至第一傳送腔室、經配置以蝕刻第一金屬的第二原子層蝕刻(ALE)腔室。在實施例中，群集工具或整合工具600進一步包括耦接至第一傳送腔室、經配置以沉積第二金屬的第二化學氣相沉積(CVD)腔室。在實施例中，群集工具或整合工具600包含耦接至第一傳送腔室、經配置以蝕刻第二金屬的第二原子層蝕刻(ALE)腔室。
在一些實施例中，群集工具包含：第一傳送腔室；耦接至第一傳送腔室的原子層蝕刻(ALE)腔室，其中原子層蝕刻(ALE)腔室經配置以在原子層蝕刻(ALE)腔室中蝕刻特徵內的第一金屬，以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及化學氣相沉積(CVD)腔室，其經配置以在化學氣相沉積(CVD)腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度，其中群集工具經配置以在連續真空下從原子層蝕刻(ALE)腔室傳送至化學氣相沉積(CVD)腔室。在實施例中，第一金屬為鈷，第二金屬為鎢。在一些實施例中，群集工具經配置以在沒有氧氣的情況下從原子層蝕刻(ALE)腔室傳送至化學氣相沉積(CVD)腔室。在一些實施例中，至少一個預清潔腔室耦接至第一傳送腔室。在實施例中，群集工具包含：第一傳送腔室；及耦接至第一傳送腔室的一或更多個（如兩個）原子層蝕刻(ALE)腔室，其中該一或更多個原子層蝕刻(ALE)腔室經配置以在該一或更多個原子層蝕刻(ALE)腔室中蝕刻在一或更多個特徵內的第一金屬以移除一或更多個特徵之頂部處的第一金屬之第一部分，以形成第一金屬之暴露表面；及一或更多個（如兩個）化學氣相沉積(CVD)腔室，其經配置以在該一或更多個化學氣相沉積(CVD)腔室中選擇性地在一或更多個特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度，其中群集工具經配置以在連續真空下從該一或更多個原子層蝕刻(ALE)腔室傳送至該一或更多個化學氣相沉積(CVD)腔室。
現參照第3圖，揭示根據本揭示案之另一種填充設置於基板中的特徵之方法。在實施例中，填充設置於基板中的特徵之方法300包含在302處在第一製程腔室中在特徵內沉積第一金屬至第一預定厚度。在實施例中，在沉積第一金屬之後並且在蝕刻第一金屬之前，可發生藉由化學機械平坦化使第一金屬整平的步驟。在實施例中，在製程順序304處，方法包含在與第一製程腔室不同的第二製程腔室中蝕刻第一金屬以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及於306處包含在第三製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。在一些實施例中，第一預定厚度使特徵過度填充以形成過度填充的部分，並且其中該方法進一步包括使用化學機械平坦化移除過度填充的部分。在實施例中，第一預定厚度及第二預定厚度各自在約3 nm與約40 nm之間。在一些實施例中，使用化學氣相沉積來執行製程順序302及306，並且使用原子層蝕刻(ALE)來執行製程順序304。在實施例中，第一金屬為鈷，第二金屬為鎢或釕。在實施例中，在製程順序304後在連續真空下在群集工具內執行製程順序306。在一些實施例中，第二製程腔室為蝕刻腔室，其中蝕刻包括：(1)使用氧化前驅物將沉積在基板上的第一金屬之暴露層氧化以形成氧化層；(2)從蝕刻腔室淨化氧化前驅物；(3)使還原劑流入蝕刻腔室中與氧化層反應而形成有機金屬化合物產物，並且蝕刻掉氧化層；(4)從蝕刻腔室淨化有機金屬化合物產物。在實施例中，氧化前驅物包含含氯劑。在一些實施例中，將金屬之暴露層氧化的步驟包含使用由氧化前驅物形成的電漿。在一些實施例中，在蝕刻期間將基板加熱至約100°C與約250°C之間的溫度。
在一些實施例中，本揭示案關於一種電腦可讀取媒體，具有儲存於其上的指令，當執行指令時，導致兩個或更多個製程腔室或包含至少兩個或更多個製程腔室的整合工具執行填充設置於基板中的特徵之方法，包含以下步驟：(a)在第一製程腔室中在特徵內沉積第一金屬至第一預定厚度；(b)在與第一製程腔室不同的第二製程腔室中蝕刻第一金屬以在特徵之頂部處移除第一金屬之第一部分，以形成第一金屬之暴露表面；及(c)在第三製程腔室中選擇性地在特徵內的第一金屬之暴露表面頂部上沉積第二金屬至第二預定厚度；其中在不使氧氣接觸暴露表面的情況下執行蝕刻第一金屬的步驟及選擇性地沉積第二金屬的步驟。
本揭示案可使用其他半導體基板處理系統來實踐，其中本領域熟知技術者可利用本文揭示的教示來調整處理參數以實現可接受的特性。儘管前述內容為針對本揭示案之實施例，但在不脫離本揭示案之基本範疇的情況下，可設計本揭示案之其他及進一步實施例。
100:方法 102:步驟 104:步驟 200:基板 200’:基板 202’’:特徵 202:特徵 204:基底 206:底表面 207:下貫孔 208:第一金屬 210:箭頭 212:層 212’:第二介電層 214:側壁 216:暴露表面 217:阻障層 219:元件 220:上拐角 222:第一表面 224:第一表面 225:場 226:第二金屬 270:第一部分 280:第二部分 281:第二金屬 295:堆疊 300:方法 302:步驟/製程順序 304:步驟/製程順序 306:步驟/製程順序 400:製程腔室 401:遠端電漿系統(RPS) 403:冷卻板 405:氣體入口組件 410:流體供應系統 414:上板 415:第一電漿區域 416:下板 417:面板 418:空間 419:第一流體通道 420:絕緣環 421:第二流體通道 423:離子抑制件 425:噴頭 433:基板處理區域 440:電源 455:基板 458:氣體供應區域 465:基座 500:製程腔室 503:基板 504:氣源 506:壁 508:底部 510:蓋 512:製程空間 514:泵送環 516:排氣口 518:噴頭 520:內側 522:空間 524:熱傳送流體通道 530:電源 532:加熱元件 534:混合塊 536:阻擋板 538:基板支撐組件 542:桿 544:舉升系統 546:波紋管 548:遮蔽環 554:微處理器控制器 600:群集工具/整合工具 606A:裝載閘腔室 606B:裝載閘腔室 610:第一機器人 612:基板處理腔室 614:基板處理腔室 616:基板處理腔室 618:基板處理腔室 622:中間傳送腔室 624:中間傳送腔室 630:第二機器人 632:基板處理腔室 634:基板處理腔室 635:基板處理腔室 636:基板處理腔室 638:基板處理腔室 650:第一傳送腔室 655:第二傳送腔室
藉由參照在附圖中描繪的本揭示案之說明性實施例，可理解以上簡要總結並且在以下更詳細論述的本揭示案之實施例。然而，附圖僅繪示本揭示案之典型實施例，並且因此不應被視為限制範疇，因為本揭示案可容許其他等效實施例。
第1圖描繪根據本揭示案之一些實施例的填充基板之特徵之方法之流程圖。
第2A圖~第2F圖描繪根據本揭示案之一些實施例的填充及整合基板中的特徵之階段。
第3圖描繪根據本揭示案之一些實施例的填充基板之特徵的方法之流程圖。
第4圖描繪根據本揭示案之一些實施例的適於執行填充基板中的特徵之方法的蝕刻腔室。
第5圖描繪根據本揭示案之一些實施例的適於執行填充基板中的特徵之方法的沉積腔室。
第6圖描繪根據本揭示案之一些實施例的適於執行填充基板中的特徵之方法的群集工具。
為了促進理解，在可能的情況下使用了相同的元件符號來指稱圖式中共有的相同元件。圖式未按比例繪製，並且為了清楚起見可簡化。一個實施例之元件及特徵可有益地併入其他實施例中，而無需贅述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:步驟
104:步驟

Claims (20)

  1. 一種填充設置於一基板中的一特徵之方法，包括以下步驟： (a)在一第一製程腔室中蝕刻該特徵內的一第一金屬以在該特徵之一頂部處移除該第一金屬之一第一部分，以形成該第一金屬之一暴露表面；及 (b)在一第二製程腔室中選擇性地在該特徵內的該第一金屬之該暴露表面頂部上沉積一第二金屬至一第二預定厚度；其中在不使氧氣接觸該暴露表面的情況下執行蝕刻該第一金屬的步驟及選擇性地沉積一第二金屬的步驟。
  2. 如請求項1所述之方法，其中該第一金屬為鈷，該第二金屬為鎢。
  3. 如請求項1或2所述之方法，其中該方法進一步包括以下步驟：使用化學機械平坦化移除該特徵上方的第一金屬。
  4. 如請求項1或2所述之方法，其中該第一金屬及第二金屬具有約3 nm與約40 nm之間的厚度。
  5. 如請求項1或2所述之方法，其中使用原子層蝕刻(ALE)來執行步驟(a)。
  6. 如請求項5所述之方法，其中該第一製程腔室為一蝕刻腔室，並且蝕刻該第一金屬蝕刻的步驟包括以下步驟： (1)使用一氧化前驅物將一特徵內的該第一金屬之一頂表面氧化以形成一氧化層； (2)從該蝕刻腔室淨化該氧化前驅物； (3)使一還原劑流入該蝕刻腔室中與該氧化層反應而形成一有機金屬化合物產物，並且蝕刻掉該氧化層；及 (4)從該蝕刻腔室淨化該有機金屬化合物產物。
  7. 如請求項1或2所述之方法，其中在連續真空下在一群集工具內在步驟(a)後執行步驟(b)。
  8. 一種填充設置於一基板中的一特徵之方法，包括以下步驟： (a)在一第一製程腔室中在該特徵內沉積一第一金屬至一第一預定厚度； (b)在與該第一製程腔室不同的一第二製程腔室中蝕刻該第一金屬以在該特徵之一頂部處移除該第一金屬之一第一部分，以形成該第一金屬之一暴露表面；及 (c)在一第三製程腔室中選擇性地在該特徵內的該第一金屬之該暴露表面頂部上沉積一第二金屬至一第二預定厚度；其中在不使氧氣接觸該暴露表面的情況下執行蝕刻該第一金屬的步驟及選擇性地沉積一第二金屬的步驟。
  9. 如請求項8所述之方法，其中該第一預定厚度使該特徵過度填充以形成一過度填充的部分，並且其中該方法進一步包括以下步驟：使用化學機械平坦化移除該過度填充的部分。
  10. 如請求項8或9所述之方法，其中該第一預定厚度及第二預定厚度各自在約3 nm與約40 nm之間。
  11. 如請求項8或9所述之方法，其中使用化學氣相沉積來執行步驟(a)及(c)，並且使用原子層蝕刻(ALE)來執行步驟(b)。
  12. 如請求項8或9所述之方法，其中該第一金屬為鈷，該第二金屬為鎢或釕。
  13. 如請求項8或9所述之方法，其中在連續真空下在一群集工具內在步驟(b)後執行步驟(c)。
  14. 如請求項8或9所述之方法，其中該第二製程腔室為一蝕刻腔室；及其中步驟(b)包括以下步驟： (1)使用一氧化前驅物將沉積在該基板上的該第一金屬之一暴露層氧化以形成一氧化層； (2)從該蝕刻腔室淨化該氧化前驅物； (3)使一還原劑流入該蝕刻腔室中與該氧化層反應而形成一有機金屬化合物產物，並且蝕刻掉該氧化層；及 (4)從該蝕刻腔室淨化該有機金屬化合物產物。
  15. 如請求項14所述之方法，其中該氧化前驅物包含一含氯劑。
  16. 如請求項14所述之方法，其中將該暴露層氧化的步驟包含使用由該氧化前驅物形成的一電漿。
  17. 如請求項14所述之方法，其中在蝕刻期間將該基板加熱至約100°C與約250°C之間的一溫度。
  18. 一種群集工具，包括： 一第一傳送腔室； 一原子層蝕刻(ALE)腔室，耦接至該第一傳送腔室，其中該原子層蝕刻(ALE)腔室經配置以在該原子層蝕刻(ALE)腔室中蝕刻一特徵內的一第一金屬，以移除該特徵之一頂部處的該第一金屬之一第一部分，以形成該第一金屬之一暴露表面；及 一化學氣相沉積(CVD)腔室，經配置以在該化學氣相沉積(CVD)腔室中選擇性地在該特徵內的該第一金屬之該暴露表面頂部上沉積一第二金屬至一第二預定厚度，其中該群集工具經配置以在連續真空下從該原子層蝕刻(ALE)腔室傳送至該化學氣相沉積(CVD)腔室，及其中該第一金屬為鈷，該第二金屬為鎢。
  19. 如請求項18所述之群集工具，其中該群集工具經配置以在沒有氧氣的情況下從該原子層蝕刻(ALE)腔室傳送至該化學氣相沉積(CVD)腔室。
  20. 如請求項18或19所述之群集工具，進一步包括耦接至該第一傳送腔室的至少一個預清潔腔室。
TW109103300A 2019-02-04 2020-02-04 用於填充設置於基板中的特徵的方法及設備 TW202043520A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962801075P 2019-02-04 2019-02-04
US62/801,075 2019-02-04
US16/775,752 US20200251340A1 (en) 2019-02-04 2020-01-29 Methods and apparatus for filling a feature disposed in a substrate
US16/775,752 2020-01-29

Publications (1)

Publication Number Publication Date
TW202043520A true TW202043520A (zh) 2020-12-01

Family

ID=71836674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103300A TW202043520A (zh) 2019-02-04 2020-02-04 用於填充設置於基板中的特徵的方法及設備

Country Status (3)

Country Link
US (1) US20200251340A1 (zh)
TW (1) TW202043520A (zh)
WO (1) WO2020163200A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950500B2 (en) * 2017-05-05 2021-03-16 Applied Materials, Inc. Methods and apparatus for filling a feature disposed in a substrate
US11955382B2 (en) * 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8778797B2 (en) * 2010-09-27 2014-07-15 Novellus Systems, Inc. Systems and methods for selective tungsten deposition in vias
JP2018532271A (ja) * 2015-10-15 2018-11-01 東京エレクトロン株式会社 インターコネクトのための選択的なボトムアップ式金属フィーチャ充填
US10378105B2 (en) * 2016-05-31 2019-08-13 Tokyo Electron Limited Selective deposition with surface treatment
US10163696B2 (en) * 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill

Also Published As

Publication number Publication date
US20200251340A1 (en) 2020-08-06
WO2020163200A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
KR102291990B1 (ko) 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법
US10465294B2 (en) Oxide and metal removal
JP6440716B2 (ja) 周期的エッチング工程を用いたエッチング停止層のエッチング方法
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
TWI670387B (zh) 選擇性地沉積鈷層的方法、用於形成無孔隙之特徵的選擇性地沉積鈷層的方法、及電腦可讀媒體
KR20170017827A (ko) 산화물 에칭 선택성 시스템 및 방법
KR20220079671A (ko) 갭 충전 증착 공정
TWI687994B (zh) 用於經由原子層沉積循環之蝕刻的方法
JP2013529391A (ja) シリコン膜用選択エッチング
JP2015531547A (ja) ラジカル構成要素の酸化物エッチング
US10600685B2 (en) Methods to fill high aspect ratio features on semiconductor substrates with MOCVD cobalt film
KR101759769B1 (ko) Ｔｉ막의 성막 방법
TW202043520A (zh) 用於填充設置於基板中的特徵的方法及設備
US10094023B2 (en) Methods and apparatus for chemical vapor deposition of a cobalt layer
US11024537B2 (en) Methods and apparatus for hybrid feature metallization
JP6723128B2 (ja) ニッケル配線の製造方法
US20220165567A1 (en) Systems and methods for deposition residue control
KR20230079221A (ko) 기판 처리 방법 및 기판 처리 장치
TWI780185B (zh) 處理被處理體之方法
US20160300731A1 (en) Methods of etchback profile tuning
KR102678853B1 (ko) 피처리체를 처리하는 방법
KR20130022433A (ko) 애쉬-후 측벽 힐링
TW202249058A (zh) 選擇性阻障金屬蝕刻
CN118140301A (zh) 用于形成低电阻率钨特征的方法
SG187276A1 (en) Post-ash sidewall healing