TW201935646A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201935646A
TW201935646A TW107142331A TW107142331A TW201935646A TW 201935646 A TW201935646 A TW 201935646A TW 107142331 A TW107142331 A TW 107142331A TW 107142331 A TW107142331 A TW 107142331A TW 201935646 A TW201935646 A TW 201935646A
Authority
TW
Taiwan
Prior art keywords
resin
laser
semiconductor device
portions
lead
Prior art date
Application number
TW107142331A
Other languages
English (en)
Other versions
TWI690046B (zh
Inventor
成田亨
海老名建志
小野哲彌
Original Assignee
日商青井電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商青井電子股份有限公司 filed Critical 日商青井電子股份有限公司
Publication of TW201935646A publication Critical patent/TW201935646A/zh
Application granted granted Critical
Publication of TWI690046B publication Critical patent/TWI690046B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供了一種確保無引腳式的半導體裝置的引腳部的可焊性的半導體裝置及其製造方法。DFN具有:半導體晶片;管芯焊盤;複數個引腳部,其配置在上述管芯焊盤的周圍,並且在各個引腳部的前端部形成有缺口部;複數個引線,其將上述半導體晶片的表面電極與複數個引腳部中的某個引腳部電性連接:樹脂製的密封體,其將上述半導體晶片以及複數個引腳部中的每一個引腳部的一部分覆蓋。而且,複數個引腳部中的每一個具有在密封體的背面露出的端子部,缺口部在沿著複數個引腳部的排列方向的方向上的寬度比端子部在沿著排列方向的方向上的寬度小。

Description

半導體裝置及其製造方法
本發明涉及一種例如無引腳式(Leadless Type)的半導體裝置及其製造技術。
公知有被稱為MAP(模製陣列封裝:Mold Array Package)的半導體裝置的製造方法,該方法使用密封體將複數個器件區域統一覆蓋,針對每個密封體進行切割(封裝切割:Package Dicing)而單片化。
作為MAP製造方法,例如美國專利第8017447號說明書(專利文獻1)公開有如下技術:對與相鄰結構相連接且形成有連接棒的引腳框架(Lead Frame)進行二次注塑(Overmold)成型,對形成有連接棒的槽上照射雷射而除去將槽填滿的成型材料。
另外,例如JP特開2013-143445號公報(專利文獻2)中公開有如下技術:對從密封半導體晶片的密封體的下表面露出的引腳照射雷射,從而與由引腳的第一厚度構成的部分的側面相鄰地形成槽,並使側面和部分的下表面從密封體露出。
現有技術文獻
專利文獻
專利文獻1:美國專利第8017447號說明書;
專利文獻2:JP特開2013-143445號公報。
無引腳封裝由於是利用劃片機(Dicing Saw)將引腳端子和塑封化合物(Mold Compound)切斷而單片化,因此雖然引腳端子的下表面由焊錫浸潤性材料覆蓋,但是引腳端子的側面並未由焊錫浸潤性材料覆蓋,在利用焊錫材料對安裝基板進行熱安裝之際,側面引腳的外部下端的連接可靠性差,另外,焊錫接合部的目視檢查也困難。
即,在利用塑封化合物二次注塑側面引腳的外部下端部分(在引腳框架的連接條形成高低差)之後,僅透過利用雷射將塑封化合物除去,並不能將塑封化合物完全除去,以後的焊錫浸潤性材料的覆蓋變得不均勻,難以確保可焊性。
另外,當使用雷射將塑封化合物除去時,由於雷射對側面引腳的外部下端部分(在引腳框架的連接條形成高低差)的周邊過度照射,因此在端子的兩個側面上產生模製樹脂的空化部分,這可能使耐濕性變差。
本發明的目的在於提供一種能夠確保半導體裝置的引腳部的可焊性的技術。
本發明的所述的目的和新的特徵可根據本申請文件的記述以及所附附圖來明確。
針對本申請中公開的實施方式之中的代表性的例子的概要簡單說明如下。
基於一個實施方式的半導體裝置,具有:半導體晶片;晶片裝載部,其裝載有半導體晶片;複數個引腳部,其配置在晶片裝載部的周圍,且在各個引腳部的晶片裝載部側的相反側的前端部形成有缺口部。還具有:複數個導電性部件,其將半導體晶片的表面電極與該些個引腳部的其中之一電性連接;樹脂製的密封體,其將半導體晶片、該些個導電性部件以及該些個引腳部中的每一個引腳部的一部分覆蓋。而且,該些個引腳部的每一個具有在密封體的背面露出的端子部,缺口部在沿著該些個引腳部的排列方向的方向上的寬度比端子部在沿著排列方向的方向上的寬度小。
另外,基於一個實施方式的半導體裝置的製造方法,具有以下的工序。(a)在引腳框架的複數個器件形成區域中的每一個器件形成區域的晶片裝載部裝載半導體晶片的工序,其中引腳框架具有該些個器件形成區域和橫跨相鄰的器件形成區域而配置的連接條;(b)透過導電性部件將複數個半導體晶片中的每一個半導體晶片的表面電極與相連於連接條的該些個引腳部的每一個引腳部電性連接的工序。還具有:(c)形成將引腳框架的該些個器件形成區域、連接條以及該些個半導體晶片統一覆蓋的樹脂製的統一密封體的工序;(d)將在連接條的凹狀的高低差部中填充的樹脂除去的工序;(e)在連接條的高低差部將連接條切斷而進行單片化的工序。在此,所述(d)工序包括:對高低差部的樹脂照射雷射的(d1)工序;在所述(d1)工序後,實施水沖處理或液體研磨處理而將在高低差部填充的樹脂除去的(d2)工序。而且,在所述(d1)工序中,以在第一方向上,使得對高低差部的樹脂照射雷射的照射寬度比與高低差部一體形成的端子部的寬度窄的方式照射雷射,其中第一方向是該些個引腳部的排列方向。
對本申請中公開的發明之中,透過代表性的發明而得到的效果簡單說明該如下。
在注塑後,對在引腳框架的連接條的高低差部填充的樹脂照射雷射,進而進行水沖處理或液體研磨處理,從而能夠將高低差部的樹脂除去。由此,能夠確保半導體裝置的引腳部的可焊性。另外,透過對高低差部的樹脂照射雷射的照射寬度比端子部的寬度窄的方式照射雷射,能夠防止在引腳部的缺口部的兩側面產生樹脂的空化部分,能夠提高半導體裝置的品質以及可靠性。
圖1繪示本發明實施方式的半導體裝置的安裝面側的結構的一個例子的立體圖,圖2是繪示圖1的A部的結構的放大局部立體圖。
<半導體裝置>
圖1所示的本實施方式的半導體裝置,是利用在組裝中透過封裝切割而單片化的所謂的MAP方法來組裝的無引腳封裝。本實施方式中,作為利用上述MAP方法而組裝的無引腳封裝的一個例子,採用DFN6(雙邊扁平無引腳:Dual-Flat No-leads)進行說明。DFN6是如下的半導體封裝:沿著樹脂製的密封體4的相對的兩個側面4ca中的每一個配置複數個引腳部2a,各引腳部2a的端子部2b被配置在密封體4作為安裝面的背面4b上。
對DFN6的詳細結構進行說明,DFN6具有:半導體晶片1,其在後述的圖3所示那樣的主面1a上形成有複數個焊盤1c(bonding pad)(表面電極、電極焊盤、鍵合電極);管芯焊盤2e,其是裝載半導體晶片1的晶片裝載部;複數個引腳部2a,被配置在管芯焊盤2e的周圍。還具有:複數個引線3(導電性部件),將半導體晶片1的焊盤1c與複數個引腳部2a之中的某個引腳部2a電性連接引線3(導電性部件);樹脂製的密封體4,覆蓋半導體晶片1、複數個引線3以及複數個引腳部2a中的每一個的一部分。
DFN6是從半導體晶片1產生大量熱量的類型的半導體封裝。因此構成為如下結構:管芯焊盤2e的下表面2eb露出在密封體4的背面4b,並從管芯焊盤2e的下表面2eb放出(或者傳導出)來自半導體晶片1的熱量。如後述的圖3所示,半導體晶片1經由管芯接合材料5裝載在管芯焊盤2e的上表面2ea上。換而言之,半導體晶片1的背面1b經由管芯接合材料5固定在管芯焊盤2e的上表面2ea上。
另外,DFN6的密封體4具有:作為安裝面的背面4b和背面4b的相反側的面的上表面4a(參照後述的圖3);還具有位於背面4b與上表面4a之間的四個側面4c。複數個引腳部2a的側面2d露出在四個側面4c之中的相對的兩個側面4ca的每一個上。另一方面,支撐管芯焊盤2e的懸掛引腳(未圖示)的切斷面2ec露出在四個側面4c之中的相對的兩個側面4cb的每一個上。
在本實施方式的DFN6中,複數個引腳部2a的每一個具有在密封體4的背面4b露出的端子部2b。而且,在複數個引腳部2a的每一個上,在與管芯焊盤2e側相反一側的前端部分別形成有缺口部2c。缺口部2c是從密封體4的背面4b和側面4ca凹陷的部分,是配置在端子部2b與側面2d之間而且與端子部2b和側面2d相連的部分。
如圖2所示,缺口部2c在沿著複數個引腳部2a的排列方向(第一方向)P的方向上的寬度L1比端子部2b沿著排列方向P的方向上的寬度L2小(L1<L2)。
詳細而言,在缺口部2c的排列方向P上的兩側部配置有樹脂突出部4d,樹脂突出部4d從端子部2b的排列方向P上的兩端部向內側伸出。由此,缺口部2c在沿著複數個引腳部2a的排列方向P的方向上的寬度L1比端子部2b在沿著排列方向P的方向上的寬度L2小(窄(L1<L2))。
另外,設置在缺口部2c兩側的樹脂突出部4d之間的表面被金屬膜覆蓋。如後述的圖4所示,金屬膜是焊錫浸潤性膜7。即,焊錫浸潤性膜7是對焊錫的浸潤性良好的金屬膜,例如是由Sn、Pb-Sn、Sn-Bi或Sn-Ag-Cu等構成的鍍膜。
另外,如圖1以及圖2所示,DFN6的複數個引腳部2a中的每一個都具有從密封體4的側面4ca露出且並未由上述金屬膜覆蓋的側面2d。由於側面2d是在後述的圖3所示的引腳框架2的連接條2g的高低差部2h形成上述金屬膜之後進行切斷而形成的面,因此沒有被上述金屬膜覆蓋。
在此,半導體晶片1例如由Si或SiC等構成。
另外,複數個引腳部2a以及管芯焊盤2e例如由Cu合金或Fe-Ni合金等構成。
另外,引線3例如由Au、Cu、Al或Ag等構成。
另外,密封體4例如由熱固性的環氧類樹脂等構成。
另外,管芯接合材料5由Ag焊膏、高熔點焊錫或燒結金屬等構成。
<半導體裝置的組裝>
圖3繪示圖1所示的半導體裝置的組裝順序的一個例子的流程圖,圖4繪示圖3的B部的結構的放大局部剖視圖。
另外,在本實施方式中,在半導體裝置(DFN6)的組裝的說明中,為了易於理解,僅使用設置有複數個器件區域2f之中的兩個器件區域2f進行說明。
1.準備引腳框架2
首先,準備圖3所示的引腳框架2。引腳框架2具有複數個器件區域2f和橫跨相鄰的器件區域2f而配置的連接條2g。器件區域2f是形成一個DFN6的區域,在各器件區域2f形成有能夠支撐半導體晶片1的作為晶片裝載部的管芯焊盤2e和配置在管芯焊盤2e的周圍的複數個引腳部2a。另外,複數個引腳部2a中的每一個與連接條2g相連。
而且,在連接條2g形成有從引腳部2a的形成端子部2b的面側凹陷而成的高低差部2h。高低差部2h例如透過蝕刻加工等而形成。所以,高低差部2h的截面形狀構成為彎曲形狀(R形狀),凹陷的高低差部2h的部分橫跨相鄰的器件區域2f而配置。
2.貼片(Chip Mounter)
在準備了引腳框架2之後,進行圖3的步驟S1所示的貼片。在此,在複數個器件區域2f中的每一個器件區域2f的管芯焊盤2e上裝載半導體晶片1。此時,在管芯焊盤2e的上表面2ea上經由管芯接合材料5(也稱為晶片貼裝(Die Attach)材料)裝載半導體晶片1。由此,半導體晶片1的背面1b經由管芯接合材料5固定在管芯焊盤2e的上表面2ea上。
3.線焊(Wire Bond)
貼片後,進行圖3的步驟S2所示的線焊。在此,複數個半導體晶片1中的每一個半導體晶片1的焊盤1c與相連於連接條2g的複數個引腳部2a之中的某個引腳部2a透過引線3(導電性部件、佈線材料)而電性連接。
4.二次注塑(Over Mold)
焊線後,進行圖3的步驟S3所示的二次注塑。在此,形成樹脂製的統一密封體4e,其統一覆蓋引腳框架2的複數個器件區域2f、連接條2g的高低差部2h、複數個半導體晶片1以及複數個引線3。即,透過二次注塑,在凹狀的高低差部2h中也填充樹脂4ea(塑封化合物)(高低差部2h由樹脂4ea覆蓋)。另一方面,如圖3的步驟S3所示,以使得管芯焊盤2e的下表面2eb、連接條2g的端子部2b不被樹脂4ea(塑封化合物)覆蓋的方式進行二次注塑。
5.除去樹脂
二次注塑後,進行圖3的步驟S4所示的樹脂除去。在此,除去填充在連接條2g的凹狀的高低差部2h中的樹脂4ea。具體而言,對填充在高低差部2h中的樹脂4ea照射後述的圖6所示的雷射8a而將樹脂4ea除去。
在此,對透過照射雷射進行的樹脂4ea的除去進行詳細說明。圖5繪示圖1所示的半導體裝置的組裝中在注塑後的連接條的高低差部的狀態的一個例子的局部立體圖,圖6繪示向圖5所示的高低差部照射雷射的狀態的一個例子的局部立體圖,圖7是繪示圖6所示的雷射照射時的掃描狀態的一個例子的局部立體圖。進一步,圖8繪示圖6所示的雷射照射時的照射寬度的一個例子的局部立體圖,圖9繪示比較例中的雷射照射後的密封體的空穴狀態的結構的局部立體圖。
如圖5所示,透過二次注塑,樹脂4ea填充到連接條2g的高低差部2h中。因此,在本實施方式中,首先,如圖6所示,從雷射振盪部8對填充在高低差部2h中的樹脂4ea照射雷射8a以除去高低差部2h的樹脂4ea。
此時,如圖7所示,以在與複數個引腳部2a(參照圖1)的每一個的排列方向(第一方向)P交叉的長度方向(第二方向)Q上,透過掃描方法照射圖6所示的雷射8a,以使雷射8a照到連接條2g的高低差部2h與端子部2b的邊界2i(即,端子部2b的邊緣部分)。也就是說,如雷射8a的圖7所示的照射軌跡8b那樣,對高低差部2h進行照射,並且以在長度方向Q上使得雷射8a照到高低差部2h與端子部2b的邊界2i的方式,在高低差部2h反覆照射雷射8a。另外,雷射8a對高低差部2h的照射的軌跡可以是沿著一個方向反覆照射的軌跡,也可以是往復照射的軌跡。由此,除了高低差部2h之外對端子部2b的邊緣部分也照射雷射8a,因此能夠將高低差部2h的樹脂4ea除去。
而且,在本實施方式中,在照射雷射8a之際,如圖7以及圖8所示,是以在複數個引腳部2a的排列方向P上的對高低差部2h的樹脂4ea照射雷射8a的照射寬度L3,比與高低差部2h一體形成的端子部2b的寬度L2窄(L3<L2)的方式,利用掃描方法對樹脂4ea照射雷射8a。
具體而言,在引腳部2a的長度方向Q上,透過掃描方法對高低差部2h的樹脂4ea反覆照射雷射8a。此時,進行控制以使得雷射8a不會照到圖7所示的R部所示的高低差部2h的兩側部,也就是說,使得雷射8a的軌跡為照射軌跡8b。即,控制雷射8a進行照射,使得雷射8a在排列方向P上的照射位置的端部為圖8所示的端子部2b的端部的延長線T1、T2的內側的部位。
換而言之,如圖6、圖8所示,控制雷射8a進行照射,使得複數個引腳部2a的排列方向P上的對高低差部2h的樹脂4ea照射雷射8a的照射寬度L3比端子部2b的寬度L2窄(L3<L2)。由此,在缺口部2c的兩側部形成比上述延長線T1、T2更向內側伸出的樹脂突出部4d。也就是說,照射雷射8a在高低差部2h的排列方向P上的兩側部,使得樹脂突出部4d比端子部2b的排列方向P上的兩端部更向內側伸出而形成。
由此,缺口部2c(高低差部2h)在排列方向P上的開口的寬度L3比端子部2b在排列方向P上的寬度L2窄(小)。
其結果是,能夠防止產生如圖9的比較例所示那樣在引腳部2a的缺口部2c的兩側部形成的樹脂空化部分9。即,能夠避免在缺口部2c的兩側部產生的樹脂空化部分9。
另外,優選控制雷射8a進行照射,以使得在圖8所示的缺口部2c(圖7的高低差部2h),使排列方向P上的雷射8a的照射寬度L3與排列方向P上的端子部2b的寬度L2的差的1/2(雷射8a的非照射寬度15)為期望的數值。作為一個例子,上述期望的數值是30μm左右。這例如是基於引腳框架2上的目標的蝕刻加工的實際交叉、雷射照射位置的偏差交叉、正裕度這三個要素的總和的大小,其中引腳框架2上的目標用於識別雷射照射時的位置。換而言之,透過控制上述期望的數值(雷射8a的非照射寬度15),能夠避免樹脂空化部分9,並且能夠確保高低差部2h(缺口部2c)的開口區域。
雷射照射後,進行水沖(Water Jet)處理或者液體研磨(Liquid Honing)處理。在此,圖10繪示圖6所示的雷射照射後的高低差部的殘留樹脂的狀態的一個例子的局部立體圖,圖11繪示透過水沖處理除去圖10所示的殘留樹脂的狀態的一個例子的局部立體圖,圖12繪示透過液體研磨處理除去圖10所示的殘留樹脂的狀態的一個例子的局部立體圖。
當雷射8a對高低差部2h上的樹脂4ea的照射結束時,如圖10所示,在連接條2g的高低差部2h存在作為樹脂殘留的殘留樹脂4f。殘留樹脂4f是僅透過雷射照射沒有完全除去的樹脂的殘留。因此,實施水沖處理或者液體研磨處理中的任一種處理來除去高低差部2h的殘留樹脂4f。
在進行水沖處理的情況下,如圖11所示,從噴嘴10噴射液體10a,沖擊附著在高低差部2h上的作為對象物的殘留樹脂4f,由此,將殘留樹脂4f從高低差部2h除去。另一方面,在進行液體研磨處理的情況下,如圖12所示,從噴射槍11噴射漿液11a(Slurry),對附著在高低差部2h上的作為對象物的殘留樹脂4f進行噴吹,由此將殘留樹脂4f從高低差部2h除去。另外,高低差部2h處的殘留樹脂4f的除去在高低差部2h處,只要對有助於DFN安裝時的焊錫接合的有效尺寸的範圍進行即可。即,上述有效尺寸的範圍之外,即使存在殘留樹脂4f也是可以的。
本實施方式中,在二次注塑後的樹脂除去工序中,首先,對連接條2g的高低差部2h照射雷射8a,之後,透過進行水沖處理或液體研磨處理,能夠毫無殘留地除去填充或附著在高低差部2h上的樹脂4ea。
6.覆蓋金屬膜
在除去樹脂後,進行圖3的步驟S5所示的金屬膜覆蓋。在此,在連接條2g的高低差部2h的所露出的面以及引腳部2a的端子部2b、以及管芯焊盤2e的下表面2eb覆蓋作為金屬膜的焊錫浸潤性膜7。焊錫浸潤性膜7是對焊錫浸潤性良好的金屬膜,例如是由Sn、Pb-Sn、Sn-Bi或者Sn-Ag-Cu等構成的鍍膜。
7.單片化
在覆蓋金屬膜後,進行圖3的步驟S6所示的單片化。在此,在連接條2g的高低差部2h處切斷連接條2g而單片化為各個DFN6。此時,使用劃片機14以比高低差部2h在與排列方向P交叉的長度方向Q(參照圖5)上的寬度小的寬度,切斷高低差部2h。即,使用寬度比連接條2g的高低差部2h在長度方向Q上的寬度小的劃片機14進行切斷及單片化。如圖4所示,使透過上述切斷而形成的位於複數個引腳部2a的每一個引腳部的側面2d與端子部2b之間的缺口部2c由焊錫浸潤性膜7覆蓋的面露出。也就是說,成為如下狀態:由焊錫浸潤性膜7覆蓋的缺口部2c配置在複數個引腳部2a的每一個引腳部的側面2d的下方側。
透過以上工序,完成圖1所示的DFN6的製造。
<半導體裝置的安裝結構>
圖13繪示圖1所示的半導體裝置的安裝結構的端子部接合部分的一個例子的放大局部剖視圖。另外,圖13繪示了將圖1所示的DFN6安裝到安裝基板12的導體圖案12a上的結構中的端子部接合部分。即,安裝基板12的導體圖案12a與上述DFN6的引腳部2a透過焊錫13而電性連接。
另外,如圖13所示,在上述DFN6的引腳部2a形成與安裝面側的端子部2b相連且呈凹陷形狀的缺口部2c,在端子部2b和缺口部2c的各個的面上覆蓋著焊錫浸潤性膜7。由此,能夠提高焊錫13對引腳部2a的浸潤性。
特別是,透過在引腳部2a形成被焊錫浸潤性膜7覆蓋的缺口部2c,焊錫13能夠向上浸潤到引腳部2a的缺口部2c的上方,從而能夠形成高度高的焊錫13的角焊縫13a。
由此,能夠提高DFN6的安裝強度。
<效果>
根據本實施方式的DFN6的製造方法,透過在二次注塑後,對在引腳框架2的連接條2g的高低差部2h中填充的樹脂4ea照射雷射8a,進而進行水沖處理或液體研磨處理,從而能夠毫無殘留地除去高低差部2h的樹脂4ea。
由此,能夠在高低差部2h(缺口部2c)均勻地進行焊錫浸潤性膜7的覆蓋,能夠確保DFN6的引腳部2a的可焊性。
另外,透過雷射8a對引腳框架2的連接條2g的高低差部2h的樹脂4ea的照射寬度L3比端子部2b的寬度L2窄(L3<L2)的方式照射雷射8a,能夠防止在引腳部2a的缺口部2c的兩側面產生樹脂空化部分,能夠提高DFN6的品質以及可靠性。
另外,引腳框架2的連接條2g的高低差部2h的形成能夠透過蝕刻工藝容易地進行。
另外,關於用於除去連接條2g的高低差部2h處的樹脂的雷射照射、水沖處理或液體研磨處理,可透過已知工藝容易地實施,不用特別引入新的工藝就能夠實施。
另外,關於對引腳部2a的缺口部2c的兩側部的內側的範圍照射雷射8a的方法,也能夠透過基於掃描方法的已知工藝進行雷射照射,能夠容易確保其精度。
另外,根據本實施方式的DFN6,透過在各引腳部2a的前端部形成缺口部2c,並在缺口部2c形成焊錫浸潤性膜7,在其安裝結構中,能夠形成焊錫13的角焊縫13a,能夠進行焊錫接合部的目視檢查。
而且,透過在DFN6的各引腳部2a形成缺口部2c,並且由焊錫浸潤性膜7覆蓋缺口部2c,從而焊錫13向上浸潤到引腳部2a的缺口部2c的上方,因此能夠形成高度高的焊錫13的角焊縫13a。其結果是,能夠提高DFN6的安裝強度。
另外,在DFN6中,由於能夠透過在各引腳部2a的缺口部2c的兩側部的雷射照射來避免樹脂空化部分9,因此能夠抑制DFN6的耐濕性下降。
另外,在DFN6的各引腳部2a,透過在缺口部2c的兩側部形成樹脂突出部4d,能夠抑制各個引腳部2a從密封體4的脫落。其結果是,能夠提高DFN6的品質。
以上基於實施方式對本發明人所完成的發明進行了具體說明,但是本發明並不限定於以上描述的實施方式,毫無疑問,能夠在不脫離其宗旨的範圍內進行各種變更。
例如,上述實施方式中,作為無引腳式的半導體裝置的一個例子,舉出DFN6進行了說明,但上述半導體裝置即使是QFN(四側扁平無引腳:Quad-Flat Non-leaded )也能夠適用。
另外,上述實施方式中,作為半導體裝置,舉出裝載半導體晶片1的管芯焊盤2e從密封體4的背面4b露出的結構進行了說明,但是上述半導體裝置也可以是管芯焊盤2e埋入到密封體4內部的管芯焊盤埋入型結構。
1‧‧‧半導體晶片
1a‧‧‧主面
1b‧‧‧背面
1c‧‧‧焊盤
2‧‧‧引腳框架
2a‧‧‧引腳部
2b‧‧‧端子部
2c‧‧‧缺口部
2d‧‧‧側面
2e‧‧‧管芯焊盤
2ea‧‧‧上表面
2eb‧‧‧下表面
2ec‧‧‧切斷面
2f‧‧‧器件區域
2g‧‧‧連接條
2h‧‧‧高低差部
2i‧‧‧邊界
3‧‧‧引線
4‧‧‧密封體
4a‧‧‧上表面
4b‧‧‧背面
4c、4ca、4cb‧‧‧側面
4d‧‧‧樹脂突出部
4e‧‧‧統一密封體
4ea‧‧‧樹脂
4f‧‧‧殘留樹脂
5‧‧‧管芯接合材料
6‧‧‧DFN
7‧‧‧焊錫浸潤性膜
8‧‧‧雷射振盪部
8a‧‧‧雷射
8b‧‧‧照射軌跡
9‧‧‧樹脂空化部分
10‧‧‧噴嘴
10a‧‧‧液體
11‧‧‧噴射槍
11a‧‧‧漿液
12‧‧‧安裝基板
12a‧‧‧導體圖案
13‧‧‧焊錫
13a‧‧‧角焊縫
14‧‧‧劃片機
15‧‧‧非照射寬度
T1、T2‧‧‧延長線
L1、L2、L3‧‧‧寬度
Q‧‧‧長度方向
P‧‧‧排列方向
圖1繪示本發明實施方式的半導體裝置的安裝面側的結構的一個例子的立體圖。
圖2繪示圖1的A部的結構的放大局部立體圖。
圖3繪示圖1所示的半導體裝置的組裝順序的一個例子的流程圖。
圖4繪示圖3的B部的結構的放大局部剖視圖。
圖5繪示圖1所示的半導體裝置的組裝中模制後連接條的高低差部的狀態的一個例子的局部立體圖。
圖6繪示向圖5所示的高低差部照射雷射的狀態的一個例子的局部立體圖。
圖7繪示圖6所示的雷射照射時的掃描狀態的一個例子的局部立體圖。
圖8繪示圖6所示的雷射照射時的照射寬度的一個例子的局部立體圖。
圖9繪示比較例中的雷射照射後的密封體的空化狀態的結構的局部立體圖。
圖10繪示圖6所示的雷射照射後的高低差部的殘留樹脂的狀態的一個例子的局部立體圖。
圖11繪示透過水沖處理除去圖10所示的殘留樹脂的狀態的一個例子的局部立體圖。
圖12繪示透過液體研磨處理而除去圖10所示的殘留樹脂的狀態的一個例子的局部立體圖。
圖13繪示圖1所示的半導體裝置的安裝結構的引腳部接合部分的一個例子的放大局部剖視圖。

Claims (9)

  1. 一種半導體裝置,其中,具有: 一半導體晶片; 一晶片裝載部,其裝載有該半導體晶片; 複數個引腳部,其配置在該晶片裝載部的周圍,且在各個該引腳部的該晶片裝載部側的相反側的前端部形成有一缺口部; 複數個導電性部件,其將該半導體晶片的表面電極與該些個引腳部的其中之一電性連接; 樹脂製的一密封體,其將該半導體晶片、該些個導電性部件以及該些個引腳部中的每一個該引腳部的一部分覆蓋;以及 該些個引腳部的每一個具有在該密封體的背面露出的一端子部, 該缺口部在沿著該些個引腳部的一排列方向的方向上的寬度比該端子部在沿著該排列方向的方向上的寬度小。
  2. 如請求項第1項所述的半導體裝置,其中,該缺口部在該排列方向上的兩側部配置有一樹脂突出部,該樹脂突出部向著該端子部在該排列方向上的兩端部的內側伸出。
  3. 如請求項第2項所述的半導體裝置,其中,該缺口部的配置在該樹脂突出部之間的面由一金屬膜覆蓋。
  4. 如請求項第3項所述的半導體裝置,其中,該些個引腳部的每一個具有從該密封體露出且並未由該金屬膜覆蓋的側面。
  5. 一種半導體裝置的製造方法,其中,具有以下的工序: (a)在一引腳框架的複數個器件形成區域中的每一個該器件形成區域的一晶片裝載部裝載一半導體晶片的工序,其中該引腳框架具有該些個器件形成區域和橫跨相鄰的該器件形成區域而配置的一連接條; (b)所述(a)工序之後,透過一導電性部件將複數個半導體晶片中的每一個該半導體晶片的表面電極與相連於該連接條的複數個引腳部的每一個該引腳部電性連接的工序; (c)所述(b)工序之後,形成將該引腳框架的該些個器件形成區域、該連接條以及該些個半導體晶片統一覆蓋的樹脂製的統一一密封體的工序; (d)所述(c)工序之後,將在該連接條的凹狀的一高低差部中填充的一樹脂除去的工序; (e)所述(d)工序之後,在該連接條的該高低差部將該連接條切斷而進行單片化的工序; 在此,所述(d)工序包括: 對該高低差部的該樹脂照射雷射的(d1)工序; 在所述(d1)工序後,實施水沖處理或液體研磨處理而將在該高低差部填充的該樹脂除去的(d2)工序;以及 在所述(d1)工序中,以在一第一方向上,使得對該高低差部的該樹脂照射該雷射的照射寬度比與該高低差部一體形成的一端子部的寬度窄的方式照射該雷射,其中該第一方向是該些個引腳部的排列方向。
  6. 如請求項第5項所述的半導體裝置的製造方法,其中,當照射該雷射時,向該高低差部在該第一方向上的兩側部照射該雷射,使得一樹脂突出部向著該端子部在該第一方向上的兩端部的內側伸出。
  7. 如請求項第5項所述的半導體裝置的製造方法,其中,在該些個引腳部中的每一個該引腳部的與該第一方向交叉的一第二方向上透過掃描方法照射該雷射,使該雷射照到該連接條的該高低差部與該端子部的邊界。
  8. 如請求項第5項所述的半導體裝置的製造方法,其中,在所述(d)工序與所述(e)工序之間,利用金屬膜覆蓋該高低差部的露出的面。
  9. 如請求項第6項所述的半導體裝置的製造方法,其中,所述(e)工序中,透過使用一劃片機,以比該高低差部在與該第一方向交叉的一第二方向上的寬度小的寬度,將該高低差部切斷,從而使得由該切斷而形成的位於該些個引腳部中的每一個該引腳部的側面與該端子部之間的一缺口部的由該金屬膜覆蓋的面露出。
TW107142331A 2017-11-28 2018-11-27 半導體裝置及其製造方法 TWI690046B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017227366A JP6417466B1 (ja) 2017-11-28 2017-11-28 半導体装置およびその製造方法
JP2017-227366 2017-11-28

Publications (2)

Publication Number Publication Date
TW201935646A true TW201935646A (zh) 2019-09-01
TWI690046B TWI690046B (zh) 2020-04-01

Family

ID=64098653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142331A TWI690046B (zh) 2017-11-28 2018-11-27 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP6417466B1 (zh)
CN (1) CN110010580B (zh)
TW (1) TWI690046B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022122045A (ja) * 2021-02-09 2022-08-22 エイブリック株式会社 半導体装置
JP2023047750A (ja) * 2021-09-27 2023-04-06 Towa株式会社 半導体装置およびその製造方法
JP2023089736A (ja) * 2021-12-16 2023-06-28 Towa株式会社 レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
CN115719713B (zh) * 2023-01-09 2023-05-30 江苏长晶浦联功率半导体有限公司 一种扁平无引脚元件及其封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11229269A (ja) * 1998-02-20 1999-08-24 Nca:Kk 柄付きシート状部材の柄合わせ自動裁断システム
CN100533722C (zh) * 2002-07-01 2009-08-26 株式会社瑞萨科技 半导体器件
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP4635471B2 (ja) * 2004-04-22 2011-02-23 ソニー株式会社 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2006066545A (ja) * 2004-08-25 2006-03-09 Mitsubishi Electric Corp 電子部品パッケージ
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP6417466B1 (ja) 2018-11-07
CN110010580A (zh) 2019-07-12
CN110010580B (zh) 2023-02-28
TWI690046B (zh) 2020-04-01
JP2019096836A (ja) 2019-06-20

Similar Documents

Publication Publication Date Title
TWI690046B (zh) 半導體裝置及其製造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US9263274B2 (en) Method for manufacturing semiconductor device
US9324644B2 (en) Semiconductor device
JP5380244B2 (ja) 半導体装置の製造方法
KR100720607B1 (ko) 반도체장치
TWI743778B (zh) 半導體裝置的製造方法
US20230057405A1 (en) QFN Device Having A Mechanism That Enables An Inspectable Solder Joint When Attached To A PWB And Method Of Making Same
TW201428861A (zh) 在扁平包裝之無引線的微電子封裝上之可濕性引線端點
JP2014187308A (ja) 半導体装置の製造方法
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
US20220254706A1 (en) Semiconductor device
WO2023047720A1 (ja) 半導体装置およびその製造方法
JP5816659B2 (ja) 半導体装置の製造方法