WO2023047720A1 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- WO2023047720A1 WO2023047720A1 PCT/JP2022/023774 JP2022023774W WO2023047720A1 WO 2023047720 A1 WO2023047720 A1 WO 2023047720A1 JP 2022023774 W JP2022023774 W JP 2022023774W WO 2023047720 A1 WO2023047720 A1 WO 2023047720A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- recess
- lead frame
- resin material
- semiconductor device
- resin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 119
- 229920005989 resin Polymers 0.000 claims abstract description 119
- 239000000463 material Substances 0.000 claims abstract description 85
- 238000005520 cutting process Methods 0.000 claims abstract description 34
- 238000007747 plating Methods 0.000 claims description 18
- 238000007789 sealing Methods 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910000597 tin-copper alloy Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
- H01L2924/401—LASER
Definitions
- This specification relates to a semiconductor device and its manufacturing method.
- Patent Document 1 Japanese Patent Application Laid-Open No. 2019-102757
- a QFN type semiconductor device is manufactured by dividing a QFN (Quad Flat Non-Leaded Package) package substrate.
- a plurality of fine electrodes are exposed on the end face of the semiconductor device by the division.
- the electrodes may be connected to each other (short circuit), and when the semiconductor device is mounted on the mother substrate, it may be difficult to mount the semiconductor device on the substrate. It is disclosed that there is a possibility that it may become impossible to place
- Patent Document 2 Japanese Unexamined Patent Application Publication No. 2011-077278
- a concave portion recessed portion
- Patent Document 1 paragraphs [0062], [0063], etc. discloses that a resin material filled in a concave portion is removed by irradiating the concave portion with a laser beam, thereby removing the lower surface side (opposite to the chip mounting surface) of the concave portion. It discloses that a semiconductor device can be obtained by exposing the plated film covering the portion (side) to the outside, and then dividing the package along the concave portion using a blade.
- the recess provided in the lead frame is irradiated with a laser beam to remove all the resin material filled in the recess.
- burrs are likely to occur on the bottom surface of the recess (the end face of the portion forming the recess) in the lead frame.
- Lead frames are often made of copper, and copper is relatively soft among common metal materials. In a lead frame made of copper, the height of burrs tends to vary.
- the mounting height and flatness will vary from device to device depending on the height of the burr. Otherwise, the mounting strength may decrease.
- An object of the present specification is to disclose a semiconductor device having a configuration capable of suppressing the occurrence of burrs on the bottom surface of a recess in a lead frame, and a method of manufacturing the same.
- a method for manufacturing a semiconductor device based on the present disclosure includes a resin sealing step of sealing the semiconductor chip with a resin material in a state where the semiconductor chip is bonded to a lead frame in which a recess is formed; a laser beam irradiation step of irradiating light and removing the resin material in the recess with the laser light so that part of the resin material remains in the recess; and a bottom surface of the recess in the lead frame. cutting together with the part of the resin material in the recess.
- a semiconductor device includes a lead frame in which a recess is formed, and a semiconductor chip that is bonded to the lead frame and sealed with a resin material, and the bottom surface of the recess in the lead frame is In the semiconductor device manufactured by cutting, the bottom surface of the recess in the lead frame and the resin material in the recess overlap each other in the height direction of the lead frame.
- FIG. 4 is a plan view showing a lead frame prepared in a preparation step and a plurality of semiconductor chips
- FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, showing a state in which a semiconductor chip is bonded onto a lead frame (die pad) having a recess.
- FIG. 4 is a cross-sectional view showing a state after a resin sealing process has been performed; It is sectional drawing which shows the state from which the protective film was removed before performing a laser beam irradiation process. It is sectional drawing which shows a mode that a laser beam irradiation process is performed.
- FIG. 4 is a plan view showing a lead frame prepared in a preparation step and a plurality of semiconductor chips
- FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, showing a state in which a semiconductor chip is bonded onto a lead frame (die pad) having a recess.
- FIG. 4 is a cross-sectional
- FIG. 4 is a cross-sectional view showing a state after a plating process is performed; It is sectional drawing which shows a mode that a cutting process is performed.
- 1 is a perspective view showing a semiconductor device obtained by a manufacturing method according to an embodiment
- FIG. 3 is an enlarged perspective view showing an end face of a semiconductor device obtained by the manufacturing method of the embodiment
- FIG. 1 is a cross-sectional view showing how a semiconductor device obtained by a manufacturing method according to an embodiment is mounted
- FIG. FIG. 11 is a cross-sectional view showing a state after a plating step is performed in a method of manufacturing a semiconductor device in a comparative example;
- FIG. 11 is a cross-sectional view showing a state in which a cutting step is performed in a method of manufacturing a semiconductor device in a comparative example;
- FIG. 11 is a cross-sectional view showing how a semiconductor device obtained by a method of manufacturing a semiconductor device in another comparative example is mounted;
- FIG. 11 is a cross-sectional view showing a state in which a laser beam irradiation step is performed in a method of manufacturing a semiconductor device in a modified example of the embodiment;
- FIG. 4 is a cross-sectional view for explaining the conditions of an experimental example performed with respect to the embodiment; 4 is a table showing the results of experimental examples conducted with respect to the embodiment;
- a method of manufacturing a semiconductor device includes a preparation process, a resin sealing process, a laser light irradiation process, a plating process, and a cutting process. These will be described in order below.
- FIG. 1 is a plan view showing a lead frame 1 and a plurality of semiconductor chips 6 prepared in the preparation process.
- the lead frame 1 is made of a metal such as copper and has a flat plate shape, and has a front surface 1a and a back surface 1b.
- FIG. 1 shows a plan view of the lead frame 1 viewed from the surface 1a side.
- a lead frame 1 connects a plurality of die pads 2 arranged in a matrix, a plurality of leads 3 arranged around (four sides) each die pad 2, and a plurality of leads 3 arranged on four sides of each die pad 2. and tie bars 4 that surround and surround.
- a chip mounting surface is provided on the front surface 1a side of the lead frame 1 (die pad 2), and a recess 5, which will be described later, is provided on the rear surface 1b side of the lead frame 1 (tie bar 4).
- FIG. 1 shows a state in which a semiconductor chip 6 is arranged on each die pad 2. As shown in FIG.
- the tie bars 4 are formed in a grid pattern on the lead frame 1 .
- the lead frame 1 is preformed with recesses 5 extending along the tie bars 4 .
- the recessed portion 5 is formed so as to be recessed from the back surface 1b toward the front surface 1a in the height direction of the lead frame 1 (the arrow AR direction shown in FIG. 2).
- the recess 5 extends like a groove on the rear surface 1b of the lead frame 1, and has a width dimension W1 (FIGS. 1 and 2) in a direction orthogonal to the extending direction of the recess 5. ing.
- the width dimension W1 is, for example, 0.40 mm to 0.50 mm.
- the concave portion 5 does not penetrate the lead frame 1 from the back surface 1 b side to the front surface 1 a side, but has a height (here, synonymous with depth) of the thickness of the lead frame 1 , for example. 1 can be formed by etching (wet etching).
- the width dimension W1 and the height dimension of the concave portion 5 are determined so as to ensure strength to the extent that defects such as deformation do not occur in the post-process, to enable good appearance inspection in the post-process, and to ensure a satisfactory appearance of the finished semiconductor device. It is set to an optimum value in consideration of mounting strength and the like.
- FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, showing a state in which a semiconductor chip 6 is bonded onto a lead frame 1 (die pad 2) having a recess 5 formed therein.
- a plurality of electrodes provided on each semiconductor chip 6 are electrically connected to leads 3 (FIG. 1) through bonding wires 7 .
- the bonding wires 7 are not shown in FIG.
- FIG. 3 is a cross-sectional view showing a state after a resin sealing step has been performed.
- the semiconductor chip 6 is sealed on the lead frame 1 with the resin material 9 while the semiconductor chip 6 is bonded to the lead frame 1 .
- a protective film 8 for example, polyimide resin tape
- the resin is sealed. Sealing should be performed before the resin sealing process.
- the inside of the concave portion 5 is filled with the resin material 9 (9b) (see FIG. 4).
- the inner wall surface 4w (FIG. 4) and the bottom surface 4v (FIG. 4) of the portion 4b defining the recess 5 of the lead frame 1 (tie bar 4) are covered with the resin material 9 (9b).
- the inner wall surface 4w of the tie bar 4 is, for example, a plane extending in the height direction AR from the back surface 1b of the tie bar 4, or a plane extending in a direction orthogonal to the back surface 1b of the tie bar 4.
- the bottom surface 4v of the tie bar 4 is, for example, a plane extending parallel to the back surface 1b of the tie bar 4 or a plane extending in a direction orthogonal to the height direction AR.
- a concave portion 5 as a space is defined by the bottom surface 4v and a pair of inner wall surfaces 4w provided on both outer sides of the bottom surface 4v.
- the protective film 8 is peeled off from the back surface 1b of the lead frame 1 before performing the laser beam irradiation step described below. By removing the protective film 8, the back surface 1b of the lead frame 1 and the resin material 9 (9b) formed in the recess 5 of the lead frame 1 are exposed.
- the resin material 9 in the concave portion 5 is irradiated with the laser light L2.
- the laser light L2 as a pulse laser, a YAG laser, a YVO4 laser, or a green laser that converts the wavelength of the laser light emitted from these by a second harmonic generation (SHG) material is used in a laser light oscillation device. It is possible.
- the irradiation area of the laser beam L2 can be changed by scanning with the scanning optical system.
- the resin material 9 (9b) is removed, thereby exposing the inner wall surface 4w of the tie bar 4 (the portion 4b forming the recess 5).
- a predetermined height H2 of the resin material 9 is removed with respect to the height H1 of the inner wall surface 4w forming the recess 5 .
- the resin material 9 (9b) in the concave portion 5 is not entirely removed, and the concave portion is removed by the laser beam L2 so that a portion 9c of the resin material 9 (9b) remains in the concave portion 5.
- the resin material 9 inside 5 is removed.
- the wavelength, power, laser diameter, and irradiation of the laser light L2 are adjusted so that the resin material 9 can remain to a desired extent. Optimized for time.
- a material with good solder wettability can be selected according to the solder material used for mounting. For example, when using Sn (tin)-based solder, tin (Sn), tin-copper alloy (Sn-Cu), tin-silver alloy (Sn-Ag), tin-bismuth (Sn-Bi), etc.
- the plated layer 10 of the laminate using Ni as the base on the lead frame 1 side can also be used.
- the lead frame 1 is preferably subjected to a predetermined cleaning process before the plating process. As the surface treatment of the lead frame 1 in the pretreatment of the plating process, in addition to the cleaning treatment, treatment for removal of an oxide film, surface activation, and the like may be performed.
- a plurality of semiconductor devices 11 are obtained by performing the cutting process. Resin end faces 9t and 9s and a metal end face 4t are exposed on the end faces formed by cutting the semiconductor device 11 .
- the resin end face 9t is formed by cutting a portion 9c of the resin material 9, and the resin end face 9s is formed by cutting the resin material 9 located closer to the surface 9a than the lead frame 1 is. there is
- the metal end surface 4t is formed by cutting the bottom surface 4v (the portion 4b forming the recess 5) of the lead frame 1 (tie bar 4).
- FIG. 8 is a perspective view showing a semiconductor device 11 obtained by the manufacturing method of the embodiment
- FIG. 9 is an enlarged perspective view showing the semiconductor device 11.
- the semiconductor device 11 is a QFN-type non-lead type product in which leads for electrical connection do not protrude to the outside of the product when viewed from above.
- a portion 9c of the resin material 9 remains inside the recess 5 (see FIG. 7), that is, on the corner between the inner wall surface 4w and the bottom surface 4v.
- a step is formed on the side portion (segment portion) of each lead 3, and the plated layer 10 is not formed on the metal end surface 4t of the lead 3, which is the original. of metal is exposed.
- the semiconductor device 11 is mounted on a printed circuit board, for example, with the lead 3 side facing downward. Lands 13 are formed on the printed board at positions corresponding to the leads 3 , and the leads 3 and the lands 13 are electrically connected via solder 14 .
- fillets of the solder 14 are formed on the steps formed on the sides (pieces) of the leads 3. Based on the shape of the fillets, it is determined whether the solder connection is properly made. It is possible to easily determine whether
- FIG. 11 is a cross-sectional view showing a state after a plating step is performed in a method of manufacturing a semiconductor device according to a comparative example.
- the resin material 9 (not shown in FIG. 11) filling the recess 5 is completely removed. After that, a plated layer 10 is formed on the lead frame 1 .
- the portion 4b (bottom surface 4v of the recess 5) of the lead frame 1 (tie bar 4) and the resin material 9 positioned closer to the surface 9a than the lead frame 1 are cut. be done.
- resin (resin material 9) is applied to the back surface 1b side of the portion 4b of the tie bar 4 (the upper side of the portion 4b (bottom surface 4v) of the tie bar 4 in the plane of FIG. 11) unlike the embodiment.
- Part 9c) is absent.
- burrs 19 are more likely to occur in the cutting process than in the case of the embodiment. Therefore, as shown in FIG. It is formed extending in the height direction AR of the lead frame 1 . As described at the beginning, if burrs 19 having various heights are generated on the metal end surface 4t, the mounting height and flatness may vary depending on the height of the burrs 19, and the mounting strength may decrease. there's a possibility that.
- the end face (the metal in FIG. A portion 9c of the resin material 9 or a resin end surface 9t of the resin material 9 exists on the portion that will become the end surface 4t. Since the presence of the part 9c of the resin material 9 can resist the generation of the burr 19, it is possible to effectively suppress the generation of the burr 19 compared to the comparative example. In comparison with the comparative example, it is possible to prevent variations in the strength and the like and deterioration in the mounting strength.
- the bottom surface 4v of the recess 5 in the lead frame 1 (tie bar 4) and the part 9b of the resin material 9 in the recess 5 are separated from each other. overlap each other in the height direction AR of the lead frame 1 .
- the portion 9c of the resin material 9 is configured to exist as close as possible to the metal end surface 4t (remains inside the recess 5), so that the portion 9c of the resin material 9 is removed from the burr 19. can more effectively resist the occurrence of
- FIG. 13 is a cross-sectional view showing how a semiconductor device obtained by a semiconductor device manufacturing method according to another comparative example is mounted.
- the laser light irradiation step was not performed, and the resin material 9 focused on the inner side of the recess 5 was not removed at all.
- the resin material 9 (9b) remains inside the concave portion 5 in a state filled with resin material 9 (9b).
- 9b) can be a resistor.
- the side portions (segments) of the leads 3 have almost no steps, and fillets of the solder 14 are difficult to form, and solder connections are not properly made based on the state of the shape of the fillets. It is not easy to judge whether Regarding this point as well, according to the above-described embodiment (see FIG. 10), the fillet of the solder 14 is easily formed appropriately on the step formed on the side portion (segment portion) of the lead 3, and the fillet state can be determined based on the state of the fillet. Therefore, it is possible to easily judge whether the solder connection is properly made.
- the protective film 8 for example, polyimide resin tape
- the protective film 8 is attached to the recess 5 side of the lead frame 1 before the resin sealing process to protect the lead frame 1. Resin sealing is performed after the film 8 is attached.
- Such configuration is not essential. For example, it is possible to perform the resin sealing process by using a lead frame premolded (pre-resin sealed) before the resin sealing process without attaching a tape such as the protective film 8 .
- the lead frame 1 is plated after the laser beam irradiation process to form the plated layer 10 (FIG. 6) on the rear surface 1b of the lead frame 1 and the like.
- Such a configuration is also not essential. That is, it is also effective to use the lead frame 1 on which a plated layer is formed in advance before the semiconductor chip 6 is bonded to the lead frame 1 .
- the lead frame 1 already plated may be used in the resin sealing process.
- Pd Pd-PPF
- Sn the plating material.
- FIG. 14 is a cross-sectional view showing a state in which a laser beam irradiation step is performed in a semiconductor device manufacturing method according to a modification of the embodiment.
- the lead frame 1 on which the plated layer 10a (FIG. 14) is formed in advance is used, the lead frame 1 cannot be plated after the laser light irradiation process as shown in FIG. no longer required. Even if the lead frame 1 has the plated layer 10a formed in advance, since a part 9c of the resin material 9 remains in the concave portion 5 in the laser light irradiation process, the plating by the laser light irradiation cannot be performed. Damage to the layer 10a can be suppressed.
- FIG. 15 is a cross-sectional view for explaining the conditions of an experimental example performed with respect to the embodiment.
- FIG. 16 is a table showing the results of this experimental example.
- the lead frame 1 is formed with a recess 5 that is recessed in the height direction AR. have.
- a portion 9c of the resin material 9 remaining in the recess 5 has a resin end surface 9t exposed by cutting.
- a resin end face 9t of a portion 9c of the resin material 9 (the resin material remaining in the recess 5) has a height dimension H3 in the height direction AR, and a part of the resin material 9 in the width direction.
- the portion 9c (resin material remaining in the recess 5) has a width dimension W3.
- the relationship between the height dimension H1 of the recess 5, the height dimension H3 of the resin end face 9t of the resin material remaining in the recess 5, and the width dimension W3 of the resin material remaining in the recess 5 is the burr.
- Evaluation A was given when the degree of burr generation was the smallest, and evaluations B, C, and D were given as the degree of burr generation increased.
- the width dimension W1 (see FIG. 5) of the recess 5 was set to 440 ⁇ m
- the height dimension H1 of the recess 5 was set to 100 ⁇ m.
- the height dimension H3 of the resin material remaining in the concave portion 5 is set to 80 ⁇ m
- the width dimension W3 of the resin material remaining in the concave portion 5 is set to 0 ⁇ m and 10 ⁇ m, respectively.
- evaluations D, B, and A were obtained, respectively.
- the width dimension W3 of the resin material remaining in the concave portion 5 is 0 ⁇ m, it means that all the resin material in the concave portion 5 has been removed.
- the height dimension H3 of the resin material remaining in the recess 5 was set to 50 ⁇ m, and the width dimension W3 of the resin material remaining in the recess 5 was 0 ⁇ m and 10 ⁇ m, respectively. , and 20 ⁇ m, evaluations D, C, and C were obtained, respectively.
- the width dimension W3 of the resin material remaining in the recess 5 is 10 ⁇ m compared to 0 ⁇ m (that is, no resin remains in the recess 5). It can be seen that the formation of burrs can be suppressed more effectively with a thickness of 20 ⁇ m, and that the formation of burrs can be further suppressed with a thickness of 20 ⁇ m. If the width dimension W3 of the resin material remaining in the concave portion 5 is small, the blade may come into contact with the plated layer 10 on the inner wall surface 4w during dicing, causing plating elongation. From this point of view, it can be said that it is preferable to secure the width W3 of the resin material remaining in the concave portion 5 to a certain extent.
- 1 lead frame 1a, 9a front surface, 1b rear surface, 2 die pad, 3 lead, 4 tie bar, 4b portion, 4t metal end surface, 4v bottom surface, 4w inner wall surface, 5 recess, 6 semiconductor chip, 7 bonding wire, 8 protective film, 9 Resin material, 9b, 9c part, 9s, 9t Resin end face, 10, 10a Plating layer, 11, 11y, 11z Semiconductor device, 12 Blade, 13 Land, 14 Solder, 19 Burr, A, B, C, D Evaluation , AR height direction, H1, H2, H3 height dimension, L2 laser light, W1, W2, W3 width dimension.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Laser Beam Processing (AREA)
Abstract
半導体装置の製造方法は、凹部(5)が形成されたリードフレーム(1)に半導体チップ(6)がボンディングされた状態で、半導体チップ(6)を樹脂材(9)により封止する樹脂封止工程と、凹部(5)に向かってレーザ光を照射し、凹部(5)内に樹脂材(9)の一部(9c)が残留するようにレーザ光により凹部(5)内の樹脂材(9)を除去するレーザ光照射工程と、リードフレーム(1)のうちの凹部(5)の底面(4v)を、凹部(5)内の樹脂材(9)の一部(9c)とともに切断する切断工程と、を含む。
Description
本明細書は、半導体装置およびその製造方法に関する。
特許文献1(特開2019-102757号公報)に開示されているように、QFN(Quad Flat Non-leaded Package)パッケージ基板を分割することにより、QFNタイプの半導体装置が作製される。分割によって半導体装置の端面には、複数の微細な電極が露出する。特許文献1(段落[0003])は、これらの電極にバリが発生した場合、電極同士が繋がってしまったり(短絡)、半導体装置をマザー基板に設置する際にうまく半導体装置を基板上に載置出来なくなったりする可能性がある旨を開示している。
特許文献2(特開2011-077278号公報)に開示された半導体装置においては、リードフレームのリード部におけるチップ搭載面側とは反対側の部分に、凹部(凹状部)が形成されている。特許文献1(段落[0062]、[0063]等)は、凹部にレーザ光を照射することによって凹部に充填された樹脂材を除去し、これにより、凹部における下面側(チップ搭載面とは反対側)の部分を被覆するメッキ膜を外部に露出させ、その後、ブレードを用いて凹部に沿ってパッケージを分割することにより、半導体装置が得られる旨を開示している。
リードフレームに設けた凹部にレーザ光を照射し、凹部に充填された樹脂材をすべて除去したとする。この場合、ブレードを用いて凹部に沿ってパッケージを分割した際に、リードフレームにおける凹部の底面(凹部を形成していた部分の端面)に、バリが発生しやすくなる。リードフレ-ムは、銅から構成される場合が多く、一般的な金属材質の中で銅は比較的に柔らかい性質を有する。銅から構成されるリードフレームにおいて、バリの高さはばらつきやすい。QFNなど、端子側面を露出する半導体装置において、端子部の端面に種々の高さを有するバリが発生すると、バリの高さに応じて、個体ごとに実装高さおよび平坦度等がばらついてしまったり、実装強度が低下したりする可能性がある。
本明細書は、リードフレームにおける凹部の底面にバリが発生することを抑制可能な構成を備えた半導体装置およびその製造方法を開示することを目的とする。
本開示に基づく半導体装置の製造方法は、凹部が形成されたリードフレームに半導体チップがボンディングされた状態で、上記半導体チップを樹脂材により封止する樹脂封止工程と、上記凹部に向かってレーザ光を照射し、上記凹部内に上記樹脂材の一部が残留するように上記レーザ光により上記凹部内の上記樹脂材を除去するレーザ光照射工程と、上記リードフレームのうちの上記凹部の底面を、上記凹部内の上記樹脂材の上記一部とともに切断する切断工程と、を含む。
本開示に基づく半導体装置は、凹部が形成されたリードフレームと、上記リードフレームにボンディングされ、樹脂材によって樹脂封止された半導体チップと、を備え、上記リードフレームのうちの上記凹部の底面が切断されることで作製された、半導体装置であって、上記リードフレームにおける上記凹部の上記底面と、上記凹部内の上記樹脂材とが、上記リードフレームの高さ方向において相互に重なっている。
上記構成によれば、リードフレームにおける凹部の底面にバリが発生することを抑制可能な構成を備えた半導体装置およびその製造方法を得ることができる。
実施の形態について、以下、図面を参照しながら説明する。以下の説明において同一の部品および相当部品には同一の参照番号を付し、重複する説明は繰り返さない場合がある。実施の形態の半導体装置の製造方法は、準備工程、樹脂封止工程、レーザ光照射工程、メッキ工程、および切断工程を含む。以下、これらについて順に説明する。
(準備工程)
図1は、準備工程において準備されるリードフレーム1と、複数の半導体チップ6とを示す平面図である。リードフレーム1は、銅などの金属により平板状に形成されており、表面1aおよび裏面1bを有している。図1は、表面1aの側から視たリードフレーム1の平面図を示している。
図1は、準備工程において準備されるリードフレーム1と、複数の半導体チップ6とを示す平面図である。リードフレーム1は、銅などの金属により平板状に形成されており、表面1aおよび裏面1bを有している。図1は、表面1aの側から視たリードフレーム1の平面図を示している。
リードフレーム1は、行列状に配列された複数のダイパッド2と、各ダイパッド2の周囲(四方)に配置された複数のリード3と、各ダイパッド2の四方に配置された複数のリード3を連結しつつ取り囲むタイバー4とを含む。リードフレーム1(ダイパッド2)の表面1aの側にチップ搭載面が設けられ、リードフレーム1(タイバー4)の裏面1bの側に後述する凹部5が設けられている。図1には、各ダイパッド2上に半導体チップ6が配置されている状態が示されている。
タイバー4は、リードフレーム1において格子状に形成されている。リードフレーム1には、タイバー4に沿って延びる凹部5が予め形成されている。凹部5は、リードフレーム1の高さ方向(図2に示す矢印AR方向)に、裏面1bから表面1aに向かって凹むように形成されている。凹部5は、リードフレーム1の裏面1bにおいて溝状に延在しており、凹部5の延在方向に対して直交する方向において、凹部5は幅寸法W1(図1,図2)を有している。幅寸法W1は、例えば0.40mm~0.50mmである。
凹部5は、裏面1bの側から表面1aの側にリードフレーム1を貫通するものではなく、例えば、リードフレーム1の厚みの半分の高さ(ここでは、深さと同義)を有し、リードフレーム1をエッチング(ウェットエッチング)することによって形成可能である。凹部5の幅寸法W1及び高さ寸法は、後工程で変形等の不具合が生じない程度の強度を確保すること、後工程で良好な外観検査が行えること、完成品である半導体装置の良好な実装強度などを考慮し、最適な値に設定される。
図2は、図1中のII-II線に沿った矢視断面図であり、凹部5が形成されたリードフレーム1(ダイパッド2)上に半導体チップ6がボンディングされた状態を示している。図2に示すように、各半導体チップ6に設けられた複数の電極は、ボンディングワイヤ7を介してリード3(図1)に電気的に接続される。なお便宜上、図1にはボンディングワイヤ7を図示していない。
(樹脂封止工程)
図3は、樹脂封止工程が行なわれた状態を示す断面図である。樹脂封止工程においては、半導体チップ6がリードフレーム1にボンディングされた状態で、半導体チップ6を樹脂材9によりリードフレーム1上に封止する。図2および図3に示すように、樹脂封止工程の前に、リードフレーム1の凹部5側に保護フィルム8(例えばポリイミド樹脂テープ)を貼り付けて、保護フィルム8を貼り付けた上で樹脂封止を行なうとよい。
図3は、樹脂封止工程が行なわれた状態を示す断面図である。樹脂封止工程においては、半導体チップ6がリードフレーム1にボンディングされた状態で、半導体チップ6を樹脂材9によりリードフレーム1上に封止する。図2および図3に示すように、樹脂封止工程の前に、リードフレーム1の凹部5側に保護フィルム8(例えばポリイミド樹脂テープ)を貼り付けて、保護フィルム8を貼り付けた上で樹脂封止を行なうとよい。
樹脂封止工程を実施することによって、凹部5の内側に樹脂材9(9b)(図4参照)が充填される。リードフレーム1(タイバー4)のうち、凹部5を区画形成している部分4bの内壁面4w(図4)および底面4v(図4)が、樹脂材9(9b)によって覆い隠される。ここで、タイバー4の内壁面4wは、たとえば、タイバー4の裏面1bから高さ方向ARに延びる平面、または、タイバー4の裏面1bに対して直交する方向に延びる平面である。タイバー4の底面4vは、たとえば、タイバー4の裏面1bに対して平行に延びる平面、または、高さ方向ARに対して直交する方向に延びる平面である。底面4vと、底面4vの両外側に設けられた一対の内壁面4wとにより、空間としての凹部5が区画形成されている。
図4に示すように、次述するレーザ光照射工程を行なう前に、保護フィルム8がリードフレーム1の裏面1bから剥がされる。保護フィルム8の除去により、リードフレーム1の裏面1bと、リードフレーム1の凹部5内に形成されている樹脂材9(9b)とが露出する。
(レーザ光照射工程)
図5に示すように、レーザ光照射工程においては、凹部5内の樹脂材9にレーザ光L2を照射する。レーザ光L2としては、パルスレーザとして、レーザ光発振装置にYAGレーザやYVO4レーザ又はこれらから発せられたレーザ光を第2高調波発生(SHG:Second Harmonic Generation)材料により波長変換するグリーンレーザを利用可能である。また、走査光学系により走査することにより、レーザ光L2の照射領域を変化させることができる。
図5に示すように、レーザ光照射工程においては、凹部5内の樹脂材9にレーザ光L2を照射する。レーザ光L2としては、パルスレーザとして、レーザ光発振装置にYAGレーザやYVO4レーザ又はこれらから発せられたレーザ光を第2高調波発生(SHG:Second Harmonic Generation)材料により波長変換するグリーンレーザを利用可能である。また、走査光学系により走査することにより、レーザ光L2の照射領域を変化させることができる。
レーザ光L2の照射を続けることによって、樹脂材9(9b)が除去され、これに伴って、タイバー4(凹部5を形成している部分4b)の内壁面4wが露出する。凹部5を形成している内壁面4wの高さ寸法H1に対して、所定の高さ寸法H2の分の樹脂材9が除去される。ここでは、凹部5内の樹脂材9(9b)の全部を除去することは行なわず、凹部5内に樹脂材9(9b)のうちの一部9cが残留するように、レーザ光L2によって凹部5内の樹脂材9を除去する。樹脂材9の材質や樹脂材9のサイズ(凹部5の幅寸法W1等)に応じて、樹脂材9を所望の程度に残留させられるように、レーザ光L2の波長、出力、レーザ径、照射時間などが最適化される。
(メッキ工程)
図6に示すように、樹脂材9の一部9cが凹部5の内側に残留するようなかたちで凹部5内の樹脂材9を除去した後、すなわちレーザ光照射工程の後に、リードフレーム1にメッキ処理を行なう。これによって、リードフレーム1のダイパッド2(図示せず)の裏面1b、リードフレーム1のタイバー4の裏面1b、および内壁面4wに、メッキ層10が形成される。
図6に示すように、樹脂材9の一部9cが凹部5の内側に残留するようなかたちで凹部5内の樹脂材9を除去した後、すなわちレーザ光照射工程の後に、リードフレーム1にメッキ処理を行なう。これによって、リードフレーム1のダイパッド2(図示せず)の裏面1b、リードフレーム1のタイバー4の裏面1b、および内壁面4wに、メッキ層10が形成される。
メッキ層10の材料としては、実装に用いられるはんだ材料に応じて、はんだ濡れ性が良好な材料を選定することができる。例えば、Sn(錫)系のはんだを用いる場合には、錫(Sn)、錫-銅合金(Sn-Cu)、錫-銀合金(Sn-Ag)、錫-ビスマス(Sn-Bi)などを用いることができ、リードフレーム1側の下地にNiを用いた積層体のメッキ層10とすることもできる。メッキ工程においては、リードフレーム1に所定の洗浄処理を行なってからメッキ処理を行なうとよい。メッキ工程の前処理のリードフレーム1の表面処理として、洗浄処理に加え、酸化膜の除去、表面活性化などのための処理を行なってもよい。
(切断工程)
図7に示すように、リードフレーム1にメッキ処理を行なった後、リードフレーム1(タイバー4)のうちの凹部5の底面4v(凹部5を形成している部分4b)を、凹部5内の樹脂材9の一部9cとともに切断する。この切断工程では、ブレード12を用いて、樹脂材9の一部9c、リードフレーム1(タイバー4)の部分4b、および、リードフレーム1よりも表面9aの側に位置する樹脂材9を切断する。ブレード12の幅寸法W2は、凹部5の幅寸法W1(図1,図2,図5)よりも小さい値である。
図7に示すように、リードフレーム1にメッキ処理を行なった後、リードフレーム1(タイバー4)のうちの凹部5の底面4v(凹部5を形成している部分4b)を、凹部5内の樹脂材9の一部9cとともに切断する。この切断工程では、ブレード12を用いて、樹脂材9の一部9c、リードフレーム1(タイバー4)の部分4b、および、リードフレーム1よりも表面9aの側に位置する樹脂材9を切断する。ブレード12の幅寸法W2は、凹部5の幅寸法W1(図1,図2,図5)よりも小さい値である。
切断工程の実施により、複数の半導体装置11が得られる。半導体装置11における切断によって形成された端面には、樹脂端面9t,9sおよび金属端面4tが露出している。樹脂端面9tは、樹脂材9の一部9cを切断することによって形成されており、樹脂端面9sは、リードフレーム1よりも表面9aの側に位置する樹脂材9を切断することによって形成されている。金属端面4tは、リードフレーム1(タイバー4)の底面4v(凹部5を形成している部分4b)を切断することによって形成されている。
図8は、実施の形態の製造方法によって得られた半導体装置11を示す斜視図であり、図9は、半導体装置11を拡大して示す斜視図である。図8および図9に示すように、半導体装置11は、平面視した場合に製品の外部に電気的接続用のリードが突出していないQFNタイプのノンリード型の製品である。凹部5(図7参照)の内側、すなわち内壁面4wと底面4vとの間の角部の上には、樹脂材9の一部9cが残留したままとなっている。
図10に示すように、半導体装置11においては、各リード3の側部(片部)に段差が形成されており、リード3の金属端面4tにおいては、メッキ層10が形成されておらず元の金属が露出している。半導体装置11は例えば、リード3の側を下にして、プリント基板に実装される。プリント基板には、リード3に対応する位置にランド13が形成されており、はんだ14を介してリード3とランド13とが電気的に接続される。
半導体装置11においては、リード3の側部(片部)に形成された段差に、はんだ14のフィレットが形成されており、このフィレットの形状の状態に基づいて、はんだ接続が適切になされているかどうかを容易に判断することが可能である。
(作用及び効果)
以下、上述の実施の形態から得られる作用および効果について、図11、図12に示す比較例と対比しながら説明する。図11は、比較例における半導体装置の製造方法において、メッキ工程が行なわれた後の様子を示す断面図である。
以下、上述の実施の形態から得られる作用および効果について、図11、図12に示す比較例と対比しながら説明する。図11は、比較例における半導体装置の製造方法において、メッキ工程が行なわれた後の様子を示す断面図である。
図11に示すように比較例の場合、リードフレーム1に設けた凹部5にレーザ光を照射することにより、凹部5に充填されていた樹脂材9(図11において不図示)のすべてが除去され、その後、リードフレーム1に対してメッキ層10が形成されている。
図11に示す状態において切断工程を実施した場合、リードフレーム1(タイバー4)の部分4b(凹部5の底面4v)と、リードフレーム1よりも表面9aの側に位置する樹脂材9とが切断される。この際、タイバー4の部分4bの裏面1bの側(図11紙面内において、タイバー4の部分4b(底面4v)の上側)には、実施の形態の場合とは異なり、樹脂(樹脂材9の一部9c)が存在していない。
図12に示すように、ブレード12による切断を実施する際、タイバー4の部分4bのうち、ブレード12の切断によって形成される端面上に、バリ19の発生に対して抵抗となり得るものが何も存在していない。比較例の場合、実施の形態の場合に比べて、切断工程によってバリ19が発生しやすく、したがって図12に示すように、比較例の製造方法で作製された半導体装置11yにおいては、バリ19がリードフレーム1の高さ方向ARに延びて形成されている。冒頭でも述べたとおり、金属端面4tに種々の高さを有するバリ19が発生すると、バリ19の高さに応じて、実装高さおよび平坦度などがばらついてしまったり、実装強度が低下したりする可能性がある。
これに対して上述の実施の形態の場合には、ブレード12(図7参照)による切断を実施する際、タイバー4の部分4bのうち、ブレード12の切断によって形成される端面(図8における金属端面4tとなる部分)上に、樹脂材9の一部9c、あるいは樹脂材9の樹脂端面9tが存在している。樹脂材9の一部9cの存在は、バリ19の発生に対して抵抗となり得るため、比較例の場合に比べて、バリ19の発生を効果的に抑制することができ、実装高さおよび平坦度などがばらついてしまったり、実装強度が低下したりすることを、比較例の場合に比べて防止することが可能となっている。
好適な一例としては(図7参照)、リードフレーム1が切断工程において切断された状態で、リードフレーム1(タイバー4)における凹部5の底面4vと、凹部5内の樹脂材9の一部9bとが、リードフレーム1の高さ方向ARにおいて相互に重なっていることが好ましい。樹脂材9の一部9cが、金属端面4tに可能な限り近くに存在するように構成されている(凹部5の内側で残留している)ことにより、樹脂材9の一部9cがバリ19の発生に対してより効果的に抵抗となり得る。
同様な観点では(図7参照)、リードフレーム1が切断工程において切断された状態で、リードフレーム1(タイバー4)における凹部5を形成している部分4bの金属端面4tと、樹脂材9の一部9cに形成された樹脂端面9tとが、面一の関係を有していることも、バリ19の発生を抑制するという観点で有効である。樹脂材9の一部9cの樹脂端面9tが、金属端面4tに可能な限り近くに存在するように構成されている(凹部5の内側で残留している)ことにより、樹脂材9の一部9cがバリ19の発生に対してより効果的に抵抗となり得る。
図13は、別の比較例における半導体装置の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。この別の比較例においては、レーザ光照射工程が実施されておらず、凹部5の内側に重点された樹脂材9が全く除去されていない。このようにして作製された半導体装置11zにおいては、凹部5の内側に、樹脂材9(9b)が充填された状態のまま残留しており、切断工程においてバリの発生に対して樹脂材9(9b)は抵抗となりえる。
しかしながら半導体装置11zの場合、リード3の側部(片部)にほとんど段差が形成されておらず、はんだ14のフィレットが形成されにくく、フィレットの形状の状態に基づいて、はんだ接続が適切になされているかどうかを判断することが容易ではない。この点に関しても、上述の実施の形態によれば(図10参照)、リード3の側部(片部)に形成された段差にはんだ14のフィレットが適切に形成されやすく、フィレットの状態に基づいて、はんだ接続が適切になされているかどうかを容易に判断することが可能である。
[実施の形態の変形例]
(変形例1)
上述の実施の形態においては、図2および図3に示したように、樹脂封止工程の前に、リードフレーム1の凹部5側に保護フィルム8(例えばポリイミド樹脂テープ)を貼り付けて、保護フィルム8を貼り付けた上で樹脂封止を行なっている。このような構成は必須ではない。例えば、樹脂封止工程の前にプレモールド(事前樹脂封止)されたリードフレームを用いて、保護フィルム8などのテープを貼り付けることなく、樹脂封止工程を実施することが可能である。
(変形例1)
上述の実施の形態においては、図2および図3に示したように、樹脂封止工程の前に、リードフレーム1の凹部5側に保護フィルム8(例えばポリイミド樹脂テープ)を貼り付けて、保護フィルム8を貼り付けた上で樹脂封止を行なっている。このような構成は必須ではない。例えば、樹脂封止工程の前にプレモールド(事前樹脂封止)されたリードフレームを用いて、保護フィルム8などのテープを貼り付けることなく、樹脂封止工程を実施することが可能である。
(変形例2)
上述の実施の形態においては、レーザ光照射工程の後にリードフレーム1にメッキ処理を行ない、メッキ層10(図6)をリードフレーム1の裏面1bなどに形成する。このような構成も必須ではない。すなわち、リードフレーム1に半導体チップ6をボンディングする前の状態で、リードフレーム1に予めメッキ層が形成されたものを用いることも有効である。換言すると、樹脂封止工程では、メッキ処理が既に施されたリードフレーム1を用いてもよい。予めメッキ処理をしたリードフレーム1を用いる場合は、メッキの材質として、Snではなく、耐熱温度が高いPd(Pd-PPF)を用いるとよい。
上述の実施の形態においては、レーザ光照射工程の後にリードフレーム1にメッキ処理を行ない、メッキ層10(図6)をリードフレーム1の裏面1bなどに形成する。このような構成も必須ではない。すなわち、リードフレーム1に半導体チップ6をボンディングする前の状態で、リードフレーム1に予めメッキ層が形成されたものを用いることも有効である。換言すると、樹脂封止工程では、メッキ処理が既に施されたリードフレーム1を用いてもよい。予めメッキ処理をしたリードフレーム1を用いる場合は、メッキの材質として、Snではなく、耐熱温度が高いPd(Pd-PPF)を用いるとよい。
図14は、実施の形態の変形例における半導体装置の製造方法において、レーザ光照射工程を行なっている様子を示す断面図である。リードフレーム1に予めメッキ層10a(図14)が形成されたものを用いた場合には、図14に示すようなレーザ光照射工程を実施した後に、リードフレーム1に、メッキ処理を行なうことは必須ではなくなる。なお、リードフレーム1に予めメッキ層10aが形成されている場合であっても、レーザ光照射工程において凹部5内に樹脂材9の一部9cが残留しているので、レーザ光の照射によるメッキ層10aの破損を抑制できる。
図14に示すように、樹脂材9の一部9cが残留するようにレーザ光照射工程を実施した後、そのまま切断工程へと移行することが可能になる。メッキ用の設備にパッケージを移送してメッキ処理を行ない、そこから切断装置にパッケージを移送するという工数の分、製造に要する時間を短縮することが可能となり、あるいはメッキ処理以外の製造に要する必要な設備を連続して配置することが可能となり、ひいては生産性を向上させることが可能となる。
[実験例]
図15は、実施の形態に関して行った実験例の条件を説明するための断面図である。図16は、この実験例の結果を示す表である。図15に示すように、リードフレーム1には、高さ方向ARに凹む凹部5が形成されており、凹部5(ここでは内壁面4wと同義)は、高さ方向ARにおいて高さ寸法H1を有している。
図15は、実施の形態に関して行った実験例の条件を説明するための断面図である。図16は、この実験例の結果を示す表である。図15に示すように、リードフレーム1には、高さ方向ARに凹む凹部5が形成されており、凹部5(ここでは内壁面4wと同義)は、高さ方向ARにおいて高さ寸法H1を有している。
リードフレーム1が切断工程において切断された状態では、凹部5内に残存している樹脂材9の一部9cは、切断によって露出した樹脂端面9tを有している。高さ方向ARにおいて、樹脂材9の一部9c(凹部5内に残存している樹脂材)の樹脂端面9tは、高さ寸法H3を有しており、幅方向において、樹脂材9の一部9c(凹部5内に残存している樹脂材)は、幅寸法W3を有している。
凹部5の高さ寸法H1と、凹部5内に残存している樹脂材の樹脂端面9tの高さ寸法H3と、凹部5内に残存している樹脂材の幅寸法W3との関係が、バリの発生にどのように影響するかを実験により検証したところ、図16に示すような結果が得られた。バリの発生の程度が一番小さかった場合を評価Aとし、バリの発生の程度が大きくなるにつれて、評価B、評価C、評価Dを付与した。なお、ここでは、凹部5の幅寸法W1(図5参照)は440μmとし、凹部5の高さ寸法H1は、100μmとした。
図16に示すように、凹部5内に残存している樹脂材の高さ寸法H3が80μmになるように設定し、凹部5内に残存している樹脂材の幅寸法W3がそれぞれ0μm、10μm、20μmになるように設定した場合には、評価D、B、Aがそれぞれ得られた。なお、凹部5内に残存している樹脂材の幅寸法W3が0μmである場合とは、凹部5内の樹脂材を全部除去していることと同義である。
図16に示すように、凹部5内に残存している樹脂材の高さ寸法H3が50μmになるように設定し、凹部5内に残存している樹脂材の幅寸法W3がそれぞれ0μm、10μm、20μmになるように設定した場合には、評価D、C、Cがそれぞれ得られた。
図16に示すように、凹部5内に残存している樹脂材の高さ寸法H3を0μmになるように設定した場合、つまり凹部5内の樹脂がすべて除去された状態では、評価Dが得られた。
図16に示す実験結果によれば、凹部5内に残存している樹脂材の幅寸法W3は、0μm(すなわち、凹部5内に樹脂が残存していない)の場合に比べて、10μmの場合の方がバリの発生を抑制でき、20μmの場合にはさらにバリの発生を抑制できることがわかる。凹部5内に残存している樹脂材の幅寸法W3が小さいと、ダイシング時にブレードが内壁面4w上のメッキ層10に接触し、メッキ伸びが発生することが考えられる。この観点からは、凹部5内に残存している樹脂材の幅寸法W3は、ある程度の大きさで確保しておくことが好ましいといえる。
図16に示す実験結果によれば、凹部5内に残存している樹脂材の樹脂端面9tの高さ寸法H3に着目した場合には、すなわち、リードフレーム1が切断工程において切断された状態では、凹部5内の樹脂材9の一部9bは、切断によって形成された樹脂端面9tを有しており、高さ方向ARにおける凹部5の高さ寸法H1(100μm)に対し、高さ方向ARにおける樹脂端面9tの高さ寸法H3が50μm以上80μm以下の大きさである場合に、評価C以上を得ることができる。凹部5の高さ寸法H1に対して樹脂端面9tの高さ寸法H3が50%以上80%以下の大きさであることが、バリの発生を抑制するという観点から好ましいといえる。
以上、実施の形態について説明したが、上記の開示内容はすべての点で例示であって制限的なものではない。本発明の技術的範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 リードフレーム、1a,9a 表面、1b 裏面、2 ダイパッド、3 リード、4 タイバー、4b 部分、4t 金属端面、4v 底面、4w 内壁面、5 凹部、6 半導体チップ、7 ボンディングワイヤ、8 保護フィルム、9 樹脂材、9b,9c 一部、9s,9t 樹脂端面、10,10a メッキ層、11,11y,11z 半導体装置、12 ブレード、13 ランド、14 はんだ、19 バリ、A,B,C,D 評価、AR 高さ方向、H1,H2,H3 高さ寸法、L2 レーザ光、W1,W2,W3 幅寸法。
Claims (7)
- 凹部が形成されたリードフレームに半導体チップがボンディングされた状態で、前記半導体チップを樹脂材により封止する樹脂封止工程と、
前記凹部に向かってレーザ光を照射し、前記凹部内に前記樹脂材の一部が残留するように前記レーザ光により前記凹部内の前記樹脂材を除去するレーザ光照射工程と、
前記リードフレームのうちの前記凹部の底面を、前記凹部内の前記樹脂材の前記一部とともに切断する切断工程と、を含む、
半導体装置の製造方法。 - 前記樹脂封止工程では、メッキ処理が施された前記リードフレームを用いる、
請求項1に記載の半導体装置の製造方法。 - 前記レーザ光照射工程の後に、前記リードフレームにメッキ処理を行なうメッキ工程をさらに含む、
請求項1に記載の半導体装置の製造方法。 - 前記リードフレームが前記切断工程において切断された状態では、前記リードフレームにおける前記凹部の前記底面と、前記凹部内の前記樹脂材の前記一部とが、前記リードフレームの高さ方向において相互に重なっている、
請求項1から3のいずれか1項に記載の半導体装置の製造方法。 - 前記リードフレームが前記切断工程において切断された状態では、
前記凹部内の前記樹脂材の前記一部は、切断によって形成された樹脂端面を有しており、
前記凹部の高さ寸法に対し、前記樹脂端面の高さ寸法は、50%以上80%以下の大きさである、
請求項1から4のいずれか1項に記載の半導体装置の製造方法。 - 凹部が形成されたリードフレームと、
前記リードフレームにボンディングされ、樹脂材によって樹脂封止された半導体チップと、
を備え、前記リードフレームのうちの前記凹部の底面が切断されることで作製された、半導体装置であって、
前記リードフレームにおける前記凹部の前記底面と、前記凹部内の前記樹脂材とが、前記リードフレームの高さ方向において相互に重なっている、
半導体装置。 - 前記凹部内の前記樹脂材は、切断によって形成された樹脂端面を有し、
前記凹部の高さ寸法に対し、前記樹脂端面の高さ寸法は、50%以上80%以下の大きさである、
請求項6に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020247009130A KR20240043156A (ko) | 2021-09-27 | 2022-06-14 | 반도체 장치 및 그 제조 방법 |
CN202280063487.0A CN117981079A (zh) | 2021-09-27 | 2022-06-14 | 半导体装置以及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021156848A JP2023047750A (ja) | 2021-09-27 | 2021-09-27 | 半導体装置およびその製造方法 |
JP2021-156848 | 2021-09-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023047720A1 true WO2023047720A1 (ja) | 2023-03-30 |
Family
ID=85720426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/023774 WO2023047720A1 (ja) | 2021-09-27 | 2022-06-14 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP2023047750A (ja) |
KR (1) | KR20240043156A (ja) |
CN (1) | CN117981079A (ja) |
TW (1) | TWI829258B (ja) |
WO (1) | WO2023047720A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077278A (ja) | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2019087703A (ja) * | 2017-11-10 | 2019-06-06 | 日亜化学工業株式会社 | 発光装置 |
JP2019096836A (ja) * | 2017-11-28 | 2019-06-20 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
JP2019102757A (ja) | 2017-12-07 | 2019-06-24 | 株式会社ディスコ | Qfnパッケージ基板の切削方法 |
JP2019161086A (ja) * | 2018-03-15 | 2019-09-19 | エイブリック株式会社 | 半導体装置およびその製造方法 |
JP2020188186A (ja) * | 2019-05-16 | 2020-11-19 | Towa株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6952737B2 (ja) * | 2019-05-24 | 2021-10-20 | Towa株式会社 | 保持部材、検査機構、切断装置、保持対象物の製造方法及び保持部材の製造方法 |
-
2021
- 2021-09-27 JP JP2021156848A patent/JP2023047750A/ja active Pending
-
2022
- 2022-06-14 CN CN202280063487.0A patent/CN117981079A/zh active Pending
- 2022-06-14 WO PCT/JP2022/023774 patent/WO2023047720A1/ja active Application Filing
- 2022-06-14 KR KR1020247009130A patent/KR20240043156A/ko unknown
- 2022-07-22 TW TW111127539A patent/TWI829258B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011077278A (ja) | 2009-09-30 | 2011-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2019087703A (ja) * | 2017-11-10 | 2019-06-06 | 日亜化学工業株式会社 | 発光装置 |
JP2019096836A (ja) * | 2017-11-28 | 2019-06-20 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
JP2019102757A (ja) | 2017-12-07 | 2019-06-24 | 株式会社ディスコ | Qfnパッケージ基板の切削方法 |
JP2019161086A (ja) * | 2018-03-15 | 2019-09-19 | エイブリック株式会社 | 半導体装置およびその製造方法 |
JP2020188186A (ja) * | 2019-05-16 | 2020-11-19 | Towa株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117981079A (zh) | 2024-05-03 |
KR20240043156A (ko) | 2024-04-02 |
TW202314876A (zh) | 2023-04-01 |
TWI829258B (zh) | 2024-01-11 |
JP2023047750A (ja) | 2023-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9263274B2 (en) | Method for manufacturing semiconductor device | |
JP5319571B2 (ja) | 半導体装置の製造方法 | |
KR102452097B1 (ko) | 리드 프레임 및 반도체 장치 | |
TWI624883B (zh) | 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置 | |
EP3440697A1 (en) | Flat no-leads package with improved contact leads | |
TW201935646A (zh) | 半導體裝置及其製造方法 | |
TWI743778B (zh) | 半導體裝置的製造方法 | |
WO2023047720A1 (ja) | 半導体装置およびその製造方法 | |
WO2023037682A1 (ja) | 半導体装置の製造方法およびリードフレーム | |
WO2023188587A1 (ja) | 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置 | |
WO2023112395A1 (ja) | レーザ加工装置、レーザ加工方法、および半導体装置の製造方法 | |
TWI842386B (zh) | 加工品的製造方法、半導體裝置的製造方法、及加工品的製造裝置 | |
JP5534559B2 (ja) | モールドパッケージの製造方法 | |
JPH08236574A (ja) | 半導体装置の組立方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22872478 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 202280063487.0 Country of ref document: CN |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2022872478 Country of ref document: EP Effective date: 20240429 |