TW201923860A - 層疊型元件的製造方法 - Google Patents

層疊型元件的製造方法 Download PDF

Info

Publication number
TW201923860A
TW201923860A TW107125649A TW107125649A TW201923860A TW 201923860 A TW201923860 A TW 201923860A TW 107125649 A TW107125649 A TW 107125649A TW 107125649 A TW107125649 A TW 107125649A TW 201923860 A TW201923860 A TW 201923860A
Authority
TW
Taiwan
Prior art keywords
wafer
laser light
semiconductor substrate
modified region
semiconductor
Prior art date
Application number
TW107125649A
Other languages
English (en)
Other versions
TWI822691B (zh
Inventor
坂本剛志
二
近藤裕太
己
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW201923860A publication Critical patent/TW201923860A/zh
Application granted granted Critical
Publication of TWI822691B publication Critical patent/TWI822691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83947—Reshaping by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Laminated Bodies (AREA)
  • Moulding By Coating Moulds (AREA)

Abstract

層疊工程是具有： 　　將第2晶圓的電路層接合於第1晶圓的電路層之第1接合工程； 　　研削前述第2晶圓的半導體基板之研削工程；及 　　將前述第3晶圓的電路層接合於前述第2晶圓的前述半導體基板之第2接合工程。 　　在雷射光照射工程中，藉由對於前述第1晶圓的半導體基板照射雷射光來形成改質區域，且沿著層疊體的層疊方向來使龜裂從前述改質區域伸展。

Description

層疊型元件的製造方法
本發明之一形態是有關層疊型元件的製造方法。
在專利文獻1中記載有切斷半導體晶圓的方法。此方法是在半導體晶圓被吸附保持於吸盤台的狀態中，一面使吸盤台往復移動，一面使高速旋轉的切削刀刃下降，而切削半導體晶圓的切道。半導體晶圓是藉由對於全部的切道進行上述的切削來切割，分割成各個的半導體晶片。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-013312號公報
(發明所欲解決的課題)
可是，現在，例如在DRAM(Dynamic Random Access Memory)這種半導體記憶體的領域中，層疊複數的元件來構成的層疊型元件的開發正被進展，期待實現兼顧層疊型元件的薄化及良品率的提升。
於是，本發明之一形態是以提供一種可兼顧層疊型元件的薄化及良品率的提升之層疊型元件的製造方法為目的。 (用以解決課題的手段)
本發明者為了解決上述課題而經深入檢討的結果，取得其次的見解。亦即，半導體晶圓的層疊體的切斷時，對於構成層疊體的半導體晶圓的基板部分照射雷射光，形成改質區域，且使龜裂從該改質區域伸展，藉此可一面抑制在半導體晶圓的接合界面的崩缺(chipping)，一面切斷層疊體。本發明之一形態是根據如此的見解而研發者。
亦即，本發明之一形態的層疊型元件的製造方法，其係具備： 　　層疊工程，其係構成半導體晶圓的層疊體，該半導體晶圓的層疊體係具備：具有表面及背面的半導體基板、及包含沿著表面來配列成2次元狀的複數的機能元件的電路層；及 　　雷射光照射工程，其係於層疊工程之後，對層疊體照射雷射光，藉此在層疊體形成改質區域及龜裂， 　　層疊工程，係具有： 　　第1接合工程，其係準備第1晶圓及第2晶圓，作為半導體晶圓，且以第1晶圓的機能元件的各者與第2晶圓的機能元件的各者能互相對應的方式，將第2晶圓的電路層接合於第1晶圓的電路層； 　　研削工程，其係於第1接合工程之後，研削第2晶圓的半導體基板；及 　　第2接合工程，其係於研削工程之後，準備第3晶圓作為半導體晶圓，且以第2晶圓的機能元件的各者與第3晶圓的機能元件的各者能互相對應的方式，將第3晶圓的電路層接合於第2晶圓的半導體基板， 　　在雷射光照射工程中，對於第1晶圓的半導體基板，沿著被設定成為通過機能元件之間的切斷預定線來照射雷射光，藉此沿著切斷預定線來形成改質區域，且沿著層疊體的層疊方向來使龜裂從改質區域伸展。
或，本發明之一形態的層疊型元件的製造方法，其係具備： 　　層疊工程，其係構成半導體晶圓的層疊體，該半導體晶圓的層疊體係具備：具有表面及背面的半導體基板、及包含沿著表面來配列成2次元狀的複數的機能元件的電路層；及 　　雷射光照射工程，其係於層疊工程之後，對層疊體照射雷射光，藉此在層疊體形成改質區域及龜裂， 　　層疊工程，係具有： 　　第1接合工程，其係準備第1晶圓及第2晶圓，作為半導體晶圓，且以第1晶圓的機能元件的各者與第2晶圓的機能元件的各者能互相對應的方式，將第2晶圓的電路層接合於第1晶圓的半導體基板； 　　研削工程，其係於第1接合工程之後，研削第2晶圓的半導體基板；及 　　第2接合工程，其係於研削工程之後，準備第3晶圓作為半導體晶圓，且以第2晶圓的機能元件的各者與第3晶圓的機能元件的各者能互相對應的方式，將第3晶圓的電路層接合於第2晶圓的半導體基板， 　　在雷射光照射工程中，對於第3晶圓的半導體基板，沿著被設定成為通過機能元件之間的切斷預定線來照射雷射光，藉此沿著切斷預定線來形成改質區域，且沿著層疊體的層疊方向來使龜裂從改質區域伸展。
在該等的方法中，半導體晶圓的層疊體的構成時，實施研削半導體晶圓(在此是第2晶圓)的半導體基板而薄化的研削工程。藉此，可取得被薄化的層疊體。若將刀刃切割利用在如此的層疊體的切斷，則會因崩缺而良品率的降低顯著。相對於此，本案方法是對於半導體晶圓的半導體基板，沿著切斷預定線來照射雷射光，藉此形成改質區域，且使龜裂從改質區域伸展於層疊方向。藉此，可一面抑制在半導體晶圓的接合界面的崩缺，一面切斷層疊體。因此，若根據此方法，則可兼顧層疊型元件的薄化及良品率的提升。
另外，上述的方法之中，在第1接合工程中，將第2晶圓的電路層接合於第1晶圓的半導體基板的方法，層疊工程，係具有：在第1接合工程之前，準備支援基板及第1晶圓，且將第1晶圓的電路層接合於支援基板之準備工程， 　　在第1接合工程中，亦可準備第2晶圓及被接合於支援基板的第1晶圓。 　　此情況，第1接合工程的第1晶圓的處理成為容易。並且，此情況亦可更具備：在層疊工程之後，雷射光照射工程之前，或雷射光照射工程之後，除去支援基板的支援基板除去工程。另外，此支援基板除去工程是可在後述的切斷工程之前進行。
在本發明之一形態的層疊型元件的製造方法中，在雷射光照射工程中，亦可以龜裂能到達層疊體的層疊方向的兩端之方式，形成改質區域。此情況，可抑制層疊體的彎曲。
在本發明之一形態的層疊型元件的製造方法中，雷射光照射工程亦可具有： 　　第1雷射光照射工程，其係對於半導體基板，從背面側照射雷射光而形成作為改質區域的第1改質區域；及 　　第2雷射光照射工程，其係對於半導體基板，從背面側照射雷射光而於第1改質區域與背面之間形成作為改質區域的第2改質區域，藉此以能到達兩端的方式使龜裂伸展。 　　此情況，可使龜裂伸展成為確實地到達層疊體的兩端。
本發明之一形態的層疊型元件的製造方法，亦可更具備：在雷射光照射工程之後，研削形成有改質區域的半導體基板，藉此除去改質區域之改質區域除去工程。此情況，抗折強度會提升。
本發明之一形態的層疊型元件的製造方法是亦可更具備：在雷射光照射工程之後，藉由對層疊體施加應力，沿著切斷預定線來切斷層疊體之切斷工程。此情況，可確實地切斷層疊體。 [發明的效果]
若根據本發明之一形態，則可提供一種能夠兼顧層疊型元件的薄化及良品率的提升之層疊型元件的製造方法。
以下，參照圖面詳細說明有關一實施形態。另外，在各圖中，同一的要素彼此間，或相當的要素彼此間附上同一符號，有時省略重複的說明。
在本實施形態的層疊型元件的製造方法中，藉由將雷射光集光於加工對象物(半導體晶圓的層疊體作為一例)，沿著切斷預定線，在加工對象物形成改質區域。於是，首先，參照圖1~圖6來說明有關改質區域的形成。
如圖1所示般，雷射加工裝置100具備： 　　雷射光源101，其係脈衝振盪雷射光L； 　　分色鏡103，其係被配置成為將雷射光L的光軸(光路)的方向改變90°；及 　　集光用透鏡105，其係用以將雷射光L集光。 　　又，雷射加工裝置100具備： 　　支撐台107，其係用以支撐加工對象物1，該加工對象物1係被照射以集光用透鏡105所集光的雷射光L； 　　平台111，其係用以使支撐台107移動； 　　雷射光源控制部102，其係為了調整雷射光L的輸出或脈衝寬、脈衝波形等，而控制雷射光源101；及 　　平台控制部115，其係控制平台111的移動。
在雷射加工裝置100中，從雷射光源101射出的雷射光L是藉由分色鏡103來將其光軸的方向改變90°，藉由集光用透鏡105來集光於在支撐台107上所載置的加工對象物1的內部。與此一起，平台111會被使移動，加工對象物1會對於雷射光L沿著切斷預定線5來使被相對移動。藉此，沿著切斷預定線5的改質區域會被形成於加工對象物1。另外，在此，為了使雷射光L相對地移動，而使平台111移動，但亦可使集光用透鏡105移動，或亦可使該等的雙方移動。
加工對象物1是可使用包含以半導體材料所形成的半導體基板或以壓電材料所形成的壓電基板等的板狀的構件(例如基板、晶圓等)。如圖2所示般，在加工對象物1是設定有用以切斷加工對象物1的切斷預定線5。切斷預定線5是直線狀延伸的假想線。在加工對象物1的內部形成改質區域時，如圖3所示般，在加工對象物1的內部對準集光點(集光位置)P的狀態下，使雷射光L沿著切斷預定線5(亦即圖2的箭號A方向)相對地移動。藉此，如圖4、圖5及圖6所示般，改質區域7會沿著切斷預定線5來形成於加工對象物1，沿著切斷預定線5所形成的改質區域7會成為切斷起點區域8。
所謂集光點P是雷射光L所集光之處。切斷預定線5是不限於直線狀，亦可為曲線狀，或亦可為該等組合的3次元狀，或亦可為被座標指定者。切斷預定線5是不限於假想線，亦可為實際被劃在加工對象物1的表面3的線。改質區域7是也有連續性形成的情況，也有斷續性形成的情況。改質區域7是可為列狀或點狀，總之，改質區域7是只要至少形成於加工對象物1的內部即可。並且，有以改質區域7作為起點形成龜裂的情況，龜裂及改質區域7是亦可露出於加工對象物1的外表面(表面3、背面或外周面)。形成改質區域7時的雷射光入射面是不被限定於加工對象物1的表面3，亦可為加工對象物1的背面。
附帶說明，在加工對象物1的內部形成改質區域7時，雷射光L是透過加工對象物1，且在位於加工對象物1的內部的集光點P附近特別被吸收。藉此，在加工對象物1形成改質區域7(亦即，內部吸收型雷射加工)。此情況，在加工對象物1的表面3是雷射光L幾乎不被吸收，因此無加工對象物1的表面3溶融的情形。另一方面，在加工對象物1的表面3形成改質區域7時，雷射光L是在位於表面3的集光點P附近特別被吸收，從表面3溶融除去，形成穴或溝等的除去部(表面吸收型雷射加工)。
改質區域7是意指密度、折射率、機械性強度或其他的物理特性會形成與周圍不同的狀態的區域。改質區域7是例如有溶融處理區域(意指一旦溶融後再固化後的區域、溶融狀態中的區域及從溶融再固化的狀態中的區域的其中至少任一個)、龜裂區域、絕緣破壞區域、折射率變化區域等，也有該等混在的區域。而且，作為改質區域7，是有在加工對象物1的材料中，改質區域7的密度與非改質區域的密度作比較，變化後的區域，或形成有格子缺陷的區域。當加工對象物1的材料為單結晶矽時，改質區域7是亦可稱為高轉位密度區域。
溶融處理區域、折射率變化區域、改質區域7的密度與非改質區域的密度作比較變化後的區域、及形成有格子缺陷的區域是更有在該等區域的內部或改質區域7與非改質區域的界面包含龜裂(破裂、微龜裂)的情況。被包含的龜裂是有偏及改質區域7的全面的情況或只被形成於一部分或複數部分的情況。加工對象物1是包含由具有結晶構造的結晶材料所成的基板。例如加工對象物1是包含以氮化鎵(GaN)、矽(Si)、碳化矽(SiC)、LiTaO3 及藍寶石(Al2 O3 )的至少任一個所形成的基板。換言之，加工對象物1是例如包含氮化鎵基板、矽基板、SiC基板、LiTaO3 基板或藍寶石基板。結晶材料是亦可為各向異性結晶及各向同性結晶的任一個。並且，加工對象物1是亦可包含由具有非結晶構造(非晶質構造)的非結晶材料所成的基板，例如亦可包含玻璃基板。
在實施形態中，藉由沿著切斷預定線5來形成複數個改質點(加工痕)，可形成改質區域7。此情況，藉由集合複數的改質點而成為改質區域7。所謂改質點是以脈衝雷射光的1脈衝的射擊(shot)(亦即1脈衝的雷射照射：雷射射擊)所形成的改質部分。改質點是可舉龜裂點、溶融處理點或折射率變化點、或該等的至少1個混在者等。有關改質點是可考慮被要求的切斷精度、被要求的切斷面的平坦性、加工對象物1的厚度、種類、結晶方位等來適當控制其大小或產生的龜裂的長度。並且，在實施形態中，可沿著切斷預定線5來形成改質點作為改質區域7。 [第1實施形態]
接著，說明有關第1實施形態的層疊型元件的製造方法之一例。此製造方法是包含構成半導體晶圓的層疊體的層疊工程，以藉由層疊工程所構成的層疊體作為上述的加工對象物1來進行雷射加工。於是，首先，說明有關層疊體的構成及被製造的層疊型元件之一例。
圖7是表示作為加工對象物的層疊體的平面圖。圖8是將圖7所示的層疊體的一部分擴大顯示的概略平面圖。圖9是沿著圖8的IX-IX線的概略剖面圖。如圖7~9所示般，層疊體10(加工對象物1)是包含主動(active)區域11及切斷區域12。主動區域11是沿著：沿著定向平面(orientationflat)6的第1方向D1、及與第1方向D1交叉(正交)的第2方向D2，來配列成2次元狀。切斷區域12是由與第1方向D1及第2方向D2交叉(正交)的第3方向D3來看，以包圍主動區域11的方式形成格子狀。
層疊體10是包含沿著第3方向D3來互相層疊的複數(在此是10個)的半導體晶圓20。半導體晶圓20是分別具有半導體基板21及電路層22。半導體基板21是包含表面21s及背面21r。電路層22是被形成於表面21s上，包含沿著表面21s來配列成2次元狀的複數的機能元件23。1個的主動區域11是以包含沿著第3方向D3來層疊成1列的複數(在此是10個)的機能元件23之方式，遍及全部的半導體晶圓20而設定。在此製造方法中，是藉由在切斷區域12中切斷層疊體10來切出各個的主動區域11。
為此，在層疊體10是設定有：沿著第1方向D1的切斷預定線5a、及沿著第2方向D2的切斷預定線5b，作為上述的切斷預定線5。切斷預定線5a，5b是以通過沿著第1方向D1及第2方向D2的各者而彼此相鄰的機能元件23之間的方式設定於切斷區域12。更具體而言，在切斷區域12是以在電路層22中包圍機能元件23的方式設有環狀的切道部25，且以包圍機能元件23及切道部25的方式設有格子狀的金屬配線部26。金屬配線部26是例如TEG配線。
而且，切斷預定線5a是以一面在沿著第2方向D2而彼此相鄰的機能元件23之間通過切道部25，一面在沿著第1方向D1而彼此相鄰的切道部25之間通過金屬配線部26的方式，沿著第1方向D1來設定。又，切斷預定線5b是以一面在沿著第1方向D1而彼此相鄰的機能元件23之間通過切道部25，一面在沿著第2方向D2而彼此相鄰的切道部25之間通過金屬配線部26的方式，沿著第2方向D2來設定。另外，在此，在電路層22中，在機能元件23與切道部25之間，設有金屬製的護環27。並且，在圖8中，層疊體10的表層的半導體基板21的圖示會被省略。
在此，層疊體10是具有：包含作為後述的半導體記憶體的機能元件23之半導體晶圓20A、及包含作為半導體記憶體的驅動IC的機能元件23之半導體晶圓20B，作為半導體晶圓20。在此，層疊體10是具有其層疊方向(第3方向D3)的一端10a及另一端10b，僅構成一端10a的半導體晶圓20為半導體晶圓20B。而且，包含構成另一端10b的半導體晶圓20之其他的半導體晶圓20為半導體晶圓20A。
接著，說明有關層疊型元件15。層疊型元件15是主要藉由沿著上述的切斷預定線5a，5b之層疊體10的切斷來切出主動區域11而製造。因此，層疊型元件15是包含分別被互相層疊成一列的複數(與層疊體10的半導體晶圓20的數量同數)的半導體基板21及電路層22。在層疊型元件15中，1個的電路層22包含1個的機能元件23。
因此，層疊型元件15的全體是含有與電路層22的數量同數的機能元件23。機能元件23彼此間是例如經由半導體基板21及被形成於電路層22的貫通電極(未圖示)來電性連接。機能元件23是包含DRAM這種半導體記憶體用的機能元件及半導體記憶體的驅動IC用的機能元件。貫通電極是藉由例如TSV(Through-Silicon Via)構造所形成。貫通電極是被使用在對於各層的機能元件23等(例如半導體記憶體及驅動IC)的電源供給。另外，層疊型元件15是更具有例如用以藉由磁場傳送來進行高速無線通訊的電路(未圖示)，可利用該電路來進行訊號的收送。
圖10的(a)是圖9的區域A1的擴大圖，為顯示具有半導體記憶體用的機能元件23的電路層22及對應的半導體基板21的擴大剖面圖。圖10的(b)是圖9的區域A2的擴大圖，為切道部25及對應的半導體基板21的擴大剖面圖。如圖10的(a)所示般，機能元件23是包含複數的記憶格22a。記憶格22a與記憶格22a的周圍的區域是例如由SiO2 膜等的層間絕緣膜、配線層等所構成。在對應於半導體基板21的機能元件23的部分是形成有：從表面21s擴展至背面22r側的第1導電型區域(例如P-well)21a，21b、及第2導電型區域(例如N-well)21c、及以包圍第1導電型區域21a的方式擴展的第2導電型區域(例如Deep N-well)21d。第1導電型區域21a是被形成於對應於記憶格22a的位置。半導體基板21是例如矽基板。
另一方面，如圖10的(b)所示般，在切道部25中，電路層22是包含被依序層疊於半導體基板21的表面21s上的絕緣層28，29。絕緣層28是例如由矽氧化物(例如SiO2 )所成。絕緣層29是例如由矽氮化物(例如SiN)所成。第1方向D1的層疊型元件15的尺寸是例如10mm程度。第2方向D2的層疊型元件15的尺寸是例如10mm程度。第3方向D3的層疊型元件15的尺寸是例如300μm程度。
接著，說明有關第1實施形態的層疊型元件的製造方法的各工程。首先，進行構成上述的層疊體10的層疊工程。更具體而言，首先，如圖11的(a)所示般，準備第1晶圓30作為半導體晶圓20B(第1接合工程)。第1晶圓30的電路層22是包含作為驅動IC的機能元件23。並且，第1晶圓30的電路層22是在切道部25中，包含被依序層疊於表面21f上的絕緣層31，32。
絕緣層31是例如由矽氧化物(例如SiO2 )所成。絕緣層32是例如Black Diamond系的Low-k膜。第1晶圓30的半導體基板21的厚度是600μm以上800μm以下程度，作為一例。並且，第1晶圓30的電路層22的厚度是例如3以上13μm以下程度。
接著，如圖11的(b)所示般，準備第2晶圓40，作為半導體晶圓20A(第1接合工程)。在此，第2晶圓40的電路層22是包含作為半導體記憶體的機能元件23。並且，第2晶圓40的電路層22是在切道部25中包含絕緣層28，29。第2晶圓40的半導體基板21的厚度是600μm以上800μm以下程度，作為一例。而且，第2晶圓40的電路層22的厚度是例如3μm以上13μm以下程度。
接著，將第2晶圓40層疊於第1晶圓30而接合(第1接合工程)。在此，將第2晶圓40的電路層22直接接合於第1晶圓30的電路層22。並且，此時，第1晶圓30的機能元件23的各者與第2晶圓40的機能元件23的各者會設成為沿著與表面21s及背面21r交叉的第3方向D3來互相對應。亦即，第1晶圓30的機能元件23的各者與第2晶圓40的機能元件23的各者會設成為沿著第3方向D3來排列(換言之，設成為沿著第3方向D3來互相對向)。另外，可舉常溫接合等，作為直接接合的一例。
接著，如圖12的(a)所示般，研削第2晶圓40的半導體基板21(研削工程)。在此，從背面21r側研削半導體基板21，使半導體基板21(亦即第2晶圓40)薄化。在此，例如以半導體基板21的厚度成為3μm以上13μm以下程度的方式(以成為和電路層22的厚度同程度的方式，作為一例)，研削半導體基板21。藉此，將第2晶圓40的全體的厚度設為例如6μm以上26μm以下程度。藉由此研削所形成的新的背面21r是成為可直接接合程度的平面度(以被鏡面化作為一例)。
接著，如圖12的(b)所示般，準備第3晶圓50，作為半導體晶圓20A(第2接合工程)。接著，將第3晶圓50接合於第2晶圓40(第2接合工程)。在此，將第3晶圓50的電路層22直接接合於第2晶圓40的半導體基板21。並且，此時，第2晶圓40的機能元件23的各者與第3晶圓50的機能元件23的各者會設成為沿著第3方向D3來互相對應。
接著，如圖13的(a)所示般，將第3晶圓50的半導體基板21從其背面21r側研削，使半導體基板21(亦即第3晶圓50)薄化。在此，與第2晶圓40的情況同樣，例如以半導體基板21的厚度成為3μm以上13μm以下程度的方式(以成為和電路層22的厚度同程度的方式，作為一例)，研削半導體基板21。藉此，將第3晶圓50的全體的厚度設為例如6μm以上26μm以下程度。藉由此研削所形成的新的背面21r是成為可直接接合程度的平面度(以被鏡面化作為一例)。
然後，如圖13的(b)所示般，與第2接合工程同樣，將複數(例如7個)的半導體晶圓20A依序層疊、接合及研削，構成層疊體10。藉此，例如，包含作為驅動IC的機能元件23之1個的半導體晶圓20A(第1晶圓30)、及包含作為半導體記憶體的機能元件23之複數(在此是9個)的半導體晶圓20B(第2晶圓40、第3晶圓50及以後的晶圓)會被層疊，可取得由複數(在此是10個)的半導體晶圓20所成的層疊體10。
在圖13的(b)中，備於之後的雷射光照射工程，將上述般取得的層疊體10反轉的狀態中藉由保持具H保持。亦即，在此，層疊體10的另一端10b會朝向保持具H側，且包含一端10a的第1晶圓30最與保持具H眺望於相反側，其半導體基板21的背面21r會被露出。另外，在以後的工程的說明中，省略層疊體10的層疊構造，代表性地圖示主動區域11及切斷區域12。
接著，進行雷射光照射工程，其係對層疊體10照射雷射光L，藉此在層疊體10形成改質區域7及龜裂9。亦即，如圖14所示般，對於第1晶圓30的半導體基板21，沿著被設定成為通過機能元件23之間的切斷預定線5a，5b來照射雷射光L，藉此沿著切斷預定線5a，5b來形成改質區域7，且沿著層疊體10的層疊方向(第3方向D3)來使龜裂9從改質區域7伸展。有關此工程更具體地說明。
在此工程中，首先，如圖14的(a)所示般，一面以第1晶圓30的半導體基板21的背面21r作為雷射光入射面，一面使雷射光L的集光點P位於第1晶圓30的半導體基板21的內部。在該狀態中，一邊照射雷射光L，一邊使雷射光的集光點P沿著切斷預定線5a，5b的各者來相對移動(掃描)。藉此，在第1晶圓30的半導體基板21的內部，作為改質區域7的第1改質區域71會沿著切斷預定線5a，5b來形成。與此一起，從第1改質區域71產生的龜裂9會沿著第3方向D3來部分地伸展。
接著，如圖14的(b)所示般，一面以第1晶圓30的半導體基板21的背面21r作為雷射光入射面，一面使雷射光L的集光點P位於第1晶圓30的半導體基板21的內部。此時，將集光點P的位置設為比形成第1改質區域71時的集光點P的位置更靠背面21r側(雷射光入射面側)。在該狀態中，一邊照射雷射光L，一邊使雷射光L的集光點P沿著切斷預定線5a，5b的各者來相對移動(掃描)。
藉此，在第1晶圓30的半導體基板21的內部，作為改質區域7的第2改質區域72會沿著切斷預定線5a，5b來形成。在此，第2改質區域72是對應於集光點P的位置的不同，形成於第1改質區域71與背面21r之間。藉由第2改質區域72的形成，使龜裂9沿著第3方向D3來更伸展，使龜裂9能到達層疊體10的兩端(一端10a及另一端10b) (亦即設為所謂全切割(full cut)的狀態)。有關此時的雷射光L的照射條件是在後面詳述。
如此，在此是以龜裂9能到達層疊體10的層疊方向(第3方向D3)的兩端之方式形成改質區域7。亦即，在雷射光照射工程中，對於第1晶圓30的半導體基板21，從背面21r側照射雷射光L，而形成作為改質區域7的第1改質區域71(第1雷射光照射工程)。然後，對於第1晶圓30的半導體基板21，從背面21r側照射雷射光L，而在第1改質區域71與背面21r之間形成作為改質區域7的第2改質區域72，藉此以能到達層疊體10的兩端之方式，使龜裂9伸展(第2雷射光照射工程)。
接著，如圖15的(a)所示般，從背面21r側研削第1晶圓30的半導體基板21，藉此除去改質區域7(第1改質區域71及第2改質區域72)(改質區域除去工程)。在此是例如以半導體基板21的厚度能成為200μm程度之方式，研削半導體基板21。之所以使第1晶圓30的半導體基板21的厚度剩下比其他的半導體基板21更厚，是為了第1晶圓30的半導體基板21在層疊型元件15中成為支援基板。
然後，如圖15的(b)所示般，設為藉由擴張膠帶等的可擴張的支撐構件S來支撐層疊體10的狀態。此時，將第1晶圓30的半導體基板21的背面21r配置於支撐構件S側。在該狀態中，藉由擴張支撐構件S，對於層疊體10施加應力於龜裂9開啟的方向，沿著切斷預定線5a，5b來切斷層疊體10(切斷工程)。藉此，主動區域11會從層疊體10切出，可取得複數的層疊型元件15。然後，使藉由沿著各切斷預定線5a，5b來切斷層疊體10而取得的複數的層疊型元件15互相分離，拾取各層疊型元件15(拾取工程)。
如以上說明般，在第1實施形態的層疊型元件15的製造方法中，是在半導體晶圓20的層疊體10的構成時，實施研削半導體晶圓20的半導體基板而薄化的研削工程。藉此，可取得被薄化的層疊體10。如上述般，若將刀刃切割利用在如此的層疊體10的切斷，則會因崩缺而良品率的降低顯著。相對於此，本案方法是對於半導體晶圓20的半導體基板21，沿著切斷預定線5來照射雷射光L，藉此形成改質區域7，且使龜裂9從改質區域7伸展於層疊方向。藉此，可一面抑制在半導體晶圓20的接合界面的崩缺，一面切斷層疊體10。因此，若根據此方法，則可兼顧層疊型元件15的薄化及良品率的提升。
並且，第1實施形態的層疊型元件15的製造方法是更具備：在雷射光照射工程之後，研削形成有改質區域7的半導體基板21，藉此除去改質區域7的改質區域除去工程。因此，抗折強度會提升。而且，由於本實施形態的層疊型元件15的製造方法是更具備：在雷射光照射工程及改質區域除去工程之後，對層疊體10施加應力，藉此沿著切斷預定線5來切斷層疊體10的切斷工程，因此可確實地切斷層疊體10。
在此，在第1實施形態的層疊型元件15的製造方法中，是在雷射光照射工程中，以龜裂9能到達層疊體10的層疊方向的兩端(一端10a及另一端10b)之方式(亦即，以使產生層疊體10的全切割之方式)形成改質區域7。 　　為此，雷射光照射工程具有： 　　第1雷射光照射工程，其係對於半導體基板21，從背面21r側照射雷射光L來形成作為改質區域7的第1改質區域71；及 　　第2雷射光照射工程，其係對於半導體基板21，從背面21r側照射雷射光L而於第1改質區域71與背面21r之間形成作為改質區域7的第2改質區域72，藉此以能到達層疊體10的兩端之方式使龜裂9伸展。
針對此點來詳細說明。在圖14所示的雷射光照射工程中，可控制用以使全切割產生於層疊體10的雷射光L的照射條件。在此，說明有關半導體基板21由矽所成的情況。為了使全切割產生於層疊體10，首先，在某程度擴大從半導體基板21的雷射光入射面之背面21r的相反的表面21s到第1改質區域71的表面21s側的端部的距離(以下稱為「下端距離BL」)的狀態中，而且在形成第2改質區域72時使從第1改質區域71延伸至表面21s側的龜裂9(初龜裂)能到達表面21s。
在此，作為一例，對於厚度為775μm的半導體基板21，將下端距離BL設為200μm以上的狀態，使初龜裂能到達表面21s。藉此，藉由伸展200μm以上而到達表面21s的初龜裂的影響，龜裂9會更伸展至層疊體10的端部，產生全切割。為此，可將雷射光L的波長設為1170nm以上1800nm以下的範圍。
若雷射光L的波長為1170nm以上，則在無摻雜且無缺陷的理想的矽中，雷射光L的內部透過率理論上成為100%。另一方面，若雷射光L的波長為1800nm以下，則在半導體基板21中可確實地使產生2光子吸收來形成改質區域7。而且，藉由將雷射光L的脈衝寬設為350nsec以上，將脈衝能量設為25μJ以上，將脈衝間距設為6.5μm以上45μm以下，可更確實地使產生全切割。
表示從下端距離BL為200μm以上的第1改質區域71延伸的初龜裂到達表面21s之雷射光L的照射條件的例子(亦即可使全切割產生於層疊體10的條件的例子)。
[第1例] 　　雷射光L的波長：1500nm。 　　脈衝寬：500nsec。 　　脈衝頻率：40kH。 　　集光用透鏡105下的輸出值：1.48w。 　　脈衝能量：37.0μJ。 　　脈衝間距：15μm。 　　半導體基板21的厚度：779μm。 　　離第1改質區域71的表面21s的距離(下端距離BL)：262μm。 　　離第2改質區域72的表面21s的距離：370μm。 　　第1改質區域71的形成時的集光用透鏡105的移動距離Dz1：142μm。 　　第2改質區域72的形成時的集光用透鏡105的移動距離Dz2：112μm。 [第2例] 　　雷射光L的波長：1342nm。 　　脈衝寬：350nsec。 　　脈衝頻率：60kH。 　　集光用透鏡105下的輸出值：2.60w。 　　脈衝能量：43.3μJ。 　　脈衝間距：8.30μm。 　　半導體基板21的厚度：625μm。 　　離第1改質區域71的表面21s的距離(下端距離BL)：218μm。 　　離第2改質區域72的表面21s的距離：346μm。 　　第1改質區域71的形成時的集光用透鏡105的移動距離Dz1：92μm。 　　第2改質區域72的形成時的集光用透鏡105的移動距離Dz2：60μm。
另外，移動距離Dz1是從在半導體基板21的背面21r(雷射光入射面)形成集光點P之類的集光用透鏡105的初期位置，以能在用以形成第1改質區域71的位置形成集光點P之方式，使集光用透鏡105沿著第3方向D3來移動的距離(參照圖14的(a))。同樣，移動距離Dz2是從初期位置，以能在用以形成第2改質區域72的位置形成集光點之方式，使集光用透鏡105沿著第3方向D3來移動的距離(參照圖14的(b))。
藉由如以上般使全切割產生於層疊體10，可確實地切斷層疊體10，更可提升良品率。並且，可抑制層疊體10的彎曲。藉由抑制層疊體10的彎曲，如上述般，可研削半導體基板21，使能除去改質區域7。藉此，抗折強度會提升。
在此，從與上述的觀點不同的觀點，也可將下端距離BL設為200μm以上。亦即，若縮小下端距離BL，則恐有因為朝半導體基板21的雷射光入射面之背面21r的相反的表面21s側的漏光，而在表面21s側產生損傷之虞。將如此在與雷射光入射面相反側的面產生的損傷稱為「濺射傷害(splash damage)」。圖16是表示下端距離與濺射傷害的關係的表。在圖16的例子中，在與半導體基板21的雷射光入射面相反側的端面(表面21s)形成Sn膜來觀察濺射傷害。
圖16的表的「損傷」的欄的「有」及「無」是表示在雷射光L的集光點P的正下面的位置(對應於切斷預定線5的位置)是否有損傷，「距離」的欄是從該位置到產生濺射傷害的位置的最大的距離。如圖16所示般，下端距離BL為107μm以上，不產生在集光點P的正下面的位置的損傷。另一方面，是否產生濺射傷害的下端距離BL的臨界值是存在於189μm與220μm之間。如此，從濺射傷害的減低的觀點，也可將下端距離BL設為200μm以上。藉此，可抑制裝置特性的劣化。 [第2實施形態]
接著，說明有關第2實施形態的層疊型元件的製造方法的一例。在此製造方法中，在構成半導體晶圓20的層疊體的層疊工程之前，進行準備工程。亦即，在此，首先，如圖17的(a)所示般，準備支援基板60(準備工程)。支援基板60是玻璃基板或半導體基板等的任意的基板。支援基板60是具有例如與研削前的半導體基板21的厚度同程度的厚度(例如600μm以上800μm以下程度的厚度)。接著，如圖17的(b)所示般，準備第1晶圓70作為半導體晶圓20A(準備工程)。接著，將第1晶圓70的電路層22接合於支援基板60的表面50a(準備工程)。此接合是可使用例如樹脂接合。
接著，如圖18的(a)所示般，研削第1晶圓70的半導體基板21。在此，從背面21r側研削半導體基板21，使半導體基板21(亦即第1晶圓70)薄化。在此，例如以半導體基板21的厚度成為3μm以上13μm以下程度的方式(以成為和電路層22的厚度同程度的方式，作為一例)，研削半導體基板21。藉此，將第1晶圓70的全體的厚度設為例如6μm以上26μm以下程度。藉由此研削所形成的新的背面21r是成為可直接接合程度的平面度(以被鏡面化作為一例)。
接著，進行層疊工程。亦即，如圖18的(b)所示般，準備第2晶圓80作為半導體晶圓20A(第1接合工程)。與此一起，如上述般，準備被接合於支援基板60的第1晶圓70(第1接合工程)。接著，將第2晶圓80接合於第1晶圓70(第1接合工程)。在此，將第2晶圓80的電路層22直接接合於第1晶圓70的半導體基板21。並且，此時，第1晶圓70的機能元件23的各者與第2晶圓80的機能元件23的各者會設成為沿著第3方向D3來互相對應。
接著，如圖19的(a)所示般，研削第2晶圓80的半導體基板21(研削工程)。在此，從背面21r側研削半導體基板21，使半導體基板21(亦即第2晶圓80)薄化。在此，與第1晶圓70的情況同樣，例如以半導體基板21的厚度成為3μm以上13μm以下程度的方式(以成為和電路層22的厚度同程度的方式，作為一例)，研削半導體基板21。藉此，將第2晶圓80的全體的厚度設為例如6μm以上26μm以下程度。藉由此研削所形成的新的背面21r是成為可直接接合程度的平面度(以被鏡面化作為一例)。
接著，如圖19的(b)及圖20的(a)所示般，與上述的第1接合工程及研削工程同樣重複進行作為半導體晶圓20A的第2晶圓80的層疊、接合及研削，藉此構成包含被層疊於支援基板60上的複數(在此是9個)的半導體晶圓20A的層疊體。
接著，如圖20的(b)所示般，準備第3晶圓90，作為半導體晶圓20B，且以第2晶圓80的機能元件23的各者與第3晶圓90的機能元件23的各者能互相對應的方式，將第3晶圓90的電路層22直接接合於第2晶圓80的半導體基板21(第2接合工程)。藉此，可取得本實施形態的層疊體10。在此的層疊體10是與第1實施形態的層疊體10作比較，半導體基板21與電路層22遍及層疊體10的全體而交替層疊的點不同。
然後，如圖14所示般，與第1實施形態的雷射光照射工程同樣，進行雷射光照射工程，其係藉由對層疊體10照射雷射光L，在層疊體10形成改質區域7(第1改質區域71及第2改質區域72)及龜裂9。但，在本實施形態中，是對於第3晶圓90的半導體基板21，沿著被設定成為通過機能元件23之間的切斷預定線5a，5b來照射雷射光L，藉此沿著切斷預定線5a，5b來形成改質區域7，且沿著層疊體10的層疊方向(第3方向D3)來使龜裂9從改質區域7伸展。
在此也以龜裂9能到達層疊體10的層疊方向的兩端(一端10a及另一端10b)之方式形成改質區域7。然後，如圖15所示般，與第1實施形態的切斷工程同樣，進行切斷工程，其係藉由在龜裂9開啟的方向對層疊體10施加應力，沿著切斷預定線5a，5b來切斷層疊體10。藉此，複數的層疊型元件15會從層疊體10切出。並且，與第1實施形態同樣，進行拾取工程。另外，本實施形態的層疊型元件的製造方法是亦可更具備支援基板除去工程，其係於層疊工程之後，雷射光照射工程之前，或雷射光照射工程之後，從層疊體10除去支援基板60。但，支援基板除去工程是在切斷工程之前被進行。藉由以上的第2實施形態的層疊型元件的製造方法也可取得與第1實施形態的效果同樣的效果。
以上的實施形態是說明有關本發明之一形態的層疊型元件的製造方法的一實施形態。因此，本發明之一形態的層疊型元件的製造方法是不限於上述的實施形態，可在不變更各請求項的主旨的範圍內實施任意的變形。
例如，在半導體基板21中對應於機能元件23的部分(更詳細是該部分之中，相對於第2導電型區域21d，背面21r側的區域)是亦可以露出於背面21r的方式形成吸除(gettering)區域4。吸除區域是在半導體基板21的內部，發揮收集重金屬等的雜質而捕獲的吸除效果之區域。吸除區域是藉由雷射光的照射來將半導體基板21改質的區域(密度、折射率、機械性強度或其他的物理特性會形成與周圍不同的狀態的區域)，例如溶融處理區域。吸除區域4是只要對向於機能元件23(更詳細是記憶格22a)，可連續性或亦可斷續性形成。
在形成吸除區域時，是可將雷射光的脈衝寬設為比用以形成改質區域7的雷射光L的脈衝寬更短。藉此，可形成大小比改質區域7更小，且比改質區域7更難使產生龜裂的吸除區域。
吸除區域是例如可藉由其次般的程序來形成。亦即，如圖11的(b)所示般，在將第2晶圓40層疊於第1晶圓30來接合後，以第2晶圓40的半導體基板21的背面21r作為雷射光入射面，對半導體基板21照射雷射光，藉此形成吸除區域。然後，如圖12的(a)所示般，研削半導體基板21，藉此一面使吸除區域殘存，一面使半導體基板21薄化。此時，使吸除區域露出於背面21r。藉此，在半導體基板21中對應於機能元件23的部分是以露出於背面21r的方式形成有吸除區域。可在各半導體晶圓20的層疊後，研削前進行如此的吸除形成工程。
另外，在上述實施形態中，2個的半導體晶圓20的接合時，以各者的機能元件23能互相對應的方式層疊。一方的半導體晶圓20的各機能元件23與另一方的半導體晶圓20的各機能元件互相對應是意思在1個的主動區域11中，一方的半導體晶圓20的至少1個的機能元件23與另一方的半導體晶圓20的至少1個的機能元件23具有預定的位置關係。因此，例如，機能元件23的記憶格22a彼此間不限於一對一對應的情況，一對多對應的情況也有。並且，即使記憶格22a彼此間為一對一對應的情況，也不限於沿著第3方向D3來排列的情況，也有第1方向D1及第2方向D2的位置互相不同的情況。
並且，在上述實施形態中是說明有關將電路層22直接接合於半導體基板21或別的電路層22的一例。直接接合電路層22的情況是可對於電路層22的表面實施平坦化處理，但此平坦化處理是除了平坦化處理電路層22的表面的絕緣膜等的情況以外，還有在電路層22的表面形成由樹脂等所成的平坦化膜的情況等。亦即，電路層22是也有在介入膜狀的其他的層的狀態中，被接合於半導體基板21或電路層22的情況。因此，電路層22的接合是不限於上述的直接接合的例子。 [產業上的利用可能性]
可提供一種能夠兼顧層疊型元件的薄化及良品率的提升之層疊型元件的製造方法。
5、5a、5b‧‧‧切斷預定線
7‧‧‧改質區域
9‧‧‧龜裂
10‧‧‧層疊體
15‧‧‧層疊型元件
20、20A、20B‧‧‧半導體晶圓
21‧‧‧半導體基板
21s‧‧‧表面
21r‧‧‧背面
22‧‧‧電路層
23‧‧‧機能元件
30、70‧‧‧第1晶圓
40、80‧‧‧第2晶圓
50、90‧‧‧第3晶圓
60‧‧‧支援基板
71‧‧‧第1改質區域
72‧‧‧第2改質區域
L‧‧‧雷射光
圖1是被使用在改質區域的形成之雷射加工裝置的概略構成圖。 　　圖2是成為改質區域的形成的對象之加工對象物的平面圖。 　　圖3是沿著圖2的加工對象物的III-III線的剖面圖。 　　圖4是雷射加工後的加工對象物的平面圖。 　　圖5是沿著圖4的加工對象物的V-V線的剖面圖。 　　圖6是沿著圖4的加工對象物的VI-VI線的剖面圖。 　　圖7是表示作為加工對象物的層疊體的平面圖。 　　圖8是將圖7所示的層疊體的一部分擴大顯示的概略平面圖。 　　圖9是沿著圖8的IX-IX線的概略剖面圖。 　　圖10是圖9所示的一部分的區域的擴大圖。 　　圖11是表示層疊型元件的製造方法的主要的工程的圖。 　　圖12是表示層疊型元件的製造方法的主要的工程的圖。 　　圖13是表示層疊型元件的製造方法的主要的工程的圖。 　　圖14是表示層疊型元件的製造方法的主要的工程的圖。 　　圖15是表示層疊型元件的製造方法的主要的工程的圖。 　　圖16是表示下端距離與濺射傷害的關係的表。 　　圖17是表示層疊型元件的製造方法的別的形態的主要的工程的圖。 　　圖18是表示層疊型元件的製造方法的別的形態的主要的工程的圖。 　　圖19是表示層疊型元件的製造方法的別的形態的主要的工程的圖。 　　圖20是表示層疊型元件的製造方法的別的形態的主要的工程的圖。

Claims (8)

  1. 一種層疊型元件的製造方法，其特徵係具備： 　　層疊工程，其係構成半導體晶圓的層疊體，該半導體晶圓的層疊體係具備：具有表面及背面的半導體基板、及包含沿著前述表面來配列成2次元狀的複數的機能元件的電路層；及 　　雷射光照射工程，其係於前述層疊工程之後，對前述層疊體照射雷射光，藉此在前述層疊體形成改質區域及龜裂， 　　前述層疊工程，係具有： 　　第1接合工程，其係準備第1晶圓及第2晶圓，作為前述半導體晶圓，且以前述第1晶圓的前述機能元件的各者與前述第2晶圓的前述機能元件的各者能互相對應的方式，將前述第2晶圓的前述電路層接合於前述第1晶圓的前述電路層； 　　研削工程，其係於前述第1接合工程之後，研削前述第2晶圓的前述半導體基板；及 　　第2接合工程，其係於前述研削工程之後，準備第3晶圓作為前述半導體晶圓，且以前述第2晶圓的前述機能元件的各者與前述第3晶圓的前述機能元件的各者能互相對應的方式，將前述第3晶圓的前述電路層接合於前述第2晶圓的前述半導體基板， 　　在前述雷射光照射工程中，對於前述第1晶圓的前述半導體基板，沿著被設定成為通過前述機能元件之間的切斷預定線來照射前述雷射光，藉此沿著前述切斷預定線來形成前述改質區域，且沿著前述層疊體的層疊方向來使前述龜裂從前述改質區域伸展。
  2. 一種層疊型元件的製造方法，其特徵係具備： 　　層疊工程，其係構成半導體晶圓的層疊體，該半導體晶圓的層疊體係具備：具有表面及背面的半導體基板、及包含沿著前述表面來配列成2次元狀的複數的機能元件的電路層；及 　　雷射光照射工程，其係於前述層疊工程之後，對前述層疊體照射雷射光，藉此在前述層疊體形成改質區域及龜裂， 　　前述層疊工程，係具有： 　　第1接合工程，其係準備第1晶圓及第2晶圓，作為前述半導體晶圓，且以前述第1晶圓的前述機能元件的各者與前述第2晶圓的前述機能元件的各者能互相對應的方式，將前述第2晶圓的前述電路層接合於前述第1晶圓的前述半導體基板； 　　研削工程，其係於前述第1接合工程之後，研削前述第2晶圓的前述半導體基板；及 　　第2接合工程，其係於前述研削工程之後，準備第3晶圓作為前述半導體晶圓，且以前述第2晶圓的前述機能元件的各者與前述第3晶圓的前述機能元件的各者能互相對應的方式，將前述第3晶圓的前述電路層接合於前述第2晶圓的前述半導體基板， 　　在前述雷射光照射工程中，對於前述第3晶圓的前述半導體基板，沿著被設定成為通過前述機能元件之間的切斷預定線來照射前述雷射光，藉此沿著前述切斷預定線來形成前述改質區域，且沿著前述層疊體的層疊方向來使前述龜裂從前述改質區域伸展。
  3. 如申請專利範圍第2項之層疊型元件的製造方法，其中，前述層疊工程，係具有：在前述第1接合工程之前，準備支援基板及前述第1晶圓，且將前述第1晶圓的前述電路層接合於前述支援基板之準備工程， 　　在前述第1接合工程中，準備前述第2晶圓及被接合於前述支援基板的前述第1晶圓。
  4. 如申請專利範圍第3項之層疊型元件的製造方法，其中，更具備：在前述層疊工程之後，前述雷射光照射工程之前，或前述雷射光照射工程之後，除去前述支援基板之支援基板除去工程。
  5. 如申請專利範圍第1~4項中的任一項所記載的層疊型元件的製造方法，其中，在前述雷射光照射工程中，以前述龜裂能到達前述層疊體的前述層疊方向的兩端之方式，形成前述改質區域。
  6. 如申請專利範圍第5項之層疊型元件的製造方法，其中，前述雷射光照射工程，係具有： 　　第1雷射光照射工程，其係對於前述半導體基板，從前述背面側照射前述雷射光而形成作為前述改質區域的第1改質區域；及 　　第2雷射光照射工程，其係對於前述半導體基板，從前述背面側照射前述雷射光而於前述第1改質區域與前述背面之間形成作為前述改質區域的第2改質區域，藉此以能到達前述兩端的方式使前述龜裂伸展。
  7. 如申請專利範圍第1~6項中的任一項所記載的層疊型元件的製造方法，其中，更具備：在前述雷射光照射工程之後，研削形成有前述改質區域的前述半導體基板，藉此除去前述改質區域之改質區域除去工程。
  8. 如申請專利範圍第1~7項中的任一項所記載的層疊型元件的製造方法，其中，在前述雷射光照射工程之後，藉由對前述層疊體施加應力，沿著前述切斷預定線來切斷前述層疊體之切斷工程。
TW107125649A 2017-07-28 2018-07-25 層疊型元件的製造方法 TWI822691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-146859 2017-07-28
JP2017146859A JP6980444B2 (ja) 2017-07-28 2017-07-28 積層型素子の製造方法

Publications (2)

Publication Number Publication Date
TW201923860A true TW201923860A (zh) 2019-06-16
TWI822691B TWI822691B (zh) 2023-11-21

Family

ID=65040210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125649A TWI822691B (zh) 2017-07-28 2018-07-25 層疊型元件的製造方法

Country Status (7)

Country Link
US (1) US11158601B2 (zh)
JP (1) JP6980444B2 (zh)
KR (1) KR102596148B1 (zh)
CN (1) CN110945628B (zh)
DE (1) DE112018003841T5 (zh)
TW (1) TWI822691B (zh)
WO (1) WO2019021903A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7221076B2 (ja) * 2019-02-18 2023-02-13 東京エレクトロン株式会社 レーザー加工装置の設定方法、レーザー加工方法、レーザー加工装置、薄化システム、および基板処理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268704B2 (en) * 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
KR101336523B1 (ko) * 2004-03-30 2013-12-03 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법 및 반도체 칩
US7718510B2 (en) * 2004-03-30 2010-05-18 Hamamatsu Photonics K.K. Laser processing method and semiconductor chip
JP4582693B2 (ja) 2004-06-29 2010-11-17 株式会社ディスコ 切削装置
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
JP2007142000A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
US20080191310A1 (en) * 2007-02-12 2008-08-14 Weng-Jin Wu By-product removal for wafer bonding process
JP5495511B2 (ja) * 2008-05-27 2014-05-21 株式会社ディスコ ウエーハの分割方法
JP5221279B2 (ja) * 2008-10-22 2013-06-26 株式会社ディスコ 積層デバイスの製造方法
JP5573832B2 (ja) * 2009-02-25 2014-08-20 日亜化学工業株式会社 半導体素子の製造方法
JP5953645B2 (ja) 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP2013042119A (ja) * 2011-07-21 2013-02-28 Hamamatsu Photonics Kk 発光素子の製造方法
JP2014017434A (ja) 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5965239B2 (ja) * 2012-07-31 2016-08-03 三星ダイヤモンド工業株式会社 貼り合わせ基板の加工方法並びに加工装置
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法
JP6232230B2 (ja) * 2013-08-30 2017-11-15 株式会社ディスコ ウェーハの加工方法
JP6341554B2 (ja) * 2013-12-19 2018-06-13 国立大学法人東京工業大学 半導体装置の製造方法

Also Published As

Publication number Publication date
CN110945628A (zh) 2020-03-31
KR20200029032A (ko) 2020-03-17
JP6980444B2 (ja) 2021-12-15
TWI822691B (zh) 2023-11-21
US20200176415A1 (en) 2020-06-04
JP2019029488A (ja) 2019-02-21
WO2019021903A1 (ja) 2019-01-31
US11158601B2 (en) 2021-10-26
DE112018003841T5 (de) 2020-04-09
KR102596148B1 (ko) 2023-11-01
CN110945628B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US11817319B2 (en) Laminated element manufacturing method
WO2014030518A1 (ja) 加工対象物切断方法
TWI824140B (zh) 元件晶片之製造方法
KR101893617B1 (ko) 칩의 제조 방법
JP6012185B2 (ja) 半導体デバイスの製造方法
TWI822691B (zh) 層疊型元件的製造方法
TWI782062B (zh) 層積型元件之製造方法
JP5969214B2 (ja) 半導体デバイスの製造方法
JP7223828B2 (ja) 積層型素子の製造方法
JP4553878B2 (ja) 半導体装置の製造方法
JP2013157449A (ja) 半導体デバイスの製造方法
JP2013157455A (ja) 半導体デバイスの製造方法