TW201901928A - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TW201901928A TW201901928A TW106116844A TW106116844A TW201901928A TW 201901928 A TW201901928 A TW 201901928A TW 106116844 A TW106116844 A TW 106116844A TW 106116844 A TW106116844 A TW 106116844A TW 201901928 A TW201901928 A TW 201901928A
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide
- memory element
- semiconductor structure
- top electrode
- forming
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種半導體結構包括一底電極、一第一記憶元件、一第二記憶元件、及一頂電極。第一記憶元件設置在底電極上。第一記憶元件包括一第一氧化物材料。第二記憶元件設置在第一記憶元件上。第二記憶元件包括不同於第一氧化物材料的一第二氧化物材料。頂電極設置在第二記憶元件上。頂電極包括一頂電極材料。第一氧化物材料和第二氧化物材料中之至少一者為頂電極材料的一氧化物。
Description
本揭露是關於一種半導體結構及其形成方法。本揭露特別是關於一種包括二個依序設置之記憶元件的半導體結構及其形成方法。
可變電阻式記憶體(RRAM)是一種類型的非揮發性記憶體,其提供簡單的結構、小的記憶胞尺寸、可擴縮性(scalability)、超高速操作、低功率操作、與互補金屬氧化物半導體(CMOS)的相容性、及低成本等優點。RRAM可具有包括其中電阻能夠藉由施加電脈衝而在二或更多個穩定的電阻範圍之間改變的記憶元件的特徵。記憶元件可加以選擇和調整,以提供更佳的電性和其他性能表現。此外,以節省成本和簡單的方式達成改善,可能更為有利。
本揭露是導向以節省成本和簡單的方式改善半導體結構,特別是改善半導體結構中的記憶體,像是RRAM。
根據一些實施例,提供一種半導體結構,此種半導體結構包括一底電極、一第一記憶元件、一第二記憶元件、及一頂電極。第一記憶元件設置在底電極上。第一記憶元件包括一第一氧化物材料。第二記憶元件設置在第一記憶元件上。第二記憶元件包括不同於第一氧化物材料的一第二氧化物材料。頂電極設置在第二記憶元件上。頂電極包括一頂電極材料。第一氧化物材料和第二氧化物材料中之至少一者為頂電極材料的一氧化物。
根據一些實施例,提供一種半導體結構的形成方法。此種形成方法包括下列步驟。在一底電極上形成一第一記憶元件。第一記憶元件包括一第一氧化物材料。在第一記憶元件上形成一第二記憶元件。第二記憶元件包括不同於第一氧化物材料的一第二氧化物材料。在第二記憶元件上形成一頂電極。頂電極包括一頂電極材料。第一氧化物材料和第二氧化物材料中之至少一者為頂電極材料的一氧化物。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:
以下將參照所附圖式對於各種不同的實施例進行更詳細的說明。要注意的是,圖式中的元件可能並未依照比例繪製。為了利於理解,在可能的情況下,相同的元件符號係用於各圖中共通之相同元件。可以預期的是,一實施例中的元件和特徵,能夠被有利地納入於另一實施例中,然而並未對此作進一步的列舉。
請參照第1圖,其示出根據實施例之一例示性半導體結構10。半導體結構10包括一底電極100、一第一記憶元件112、一第二記憶元件114、及一頂電極120。第一記憶元件112設置在底電極100上。第一記憶元件112包括一第一氧化物材料。第二記憶元件114設置在第一記憶元件112上。第二記憶元件114包括不同於第一氧化物材料的一第二氧化物材料。頂電極120設置在第二記憶元件114上。頂電極120包括一頂電極材料。第一氧化物材料和第二氧化物材料中之至少一者為頂電極材料的一氧化物。半導體結構10特別是可包括一可變電阻式記憶體(RRAM),該可變電阻式記憶體包括底電極100、第一記憶元件112、第二記憶元件114、及頂電極120。在此,當敘述一元件包括一材料時,整個元件可由該材料形成。或者,該元件可為包括該材料的複合物。
根據實施例,第一氧化物材料和第二氧化物材料可分別獨立地為氧化鎢、氧化矽、氧化鈦如TiO2
、氧氮化鈦、氧化鋁如Al2
O3
、氧化鎳、氧化銅、氧化鋯如ZrO2
、氧化鈮如NbO2
、氧化鉿如HfO和HfO2
、氧化釕、氧化銥如IrO2
、氧化鉭如TaO和TaO2
、或氧氮化鉭。
在一些實施例中,用於形成第二記憶元件114的第二氧化物材料為所述頂電極材料的氧化物,而用於形成第一記憶元件112的第一氧化物材料則不是頂電極材料的氧化物。在這些實施例中,用於形成第一記憶元件112的第一氧化物材料可為氧化鎢或氧化矽。此外,底電極100可包括一底電極材料,且第一氧化物材料為底電極材料的一氧化物。舉例來說,底電極100可為一導電插塞並由鎢(底電極材料)形成,而第一記憶元件112可由氧化鎢(第一氧化物材料)形成。
在這些實施例中,頂電極材料可為鎢(W)、鈦(Ti)、氮化鈦(TiN)、鋁(Al)、鎳(Ni)、銅(Cu)、鋯(Zr)、鈮(Nb)、鉿(Hf)、釕(Ru)、銥(Ir)、鉭(Ta)、或氮化鉭(TaN)。第二氧化物材料可為氧化鎢、氧化鈦、氧氮化鈦、氧化鋁、氧化鎳、氧化銅、氧化鋯、氧化鈮、氧化鉿、氧化釕、氧化銥、氧化鉭、或氧氮化鉭。特別是,第二氧化物材料可為氧化鈦或氧氮化鈦。
在這些實施例中,第一記憶元件112具有一第一厚度,第二記憶元件114具有一第二厚度,且第一厚度可大於第二厚度。舉例來說,第一厚度可小於100 Å,例如約為30 Å。第二厚度可小於60 Å,例如約為20 Å。這是因為,在根據實施例之一種半導體結構的形成方法中,像是在第6A~6D圖所繪示的案例中,由頂電極材料的氧化物所形成的記憶元件,是藉由氧化頂電極材料來形成,從而,其可具有較薄的厚度,以確保從頂電極材料完全轉換成氧化物。
在其他一些實施例中,用於形成第一記憶元件112的第一氧化物材料為所述頂電極材料的氧化物,而用於形成第二記憶元件114的第二氧化物材料則不是頂電極材料的氧化物。舉例來說,第一氧化物材料可為氧化鎢、氧化鈦、氧氮化鈦、氧化鋁、氧化鎳、氧化銅、氧化鋯、氧化鈮、氧化鉿、氧化釕、氧化銥、氧化鉭、或氧氮化鉭。特別是,第一氧化物材料可為氧化鈦或氧氮化鈦。第二氧化物材料可為氧化鎢或氧化矽。此外,第一厚度可小於第二厚度。
在一些實施例中,半導體結構(及其RRAM)可包括二或更多個由頂電極材料的氧化物所形成的記憶元件。舉例來說,如第2圖所示,半導體結構20更包括一第三記憶元件116,第三記憶元件116設置在第二記憶元件114上,其中第二記憶元件114和第三記憶元件116可由頂電極材料的氧化物形成。
根據一些實施例,第一氧化物材料和第二氧化物材料可加以選擇,使得第二記憶元件114所需的一操作電流低於第一記憶元件112所需的一操作電流。舉例來說,第一氧化物材料可為氧化鎢,第二氧化物材料可為氧氮化鈦。如第3圖所示,在這樣的案例中,當半導體結構在一導電狀態,在由氧化鎢形成的第一記憶元件112中可形成較粗的一導電絲122,在由氧氮化鈦形成的第二記憶元件114中可形成較細的一導電絲124。雖然較導電絲124來得粗,氧化鎢中的導電絲122更容易斷裂,從而能夠用於開關(switching)的控制。較細的導電絲124增加整個結構的電阻,從而能夠用於電流的控制。從另一角度來看,較高的電阻對應較低的操作電流。由氧化鎢形成的記憶元件,例如這裡敘述的第一記憶元件112,可具有都在約為400 μA的一設定(SET)電流和一重設(RESET)電流。由氧氮化鈦形成的記憶元件,例如這裡敘述的第二記憶元件114,可具有約為150 μA的一重設電流。從而,設置這樣的一第二記憶元件114,能夠提供對於操作電流的控制。此外,由於能夠使用較低的一操作電流,可降低操作功率。
請參照第4圖,其繪示根據實施例之半導體結構的起始電阻分佈的改善。起始電阻分佈可用於評價RRAM裝置的適用性。曲線C1例示一對照用之半導體結構的起始電阻分佈,該對照用之半導體結構只具有由氧化鎢或氧化矽所形成的一記憶元件。曲線C2例示根據實施例之半導體結構的起始電阻分佈,該根據實施例之半導體結構具有由氧化鎢或氧化矽所形成的一第一記憶元件、及由氧化鈦或氧氮化鈦的一第二記憶元件。與對照用之半導體結構相比,根據實施例之半導體結構能夠具有較高的一起始電阻(Rini)。此外,如分佈範圍D1和D2所指示,根據實施例之半導體結構能夠具有較緊密的一起始電阻分佈。
第5圖示出根據實施例之半導體結構的重設電阻分佈的改善。曲線C3例示一對照用之半導體結構的重設電阻分佈,該對照用之半導體結構只具有由氧化鎢或氧化矽所形成的一記憶元件。曲線C4例示根據實施例之半導體結構的重設電阻分佈,該根據實施例之半導體結構具有由氧化鎢或氧化矽所形成的一第一記憶元件、及由氧化鈦或氧氮化鈦的一第二記憶元件。與對照用之半導體結構相比,根據實施例之半導體結構能夠具有較高的一重設電阻。由於重設電阻提高,根據實施例之半導體結構能夠具有較大的一感測區間(sensing window)。此外,如分佈範圍D3和D4所指示,根據實施例之半導體結構能夠具有較緊密的一重設電阻分佈。
只具有由氧化鎢或氧化矽所形成之一記憶元件的半導體結構,可能經驗到對其開關特性的巨大衝擊。具有由不同材料形成之額外記憶元件的根據實施例的半導體結構,將不會經驗到這樣的衝擊。同時,能夠控制整個結構的開關。在一些實施例中,例如是在使用氧化鈦或氧氮化鈦形成額外記憶元件的案例中,能夠使用較低的一操作功率。此外,如前面的段落所述,電阻水平和分佈(均勻性)能夠加以改善。從而,能夠提供更佳的電性性能表現。
敘述內容現在導向根據實施例之半導體結構的形成方法。請參照第6A~6D圖,其繪示一例示性形成方法。第6A~6D圖被繪示成用以形成如第1圖所示之一半導體結構10,其中第一氧化物材料和第二氧化物材料中之至少一者為頂電極材料的一氧化物。在此,為了易於描述,第二記憶元件114由頂電極材料的該氧化物形成,而第一記憶元件112不是由頂電極材料的氧化物形成。
如第6A圖所示,在一底電極100上形成一第一記憶元件112。在一些實施例中,底電極100為一導電插塞。舉例來說,用於將包括第一記憶元件112的RRAM耦接到對應之一存取裝置的一導電插塞,例如一鎢插塞,可用作為底電極100。第一記憶元件112包括一第一氧化物材料。第一氧化物材料可為但不限於是氧化鎢或氧化矽。根據一些實施例,第一氧化物材料可被沉積到底電極100上,例如是藉由一化學氣相沉積(CVD)製程、一物理氣相沉積(PVD)製程、或一高密度電漿(HDP)沉積製程。根據其他一些實施例,可藉由氧化底電極100的一底電極材料(例如鎢),在底電極100上形成第一氧化物材料(例如氧化鎢)。
接著,在第一記憶元件112上形成一第二記憶元件114。第二記憶元件114包括不同於第一氧化物材料的一第二氧化物材料。如第6B圖所示,首先,在第一記憶元件112上形成一頂電極材料,例如是頂電極材料的一層113,例如是藉由一沉積製程。頂電極材料可為但不限於是鎢、鈦、氮化鈦、鋁、鎳、銅、鋯、鈮、鉿、釕、銥、鉭、或氮化鉭。特別是,頂電極材料可為鈦或氮化鈦。接著,如第6C圖所示,藉由一氧化製程,將頂電極材料轉換成第二氧化物材料。如此一來,便形成第二記憶元件114。氧化製程可為一電漿氧化製程,特別是一後電漿氧化製程。由此形成的第二氧化物材料可為氧化鎢、氧化鈦、氧氮化鈦、氧化鋁、氧化鎳、氧化銅、氧化鋯、氧化鈮、氧化鉿、氧化釕、氧化銥、氧化鉭、或氧氮化鉭。特別是,第二氧化物材料可為氧化鈦或氧氮化鈦。在這樣的案例中,第二記憶元件114所需的一操作電流可低於第一記憶元件112所需的一操作電流。在一些實施例中,第一記憶元件112具有一第一厚度,第二記憶元件114具有一第二厚度,且第一厚度大於第二厚度。
在一些實施例中,能夠形成多於一個藉由這樣的氧化製程所形成的記憶元件。這可能有利於補償和調整電阻特性。
如第6D圖所示,在第二記憶元件114上形成一頂電極120。頂電極120包括所述頂電極材料。如此一來,便可在半導體結構10中提供RRAM。這裡敘述的形成方法,與典型的製程相容。從而,根據實施例之半導體結構(及其RRAM),能夠以節省成本和簡單的方式加以改善。
雖然上述的實施例特別是導向RRAM,在此敘述的概念能夠應用到其他希望其中的氧化物品質、電阻性能表現、或和本揭露相關之其他方面有所改善的裝置或結構。
綜上所述,雖然本發明已以實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20‧‧‧半導體結構
100‧‧‧底電極
112‧‧‧第一記憶元件
113‧‧‧層
114‧‧‧第二記憶元件
116‧‧‧第三記憶元件
120‧‧‧頂電極
122、124‧‧‧導電絲
C1~C4‧‧‧曲線
D1~D4‧‧‧分佈範圍
第1圖示出根據實施例之一例示性半導體結構。 第2圖示出根據實施例之另一例示性半導體結構。 第3圖繪示第1圖所示之例示性半導體結構的一導電狀態。 第4圖繪示根據實施例之半導體結構的起始電阻分佈的改善。 第5圖示出根據實施例之半導體結構的重設(RESET)電阻分佈的改善。 第6A~6D圖繪示根據實施例之一例示性半導體結構的形成方法。
Claims (10)
- 一種半導體結構,包括: 一底電極; 一第一記憶元件,設置在該底電極上,該第一記憶元件包括一第一氧化物材料; 一第二記憶元件,設置在該第一記憶元件上,該第二記憶元件包括不同於該第一氧化物材料的一第二氧化物材料;以及 一頂電極,設置在該第二記憶元件上,該頂電極包括一頂電極材料,其中該第一氧化物材料和該第二氧化物材料中之至少一者為該頂電極材料的一氧化物。
- 如申請專利範圍第1項所述之半導體結構,其中該第一氧化物材料為氧化鎢或氧化矽。
- 如申請專利範圍第1項所述之半導體結構,其中該底電極包括一底電極材料,且該第一氧化物材料為該底電極材料的一氧化物,其中該第二氧化物材料為該頂電極材料的該氧化物。
- 如申請專利範圍第1項所述之半導體結構,其中該第二氧化物材料為氧化鎢、氧化鈦、氧氮化鈦、氧化鋁、氧化鎳、氧化銅、氧化鋯、氧化鈮、氧化鉿、氧化釕、氧化銥、氧化鉭、或氧氮化鉭。
- 如申請專利範圍第1項所述之半導體結構,其中該頂電極材料為鎢、鈦、氮化鈦、鋁、鎳、銅、鋯、鈮、鉿、釕、銥、鉭、或氮化鉭。
- 如申請專利範圍第1項所述之半導體結構,其中該第一記憶元件具有一第一厚度,該第二記憶元件具有一第二厚度,且該第一厚度大於該第二厚度。
- 如申請專利範圍第1項所述之半導體結構,其中該第二記憶元件所需的一操作電流低於該第一記憶元件所需的一操作電流。
- 一種半導體結構的形成方法,包括: 在一底電極上形成一第一記憶元件,該第一記憶元件包括一第一氧化物材料; 在該第一記憶元件上形成一第二記憶元件,該第二記憶元件包括不同於該第一氧化物材料的一第二氧化物材料;以及 在該第二記憶元件上形成一頂電極,該頂電極包括一頂電極材料,其中該第一氧化物材料和該第二氧化物材料中之至少一者為該頂電極材料的一氧化物。
- 如申請專利範圍第8項所述之形成方法,其中形成該第一記憶元件的步驟包括: 藉由氧化該底電極的一底電極材料,在該底電極上形成該第一氧化物材料。
- 如申請專利範圍第8項所述之形成方法,其中形成該第二記憶元件的步驟包括: 在該第一記憶元件上形成一頂電極材料;以及 藉由一氧化製程,將該頂電極材料轉換成該第二氧化物材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106116844A TWI662688B (zh) | 2017-05-22 | 2017-05-22 | 半導體結構及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106116844A TWI662688B (zh) | 2017-05-22 | 2017-05-22 | 半導體結構及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201901928A true TW201901928A (zh) | 2019-01-01 |
TWI662688B TWI662688B (zh) | 2019-06-11 |
Family
ID=65803409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106116844A TWI662688B (zh) | 2017-05-22 | 2017-05-22 | 半導體結構及其形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI662688B (zh) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8822265B2 (en) * | 2011-10-06 | 2014-09-02 | Intermolecular, Inc. | Method for reducing forming voltage in resistive random access memory |
US8791444B2 (en) * | 2011-11-23 | 2014-07-29 | National Chiao Tung University | Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same |
TWI533409B (zh) * | 2012-04-12 | 2016-05-11 | 華邦電子股份有限公司 | 非揮發性記憶體及其製造方法 |
TWI489461B (zh) * | 2012-09-04 | 2015-06-21 | Ind Tech Res Inst | 電阻式記憶體結構、其操作方法及製作方法 |
US9515262B2 (en) * | 2013-05-29 | 2016-12-06 | Shih-Yuan Wang | Resistive random-access memory with implanted and radiated channels |
US9269902B2 (en) * | 2013-12-26 | 2016-02-23 | Intermolecular, Inc. | Embedded resistors for resistive random access memory cells |
US9246091B1 (en) * | 2014-07-23 | 2016-01-26 | Intermolecular, Inc. | ReRAM cells with diffusion-resistant metal silicon oxide layers |
US9224947B1 (en) * | 2014-09-22 | 2015-12-29 | Winbond Electronics Corp. | Resistive RAM and method of manufacturing the same |
US9425389B2 (en) * | 2014-12-08 | 2016-08-23 | Intermolecular, Inc. | Doped ternary nitride embedded resistors for resistive random access memory cells |
CN107004761B (zh) * | 2014-12-24 | 2021-09-14 | 英特尔公司 | 电阻式存储器单元及电阻式存储器单元的前体、制造其的方法和包括其的器件 |
TWI563502B (en) * | 2015-04-27 | 2016-12-21 | Winbond Electronics Corp | Resistive random access memory |
-
2017
- 2017-05-22 TW TW106116844A patent/TWI662688B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI662688B (zh) | 2019-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8362457B2 (en) | Semiconductor device and method for fabricating the same | |
US8692223B2 (en) | Resistance variable memory device including nano particles and method for fabricating the same | |
KR101127236B1 (ko) | 저항성 메모리 소자의 제조 방법 | |
US20100258778A1 (en) | Resistive memory device and method for manufacturing the same | |
CN109786549A (zh) | 电阻式随机存取存储器器件 | |
US20100163819A1 (en) | Resistive memory device and method for fabricating the same | |
US9281477B2 (en) | Resistance change element and method for producing the same | |
CN109686839A (zh) | 存储器单元和形成半导体器件的方法 | |
US9166160B1 (en) | Resistive random access memory and method of fabricating the same | |
US20120112153A1 (en) | Nonvolatile memory device and method of manufacturing the same | |
KR101942606B1 (ko) | 저항성 스위칭 메모리 소자들을 형성하는 방법 | |
US9224947B1 (en) | Resistive RAM and method of manufacturing the same | |
KR20130126325A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
US11283014B2 (en) | RRAM crossbar array circuits with specialized interface layers for low current operation | |
KR20130118095A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
CN106206449B (zh) | 具有优化的膜方案的高良率rram单元 | |
TWI532228B (zh) | 電阻式記憶體及其製造方法 | |
KR101382835B1 (ko) | 저항 변화 메모리 소자 및 이의 제조방법 | |
TW201901928A (zh) | 半導體結構及其形成方法 | |
CN108963072A (zh) | 半导体结构及其形成方法 | |
TWI483394B (zh) | 電阻式隨機存取記憶體及其製作方法 | |
TW201724491A (zh) | 記憶體結構及其製造方法 | |
KR20110020886A (ko) | 저항성 메모리 소자의 제조 방법 | |
US9666797B1 (en) | Memory structure having material layer made from a transition metal on interlayer dielectric | |
CN108288671B (zh) | 具一存储器结构的半导体元件 |