TW201730971A - 高壓半導體裝置及其製造方法 - Google Patents

Abstract

本揭露提供一種高壓半導體裝置。此裝置包括具有一第一導電型的一半導體基底。具有一第二導電型的一第一摻雜區，位於半導體基底內。一磊晶層形成於半導體基底上。具有第一導電型的一基體區，位於第一摻雜區上的磊晶層內。具有第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，分別位於基體區兩相對側的磊晶層內而鄰接基體區。一源極區及一汲極區分別位於基體區及第二摻雜區內。一閘極結構位於磊晶層上，且局部覆蓋位於源極區及汲極區之間的場絕緣層。本揭露亦提供上述高壓半導體裝置之製造方法。

Description

高壓半導體裝置及其製造方法

本揭露係關於一種半導體技術，且特別是關於一種可降低或消除基體效應(body effect)之高壓半導體裝置。

高壓半導體裝置技術適用於高電壓與高功率的積體電路領域。傳統高壓半導體裝置，例如橫向擴散金氧半場效電晶體(Lateral diffused MOSFET,LDMOSFET)，主要用於高於或約為18V的元件應用領域。高壓半導體裝置技術的優點在於符合成本效益，且易相容於其他製程，已廣泛應用於顯示器驅動IC元件、電源供應器、電力管理、通訊、車用電子或工業控制等領域中。

第1圖係繪示出習知的N型水平式擴散金氧半場效電晶體(LDMOSFET)剖面示意圖。N型水平式擴散金氧半場效電晶體10包括：一P型半導體基底100及位於其上的一P型磊晶層102。P型磊晶層102上具有閘極結構116及場絕緣層114。再者，閘極結構116兩側的P型磊晶層102內分別為一P型基體(body)區106及一N型漂移區104，其中漂移區104進一步延伸於下方的P型半導體基底100內。基體區106內具有P型接觸區108及相鄰的N型接觸區110(二者或稱為源極區)，而漂移區104內具有N型接觸區112(或稱為汲極區)。再者，一源極電極117電 性連接於P型接觸區108及N型接觸區110；一汲極電極119電性連接於N型接觸區112；及一閘極電極121電性連接於閘極結構116。

然而，在上述N型水平式擴散金氧半場效電晶體10中，源極區經由基體區106與下方的P型半導體基底100電性連接。因此，當源極區耦接至一內部電路或電阻時，會引發基體效應而改變電晶體10的臨限電壓(threshold voltage)。如此一來，電晶體10的驅動電流會隨著施加於源極區的電壓的增加而下降，因而降低電晶體10的效能。

因此，有必要尋求一種高壓半導體裝置及其製造方法，其能夠解決或改善上述的問題。

本揭露一實施例提供一種高壓半導體裝置，包括：具有一第一導電型的一半導體基底；具有一第二導電型的一第一摻雜區，位於半導體基底內；一磊晶層，形成於半導體基底上；具有第一導電型的一基體區，位於第一摻雜區上的磊晶層內；具有第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，分別位於基體區兩相對側的磊晶層內而鄰接基體區；一源極區及一汲極區，分別位於基體區及第二摻雜區內；一場絕緣層位於源極區及汲極區之間的第二摻雜區內；以及一閘極結構，位於磊晶層上，且覆蓋一部分的場絕緣層。

本揭露另一實施例提供一種高壓半導體裝置之製造方法，包括：提供具有一第一導電型的一半導體基底；於半導體基底內形成具有一第二導電型的一第一摻雜區；於半導體 基底上形成一磊晶層；於磊晶層內形成具有第一導電型的一基體區及具有第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，其中基體區位於第一摻雜區上，且第二摻雜區及第三摻雜區分別位於基體區兩相對側並鄰接基體區；於該第二摻雜區內形成一場絕緣層；於磊晶層上形成一閘極結構，其中閘極結構覆蓋一部分的場絕緣層；以及於基體區內形成一源極區，且於第二摻雜區內形成一汲極區。

10‧‧‧電晶體

20、30、40、50、60‧‧‧高壓半導體裝置

100‧‧‧P型半導體基底

102‧‧‧P型磊晶層

104‧‧‧N型漂移區

106‧‧‧基體區

108‧‧‧P型接觸區

110、112‧‧‧N型接觸區

114、220‧‧‧場絕緣層

116、233‧‧‧閘極結構

117‧‧‧源極電極

119‧‧‧汲極電極

121‧‧‧閘極電極

200‧‧‧半導體基底

202‧‧‧第一摻雜區

204‧‧‧埋入層

210‧‧‧磊晶層

212‧‧‧高壓井區

212a‧‧‧第二摻雜區

212b‧‧‧第三摻雜區

216‧‧‧場降區

222‧‧‧基體區

224、226‧‧‧摻雜區

227‧‧‧源極區

228‧‧‧汲極區

230‧‧‧閘極介電層

232‧‧‧閘極層

240、242、244‧‧‧內連結構

250‧‧‧內層介電層

E1、E2‧‧‧外側邊緣

W‧‧‧寬度

第1圖係繪示出習知的N型水平式擴散金氧半場效電晶體剖面示意圖。

第2A至2F圖係繪示出根據本揭露一實施例之高壓半導體裝置之製造方法的剖面示意圖。

第3A至3D圖係分別繪示出根據本揭露一實施例之高壓半導體裝置的剖面示意圖。

以下說明本揭露實施例之高壓半導體裝置及其製造方法。然而，可輕易了解本揭露所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。

本揭露之實施例提供一種高壓半導體裝置，例如橫向擴散金氧半場效電晶體，其利用不同於基體區的導電型的摻雜區來隔離高壓半導體裝置中具有相同導電型的基體區與基底，進而降低或消除基體效應。

請參照第2E圖，其繪示出根據本揭露一實施例之 高壓半導體裝置20的剖面示意圖。在本實施例中，半導體裝置20可為一水平式擴散金氧半場效電晶體。高壓半導體裝置20包括一半導體基底200，例如為矽基底、鍺化矽(SiGe)基底、塊體半導體(bulk semiconductor)基底、化合物半導體(compound semiconductor)基底、絕緣層上覆矽(silicon on insulator,SOI)基底或其他習用之半導體基底，其具有一第一導電型。

再者，半導體基底200內具有一第一摻雜區202，例如一高壓井區，其鄰近於半導體基底200的上表面。第一摻雜區202具有不同於第一導電型的一第二導電型。舉例來說，第一導電型為P型，而第二導電型為N型。在其他實施例中，第一導電型可為N型，而第二導電型為P型。

在本實施例中，高壓半導體裝置20更包括一磊晶層210，其形成於半導體基底200上，且具有第一導電型。磊晶層210內具有複數個作為隔離結構的場絕緣層220。在一實施例中，場絕緣層220可為場氧化物(field oxide)。在一範例中，場絕緣層220為局部矽氧化層(local oxidation of silicon,LOCOS)。在其他實施例中，場絕緣層220可為淺溝槽隔離(shallow trench isolation,STI)結構。

在本實施例中，高壓半導體裝置20更包括具有第一導電型的一基體區222及具有第二導電型及相同摻雜濃度的一第二摻雜區212a及一第三摻雜區212b。基體區222位於第一摻雜區202上的磊晶層210內，且基體區222由磊晶層210的上表面延伸至其下表面，使基體區222的底部可鄰接於第一摻雜區202。再者，第二摻雜區212a及第三摻雜區212b分別位於基體 區222兩相對側的磊晶層210內而鄰接基體區222。在本實施例中，第二摻雜區212a及第三摻雜區212b位於第一摻雜區202上方，且由磊晶層210的上表面延伸至其下表面，使第二摻雜區212a及第三摻雜區212b的底部可鄰接於第一摻雜區202。在一實施例中，第三摻雜區212b的一外側邊緣E2對準於第一摻雜區202的一對應的外側邊緣E1。再者，第三摻雜區212b具有一寬度W在1至8微米的範圍。

在一實施例中，第一摻雜區202與第二摻雜區212a及第三摻雜區212b具有相同的摻雜濃度。在此情形中，第一摻雜區202與第二摻雜區212a及第三摻雜區212b為高壓井區。再者，第二摻雜區212a及第三摻雜區212b為基體區222所隔開的同一高壓井區212或各自形成於磊晶層210內的高壓井區。在一範例中，高壓井區的摻雜濃度約在1.0×10¹⁵至1.0×10¹⁶ions/cm³的範圍。在其他實施例中，第一摻雜區202的摻雜濃度不同於第二摻雜區212a及第三摻雜區212b。在此情形中，第一摻雜區202為高壓井區，而第二摻雜區212a及第三摻雜區212b為井區，且井區(即，第二摻雜區212a及第三摻雜區212b)的摻雜濃度高於高壓井區(即，第一摻雜區202)。再者，第二摻雜區212a及第三摻雜區212b為基體區222所隔開的同一井區或各自形成於磊晶層210內的井區。在一範例中，高壓井區的摻雜濃度約在1.0×10¹⁵至1.0×10¹⁶ions/cm³的範圍，而井區的摻雜濃度約在1.0×10¹⁶至1.0×10¹⁷ions/cm³的範圍。在本實施例中，第一摻雜區202、第二摻雜區212a及第三摻雜區212b係作為水平式擴散金氧半場效電晶體的一漂移區。

在本實施例中，高壓半導體裝置20更包括一源極區227、一汲極區228及一閘極結構233。源極區227及汲極區228分別位於基體區222及第二摻雜區212a內。源極區227由具有第二導電型的摻雜區226及具有第一導電型的摻雜區224(其作為一基體接觸區)所構成。再者，汲極區228僅由具有第二導電型的摻雜區所構成。再者，閘極結構233位於磊晶層210上，且覆蓋一部分的場絕緣層220，其中此場絕緣層220形成於源極區227及汲極區228之間的第二摻雜區212a內。閘極結構233通常包括一閘極介電層230及位於閘極介電層230上方的閘極層232。

在本實施例中，高壓半導體裝置20可包括具有第一導電型的一場降區(field reduction region)216，其位於第二摻雜區212a內且對應於閘極結構233下方的場絕緣層220下方，用以降低表面電場。在一實施例中，場降區216的摻雜濃度約為1.0×10¹⁷ions/cm³。

在本實施例中，高壓半導體裝置20更包括一內層介電(interlayer dielectric,ILD)層250及位於其中的複數個內連結構240、242及244。在本實施例中，內連結構240電性連接於源極區227，以作為一源極電極；內連結構242電性連接於汲極區216，以作為一汲極電極；以及內連結構244電性連接於閘極結構233，以作為一閘極電極。

請參照第3A及3B圖，其分別繪示出根據本發明其他實施例之高壓半導體裝置30及40剖面示意圖，其中相同於第2F圖的部件係使用相同的標號並省略其說明。在第3A圖中，高 壓半導體裝置30具有相似於高壓半導體裝置20(如第2F圖所示)的結構。不同之處在於高壓半導體裝置30中第三摻雜區212b的外側邊緣E2未對準於第一摻雜區212a的對應的外側邊緣E1。舉例來說，外側邊緣E2橫向延伸而超越外側邊緣E1。

在第3B圖中，高壓半導體裝置40具有相似於高壓半導體裝置20(如第2F圖所示)的結構。不同之處在於高壓半導體裝置40中第三摻雜區212b的外側邊緣E2未對準於第一摻雜區212a的對應的外側邊緣E1。舉例來說，外側邊緣E1橫向延伸而超越外側邊緣E2。

請參照第3C圖，其繪示出根據本發明其他實施例之高壓半導體裝置50剖面示意圖，其中相同於第2F圖的部件係使用相同的標號並省略其說明。在本實施例中，高壓半導體裝置50具有相似於高壓半導體裝置20(如第2F圖所示)的結構。不同之處在於高壓半導體裝置50中更包括具有第二導電型的一埋入層(buried layer)204，位於基體區222下方的第一摻雜區202內，使基體區222的底部鄰接埋入層204的上表面。再者，埋入層204的摻雜濃度約在1.0×10¹⁸。在本實施例中，第二摻雜區212a及第三摻雜區212b可為井區或高壓井區。在一範例中，第二導電型為N型，而埋入層204為N型埋入層(N⁺ buried layer,NBL)。

請參照第3D圖，其繪示出根據本發明其他實施例之高壓半導體裝置60剖面示意圖，其中相同於第2F圖的部件係使用相同的標號並省略其說明。在本實施例中，高壓半導體裝置60具有相似於高壓半導體裝置20(如第2F圖所示)的結構。不 同之處在於高壓半導體裝置60中使用具有第二導電型的一埋入層204取代高壓半導體裝置20中的第一摻雜區202設置於基體區222下方，使基體區222的底部鄰接埋入層204的上表面。在本實施例中，第二摻雜區212a及第三摻雜區212b可為井區或高壓井區。

接著，請參照第2A至2F圖，其繪示出根據本揭露一實施例之高壓半導體裝置20製造方法的剖面示意圖。請參照第2A圖，提供一半導體基底200，其具有一第一導電型。在本實施例中，半導體基底200可為矽基底、鍺化矽基底、塊體半導體基底、化合物半導體基底、絕緣層上覆矽基底或其他習用之半導體基底。

接著，可藉由離子佈植製程及熱製程，於半導體基底200內形成一第一摻雜區202，例如一高壓井區，其鄰近於半導體基底200的上表面。第一摻雜區202具有不同於第一導電型的一第二導電型。舉例來說，第一導電型為P型，而第二導電型為N型。在其他實施例中，第一導電型可為N型，而第二導電型為P型。

接著，請參照第2B圖，可藉由磊晶生長於半導體基底200上形成具有第一導電型的一磊晶層210。接著，可藉由離子佈植製程及熱製程，於磊晶層210內形成具有第二導電型的一摻雜區，例如高壓井區212。在本實施例中，高壓井區212的摻雜濃度可相同於第一摻雜區202。舉例來說，高壓井區212及第一摻雜區202的摻雜濃度約在1.0×10¹⁵至1.0×10¹⁶ions/cm³的範圍。在其他實施例中，具有第二導電型的摻雜區可為一井 區，其摻雜濃度不同於第一摻雜區202。舉例來說，井區的摻雜濃度約在1.0×10¹⁶至1.0×10¹⁷ions/cm³的範圍，而第一摻雜區202的摻雜濃度約在1.0×10¹⁵至1.0×10¹⁶ions/cm³的範圍。亦即，井區的摻雜濃度高於第一摻雜區202的摻雜濃度。

接著，請參照第2C圖，於磊晶層210內形成複數個作為隔離結構的場絕緣層220，其中至少一場絕緣層形成於高壓井區212內。在一實施例中，場絕緣層220可為場氧化物。在一範例中，場絕緣層220為局部矽氧化層(LOCOS)。在其他實施例中，場絕緣層220可為淺溝槽隔離(STI)結構。需注意的是在其他實施例中，可於形成場絕緣層220後，於磊晶層210內形成具有第二導電型的高壓井區212或井區。

接著，請參照第2D圖，可藉由離子佈植製程及熱製程，於磊晶層210的高壓井區212或井區內形成具有第一導電型的一基體區222，以將高壓井區212或井區分隔成具有第二導電型及相同摻雜濃度的一第二摻雜區212a及一第三摻雜區212b。如第2D圖所示，基體區222位於第一摻雜區202上的磊晶層210內，且基體區222由磊晶層210的上表面延伸至其下表面，使基體區222的底部可鄰接於第一摻雜區202。再者，第二摻雜區212a及第三摻雜區212b分別位於基體區222兩相對側的磊晶層210內而鄰接基體區222。在本實施例中，第二摻雜區212a及第三摻雜區212b位於第一摻雜區202上方，且由磊晶層210的上表面延伸至其下表面，使第二摻雜區212a及第三摻雜區212b的底部可鄰接於第一摻雜區202。在一實施例中，第三摻雜區212b的一外側邊緣E2對準於第一摻雜區202的一對應的 外側邊緣E1。再者，第三摻雜區212b具有一寬度W在1至8微米的範圍。在其他實施例中，可在形成基體區222之前或之後，藉由各自的離子佈植製程形成第二摻雜區212a及第三摻雜區212b。

接著，請再參照第2D圖，可選擇性地於場絕緣層220下方的第二摻雜區212a內形成具有第一導電型的一場降區216，其用以降低表面電場。在一實施例中，場降區216的摻雜濃度約為1.0×10¹⁷ions/cm³。接著，可利用習知MOS製程於磊晶層210上形成一閘極結構233，其中閘極結構233局部覆蓋場降區216上方的場絕緣層220。閘極結構233通常包括一閘極介電層230及位於閘極介電層230上方的閘極層232。

接著，請參照第2E圖，可藉由離子佈植製程，於基體區222內形成一源極區227，且於第二摻雜區212a內形成一汲極區228。源極區227由具有第二導電型的摻雜區226及具有第一導電型的摻雜區224(其作為一基體接觸區)所構成。再者，汲極區228僅由具有第二導電型的摻雜區所構成。

接著，請參照第2F圖，可利用習知金屬化製程，於磊晶層210上形成一金屬化層，並覆蓋閘極結構233。如此一來，便形成高壓半導體裝置20。在本實施例中，金屬化層可包括一內層介電(ILD)層250及位於其中的複數個內連結構240、242及244。在本實施例中，內連結構240電性連接於源極區227，以作為一源極電極；內連結構242電性連接於汲極區216，以作為一汲極電極；以及內連結構244電性連接於閘極結構233，以作為一閘極電極。

可以理解的是可採用相同或相似於第2A至2F圖所示的方法來製作第3A至3D圖分別所示的高壓半導體裝置30、40、50及60。

根據上述實施例，基體區的兩相對側及底部形成了具有不同於基體區的導電型的摻雜區，這些摻雜區構成連續的隔離結構，以隔離高壓半導體裝置中具有相同導電型的基體區與基底。因此，當源極區耦接至一內部電路或電阻時，可降低或消除基體效應而避免驅動電流隨著施加於源極區的電壓的增加而下降，進而提升或維持高壓半導體裝置的效能。再者，這些摻雜區可具有相同的的摻雜濃度，因此可使高壓半導體裝置具有穩定的峰值電場(peak electric field)。另外，由於可採用高壓半導體裝置中的高壓井區形成連續的隔離結構，因此不需額外的製造成本。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

20‧‧‧高壓半導體裝置

200‧‧‧半導體基底

202‧‧‧第一摻雜區

210‧‧‧磊晶層

212‧‧‧高壓井區

212a‧‧‧第二摻雜區

212b‧‧‧第三摻雜區

216‧‧‧場降區

220‧‧‧場絕緣層

222‧‧‧基體區

224、226‧‧‧摻雜區

227‧‧‧源極區

228‧‧‧汲極區

230‧‧‧閘極介電層

232‧‧‧閘極層

233‧‧‧閘極結構

240、242、244‧‧‧內連結構

250‧‧‧內層介電層

E1、E2‧‧‧外側邊緣

W‧‧‧寬度

Claims (26)

1. 一種高壓半導體裝置，包括：具有一第一導電型的一半導體基底；具有一第二導電型的一第一摻雜區，位於該半導體基底內；一磊晶層，形成於該半導體基底上；具有該第一導電型的一基體區，位於該第一摻雜區上的該磊晶層內；具有該第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，分別位於該基體區兩相對側的該磊晶層內而鄰接該基體區；一源極區及一汲極區，分別位於該基體區及該第二摻雜區內；一場絕緣層，位於該源極區及該汲極區之間的該第二摻雜區內；以及一閘極結構，位於該磊晶層上，且覆蓋一部分的該場絕緣層。
2. 如申請專利範圍第1項所述之高壓半導體裝置，更包括具有該第一導電型的一場降區，位於該場絕緣層下方的該第二摻雜區內。
3. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區與該第二摻雜區或該第三摻雜區具有相同的摻雜濃度。
4. 如申請專利範圍第3項所述之高壓半導體裝置，其中該第一摻雜區、該第二摻雜區及該第三摻雜區為高壓井區。
5. 如申請專利範圍第4項所述之高壓半導體裝置，其中該第二摻雜區及該第三摻雜區為該基體區所隔開的同一高壓井區。
6. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第一摻雜區的摻雜濃度不同於該第二摻雜區或該第三摻雜區的摻雜濃度。
7. 如申請專利範圍第6項所述之高壓半導體裝置，其中該第一摻雜區為高壓井區，而該第二摻雜區及該第三摻雜區為井區，且該井區的摻雜濃度高於該高壓井區。
8. 如申請專利範圍第7項所述之高壓半導體裝置，更包括具有該第二導電型的一埋入層，位於該基體區下方的該第一摻雜區內。
9. 如申請專利範圍第6項所述之高壓半導體裝置，其中該第一摻雜區為具有該第二導電型的一埋入層，而該第二摻雜區及該第三摻雜區為井區。
10. 如申請專利範圍第6項所述之高壓半導體裝置，其中該第一摻雜區為具有該第二導電型的一埋入層，而該第二摻雜區及該第三摻雜區為高壓井區。
11. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第二摻雜區及該第三摻雜區位於該第一摻雜區上方，且該第三摻雜區的一外側邊緣對準於該第一摻雜區的一對應的外側邊緣。
12. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第二摻雜區及該第三摻雜區位於該第一摻雜區上方，且該第三 摻雜區的一外側邊緣未對準於該第一摻雜區的一對應的外側邊緣。
13. 如申請專利範圍第1項所述之高壓半導體裝置，其中該第三摻雜區具有一寬度在1至8微米的範圍。
14. 一種高壓半導體裝置之製造方法，包括：提供具有一第一導電型的一半導體基底；於該半導體基底內形成具有一第二導電型的一第一摻雜區；於該半導體基底上形成一磊晶層；於該磊晶層內形成具有該第一導電型的一基體區及具有該第二導電型及相同摻雜濃度的一第二摻雜區及一第三摻雜區，其中該基體區位於該第一摻雜區上，且該第二摻雜區及該第三摻雜區分別位於該基體區兩相對側並鄰接該基體區；於該第二摻雜區內形成一場絕緣層；於該磊晶層上形成一閘極結構，其中該閘極結構覆蓋一部分的該場絕緣層；以及於該基體區內形成一源極區，且於該第二摻雜區內形成一汲極區。
15. 如申請專利範圍第14項所述之高壓半導體裝置之製造方法，更包括於該場絕緣層下方的該第二摻雜區內形成具有該第一導電型的一場降區。
16. 如申請專利範圍第14項所述之高壓半導體裝置之製造方法，其中該第一摻雜區與該第二摻雜區或該第三摻雜區具 有相同的摻雜濃度。
17. 如申請專利範圍第16項所述之高壓半導體裝置之製造方法，其中該第一摻雜區、該第二摻雜區及該第三摻雜區為高壓井區。
18. 如申請專利範圍第16項所述之高壓半導體裝置之製造方法，其中該第二摻雜區及該第三摻雜區為該基體區所隔開的同一高壓井區。
19. 如申請專利範圍第14項所述之高壓半導體裝置之製造方法，其中該第一摻雜區的摻雜濃度不同於該第二摻雜區或該第三摻雜區的摻雜濃度。
20. 如申請專利範圍第19項所述之高壓半導體裝置之製造方法，其中該第一摻雜區為高壓井區，而該第二摻雜區及該第三摻雜區為井區，且該井區的摻雜濃度高於該高壓井區。
21. 如申請專利範圍第20項所述之高壓半導體裝置之製造方法，更包括於該第一摻雜區內形成具有該第二導電型的一埋入層，其中該埋入層位於該基體區下方。
22. 如申請專利範圍第19項所述之高壓半導體裝置之製造方法，其中該第一摻雜區為具有該第二導電型的一埋入層，而該第二摻雜區及該第三摻雜區為井區。
23. 如申請專利範圍第19項所述之高壓半導體裝置之製造方法，其中該第一摻雜區為具有該第二導電型的一埋入層，而該第二摻雜區及該第三摻雜區為高壓井區。
24. 如申請專利範圍第14項所述之高壓半導體裝置之製造方法，其中該第二摻雜區及該第三摻雜區位於該第一摻雜區 上方，且該第三摻雜區的一外側邊緣對準於該第一摻雜區的一對應的外側邊緣。
25. 如申請專利範圍第14項所述之高壓半導體裝置之製造方法，其中該第二摻雜區及該第三摻雜區位於該第一摻雜區上方，且該第三摻雜區的一外側邊緣未對準於該第一摻雜區的一對應的外側邊緣。
26. 如申請專利範圍第14項所述之高壓半導體裝置之製造方法，其中該第三摻雜區具有一寬度在1至8微米的範圍。