TW201729322A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201729322A
TW201729322A TW105133442A TW105133442A TW201729322A TW 201729322 A TW201729322 A TW 201729322A TW 105133442 A TW105133442 A TW 105133442A TW 105133442 A TW105133442 A TW 105133442A TW 201729322 A TW201729322 A TW 201729322A
Authority
TW
Taiwan
Prior art keywords
protective film
bump
wafer
layer
energy ray
Prior art date
Application number
TW105133442A
Other languages
English (en)
Other versions
TWI744253B (zh
Inventor
Masanori Yamagishi
Akinori Sato
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of TW201729322A publication Critical patent/TW201729322A/zh
Application granted granted Critical
Publication of TWI744253B publication Critical patent/TWI744253B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

本發明的特徵係具備：將具備第1支撐薄板(11)及能量線硬化性樹脂層(12)的第1保護膜形成用薄板(1)的能量線硬化性樹脂層(12)貼合於形成有複數的凸塊(22)的附凸塊晶圓(2)的凸塊形成面(2A)之工程；對能量線硬化性樹脂層(12)照射能量線而使硬化，形成第1保護膜(12a)之工程；剝離第1支撐薄板(11)之工程；及切割具有第1保護膜(12a)的附凸塊晶圓(2)之工程。

Description

半導體裝置的製造方法
本發明是有關半導體裝置的製造方法。
近年來，使用被稱為所謂的面朝下(face down)方式的安裝法之半導體裝置的製造被進行著。在面朝下方式中是使用在晶片的電路面上具有凸塊等的電極之附凸塊晶片。以面朝下方式來安裝時，附凸塊晶片的凸塊會與基板的電極接合。接合後，與附凸塊晶片的凸塊形成面相反側的面(晶片背面)是有成為剝出的狀態的情形。
例如，在文獻1(日本特開2010-56328號公報)中記載有被貼在晶圓的電路形成面的背面的能量線硬化型晶片保護用薄膜。在文獻1中記載的晶片保護用薄膜是具有剝離薄膜，及在該剝離薄膜上所形成的能量線硬化型保護膜形成層。並且，將能量線硬化型保護膜形成層貼合於晶圓時之來自晶圓的剝離力為A，來自能量線硬化型保護膜形成層的離型薄膜的剝離力為B時，構成符合能量線之硬化前是A<B，硬化後是A>B的關係。
若使用文獻1記載般的附保護膜形成層切割薄板，則 可在晶片背面形成保護膜。另一方面，附凸塊晶片的凸塊形成面是不成為露出於外部的狀態，因此保護膜等是未被設置。然而，將附凸塊晶片接合於基板的安裝基板是由線膨脹係數不同的各種的材料所成。因此，此安裝基板被加熱，或被冷卻時，應力會施加於附凸塊晶片的凸塊，會有在凸塊產生龜裂的情況。如此，會有被要求保護附凸塊晶片的凸塊形成面的情況。
本發明的目的是在於提供一種附凸塊晶片的凸塊形成面被保護的半導體裝置的製造方法。
本發明之一形態的半導體裝置的製造方法，其特徵係具備：將具備第1支撐薄板及能量線硬化性樹脂層的第1保護膜形成用薄板的前述能量線硬化性樹脂層貼合於形成有複數的凸塊的附凸塊晶圓的凸塊形成面之工程；對前述能量線硬化性樹脂層照射能量線而使硬化，形成第1保護膜之工程；剝離前述第1支撐薄板之工程；及切割具有前述第1保護膜的前述附凸塊晶圓之工程。
若根據此構成，則可在附凸塊晶圓的凸塊形成面形成能量線硬化性樹脂層。並且，藉由使此能量線硬化性樹脂層硬化，可在附凸塊晶圓的凸塊形成面形成第1保護膜。此能量線硬化性樹脂層是可藉由能量線以短時間使硬化， 因此可效率佳形成第1保護膜。而且，藉由切割具有第1保護膜的附凸塊晶圓，可取得具有第1保護膜的附凸塊晶片。如此一來，可製造附凸塊晶片的凸塊形成面被保護的半導體裝置。
在本發明之一形態的半導體裝置的製造方法中，較理想是更具備：將第2保護膜形成層形成於前述附凸塊晶圓之與凸塊形成面相反側的面之工程；及將第2支撐薄板貼合於前述第2保護膜形成層之工程。
若根據此構成，則可在與附凸塊晶圓的凸塊形成面相反側的面形成第2保護膜形成層。並且，可一邊藉由貼合的第2支撐薄板來支撐附凸塊晶圓，一邊切割附凸塊晶圓。
在本發明之一形態的半導體裝置的製造方法中，較理想是更具備：將具備第2支撐薄板及第2保護膜形成層的第2保護膜形成用薄板的前述第2保護膜形成層貼合於前述附凸塊晶圓之與凸塊形成面相反側的面之工程。
若根據此構成，則可在與附凸塊晶圓的凸塊形成面相反側的面(背面)形成第2保護膜形成層，且第2支撐薄板也可形成。如此，可在一個的工程形成第2保護膜形成層及第2支撐薄板，因此可提升製造效率。並且，可一邊藉由此第2支撐薄板來支撐附凸塊晶圓，一邊切割附凸塊晶圓。
在本發明之一形態的半導體裝置的製造方法中，較理想是更具備：使前述第2保護膜形成層硬化而形成第2保護膜之工程。
若根據此構成，則藉由使第2保護膜形成層硬化，形成第2保護膜，可製造附凸塊晶片的背面被保護的半導體裝置。
在本發明之一形態的半導體裝置的製造方法中，較理想是更具備：接合附凸塊晶片之工程，該附凸塊晶片係切割而被小片化之具有前述第1保護膜者。
若根據此構成，則藉由接合具有第1保護膜的附凸塊晶片，可製造附凸塊晶片的凸塊形成面被保護的半導體裝置。
本發明之一形態的半導體裝置的製造方法中，較理想是前述第1支撐薄板係具備第1基材及第1黏著劑層，前述第1黏著劑層係與前述能量線硬化性樹脂層接觸。
若根據此構成，則在加工附凸塊晶圓的期間，可牢固地固定第1支撐薄板與能量線硬化性樹脂層之間。另一方面，在附凸塊晶圓的加工後，可容易從能量線硬化性樹脂層或第1保護膜剝離第1支撐薄板。
在本發明之一形態的半導體裝置的製造方法中，較理想是前述第1保護膜為至少覆蓋前述凸塊的一部分之凸塊保護膜。
如此，第1保護膜是至少覆蓋凸塊的一部分，因此可防止在安裝後的附凸塊晶片產生的凸塊的根部的龜裂的發 生。
1‧‧‧保護膜形成用薄板
2‧‧‧附凸塊晶圓
2a‧‧‧附凸塊晶片
2A‧‧‧凸塊形成面
2B‧‧‧背面
3‧‧‧第2支撐薄板
4‧‧‧基板
5‧‧‧第2保護膜形成層
5a‧‧‧第2保護膜
11‧‧‧第1支撐薄板
12‧‧‧能量線硬化性樹脂層
12a‧‧‧第1保護膜
21‧‧‧晶圓
22‧‧‧凸塊
32‧‧‧第2支撐薄板
41‧‧‧晶片搭載用基板
42‧‧‧電極
100‧‧‧半導體裝置
111‧‧‧第1基材
112‧‧‧第1黏著劑層
圖1是表示用以形成本發明的第1實施形態的第1保護膜的第1保護膜形成用薄板的概略剖面圖。
圖2是表示本發明的第1實施形態的附凸塊晶圓的概略剖面圖。
圖3A是用以說明本發明的第1實施形態的半導體裝置的製造方法的說明圖。
圖3B是用以說明本發明的第1實施形態的半導體裝置的製造方法的說明圖。
圖3C是用以說明本發明的第1實施形態的半導體裝置的製造方法的說明圖。
圖3D是用以說明本發明的第1實施形態的半導體裝置的製造方法的說明圖。
圖3E是用以說明本發明的第1實施形態的半導體裝置的製造方法的說明圖。
圖4A是用以說明本發明的第2實施形態的半導體裝置的製造方法的說明圖。
圖4B是用以說明本發明的第2實施形態的半導體裝置的製造方法的說明圖。
圖4C是用以說明本發明的第2實施形態的半導體裝置的製造方法的說明圖。
圖4D是用以說明本發明的第2實施形態的半導體裝 置的製造方法的說明圖。
圖4E是用以說明本發明的第2實施形態的半導體裝置的製造方法的說明圖。
圖4F是用以說明本發明的第2實施形態的半導體裝置的製造方法的說明圖。
圖4G是用以說明本發明的第2實施形態的半導體裝置的製造方法的說明圖。
圖5是表示用以形成本發明的第3實施形態的第2保護膜的第2保護膜形成用薄板的概略剖面圖。
圖6A是用以說明本發明的第3實施形態的半導體裝置的製造方法的說明圖。
圖6B是用以說明本發明的第3實施形態的半導體裝置的製造方法的說明圖。
圖6C是用以說明本發明的第3實施形態的半導體裝置的製造方法的說明圖。
圖6D是用以說明本發明的第3實施形態的半導體裝置的製造方法的說明圖。
圖6E是用以說明本發明的第3實施形態的半導體裝置的製造方法的說明圖。
圖6F是用以說明本發明的第3實施形態的半導體裝置的製造方法的說明圖。
[第1實施形態]
以下，舉實施形態為例，根據圖面來說明有關本發明。本發明是未被限定於實施形態的內容。另外，在圖面中，為了容易說明，而有擴大或縮小圖示的部分。
首先，說明有關本實施形態的第1保護膜形成用薄板及附凸塊晶圓。此第1保護膜形成用薄板是用以在附凸塊晶圓的凸塊形成面形成第1保護膜的薄板。
(第1保護膜形成用薄板)
使用在本實施形態的第1保護膜形成用薄板1是如圖1所示般，具備：具備第1基材111及第1黏著劑層112的第1支撐薄板11，及能量線硬化性樹脂層12。另外，能量線硬化性樹脂層12的表面是亦可至被貼著於晶圓的期間，藉由剝離薄膜等來保護。
第1支撐薄板是具備第1基材及第1黏著劑層，但亦可無第1黏著劑層。如此的第1支撐薄板11是在加工被黏接體的期間，支撐被黏接體。
並且，第1支撐薄板11是可按照其使用目的來適當選擇。例如，當第1支撐薄板11是以背面研磨時的支撐為目的時，可使用周知的背面研磨膠帶。
第1基材111是可使用周知的支撐體，例如，可使用塑膠薄膜等。
塑膠薄膜是可舉聚乙烯薄膜，聚丙烯薄膜，聚丁烯薄膜，聚丁二烯薄膜，聚甲基戊烯薄膜，聚氯乙烯薄膜，聚氯乙烯共聚物薄膜，聚對苯二甲酸乙二酯薄膜，聚對苯二 甲酸乙二酯薄膜，聚對苯二甲酸丁二酯薄膜，聚氨酯薄膜，乙烯/醋酸乙烯酯共聚物薄膜，離聚物樹脂薄膜，乙烯/甲基丙烯酸共聚物薄膜，乙烯．甲基丙烯酸酯共聚物薄膜，聚苯乙烯薄膜，聚碳酸酯薄膜，聚醯亞胺薄膜，及氟樹脂薄膜等。該等的薄膜是可為單層薄膜，或層疊薄膜。並且，在層疊薄膜的情況時，可為層疊1種的薄膜，或層疊2種以上的薄膜。
第1基材111的厚度通常是5μm以上1000μm以下，較理想是10μm以上500μm以下。
第1黏著劑層112是可利用周知的黏著劑來形成。黏著劑是可舉丙烯系黏著劑，橡膠系黏著劑，矽氧系黏著劑及胺基甲酸酯系黏著劑等。又，黏著劑是可為能量線硬化型，或非能量線硬化型。
藉由如此的第1黏著劑層112，加工被黏接體的期間是牢固地固定第1支撐薄板11與能量線硬化性樹脂層12之間，然後，使能量線硬化性樹脂層12定著殘存於被黏接體，容易從第1支撐薄板11剝離。另外，當第1黏著劑層112為能量線硬化型時，若藉由對第1黏著劑層112照射紫外線等的能量線來使硬化，則第1黏著劑層112的凝集力會增高，可使第1黏著劑層112與能量線硬化性樹脂層12之間的黏著力降低或消失。
第1黏著劑層112的厚度通常是1μm以上500μm以下，較理想是3μm以上100μm以下。
能量線硬化性樹脂層12是可使用含有周知的能量線 硬化性化合物的能量線硬化性樹脂組成物來形成。由於如此的能量線硬化性樹脂層12是含有能量線硬化性化合物，因此一旦被照射能量線，則會硬化而成為第1保護膜12a(參照圖3)。然後，可藉由此第1保護膜12a來保護後述的附凸塊晶片2a的凸塊形成面。
能量線硬化性化合物是含能量線重合性基，一旦接受能量線的照射，則重合硬化。作為如此的能量線硬化性化合物是可舉能量線重合性低分子化合物及能量線硬化型聚合物。另外，能量線是可舉紫外線(UV)及電子線(EB)等。該等之中是紫外線為理想。
能量線重合性低分子化合物是可舉三羥甲基丙烷三丙烯酸酯，季戊四醇三丙烯酸酯，季戊四醇四丙烯酸酯，二季戊四醇單羥基五丙烯酸酯，二季戊四醇六丙烯酸酯，1,4-丁二醇二丙烯酸酯，1,6-乙二醇二丙烯酸酯，聚乙二醇二丙烯酸酯，寡聚酯丙烯酸酯，胺基甲酸酯丙烯酸酯系寡聚物，環氧改性丙烯酸酯，聚醚丙烯酸酯及衣康酸寡聚物等的丙烯酸酯系化合物。該等是可單獨使用1種，或併用2種以上。
能量線硬化型聚合物是可使用周知的能量線硬化型聚合物。例如，可舉在黏合劑聚合物的主鎖或側鎖結合有能量線重合性基而成的能量線硬化型聚合物。
並且，能量線硬化性樹脂組成物是亦可含有連鎖移動劑，著色劑，填充物，黏合劑聚合物成分，及熱硬化性成分等的各種添加成分。
能量線硬化性樹脂層12的厚度通常是1μm以上500μm以下，較理想是3μm以上100μm以下。
(附凸塊晶圓)
使用在本實施形態的附凸塊晶圓2是如圖2所示般，具備半導體晶圓21及凸塊22。另外，凸塊22是被形成於半導體晶圓21的電路的某側。並且，依據以下情況，將附凸塊晶圓2之形成凸塊22的面稱為凸塊形成面2A，將附凸塊晶圓2之未形成凸塊22的面稱為背面2B。
半導體晶圓21可使用周知的半導體晶圓，例如可使用矽晶圓等。
半導體晶圓21的厚度通常是10μm以上1000μm以下，較理想50μm以上750μm以下。
凸塊22的材料是可使用周知的導電性材料，例如可使用焊錫等。焊錫是可使用周知的焊錫材料，例如可使用含有錫，銀及銅的無鉛焊錫。
凸塊22的高度通常是5μm以上1000μm以下，較理想是50μm以上500μm以下。
由凸塊22的側方來看的剖面形狀並未特別被限定，亦可為半圓形，半楕圓形，圓形，三角形，長方形或梯形等。
凸塊22的種類是未特別被限定，可舉球凸塊，蘑菇凸塊，大頭釘凸塊，圓錐凸塊，圓筒凸塊，點凸塊，及立方體凸塊等。
(半導體裝置的製造方法)
其次，說明有關本實施形態的半導體裝置的製造方法。
圖3A~圖3E是表示第1實施形態的半導體裝置的製造方法的說明圖。
在本實施形態的半導體裝置的製造方法中，首先，如圖3A所示般，藉由在附凸塊晶圓2的凸塊形成面2A貼合第1保護膜形成用薄板1(具備第1支撐薄板11及能量線硬化性樹脂層12)的能量線硬化性樹脂層12之工程(第1保護膜形成用薄板貼著工程)的方法，在附凸塊晶圓2的凸塊形成面2A形成能量線硬化性樹脂層12。
其次，如圖3B所示般，進行在附凸塊晶圓2的背面2B貼合第2支撐薄板3的第2黏著劑層32之工程(第2支撐薄板貼著工程)。之後，如圖3C所示般，對能量線硬化性樹脂層12照射能量線而使硬化，形成第1保護膜12a之工程(第1保護膜形成工程)，及剝離第1支撐薄板11之工程(第1支撐薄板剝離工程)。藉由具備該等的工程之方法，從硬化後的第1保護膜12a剝離第1支撐薄板11。
其次，如圖3D及圖3E所示般，進行：切割具有第1保護膜12a的附凸塊晶圓2之工程(切割工程)，及拾取切割而被小片化之具有第1保護膜12a的附凸塊晶片2a，接合於被黏接體的基板4之工程(接合工程)。藉由具備該等的工程之方法，製造附凸塊晶片2a的凸塊形成面2A被保 護的半導體裝置100。
以下，更詳細說明有關第1保護膜形成用薄板貼著工程，第2支撐薄板貼著工程，第1保護膜形成工程，第1支撐薄板剝離工程，切割工程及接合工程。
在第1保護膜形成用薄板貼著工程中，如圖3A所示般，將第1保護膜形成用薄板1的能量線硬化性樹脂層12貼合於附凸塊晶圓2之形成凸塊22的面(凸塊形成面2A)。在此，附凸塊晶圓2的凸塊22是如圖3A所示般，從能量線硬化性樹脂層12突出為理想。
在此，貼著方法是可採用周知的方法，雖未特別被限定，但藉由壓接的方法為理想。壓接通常是藉由壓輥等來一邊推壓一邊進行。壓接的條件雖未特別被限定，但壓接溫度是40℃以上120℃以下為理想。軋輥壓力是0.1MPa以上20MPa以下為理想。壓接速度是1mm/sec以上20mm/sec以下為理想。
在第2支撐薄板貼著工程中，如圖3A所示般，在與附凸塊晶圓的凸塊形成面相反側的面(背面2B)貼合第2支撐薄板3的第2黏著劑層32。
在此，貼著方法是可採用周知的方法，雖未特別被限定，但藉由壓接的方法為理想。壓接通常是藉由壓輥等來一邊推壓一邊進行。壓接的條件並未特別被限定，可適當設定。
第2支撐薄板3是可使用周知的支撐薄板，可使用與第1支撐薄板11同樣的支撐薄板。並且，第2支撐薄板 3是可按照其使用目的來適當選擇。例如，第2支撐薄板3為以切割時的支撐作為目的時，可使用周知的切割膠帶。
在此，第2支撐薄板3是具備第2基材31及第2黏著劑層32，但亦可無第2黏著劑層32。第2基材31及第2黏著劑層32是與第1保護膜形成用薄板1的第1基材111及第1黏著劑層112同樣。
在第1保護膜形成工程中，如圖3C所示般，對能量線硬化性樹脂層12照射能量線來使硬化，形成第1保護膜12a。
照射的能量線是按照能量線硬化性樹脂層12的種類而不同，並未特別被限定。例如，當能量線硬化性樹脂層12為以紫外線來硬化時，只要照射紫外線作為能量線即可。
如此的情況，紫外線照射裝置並未特別被限定，可使用周知的紫外線照射裝置。
有關對於第1保護膜形成用薄板1的紫外線的照射條件是光量為50mJ/cm2以上2000mJ/cm2以下為理想，100mJ/cm2以上1000mJ/cm2以下更為理想。並且，照度是50mW/cm2以上500mJ/cm2以下為理想。光源是可舉高壓水銀燈，金鹵燈，氙燈，DeepUV燈，及紫外線LED等。峰值波長是180nm以上420nm以下為理想。
第1保護膜12a的厚度是比凸塊22的高度尺寸小為理想，凸塊22的高度尺寸的0.001倍以上0.99倍以下更 為理想，凸塊22的高度尺寸的0.01倍以上0.9倍以下特別理想。
只要第1保護膜12a的厚度為前述範圍內，便可保護附凸塊晶片2a的凸塊形成面，特別是可防止在安裝後的附凸塊晶片2a產生的凸塊22的龜裂的發生。
在第1支撐薄板剝離工程中，如圖3C所示般，從第1保護膜12a剝離第1支撐薄板11。
另外，此第1支撐薄板剝離工程是亦可在前述第1保護膜形成工程之前進行，但在前述第1保護膜形成工程之前進行更為理想。第1黏著劑層112為具有紫外線硬化性時，在前述第1保護膜形成工程，藉由從第1支撐薄板11側照射紫外線，第1黏著劑層112會硬化。藉此，第1黏著劑層112與第1保護膜12a的界面的黏著力會降低，容易從第1保護膜12a剝離第1黏著劑層112。
在切割工程中，如圖3D所示般，藉由切割刀來切割具有第1保護膜12a的附凸塊晶圓2。如此一來，可將具有第1保護膜12a的附凸塊晶圓2小片化成具有第1保護膜12a的附凸塊晶片2a。
切割裝置是未被特別限定，可使用周知的切割裝置。並且，有關切割的條件也未被特別限定。另外，亦可取代切割刀，使用雷射切割法及隱形切割法等。
當第2黏著劑層32為紫外線硬化型時，在切割工程之後，亦可從第2支撐薄板3側照射紫外線至第2支撐薄板3的第2黏著劑層32。藉此，第2黏著劑層32會硬 化，第2黏著劑層32與附凸塊晶片2a的界面的黏著力會降低，容易拾取附凸塊晶片2a。
在接合工程中，如圖3E所示般，拾取切割而被小片化之具有第1保護膜12a的附凸塊晶片2a，黏著固定於具備晶片搭載用基板41及電極42的基板4。此時，附凸塊晶片2a的凸塊22是與基板4的電極42電性連接。另外，第1保護膜12a是接觸於附凸塊晶片2a的凸塊形成面2A，但未接觸於基板4的晶片搭載用基板41。並且，在圖3E中，基於說明的方便起見，雖明確顯示凸塊22與電極42的接合面，但並未被限於此。在實際的凸塊22與電極42的焊錫接合部中，由於凸塊22的焊錫與電極42的金屬會溶合，因此無明確的接合面。
基板4是未特別被限定，可使用導線架，配線基板，及在表面形成有電路的矽晶圓及矽晶片等。晶片搭載用基板41的材質是未特別被限定，可舉陶瓷及塑膠等。又，塑膠是可舉環氧樹脂，雙馬來醯亞胺三嗪，及聚醯亞胺等。
如以上般，可製造附凸塊晶片2a的凸塊形成面2A藉由第1保護膜12a所保護的半導體裝置100。
(第1實施形態的作用效果)
若根據本實施形態，則可取得其次般的作用效果。
(1)藉由切割具有第1保護膜12a的附凸塊晶圓2，可取得具有第1保護膜12a的附凸塊晶片2a。藉由接合具有 第1保護膜12a的附凸塊晶片2a，可製造附凸塊晶片2a的凸塊形成面2A藉由第1保護膜12a(凸塊形成面保護膜)所保護的半導體裝置100。
(2)能量線硬化性樹脂層12是可藉由能量線以短時間使硬化，因此可效率佳形成第1保護膜12a。
(3)在第1基材111與能量線硬化性樹脂層12之間具備第1黏著劑層112，因此在第2支撐薄板貼著工程及第1保護膜形成工程中，可牢固地固定第1支撐薄板11與能量線硬化性樹脂層12之間。另一方面，在第1支撐薄板剝離工程中，可容易從第1保護膜12a剝離第1支撐薄板11。
(4)由於第1保護膜12a是至少覆蓋凸塊22的一部分，因此可防止在安裝後的附凸塊晶片2a產生的凸塊22的龜裂的發生。
(5)可一邊藉由第2支撐薄板3來支撐附凸塊晶圓2，一邊切割附凸塊晶圓2。
[第2實施形態]
其次，根據圖面來說明本發明的第2實施形態。
另外，本實施形態的第1保護膜形成用薄板1及基板4是分別與前述第1實施形態的第1保護膜形成用薄板1及基板4實質上同樣，因此其詳細的說明是省略或簡略化。
在第2實施形態的半導體裝置的製造方法中，與前述 第1實施形態作比較，更具備：在前述附凸塊晶圓之與凸塊形成面相反側的面形成第2保護膜形成層之工程，及在前述第2保護膜形成層貼合第2支撐薄板之工程。使此第2保護膜形成層硬化，而形成第2保護膜，藉此可保護與附凸塊晶片的凸塊形成面相反側的面(背面2B)。
圖4A~圖4G是表示第2實施形態的半導體裝置的製造方法的說明圖。
在本實施形態的半導體裝置的製造方法中，首先，如圖4A所示般，藉由具備在附凸塊晶圓2的凸塊形成面2A貼合第1保護膜形成用薄板1(具備第1支撐薄板11及能量線硬化性樹脂層12)的能量線硬化性樹脂層12之工程(第1保護膜形成用薄板貼著工程)的方法，在附凸塊晶圓2的凸塊形成面2A形成能量線硬化性樹脂層12。
其次，如圖4B所示般，進行研削附凸塊晶圓2的背面2B之工程(背面研磨工程)。然後，如圖4C所示般，進行在研削後的附凸塊晶圓2的背面2B形成第2保護膜形成層5之工程(第2保護膜形成工程)。
其次，如圖4D所示般，進行在處於附凸塊晶圓2的背面2B側的第2保護膜形成層5貼合第2支撐薄板3的第2黏著劑層32之工程(第2支撐薄板貼著工程)。然後，如圖4E所示般，藉由具備：對能量線硬化性樹脂層12照射能量線而使硬化，形成第1保護膜12a之工程(第1保護膜形成工程)，及剝離第1支撐薄板11之工程(第1支撐薄板剝離工程)的該等工程之方法，從硬化後的第1 保護膜12a剝離第1支撐薄板11。
其次，如圖4F及圖4G所示般，進行：切割具有第1保護膜12a的附凸塊晶圓2之工程(切割工程)，及拾取切割而被小片化之具有第1保護膜12a的附凸塊晶片2a，接合於被黏接體的基板4之工程(接合工程)。藉由具備該等的工程之方法，製造附凸塊晶片2a的凸塊形成面2A及背面2B被保護的半導體裝置100。
有關本實施形態的第1保護膜形成用薄板貼著工程，第1保護膜形成工程，第1支撐薄板剝離工程，切割工程及接合工程是可採用與前述第1實施形態的第1保護膜形成用薄板貼著工程，第1保護膜形成工程，第1支撐薄板剝離工程，切割工程及接合工程同樣的方法。
在背面研磨工程中，如圖4B所示般，研削附凸塊晶圓2的背面2B。如此一來，可使附凸塊晶圓2的厚度變薄。在此背面研磨工程中，第1保護膜形成用薄板1的第1支撐薄板11會保護附凸塊晶圓2的凸塊形成面2A，且支撐附凸塊晶圓2。
使用在背面研磨的研削裝置是未特別被限定，可使用周知的研削裝置。並且，有關背面研磨的條件也是未特別被限定。
在第2保護膜形成工程中，如圖4C所示般，在研削後的附凸塊晶圓2的背面2B形成第2保護膜形成層5。具體而言，將具備第2保護膜形成層5的薄板貼合在研削後的附凸塊晶圓2的背面2B。然後，使此第2保護膜形 成層5硬化，而可形成第2保護膜5a。可藉由此第2保護膜5a來保護附凸塊晶片2a的背面2B。
第2保護膜形成層5是可使用含有周知的熱硬化性樹脂的熱硬化性樹脂組成物，或，含有周知的能量線硬化性化合物的能量線硬化性樹脂組成物來形成。
第2保護膜形成層5的形成方法是未特別被限定，例如亦可使用周知的背面保護薄膜來形成。
使第2保護膜形成層5硬化的條件是按照第2保護膜形成層5的種類而不同，未特別被限定。例如，當第2保護膜形成層5為以紫外線硬化時，只要照射紫外線即可。並且，第2保護膜形成層5藉由加熱來硬化時，只要施以加熱處理即可。
並且，使第2保護膜形成層5硬化，而形成第2保護膜5a的工程是只要第2保護膜形成層5的形成後隨時皆可。形成第2保護膜5a的工程是例如只要在第1支撐薄板剝離工程之前進行即可。在第1保護膜形成工程從第1支撐薄板11側照射紫外線時，只要從第2支撐薄板3側也同時照射紫外線，便可設為一個的工程，製造效率的點為佳。另外，形成第2保護膜5a的工程是在第2支撐薄板貼著工程之前也可以，或切割工程之前也可以，或接合工程之前也可以。
在第2支撐薄板貼著工程中，在處於附凸塊晶圓2的背面2B側的第2保護膜形成層5貼合第2支撐薄板3的第2黏著劑層32。
貼著方法是可採用與在前述第1實施形態的第2支撐薄板貼著工程的貼著方法同樣的方法。
(第2實施形態的作用效果)
若根據本實施形態，則除了前述第1實施形態的作用效果(1)~(5)以外，還可取得其次般的作用效果。
(6)可在與附凸塊晶圓2的凸塊形成面2A相反側的面(背面2B)形成第2保護膜形成層5。而且，使第2保護膜形成層5硬化，作為第2保護膜5a，可藉由第2保護膜5a(背面保護膜)來保護附凸塊晶片2a的背面2B。
(7)可一邊藉由第1支撐薄板11來支撐附凸塊晶圓2，一邊研削附凸塊晶圓2的背面2B。而且，可使附凸塊晶圓2的厚度變薄。
[第3實施形態]
其次，根據圖面說明本發明的第3實施形態。
另外，本實施形態的第1保護膜形成用薄板1及基板4是分別與前述第1實施形態的第1保護膜形成用薄板1及基板4實質上同樣，因此其詳細的說明省略或簡略化。
在第3實施形態的半導體裝置的製造方法中，與前述第2實施形態作比較，使用具備第2支撐薄板及第2保護膜形成層的第2保護膜形成用薄板，在一個的工程形成第2支撐薄板及第2保護膜形成層的點不同。
首先，說明有關使用在本實施形態的第2保護膜形成 用薄板。
(第2保護膜形成用薄板)
使用在本實施形態的第2保護膜形成用薄板6是如圖5所示般，具備：具備第2基材31及第2黏著劑層32的第2支撐薄板3，及第2保護膜形成層5。另外，第2保護膜形成層5的表面是亦可至被貼著於晶圓為止的期間，藉由剝離薄膜等來保護。
另外，第2支撐薄板3與第2保護膜形成層5是如圖5所示般，同大小即可，但不限於此。例如，第2保護膜形成層5的大小是與附凸塊晶圓2同大小，或比附凸塊晶圓2大。此情況，第2支撐薄板3的大小是只要比第2保護膜形成層5大的大小即可。
第2支撐薄板3的第2基材31及第2黏著劑層32是與前述第1實施形態的第2基材31及第2黏著劑層32同樣。
第2保護膜形成層5是與前述第2實施形態的第2保護膜形成層5同樣。
(半導體裝置的製造方法)
其次，說明有關本實施形態的半導體裝置的製造方法。
圖6A~圖6F是表示第3實施形態的半導體裝置的製造方法的說明圖。
在本實施形態的半導體裝置的製造方法中，首先，如圖6A所示般，藉由具備在附凸塊晶圓2的凸塊形成面2A貼合第1保護膜形成用薄板1的能量線硬化性樹脂層12(具備第1支撐薄板11及能量線硬化性樹脂層12)之工程(第1保護膜形成用薄板貼著工程)的方法，在附凸塊晶圓2的凸塊形成面2A形成能量線硬化性樹脂層12。
其次，如圖6B所示般，進行研削附凸塊晶圓2的背面2B的工程(背面研磨工程)。而且，如圖6C所示般，藉由具備在研削後的附凸塊晶圓2的背面2B貼合第2保護膜形成用薄板6的第2保護膜形成層5(具備第2支撐薄板3及第2保護膜形成層5)之工程(第2保護膜形成用薄板貼著工程)的方法，在附凸塊晶圓2的背面2B形成第2保護膜形成層5。
其次，如圖6D所示般，進行：對能量線硬化性樹脂層12照射能量線而使硬化，形成第1保護膜12a的工程(第1保護膜形成工程)，及剝離第1支撐薄板11的工程(第1支撐薄板剝離工程)。藉由具備該等的工程之方法，從硬化後的第1保護膜12a剝離第1支撐薄板11。
其次，如圖6E及圖6F所示般，進行：切割具有第1保護膜12a的附凸塊晶圓2之工程(切割工程)，及拾取切割而被小片化之具有第1保護膜12a的附凸塊晶片2a，接合於被黏接體的基板4之工程(接合工程)。藉由具備該等的工程之方法，製造附凸塊晶片2a的凸塊形成面2A及背面2B被保護的半導體裝置100。
有關本實施形態的第1保護膜形成用薄板貼著工程，第1保護膜形成工程，第1支撐薄板剝離工程，切割工程及接合工程是可採用與前述第1實施形態的第1保護膜形成用薄板貼著工程，第1保護膜形成工程，第1支撐薄板剝離工程，切割工程及接合工程同樣的方法。
有關本實施形態的背面研磨工程是可採用與前述第2實施形態的背面研磨工程同樣的方法。
在第2保護膜形成用薄板貼著工程中，如圖6C所示般，將第2保護膜形成用薄板6的第2保護膜形成層5貼合於研削後的附凸塊晶圓2的背面2B。如此一來，可在研削後的附凸塊晶圓2的背面2B形成第2保護膜形成層5的同時也形成第2支撐薄板3。
在此，貼著方法是可採用周知的方法，雖未特被限定，但藉由壓接的方法為理想。壓接通常是藉由壓輥等來一邊推壓一邊進行。壓接的條件雖未特被限定，但壓接溫度是40℃以上120℃以下為理想。軋輥壓力是0.1MPa以上20MPa以下為理想。壓接速度是1mm/sec以上20mm/sec以下為理想。
(第3實施形態的作用效果)
若根據本實施形態，則除了前述第1實施形態的作用效果(1)~(5)，以及前述第2實施形態的作用效果(6)及(7)以外，還可取得其次般的作用效果。
(8)由於可在一個的工程形成第2保護膜形成層5及 第2支撐薄板3，因此可提升製造效率。
[實施形態的變形]
本發明是不限於前述的實施形態，在可達成本發明的目的之範圍的變形，改良等亦為本發明所包含。
例如，在前述的實施形態中，使用具備第1支撐薄板11(第1基材111及第1黏著劑層112)及能量線硬化性樹脂層12的第1保護膜形成用薄板1，但不限於此。例如，可舉下記(i)~(viii)所示般的層疊薄板，作為第1保護膜形成用薄板1。另外，斜線記號是表示層的區隔。
(i)第1基材/能量線硬化性樹脂層
(ii)第1基材/第1黏著劑層/能量線硬化性樹脂層
(iii)第1基材/中間層/能量線硬化性樹脂層
(iv)第1基材/中間層/第1黏著劑層/能量線硬化性樹脂層
(v)最外層/第1基材/能量線硬化性樹脂層
(vi)最外層/第1基材/第1黏著劑層/能量線硬化性樹脂層
(vii)最外層/第1基材/中間層/能量線硬化性樹脂層
(viii)最外層/第1基材/中間層/第1黏著劑層/能量線硬化性樹脂層
在此，中間層是可舉緩衝層，易黏著塗層及帶電防止層等。中間層的材質是未特別被限定，例如可舉丙烯系，橡膠系，矽氧系等的各種的黏著劑組成物，及紫外線硬化 型樹脂，以及熱可塑性彈性體等。最外層是可舉易滑性塗層，緩衝層及帶電防止層等。並且，亦可在第1基材的層疊面(能量線硬化性樹脂層，第1黏著劑層或中間層所被層疊的面)施以表面處理。
在前述的實施形態中，使用具備第2基材31及第2黏著劑層32的第2支撐薄板3，但不限於此。例如，第2支撐薄板3是可舉下記(i)~(viii)所示般的單層薄板或層疊薄板。另外，基於說明的方便起見，顯示被黏接物(第2保護膜形成層5或半導體晶圓21)。
(i)第2基材/被黏接物
(ii)第2基材/第2黏著劑層/被黏接物
(iii)第2基材/中間層/被黏接物
(iv)第2基材/中間層/第2黏著劑層/被黏接物
(v)最外層/第2基材/被黏接物
(vi)最外層/第2基材/第2黏著劑層/被黏接物
(vii)最外層/第2基材/中間層/被黏接物
(viii)最外層/第2基材/中間層/第2黏著劑層/被黏接物
在此，中間層是可舉易黏著塗層，緩衝層及帶電防止層等。並且，中間層的材質是與在第1支撐薄板11的中間層同樣。最外層是可舉易滑性塗層，緩衝層及帶電防止層等。並且，亦可在第2基材的層疊面(被黏接物，第2黏著劑層或中間層所被層疊的面)施以表面處理。
在前述的實施形態中，第1支撐薄板11及第2支撐 薄板3是耐熱性未特別被要求，但不限於此。例如，第1支撐薄板11及第2支撐薄板3亦可使用具有耐熱性的薄板。若使用具有如此的耐熱性的薄板，則在含有加熱工程的半導體裝置的製造方法也可適用。
前述的第1實施形態是進行背面研磨工程，但不限於此。例如，亦可在第1保護膜形成用薄板貼著工程之後進行背面研磨工程。此情況，可一邊藉由第1支撐薄板11來支撐附凸塊晶圓2，一邊研削附凸塊晶圓2的背面2B。然後，可使附凸塊晶圓2的厚度薄。
前述的第2實施形態是將由第2保護膜形成層5所成的薄板貼合於研削後的附凸塊晶圓2的背面2B，但不限於此。例如，亦可在研削後的附凸塊晶圓2的背面2B塗佈樹脂組成物，使硬化，藉此形成第2保護膜形成層5。
1‧‧‧保護膜形成用薄板
2‧‧‧附凸塊晶圓
2A‧‧‧凸塊形成面
11‧‧‧第1支撐薄板
12‧‧‧能量線硬化性樹脂層
21‧‧‧晶圓
22‧‧‧凸塊
111‧‧‧第1基材
112‧‧‧第1黏著劑層

Claims (7)

  1. 一種半導體裝置的製造方法，其特徵係具備：將具備第1支撐薄板及能量線硬化性樹脂層的第1保護膜形成用薄板的前述能量線硬化性樹脂層貼合於形成有複數的凸塊的附凸塊晶圓的凸塊形成面之工程；對前述能量線硬化性樹脂層照射能量線而使硬化，形成第1保護膜之工程；剝離前述第1支撐薄板之工程；及切割具有前述第1保護膜的前述附凸塊晶圓之工程。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具備：將第2保護膜形成層形成於前述附凸塊晶圓之與凸塊形成面相反側的面之工程；及將第2支撐薄板貼合於前述第2保護膜形成層之工程。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具備：將具備第2支撐薄板及第2保護膜形成層的第2保護膜形成用薄板的前述第2保護膜形成層貼合於前述附凸塊晶圓之與凸塊形成面相反側的面之工程。
  4. 如申請專利範圍第2項之半導體裝置的製造方法，其中，更具備：使前述第2保護膜形成層硬化而形成第2保護膜之工程。
  5. 如申請專利範圍第3項之半導體裝置的製造方法，其中，更具備：使前述第2保護膜形成層硬化而形成第2 保護膜之工程。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具備：接合附凸塊晶片之工程，該附凸塊晶片係切割而被小片化之具有前述第1保護膜者。
  7. 如申請專利範圍第1~6項中任一項所記載之半導體裝置的製造方法，其中，前述第1支撐薄板係具備第1基材及第1黏著劑層，前述第1黏著劑層係與前述能量線硬化性樹脂層接觸。
TW105133442A 2015-11-04 2016-10-17 半導體裝置的製造方法 TWI744253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-216903 2015-11-04
JP2015216903 2015-11-04

Publications (2)

Publication Number Publication Date
TW201729322A true TW201729322A (zh) 2017-08-16
TWI744253B TWI744253B (zh) 2021-11-01

Family

ID=58661854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133442A TWI744253B (zh) 2015-11-04 2016-10-17 半導體裝置的製造方法

Country Status (3)

Country Link
JP (1) JP6876614B2 (zh)
TW (1) TWI744253B (zh)
WO (1) WO2017077809A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713976B (zh) * 2018-01-16 2020-12-21 日商迪思科股份有限公司 處理晶圓的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210075965A (ko) * 2018-10-22 2021-06-23 린텍 가부시키가이샤 반도체 장치의 제조 방법
JP2021082768A (ja) * 2019-11-21 2021-05-27 リンテック株式会社 キット、及び、そのキットを用いる第三積層体の製造方法
JP2021082767A (ja) * 2019-11-21 2021-05-27 リンテック株式会社 キット、及び、そのキットを用いる第三積層体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI280618B (en) * 2005-06-08 2007-05-01 Advanced Semiconductor Eng Method for machining a wafer
JP5144433B2 (ja) * 2008-08-28 2013-02-13 古河電気工業株式会社 チップ保護用フィルム
JP5048815B2 (ja) * 2010-07-20 2012-10-17 日東電工株式会社 フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
JP5976573B2 (ja) * 2013-03-13 2016-08-23 日東電工株式会社 補強シート及び二次実装半導体装置の製造方法
JP6328987B2 (ja) * 2014-04-22 2018-05-23 デクセリアルズ株式会社 半導体装置の製造方法
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713976B (zh) * 2018-01-16 2020-12-21 日商迪思科股份有限公司 處理晶圓的方法
US11133219B2 (en) 2018-01-16 2021-09-28 Disco Corporation Method of processing a wafer
US11626324B2 (en) 2018-01-16 2023-04-11 Disco Corporation Method of processing a wafer

Also Published As

Publication number Publication date
TWI744253B (zh) 2021-11-01
WO2017077809A1 (ja) 2017-05-11
JPWO2017077809A1 (ja) 2018-09-13
JP6876614B2 (ja) 2021-05-26

Similar Documents

Publication Publication Date Title
KR101411080B1 (ko) 웨이퍼 가공용 점착 테이프
JP4409014B2 (ja) 半導体装置の製造方法
JP6958791B2 (ja) 半導体装置の製造方法
JP2009027054A (ja) 半導体装置の製造方法
TW201729322A (zh) 半導體裝置的製造方法
JP7319134B2 (ja) 半導体素子の製造方法
WO2021171898A1 (ja) 保護膜形成用シート、保護膜付きチップの製造方法、及び積層物
JP2004311848A (ja) 半導体装置の製造方法、保護用粘着テープおよびダイボンド用接着剤付き支持用粘着テープ
JP6698647B2 (ja) 半導体装置の製造方法
KR20140107141A (ko) 반도체 칩의 제조 방법
JP2011165716A (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2017103362A (ja) 半導体装置の製造方法
JP2005056968A (ja) 半導体装置の製造方法
JP2017084903A (ja) 半導体装置の製造方法
JP2018016705A (ja) 電子デバイス用テープ
JP6058414B2 (ja) 半導体チップの製造方法
JP2010067646A (ja) 半導体チップの製造方法
JP2006013039A (ja) 半導体チップの製造方法
WO2022210701A1 (ja) 樹脂膜付き個片化ワーク加工物の製造方法、及び、樹脂膜付き個片化ワーク加工物の製造装置
WO2022138946A1 (ja) 半導体チップの製造方法
JP7065035B2 (ja) 半導体装置の製造方法
CN116918037A (zh) 半导体装置的制造方法
JP2023005208A (ja) 保護膜付きチップの製造方法
TW202025276A (zh) 半導體裝置之製造方法