TW201941014A - 參考電壓產生電路 - Google Patents

Abstract

本發明提供一種電路規模小且消耗電力小的參考電壓產生裝置。參考電壓產生電路是具有穩定化電容器，並將所述穩定化電容器的兩端的電壓作為輸出電壓而輸出的參考電壓產生電路，其包括參考電壓電路、電壓檢測電路、電流源電路、及控制電路，所述電流源電路以生成在所述輸出電壓較檢測電壓低的情況下生成的第1電流，及在所述輸出電壓與所述檢測電壓相同或較所述檢測電壓高的情況下生成的第2電流的方式構成，所述第1電流較所述第2電流大，所述電壓檢測電路具有一個電晶體或較所述參考電壓電路的段數少的疊接連接的電晶體。

Description

參考電壓產生電路

本發明是有關於一種參考電壓產生電路。

以可穿戴機器等為代表的穿在身上的電子機器由於小型，因此所搭載的電池的容量大多變成小容量。穿在身上的電子機器於多數情況下，電池的容量為小容量，因此要求搭載於該些電子機器中的電子電路為小型且消耗電流低。

為了使搭載於該些電子機器中的電子電路進行低消耗電流動作，僅於使用時設為通常動作狀態，於未使用時設為非動作狀態，藉此謀求省電力化。進而，於使用時，有時亦藉由高速地切換通常動作狀態與非動作狀態，即藉由間歇動作來謀求通常動作狀態時的電子電路的進一步的省電力化。

另外，事先考慮以低消耗電流進行動作的電子電路內的參考電壓產生電路接收外來雜訊等，為了輸出的穩定化，通常附加穩定化電容器。

然而，若正在進行間歇動作的參考電壓產生電路自非動作狀態朝通常動作狀態轉變，則利用小電流對穩定化電容器進行充電，因此於參考電壓產生電路的輸出變成穩定狀態之前需要時間。考慮到此種情況，正在研究對穩定化電容器進行快速充電的電路。

圖7中表示先前的參考電壓產生電路1。先前的參考電壓產生電路1包括：參考電壓電路2、穩定化電容器3、參考電壓快速穩定器4、停止電路5、副參考電壓電路6、比較器7。於先前的參考電壓產生電路中具備如下的功能：當自非動作狀態朝通常動作狀態轉變時，快速地對穩定化電容器進行充電，於已變成穩定電壓的情況下自動地停止快速充電動作。
[現有技術文獻]
[專利文獻]

[專利文獻1]日本專利特開2004-280805號公報

[發明所欲解決之課題]

但是，於先前的參考電壓產生電路中需要用於對參考電壓電路與副參考電壓電路進行比較的比較器。為了實現參考電壓產生電路的高速啟動，而需要高速動作的比較器，而導致比較器的電路規模的增加與消耗電流的增大。本發明的目的在於提供一種電路規模小且消耗電力小的參考電壓產生裝置。
[解決課題之手段]

一種參考電壓產生電路，其包括電流源電路、穩定化電容器、參考電壓電路、電壓檢測電路、及控制電路，電流源電路生成對穩定化電容器進行充電的電流，參考電壓電路將被充電的穩定化電容器的兩端的電壓設定成參考電壓，並將穩定化電容器的兩端的電壓作為輸出電壓而輸出，所述參考電壓產生電路的特徵在於：控制電路對參考電壓產生電路的非動作狀態與動作狀態進行切換，電壓檢測電路的檢測電壓較參考電壓低，電流源電路根據由電壓檢測電路所檢測到的結果來使電流源電路中生成的電流變化，電流源電路中生成的電流是輸出電壓較檢測電壓低時的電流大於輸出電壓為比檢測電壓高的電壓時的電流，參考電壓電路具有疊接（cascode）連接的電晶體，電壓檢測電路具有一個電晶體或較參考電壓電路的段數少的疊接連接的電晶體。
[發明的效果]

根據本發明的參考電壓產生電路，可獲得能夠以高速進行間歇驅動動作的參考電壓產生電路，因此可實現小型電子機器的低消耗電流動作。

＜第1實施方式＞
圖1是表示本發明的第1實施方式中的參考電壓產生電路10的結構的方塊圖。本實施方式的參考電壓產生電路10包括：輸入端子EN、輸出端子OUT、電壓檢測電路100、參考電壓電路200、穩定化電容器300、電流源電路400、電流鏡電路500、鎖存電路600、以及控制電路700。若控制信號被輸入至輸入端子EN中，則本實施方式的參考電壓產生電路10利用被輸入至輸入端子EN中的控制信號，對非動作狀態與通常動作狀態進行切換。

輸入端子EN與控制電路700連接。控制電路700經由節點N1而與電壓檢測電路100、電流鏡電路500、及鎖存電路600連接，經由節點N2而與電流源電路400及電流鏡電路500連接，經由節點N3而與輸出端子OUT、電壓檢測電路100、參考電壓電路200、穩定化電容器300、及電流鏡電路500連接，進而藉由其他配線而與電流源電路400連接。電流源電路400與鎖存電路600連接。

使用圖2對第1實施方式的參考電壓產生電路10的結構的詳細情況進行說明。
電壓檢測電路100包括增強（enhancement）型的N型金氧半導體（N-type Metal Oxide Semiconductor，NMOS）電晶體11。NMOS電晶體11的汲極經由節點N1而與反相器61的輸入連接，源極與第2電源端子（VSS）連接，閘極經由節點N3而與穩定化電容器300的一側的端子及輸出端子OUT連接。

參考電壓電路200包括：增強型的NMOS電晶體21、NMOS電晶體22。NMOS電晶體22的汲極與閘極連接於節點N3，源極連接於NMOS電晶體21的汲極。NMOS電晶體21的閘極與節點N3連接，源極與第2電源端子（VSS）連接。
穩定化電容器300的另一側的端子與第2電源端子（VSS）連接。

電流源電路400包括：空乏（depletion）型的NMOS電晶體41、NMOS電晶體42與增強型的NMOS電晶體43。空乏型的NMOS電晶體41的汲極經由節點N2而與PMOS電晶體51的汲極連接，閘極與第2電源端子（VSS）連接，源極與空乏型的NMOS電晶體42的汲極及NMOS電晶體43的汲極連接。空乏型的NMOS電晶體42的閘極與第2電源端子（VSS）連接，源極與NMOS電晶體72的汲極及NMOS電晶體43的源極連接。NMOS電晶體43的閘極與反相器62的輸出連接。

電流鏡電路500包括：增強型的P型金氧半導體（P-type Metal Oxide Semiconductor，PMOS）電晶體51、PMOS電晶體52、PMOS電晶體53。PMOS電晶體51的源極與第1電源端子（VDD）連接，閘極及汲極與節點N2連接。PMOS電晶體52的源極與第1電源端子（VDD）連接，閘極與節點N2連接，汲極與節點N3連接。PMOS電晶體53的源極與第1電源端子（VDD）連接，閘極與節點N2連接，汲極與節點N1連接。

鎖存電路600包括：反相器61、反相器62與增強型的NMOS電晶體63。反相器61的輸入與節點N1及NMOS電晶體63的汲極連接。反相器61的輸出與反相器62的輸入及NMOS電晶體63的閘極連接。反相器62的輸出與NMOS電晶體43的閘極連接。NMOS電晶體63的源極與第2電源端子（VSS）連接。

控制電路700包括：反相器71與增強型的NMOS電晶體72、NMOS電晶體73，及增強型的PMOS電晶體74、PMOS電晶體75。反相器71的輸入與輸入端子EN，NMOS電晶體72的閘極，及PMOS電晶體74、PMOS電晶體75的閘極連接。反相器71的輸出與NMOS電晶體73的閘極連接。NMOS電晶體73的汲極與節點N3連接，源極與第2電源端子（VSS）連接。NMOS電晶體72的閘極與輸入端子EN連接，汲極與空乏型的NMOS電晶體42的源極及NMOS電晶體43的源極連接，源極與第2電源端子（VSS）連接。PMOS電晶體74的閘極與輸入端子EN連接，汲極與節點N2連接，源極與第1電源端子（VDD）連接。PMOS電晶體75的閘極與輸入端子EN連接，汲極與節點N1連接，源極與第1電源端子（VDD）連接。

繼而，使用圖3對本實施方式的參考電壓產生電路10的動作進行說明。圖3中，橫軸表示時間，縱軸上輸出端子OUT表示電壓，輸入端子EN與反相器62的輸出表示邏輯位準。於時間t0處，輸入端子EN中被輸入L位準，參考電壓產生電路10為非動作狀態。即，NMOS電晶體73的閘極中經由反相器71而被輸入H位準而變成導通狀態，輸出端子OUT的電位變成第2電源端子（VSS）電壓位準。NMOS電晶體72的閘極中被輸入L位準而變成關斷狀態，另外，PMOS電晶體74的閘極中被輸入L位準而變成導通狀態，電流不流入電流源電路400中。PMOS電晶體75的閘極中被輸入L位準而變成導通狀態，鎖存電路600的輸入變成H位準。藉由鎖存電路600的反相器62的輸出，NMOS電晶體43的閘極中被輸入H位準而變成導通狀態，使電流源電路400的空乏型的NMOS電晶體42的汲極-源極間短路。

繼而，於時間t1處，若輸入端子EN中被輸入H位準，則參考電壓產生電路10變成通常動作狀態。NMOS電晶體73將輸出端子OUT的電位維持成第2電源端子（VSS）電壓位準，直至閘極中經由反相器71而被輸入L位準為止。NMOS電晶體73藉由閘極中被輸入L位準而變成關斷狀態，將輸出端子OUT的電位自第2電源端子（VSS）電壓位準中切離。NMOS電晶體72的閘極被輸入H位準而變成導通狀態，另外，PMOS電晶體74的閘極被輸入H位準而變成關斷狀態，朝電流源電路400中流出電流。基於電流源電路400的電流經由電流鏡電路500而被供給至參考電壓電路200與穩定化電容器300中，穩定化電容器300的充電開始，輸出端子OUT的電壓開始上升。此時，鎖存電路600仍然保持輸入端子EN為L位準時的結果，因此鎖存電路600的反相器62的輸出仍然為H位準。因此，電流源電路400中，空乏型的NMOS電晶體42的汲極-源極間因NMOS電晶體43而短路，僅藉由空乏型的NMOS電晶體41來進行動作。若對僅藉由空乏型的NMOS電晶體41來進行動作的第1狀態與藉由包含空乏型的NMOS電晶體41、NMOS電晶體42的疊接連接電路來進行動作的第2狀態進行比較，則於第1狀態下流入電流源電路400中的第1電流變得較於第2狀態下流入電流源電路400中的第2電流大。流入電流源電路400中的電流增大的結果，輸出端子OUT的電壓因穩定化電容器300被快速地充電而急速上升。

於時間t2處，若輸出端子OUT的電壓變成作為電壓檢測電路100的檢測電壓的臨限值電壓V1以上，則電壓檢測電路100使輸出反轉，使鎖存電路600的反相器62的輸出反轉成L位準，使NMOS電晶體43變成關斷狀態。NMOS電晶體43變成關斷狀態的結果，電流源電路400藉由包含空乏型的NMOS電晶體41、NMOS電晶體42的疊接連接電路來進行動作，於電流源電路400中流動的電流，即第2電流減少。經由電流鏡電路500來對穩定化電容器300進行充電的電流亦變小，輸出端子OUT的電壓緩慢地上升。若輸出端子OUT的電壓達到參考電壓電路200中所設定的輸出電壓VREF，則參考電壓電路200的NMOS電晶體21、NMOS電晶體22導通，輸出端子OUT輸出參考電壓電路200中所設定的輸出電壓VREF。

此處，電壓檢測電路100僅包含NMOS電晶體11，因此於該NMOS電晶體11的臨限值電壓中不產生背閘極效應（back-gate effect）。參考電壓電路200中的NMOS電晶體21、NMOS電晶體22構成疊接連接電路，因此於電晶體21、電晶體22的臨限值電壓中產生背閘極效應。因此，如圖3的時序圖所示，與臨限值電壓V1相等且由電壓檢測電路100檢測的檢測電壓變得較參考電壓電路200的輸出電壓VREF低，可進行輸出端子OUT的電壓已上升至輸出電壓VREF附近為止的檢測。

另外，電壓檢測電路100是包含NMOS電晶體11的源極接地電路，於檢測參考電壓之前，藉由自電流鏡電路500供給的偏壓電流增加來實現參考電壓檢測動作的高速響應。

另外，於本實施方式中，考慮了電壓檢測電路的電晶體與參考電壓電路的電晶體為相同的特性的電晶體的結構，但亦可由電壓檢測電路的電晶體的臨限值低，參考電壓電路的電晶體的臨限值高的特性不同的電晶體的組合來構成。

另外，針對參考電壓產生電路10，亦可將NMOS電晶體與PMOS電晶體調換，而變成正負的極性相反的參考電壓產生電路。

＜第2實施方式＞
圖4表示第2實施方式的參考電壓產生電路（以下，作為「第2參考電壓產生電路」）中的參考電壓電路200a與電壓檢測電路100a。除參考電壓電路200a及電壓檢測電路100a以外，第2參考電壓產生電路具有與參考電壓產生電路10（圖2）相同的結構。參考電壓電路200a藉由將參考電壓電路200（圖2）的電晶體替換成增強型的NMOS電晶體21、NMOS電晶體22、NMOS電晶體23的三段疊接連接電路而獲得。電壓檢測電路100a藉由將電壓檢測電路100（圖2）的電晶體替換成增強型的NMOS電晶體11、NMOS電晶體12的兩段疊接連接電路而獲得。

NMOS電晶體23的汲極與閘極連接於節點N3，源極與NMOS電晶體22的汲極連接。NMOS電晶體22的閘極與節點N3連接，源極與NMOS電晶體21的汲極連接。NMOS電晶體21的閘極與節點N3連接，源極與第2電源端子（VSS）連接。

NMOS電晶體11的汲極經由節點N1（圖2）而與反相器61（圖2）的輸入連接，源極與NMOS電晶體12的汲極連接，閘極經由節點N3而與穩定化電容器300的一側的端子及輸出端子OUT（圖2）連接。NMOS電晶體12的源極與第2電源端子（VSS）連接，閘極經由節點N3而與穩定化電容器300的一側的端子及輸出端子OUT連接。

若電壓檢測電路的疊接連接的段數較參考電壓電路的疊接連接的段數少，則能夠以較參考電壓電路中生成的參考電壓低的電壓進行電壓檢測。本實施方式的參考電壓產生電路的動作與第1實施方式相同，因此省略說明。

＜第3實施方式＞
圖5表示第3實施方式的參考電壓產生電路（以下，作為「第3參考電壓產生電路」）中的電流源電路400a。除電流源電路400a以外，第3參考電壓產生電路具有與參考電壓產生電路10（圖2）相同的結構。電流源電路400a藉由將電流源電路400（圖2）的空乏型的NMOS電晶體41、NMOS電晶體42（圖2）替換成空乏型的PMOS電晶體44、PMOS電晶體45，並將PMOS電晶體44、PMOS電晶體45的閘極與節點N2（圖2）連接而獲得。本實施方式的參考電壓產生電路的動作與第1實施方式相同，因此省略說明。

＜第4實施方式＞
圖6表示第4實施方式的參考電壓產生電路（以下，作為「第4參考電壓產生電路」）中的電流源電路400b。除電流源電路400b以外，第4參考電壓產生電路具有與參考電壓產生電路10（圖2）相同的結構。電流源電路400b藉由將電流源電路400（圖2）的空乏型的NMOS電晶體41、NMOS電晶體42（圖2）設為空乏型的NMOS電晶體41、NMOS電晶體42a、NMOS電晶體42b、・・・、NMOS電晶體42n，並將短路的疊接連接的段數設為兩段以上而獲得。

空乏型的NMOS電晶體41的汲極經由節點N2（圖2）而與PMOS電晶體51（圖2）的汲極連接，閘極與第2電源端子（VSS）（圖2）連接，源極與空乏型的NMOS電晶體42a的汲極及NMOS電晶體43的汲極連接。空乏型的NMOS電晶體42a的閘極與第2電源端子（VSS）連接，源極與空乏型的NMOS電晶體42b的汲極連接。空乏型的NMOS電晶體42b的閘極與第2電源端子（VSS）連接，源極與鄰接於空乏型的NMOS電晶體42b的下一段的空乏型的NMOS電晶體的汲極連接。以下，閘極與第2電源端子（VSS）連接，源極與其下一段的空乏型的NMOS電晶體的汲極連接。作為疊接連接的最終段的空乏型的NMOS電晶體42n的閘極與第2電源端子（VSS）連接，源極與NMOS電晶體72（圖2）的汲極及NMOS電晶體43的源極連接。

本實施方式的參考電壓產生電路的動作與第1實施方式相同，因此省略說明。本實施方式的參考電壓產生電路與疊接連接的段數為一段時相比，可進一步削減對穩定化電容器300進行了快速充電後的通常動作狀態的消耗電流。

1‧‧‧參考電壓產生電路

2‧‧‧參考電壓電路

3‧‧‧穩定化電容器

4‧‧‧參考電壓快速穩定器

5‧‧‧停止電路

6‧‧‧副參考電壓電路

7‧‧‧比較器

10‧‧‧參考電壓產生電路

11、12、21、22、23、41、42、43、63、72、73、42a、42b、42n‧‧‧NMOS電晶體

44、45、51、52、53、74、75‧‧‧PMOS電晶體

61、62、71‧‧‧反相器

100、100a‧‧‧電壓檢測電路

200、200a‧‧‧參考電壓電路

300‧‧‧穩定化電容器

400、400a、400b‧‧‧電流源電路

500‧‧‧電流鏡電路

600‧‧‧鎖存電路

700‧‧‧控制電路

EN‧‧‧輸入端子

N1、N2、N3‧‧‧節點

OUT‧‧‧輸出端子

t0、t1、t2‧‧‧時間

V1‧‧‧臨限值電壓

VDD‧‧‧第1電源端子

VSS‧‧‧第2電源端子

VREF‧‧‧輸出電壓

圖1是表示第1實施方式的參考電壓產生電路的結構的方塊圖。

圖2是表示第1實施方式的參考電壓產生電路的結構的電路圖。

圖3是表示第1實施方式的參考電壓產生電路的動作的時序圖。

圖4是表示第2實施方式的參考電壓產生電路的主要部分的結構的電路圖。

圖5是表示第3實施方式的參考電壓產生電路的主要部分的結構的電路圖。

圖6是表示第4實施方式的參考電壓產生電路的主要部分的結構的電路圖。

圖7是表示先前的參考電壓產生電路的結構的圖。

Claims (2)

1. 一種參考電壓產生電路，其是具有穩定化電容器，將所述穩定化電容器的兩端的電壓作為輸出電壓而輸出的參考電壓產生電路，其特徵在於包括： 參考電壓電路，具有疊接連接的電晶體，將被充電的所述穩定化電容器的兩端的電壓設定成參考電壓； 電壓檢測電路，進行檢測的檢測電壓比所述參考電壓低； 電流源電路，生成對所述穩定化電容器進行充電的電流，並使所生成的電流的大小對應於所述輸出電壓是否較由所述電壓檢測電路所檢測的檢測電壓低而變化；以及 控制電路，對所述參考電壓生成電路的非動作狀態與動作狀態進行切換； 所述電流源電路以生成在所述輸出電壓較所述檢測電壓低的情況下生成的第一電流，及在所述輸出電壓與所述檢測電壓相同或較所述檢測電壓高的情況下生成的第二電流的方式構成，所述第一電流較所述第二電流大，且 所述電壓檢測電路具有一個電晶體或較所述參考電壓電路的段數少的疊接連接的電晶體。
2. 如申請專利範圍第1項所述的參考電壓產生電路，其中所述電流源電路具有疊接連接的空乏型的電晶體，並藉由所述電壓檢測電路的輸出來使所述疊接連接的至少一個空乏型的電晶體的源極-汲極間短路。