TW201707383A

TW201707383A - 時脈與資料回復電路及時脈與資料回復方法

Info

Publication number: TW201707383A
Application number: TW104125567A
Authority: TW
Inventors: 簡廷旭; 蔡政宏; 蔡明憲
Original assignee: 創意電子股份有限公司; 台灣積體電路製造股份有限公司
Priority date: 2015-08-06
Filing date: 2015-08-06
Publication date: 2017-02-16
Also published as: TWI562544B

Abstract

一種時脈與資料回復電路，其包括相位偵測器、相位內插器、有限狀態機以及除數可控除頻器。相位偵測器比較輸入資料訊號與除頻訊號並產生相位指示訊號以指示輸入資料訊號與除頻訊號間之相位差。相位內插器對所接收的第一與第二時脈訊號進行相位內插，藉以產生相位內插訊號。有限狀態機耦接相位偵測器與相位內插器，並且基於相位指示訊號與相位內插訊號產生控制訊號。除數可控除頻器耦接相位偵測器與相位內插器，並且基於一除數對具有第二頻率之相位內插訊號進行除頻，藉以產生除頻訊號。一種時脈與資料回復方法同時被提出。

Description

時脈與資料回復電路及時脈與資料回復方法

本發明是有關於一種時脈與資料回復電路及時脈與資料回復方法，且特別是有關於一種可在不需降低線性度特性之前提下實現較寬之工作頻率範圍的時脈與資料回復電路及時脈與資料回復方法。

時脈與資料回復（ clock and data recovery，CDR）電路通常會被設置在接收機中以執行取樣輸入資料訊號，再擷取輸入資料訊號中的時脈，並且將取樣的時脈重新定時，藉以實現時脈回復之功能。在傳統的時脈與資料回復電路中，用以調整取樣時脈的相位內插器是經常被應用到的電路元件。

由於時脈與資料回復電路的工作頻率範圍與線性度之特性主要受到相位內插器的電路特性所影響，因此設計者在設計時可能需要花費很多時間在工作頻率與線性度表現之間做取捨（ trade-off），然而，儘管如此仍難以確保兩者可同時具有良好的特性。

舉例來說，在傳統的相位內插器設計中，其可藉由在輸出端上增設一切換電容陣列（switch capacitor array，SCA）來提升工作頻率範圍。然而，在此配置下，相位內插器之輸出端的等效電容亦會因為切換電容陣列的寄生電容效應而隨之增加，使得相位內插器的線性度與最大工作速度降低。

本發明提供一種時脈與資料回復電路及時脈與資料回復方法，其可在不降低線性度特性之前提下，獲得較寬之工作頻率範圍。

本發明的時脈與資料回復電路包括相位偵測器、相位內插器、有限狀態機以及除數可控除頻器。相位偵測器比較輸入資料訊號與除頻訊號，並且產生相位指示訊號以指示輸入資料訊號與除頻訊號之間的相位差，其中相位偵測器工作在第一頻率。相位內插器接收第一時脈訊號、第二時脈訊號以及控制訊號並且依據控制訊號對第一與第二時脈訊號進行相位內插，藉以產生相位內插訊號，其中相位內插器工作在第二頻率，並且第二頻率大於第一頻率。有限狀態機耦接相位偵測器與相位內插器，其中有限狀態機基於具有第一頻率的相位指示訊號與具有第二頻率的相位內插訊號產生控制訊號。除數可控除頻器耦接相位偵測器與相位內插器，除數可控除頻器基於除數對具有第二頻率的相位內插訊號進行除頻，藉以產生具有第一頻率的除頻訊號，其中除數係依據第一頻率與第二頻率的比值而設定。

在本發明一實施例中，相位內插器的工作頻率不隨著輸入資料訊號的第一頻率的改變而變動。

在本發明一實施例中，當輸入資料訊號的第一頻率改變時，除數依據改變後的第一頻率與未改變的第二頻率的比值而調整。

在本發明一實施例中，當相位指示訊號為相位領先訊號時，有限狀態機在相位領先訊號的脈衝期間內，隨著相位內插訊號的每一脈衝步階地提高控制訊號的訊號準位，並且訊號準位的每一步階大小是依據相位內插訊號在脈衝期間內的脈衝數量所決定。

在本發明一實施例中，控制訊號的訊號準位在脈衝期間內從參考訊號準位提升至最大訊號準位，藉以構成控制訊號的上升沿。

在本發明一實施例中，當相位指示訊號為相位落後訊號時，有限狀態機在相位落後訊號的脈衝期間內，隨著相位內插訊號的每一脈衝步階地降低控制訊號的訊號準位，並且訊號準位的每一步階大小是依據相位內插訊號在脈衝期間內的脈衝數量所決定。

在本發明一實施例中，控制訊號的訊號準位在脈衝期間內從最大訊號準位下降至參考訊號準位，藉以構成控制訊號的下降沿。

在本發明一實施例中，時脈與資料回復電路更包括鎖相迴路。鎖相迴路耦接相位內插器，其中鎖相迴路產生第一與第二時脈訊號。

在本發明一實施例中，時脈與資料回復電路更包括解串列器。解串列器耦接相位偵測器，其中解串列器依據除頻訊號將輸入資料訊號轉換為並列資料訊號。

本發明的時脈與資料回復方法包括以下步驟：藉相位偵測器接收輸入資料訊號，並且藉相位內插器接收第一時脈訊號與第二時脈訊號，其中相位偵測器工作在第一頻率，並且相位內插器工作在第二頻率；依據控制訊號對第一與第二時脈訊號進行相位內插，藉以產生相位內插訊號；基於除數對具有第二頻率的相位內插訊號進行除頻，藉以產生具有第一頻率的除頻訊號，其中除數係依據第一頻率與第二頻率的比值而設定；比較輸入資料訊號與除頻訊號，藉以產生相位指示訊號以指示輸入資料訊號與除頻訊號之間的相位差；基於具有第一頻率的相位指示訊號與具有第二頻率的相位內插訊號產生並調整控制訊號；以及將輸入資料訊號轉換為並列資料訊號。

在本發明一實施例中，時脈與資料回復方法更包括以下步驟：當輸入資料訊號的第一頻率改變時，依據改變後的第一頻率與未改變的第二頻率的比值調整除數。

在本發明一實施例中，基於具有第一頻率的相位指示訊號與具有第二頻率的相位內插訊號產生並調整控制訊號的步驟包括：當相位指示訊號為相位領先訊號時，在相位領先訊號的致能期間內，隨著相位內插訊號的每一脈衝步階地提高控制訊號的訊號準位，其中訊號準位的每一步階大小是依據相位內插訊號在致能期間內的脈衝數量所決定。

在本發明一實施例中，基於具有第一頻率的相位指示訊號與具有第二頻率的相位內插訊號產生並調整控制訊號的步驟包括：當相位指示訊號為相位落後訊號時，在相位落後訊號的致能期間內，隨著相位內插訊號的每一脈衝步階地降低控制訊號的訊號準位，其中訊號準位的每一步階大小是依據相位內插訊號在致能期間內的脈衝數量所決定。

基於上述，本發明實施例提出一種時脈與資料回復電路及時脈與資料回復方法。藉由在時脈與資料回復電路中應用除數可控除頻器的架構，設計者可以在不需額外考量輸入資料訊號的頻率之前提下，將相位內插器的工作頻率設計在具有最高線性度的頻率上。由於時脈與資料回復電路的線性度主要受到相位內插器的特性影響，故本發明實施例的時脈與資料回復電路可在不需犧牲線性度特性之前提下，實現較寬之操作頻率範圍的特性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為了使本揭露之內容可以被更容易明瞭，以下特舉實施例做為本揭露確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。

圖1為本揭露一實施例的時脈與資料回復電路的示意圖。在本實施例中，時脈與資料回復電路100可被配置在接收機（receiver）中，並且用以回復從發射機接收的輸入資料的時脈。請參照圖1，時脈與資料回復電路100包括相位偵測器110、相位內插器120、有限狀態機（finite state machine，FSM）130、除數可控除頻器140、鎖相迴路（phase locked loop，PLL）150以及解串列器160。

相位偵測器110用以比較輸入資料訊號DIN與由除數可控除頻器140所輸出的除頻訊號S_PI ’，並且據以產生指示輸入資料訊號D_IN 與除頻訊號S_PI ’之相位差的相位指示訊號S_IND 。相位偵測器110可藉由取樣輸入資料訊號D_IN 與除頻訊號S_PI ’於接近上升沿或下降沿的電壓，並且比較取樣到的電壓來判斷輸入資料訊號D_IN 的相位是領先或落後於除頻訊號S_PI ’的相位，從而決定輸入資料訊號D_IN 與除頻訊號S_PI ’之間的相位差。舉例來說，當輸入資料訊號D_IN 的相位領先於除頻訊號S_PI ’的相位時，相位偵測器110會產生相位領先訊號DN以作為相位指示訊號S_IND 。當輸入資料訊號D_IN 的相位落後於除頻訊號S_PI ’的相位時，相位偵測器110則會產生相位落後訊號UP以作為相位指示訊號SIND。

在本實施例中，相位偵測器110工作在第一頻率F1，其表示相位偵測器110所接收到的訊號（即，輸入資料訊號D_IN 與除頻訊號S_PI ’）為第一頻率F1的訊號。更進一步地說，相位偵測器110的工作頻率係可根據輸入資料訊號D_IN 而對應選擇。

此外，相位偵測器110從除數可控除頻器140所接收到的訊號可被視為一回復後的時脈。相位偵測器110會進一步地將回復後的時脈與輸入資料訊號D_IN 提供給解串列器160。

相位內插器120耦接有限狀態機130、除數可控除頻器140以及鎖相迴路150。相位內插器120接收由鎖相迴路150所輸出的第一時脈訊號S_I 與第二時脈訊號S_Q ，並且依據有限狀態機130所輸出的控制訊號S_C 對第一時脈訊號S_I 與第二時脈訊號S_Q 進行內插運算，藉以產生相位內插訊號S_PI 。

在本實施例中，相位內插器120工作在第二頻率F2，其表示相位內插器120所接收到的訊號（即，第一時脈訊號S_I 與第二時脈訊號S_Q ）與所產生的訊號（即，相位內插訊號S_PI ）皆為第二頻率F2。更進一步地說，相位內插器120的工作頻率係可根據其線性度的最佳化考量而選擇。在實際應用中，由於相位偵測器110的工作頻率是依據輸入資料訊號D_IN 的頻率而選擇並且相位內插器120的工作頻率是依據其線性度最佳化考量而選擇，因此所述第二頻率F2通常會大於第一頻率F1。

有限狀態機130耦接相位偵測器110並且基於具有第一頻率F1的相位指示訊號S_IND 與具有第二頻率F2的相位內插訊號S_PI 產生控制訊號S_C ，藉以控制相位內插器120的內插運算。

除數可控除頻器140耦接相位偵測器110與相位內插器120。除數可控除頻器140是用以基於除數N而對具有第二頻率F2的相位內插訊號S_PI 進行除頻，藉以產生具有第一頻率F1的除頻訊號S_PI ’。在本實施例中，除數N是依據第一頻率F1與第二頻率F2的比值而設定。舉例來說，若第一頻率F1為2.5GHz，並且第二頻率F2為40GHz，則除數N會被設定為16。

鎖相迴路150耦接相位內插器120並且產生第一時脈訊號S_I 與第二時脈訊號S_Q ，其中第一時脈訊號S_I 為同相訊號，而第二時脈訊號S_Q 為頻率與第一時脈訊號S_I 相同之正交訊號，並且第一時脈訊號S_I 與第二時脈訊號S_Q 的相位相互正交。換言之，第一時脈訊號S_I 與第二時脈訊號S_Q 之間具有90度的相位差。

解串列器160耦接相位偵測器110並且依據回復後的時脈（即，除頻訊號S_PI ’）將輸入資料訊號D_IN 轉換為並列資料訊號D_OUT 。

在本實施例的時脈與資料回復電路100的設計中，由於除數可控除頻器140的除數N是可依據第一頻率F1與第二頻率F2的比值而設定，並且除數可控除頻器140是將第二頻率F2除頻轉換為第一頻率F1，因此相位內插器120是可以不需考量輸入資料訊號D_IN 的頻率而設計在具有最高線性度的頻率上。換言之，相位內插器120的工作頻率不需隨著輸入資料訊號D_IN 的第一頻率F1的改變而變動。

另一方面，在習知的作法中，傳統的有限狀態機通常會基於兩個具有相同頻率的參考訊號來產生控制訊號。然而，在本揭露的實施例中，有限狀態機130可基於兩不同頻率的參考訊號來產生控制訊號S_C ，使得相位內插器120的工作頻率可以固定在維持最佳線性度的頻率，而不需要隨著輸入資料訊號D_IN 的頻率調整。有限狀態機130的具體運作會於後續實施例進一步描述。

據此，由於時脈與資料回復電路100的線性度主要受到相位內插器120的特性影響，故本發明實施例的時脈與資料回復電路100可在不需犧牲線性度特性之前提下，實現較寬之工作頻率範圍的特性。

底下以圖2A與圖2B實施例來進一步說明本案的有限狀態機130的具體運作。圖2A為本揭露一實施例的時脈與資料回復電路的訊號波形示意圖。圖2B為本揭露另一實施例的時脈與資料回復電路的訊號波形示意圖。

請同時參照圖1與圖2A，於此假設第二頻率F2為第一頻率F1的16倍（即，除數N等於16）以使線性度可被最佳化。以相位指示訊號S_IND 、相位內插訊號S_PI 及控制訊號S_C 於期間t1內的波形來看，相位領先訊號DN會於期間t1內致能（上拉至高準位），其表示此時輸入資料訊號D_IN 的相位落後於除頻訊號S_PI ’/相位內插訊號S_PI 的相位。

在期間t1內，有限狀態機130會隨著相位內插訊號S_PI 的每一脈衝步階地提升控制訊號S_C 的訊號準位。舉例來說，控制訊號S_C 的訊號準位會在相位內插訊號S_PI 的週期t_PI 內從參考訊號準位V_L 上升一單位訊號準位V_U ，接著在相位內插訊號S_PI 的下一週期再次上升一單位訊號準位V_U ，直到控制訊號S_C 的訊號準位達到最大訊號準位V_H 。據此，控制訊號S_C 的訊號準位即會在相位領先訊號DN的脈衝期間內從參考訊號準位V_L 提升至最大訊號準位V_H ，藉以構成控制訊號S_C 波形中的上升沿RE。

另一方面，以相位指示訊號S_IND 、相位內插訊號S_PI 及控制訊號S_C 於期間t2內的波形來看，相位領先訊號DN會於期間t2內禁能（下拉至低準位）而相位落後訊號UP則會於期間t2內致能，其表示此時輸入資料訊號D_IN 的相位領先於除頻訊號S_PI ’/相位內插訊號S_PI 的相位。

在期間t2內，有限狀態機130會隨著相位內插訊號S_PI 的每一脈衝步階地降低控制訊號S_C 的訊號準位。舉例來說，控制訊號S_C 的訊號準位會在相位內插訊號S_PI 的週期t_PI ’內從最大訊號準位V_H 降低一單位訊號準位V_U ，接著在相位內插訊號S_PI 的下一週期再次降低一單位訊號準位V_U ，直到控制訊號S_C 的訊號準位降至參考訊號準位V_L 。據此，控制訊號S_C 的訊號準位即會在相位落後訊號UP的脈衝期間內從最大訊號準位V_H 降低至參考訊號準位V_L ，藉以構成控制訊號S_C 波形中的下降沿FE。

在本實施例中，每一步階的訊號準位大小（即，單位訊號準位V_U 大小）係依據相位內插訊號S_PI 在相位領先訊號DN/相位落後訊號UP的脈衝期間內的脈衝數量所決定。由於本實施例係假設第二頻率F2為第一頻率F1的16倍，因此在相位領先訊號DN/相位落後訊號UP的脈衝期間內，相位內插訊號S_PI 會發生有16個脈衝，使得單位訊號準位V_U 的大小可以利用(V_H -V_L )/16計算出。

請同時參照圖1與圖2B，圖2B所繪示的有限狀態機130的運作大致與前述圖2A實施例相似。兩者間的主要差異在於本實施例是假設第二頻率F2為第一頻率F1的8倍（即，除數N等於8）時可具有最佳的線性度。

以控制訊號S_C 的整體波形來看，上升沿RE與下降沿FE分別形成於相位領先訊號DN的脈衝期間t3與相位落後訊號UP的脈衝期間t4。由此可知，即使輸入資料訊號D_IN 的頻率變為前述實施例的兩倍，有限狀態機130仍可產生對應的控制訊號S_C ，使得相位內插器120進行內插運算。亦即，當輸入資料訊號D_IN 的頻率改變時，設計者僅需將除數可控除頻器140之除數N調整至符合相位偵測器110的工作頻率需求即可，而不需要再調整相位內插器120的工作頻率。

圖3為本揭露一實施例的時脈與資料回復方法的步驟流程圖。請參照圖3，在步驟S310中，相位偵測器110接收輸入資料訊號D_IN ，並且相位內插器120接收第一時脈訊號S_I 與第二時脈訊號S_Q 。在本實施例中，相位偵測器110是工作在第一頻率F1，並且相位內插器120是工作在第二頻率F2。

在步驟S320中，相位內叉器120依據控制訊號S_C 對第一時脈訊號S_I 與第二時脈訊號S_Q 進行內插運算，藉以產生相位內插訊號S_PI 。在相位內插訊號S_PI 產生後，在步驟S330中，除數可控除頻器140會基於除數N對具有第二頻率F2的相位內插訊號S_PI 進行除頻，藉以產生具有第一頻率F1的除頻訊號S_PI ’。在本實施例中，除數N是依據第一頻率F1與第二頻率F2的比值而設定。

在步驟S340中，相位偵測器110會比較輸入資料訊號D_IN 與除頻訊號S_PI ’，藉以產生用以指示輸入資料訊號D_IN 與除頻訊號S_PI ’之間的相位差的相位指示訊號S_IND 。據此，在步驟S350中，有限狀態機130即可基於具有第一頻率F1的相位指示訊號S_IND 與俱有第二頻率F2的相位內插訊號S_PI 產生並調整控制訊號S_C 。在步驟S360中，解串列器160會基於回復後的時脈將輸入資料訊號D_IN 轉換為並列資料訊號D_OUT ，並且將並列資料訊號D_OUT 傳輸給後端電路。

除此之外，於本領域具有通常知識者可基於前述圖1至圖2B實施例，而獲得有關於圖3所述之時脈與資料回復方法的充足教示，故於此不再重複贅述。

綜上所述，本發明實施例提出一種時脈與資料回復電路及時脈與資料回復方法。藉由在時脈與資料回復電路中應用除數可控除頻器的架構，設計者可以在不需額外考量輸入資料訊號的頻率之前提下，將相位內插器的工作頻率設計在具有最高線性度的頻率上。由於時脈與資料回復電路的線性度主要受到相位內插器的特性影響，故本發明實施例的時脈與資料回復電路可在不需犧牲線性度特性之前提下，實現較寬之操作頻率範圍的特性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧時脈與資料回復電路
110‧‧‧相位偵測器
120‧‧‧相位內插器
130‧‧‧有限狀態機
140‧‧‧除數可控除頻器
150‧‧‧鎖相迴路
160‧‧‧解串列器
DIN‧‧‧輸入資料訊號
DOUT‧‧‧並列資料訊號
DN‧‧‧相位領先訊號
F1‧‧‧第一頻率
F2‧‧‧第二頻率
FE‧‧‧控制訊號的下降沿
RE‧‧‧控制訊號的上升沿
S310~S360‧‧‧步驟
SC‧‧‧控制訊號
SIND‧‧‧相位指示訊號
SI‧‧‧第一時脈訊號
SPI‧‧‧相位內插訊號
SPI’‧‧‧除頻訊號
SQ‧‧‧第二時脈訊號
t1、t2、t3、t4‧‧‧期間
tPI、tPI’‧‧‧週期
UP‧‧‧相位落後訊號
VH‧‧‧最大訊號準位
VL‧‧‧參考訊號準位
VU‧‧‧單位訊號準位

圖1為本揭露一實施例的時脈與資料回復電路的示意圖。圖2A 為本揭露一實施例的時脈與資料回復電路的訊號波形示意圖。圖2B為本揭露另一實施例的時脈與資料回復電路的訊號波形示意圖。圖3 為本揭露一實施例的時脈與資料回復方法的步驟流程圖。

100‧‧‧時脈與資料回復電路

110‧‧‧相位偵測器

120‧‧‧相位內插器

130‧‧‧有限狀態機

140‧‧‧除數可控除頻器

150‧‧‧鎖相迴路

160‧‧‧解串列器

D_IN‧‧‧輸入資料訊號

D_OUT‧‧‧並列資料訊號

DN‧‧‧相位領先訊號

F1‧‧‧第一頻率

F2‧‧‧第二頻率

S_C‧‧‧控制訊號

S_IND‧‧‧相位指示訊號

S_I‧‧‧第一時脈訊號

S_PI‧‧‧相位內插訊號

S_PI’‧‧‧除頻訊號

S_Q‧‧‧第二時脈訊號

UP‧‧‧相位落後訊號

Claims

一種時脈與資料回復電路，包括：一相位偵測器，比較一輸入資料訊號與一除頻訊號，並且產生一相位指示訊號以指示該輸入資料訊號與該除頻訊號之間的相位差，其中該相位偵測器工作在一第一頻率；一相位內插器，接收一第一時脈訊號、一第二時脈訊號以及一控制訊號並且依據該控制訊號對該第一與該第二時脈訊號進行相位內插，藉以產生一相位內插訊號，其中該相位內插器工作在一第二頻率，並且該第二頻率大於該第一頻率；一有限狀態機，耦接該相位偵測器與該相位內插器，其中該有限狀態機基於具有該第一頻率的該相位指示訊號與具有該第二頻率的該相位內插訊號產生該控制訊號；以及一除數可控除頻器，耦接該相位偵測器與該相位內插器，該除數可控除頻器基於一除數對具有該第二頻率的該相位內插訊號進行除頻，藉以產生具有該第一頻率的該除頻訊號，其中該除數係依據該第一頻率與該第二頻率的比值而設定。
如申請專利範圍第1項所述的時脈與資料回復電路，其中該相位內插器的工作頻率不隨著該輸入資料訊號的該第一頻率的改變而變動。
如申請專利範圍第2項所述的時脈與資料回復電路，其中當該輸入資料訊號的該第一頻率改變時，該除數依據改變後的該第一頻率與未改變的該第二頻率的比值而調整。
如申請專利範圍第1項所述的時脈與資料回復電路，其中當該相位指示訊號為一相位領先訊號時，該有限狀態機在該相位領先訊號的一脈衝期間內，隨著該相位內插訊號的每一脈衝步階地提高該控制訊號的一訊號準位，並且該訊號準位的每一步階大小是依據該相位內插訊號在該脈衝期間內的一脈衝數量所決定。
如申請專利範圍第4項所述的時脈與資料回復電路，其中該控制訊號的訊號準位在該脈衝期間內從一參考訊號準位提升至一最大訊號準位，藉以構成該控制訊號的上升沿。
如申請專利範圍第1項所述的時脈與資料回復電路，其中當該相位指示訊號為一相位落後訊號時，該有限狀態機在該相位落後訊號的一脈衝期間內，隨著該相位內插訊號的每一脈衝步階地降低該控制訊號的一訊號準位，並且該訊號準位的每一步階大小是依據該相位內插訊號在該脈衝期間內的一脈衝數量所決定。
如申請專利範圍第6項所述的時脈與資料回復電路，其中該控制訊號的訊號準位在該脈衝期間內從一最大訊號準位下降至一參考訊號準位，藉以構成該控制訊號的下降沿。
如申請專利範圍第1項所述的時脈與資料回復電路，更包括：一鎖相迴路，耦接該相位內插器，其中該鎖相迴路產生該第一與該第二時脈訊號。
如申請專利範圍第1項所述的時脈與資料回復電路，更包括：一解串列器，耦接該相位偵測器，其中該解串列器依據該除頻訊號將該輸入資料訊號轉換為一並列資料訊號。
一種時脈與資料回復方法，包括：藉一相位偵測器接收一輸入資料訊號，並且藉一相位內插器接收一第一時脈訊號與一第二時脈訊號，其中該相位偵測器工作在一第一頻率，並且該相位內插器工作在一第二頻率；依據一控制訊號對該第一與該第二時脈訊號進行相位內插，藉以產生一相位內插訊號；基於一除數對具有該第二頻率的該相位內插訊號進行除頻，藉以產生具有該第一頻率的一除頻訊號，其中該除數係依據該第一頻率與該第二頻率的比值而設定；比較該輸入資料訊號與該除頻訊號，藉以產生一相位指示訊號以指示該輸入資料訊號與該除頻訊號之間的相位差；基於具有該第一頻率的該相位指示訊號與具有該第二頻率的該相位內插訊號產生並調整該控制訊號；以及將該輸入資料訊號轉換為一並列資料訊號。
如申請專利範圍第10項所述的時脈與資料回復方法，更包括：當該輸入資料訊號的該第一頻率改變時，依據改變後的該第一頻率與未改變的該第二頻率的比值調整該除數。
如申請專利範圍第10項所述的時脈與資料回復方法，其中基於具有該第一頻率的該相位指示訊號與具有該第二頻率的該相位內插訊號產生並調整該控制訊號的步驟包括：當該相位指示訊號為一相位領先訊號時，在該相位領先訊號的致能期間內，隨著該相位內插訊號的每一脈衝步階地提高該控制訊號的一訊號準位，其中該訊號準位的每一步階大小是依據該相位內插訊號在該致能期間內的一脈衝數量所決定。
如申請專利範圍第12項所述的時脈與資料回復方法，其中該控制訊號的訊號準位在該致能期間內從一參考訊號準位提升至一最大訊號準位，藉以構成該控制訊號的上升沿。
如申請專利範圍第10項所述的時脈與資料回復方法，其中基於具有該第一頻率的該相位指示訊號與具有該第二頻率的該相位內插訊號產生並調整該控制訊號的步驟包括：當該相位指示訊號為一相位落後訊號時，在該相位落後訊號的致能期間內，隨著該相位內插訊號的每一脈衝步階地降低該控制訊號的一訊號準位，其中該訊號準位的每一步階大小是依據該相位內插訊號在該致能期間內的一脈衝數量所決定。
如申請專利範圍第14項所述的時脈與資料回復方法，其中該控制訊號的訊號準位在該致能期間內從一最大訊號準位下降至一參考訊號準位，藉以構成該控制訊號的下降沿。