TW201638996A - 形成圖案的方法以及半導體元件 - Google Patents

形成圖案的方法以及半導體元件 Download PDF

Info

Publication number
TW201638996A
TW201638996A TW104133937A TW104133937A TW201638996A TW 201638996 A TW201638996 A TW 201638996A TW 104133937 A TW104133937 A TW 104133937A TW 104133937 A TW104133937 A TW 104133937A TW 201638996 A TW201638996 A TW 201638996A
Authority
TW
Taiwan
Prior art keywords
pattern
magnetic
angle
layer
substrate
Prior art date
Application number
TW104133937A
Other languages
English (en)
Other versions
TWI670753B (zh
Inventor
朴鐘撤
權亨峻
金仁皓
朴鍾淳
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201638996A publication Critical patent/TW201638996A/zh
Application granted granted Critical
Publication of TWI670753B publication Critical patent/TWI670753B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一種圖案化方法包括：在基板上形成蝕刻目標層；在蝕刻目標層上形成遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來蝕刻蝕刻目標層以形成彼此間隔開的圖案。蝕刻目標層的蝕刻製程包括：以離子束照射蝕刻目標層，離子束具有處於600電子伏特至10000電子伏特範圍的入射能量。在蝕刻目標層中形成凹陷區於遮罩圖案之間，且離子束相對於基板的頂面以第一角度入射至凹陷區的底面上，且相對於凹陷區的內側面以第二角度入射至凹陷區的內側面上。第一角度處於50°至90°範圍且第二角度處於0°至40°的範圍。

Description

圖案化方法、使用該方法製造半導體元件的方法以及以該方法製造的半導體元件
本發明概念是有關於使用離子束的圖案化方法、使用所述方法製造半導體元件的方法、以及以所述方法製造的半導體元件。   【相關申請案的交叉參考】
本美國非臨時性專利申請案基於35 U.S.C.§119主張在2015年1月23日在韓國智慧財產局提出申請的韓國專利申請案第10-2015-0011319號的優先權，所述美國非臨時性專利申請案的揭露內容全文併入本文供參考。
由於對速度增大及/或功率消耗降低的電子元件的需求增加，故半導體元件需要較快的運作速度及/或較低的運作電壓。已提出了磁性記憶體元件來滿足此種要求。舉例而言，磁性記憶體元件可提供例如延遲減小（reduced latency）及/或具有非揮發性（non-volatility）等技術優勢。因此，磁性記憶體元件正作為下一代記憶體元件而出現。
磁性記憶體元件包括磁性穿隧接面（magnetic tunnel junction，MTJ）。磁性穿隧接面可包括兩個磁性層及夾置於兩個磁性層之間的穿隧障壁層。磁性穿隧接面的電阻可根據磁性層的磁化方向而變化。舉例而言，磁性穿隧接面的電阻在磁性層的磁化方向彼此反平行時較磁性層的磁化方向彼此平行時高。此種電阻的差異可被用於磁性記憶體元件的資料儲存操作。然而，仍需進行更多的研究來大規模生產磁性記憶體元件並滿足對具有較高積體密度及較低功率消耗特性的磁性記憶體元件的需求。舉例而言，形成磁性穿隧接面需要對基板上的特徵進行精確的圖案化。
本發明概念的某些實施例提供用於移除蝕刻殘留物的圖案化方法。
本發明概念的其他實施例提供非常可靠的半導體元件及製造半導體元件的方法。
根據本發明概念的某些實施例，一種形成圖案的方法可包括：在基板上形成蝕刻目標層；在蝕刻目標層上形成遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來蝕刻蝕刻目標層，以形成彼此間隔開的圖案。蝕刻目標層的蝕刻製程可包括以離子束照射蝕刻目標層，離子束的入射能量處於約600電子伏特（eV）至約10000電子伏特範圍。
蝕刻製程可包括在蝕刻目標層中形成凹陷區於遮罩圖案之間，且離子束可以第一角度入射至凹陷區的底面上，且可以小於第一角度的第二角度入射至凹陷區的內側面上。第一角度可處於約50°至約90°範圍且第二角度可處於約0°至約40°範圍。
在某些實施例中，離子束可具有大於1000電子伏特的入射能量。在某些實施例中，離子束的入射能量可大於2000電子伏特，且在某些實施例中，離子束的入射能量可大於5000電子伏特。
在某些實施例中，凹陷區的內側面可相對於基板的頂面以第三角度傾斜。此處，第二角度可表示為θ2=180°-θ1-θ3，其中θ1、θ2及θ3分別表示第一角度、第二角度及第三角度。
在某些實施例中，當在剖視圖中觀察時，凹陷區可具有沿遠離基板的頂面的方向增大的寬度。
在某些實施例中，蝕刻目標層可包括導電材料。
在某些實施例中，蝕刻目標層可包括金屬元件。
在某些實施例中，離子束可包含氬（Ar）的正離子。
根據本發明概念的某些實施例，一種製造半導體元件的方法可包括：在基板上形成磁性穿隧接面層；在磁性穿隧接面層上形成遮罩圖案；以及使用遮罩圖案作為蝕刻遮罩來蝕刻磁性穿隧接面層，以形成彼此間隔開的磁性穿隧接面圖案。磁性穿隧接面層的蝕刻製程可包括以具有處於約600電子伏特至約10000電子伏特範圍的入射能量的離子束照射磁性穿隧接面層。
蝕刻製程可包括在磁性穿隧接面層中形成凹陷區在遮罩圖案之間，且離子束可以第一角度入射至凹陷區的底面上，且可以小於第一角度的第二角度入射至凹陷區的內側面上。第一入射角度可處於約50°至約90°範圍且第二入射角度可處於約0°至約40°範圍。
在某些實施例中，磁性穿隧接面層可包括可堆疊於基板上的第一磁性層及第二磁性層、以及夾置於第一磁性層與第二磁性層之間的穿隧障壁層。
在某些實施例中，離子束可具有大於1000電子伏特的入射能量。在某些實施例中，離子束的入射能量可大於2000電子伏特，且在某些實施例中，離子束的入射能量可大於5000電子伏特。
在一些實施例中，遮罩圖案可包括導電材料。
在一些實施例中，凹陷區的內側面可相對於基板的頂面以第三角度傾斜。此處，第二角度可表示為θ2=180°-θ1-θ3，其中θ1、θ2及θ3分別表示第一角度、第二角度及第三角度。
在某些實施例中，離子束可包含氬（Ar）的正離子。
在某些實施例中，磁性穿隧接面圖案中的每一者可包括堆疊於基板上的第一磁性圖案及第二磁性圖案、以及夾置於第一磁性圖案與第二磁性圖案之間的穿隧障壁圖案，且第一磁性圖案與第二磁性圖案中的每一者可具有垂直於第二磁性圖案與穿隧障壁圖案之間介面的磁化方向。
在某些實施例中，磁性穿隧接面圖案中的每一者可包括堆疊於基板上的第一磁性圖案及第二磁性圖案、以及夾置於第一磁性圖案與第二磁性圖案之間的穿隧障壁圖案，且第一磁性圖案與第二磁性圖案中的每一者可具有平行於第二磁性圖案與穿隧障壁圖案之間介面的磁化方向。
根據本發明概念的某些實施例，一種半導體元件可包括：位於基板上的上部電極；以及位於基板與上部電極之間的磁性穿隧接面圖案。當在剖視圖中觀察時，上部電極的最大寬度可大於磁性穿隧接面圖案的最大寬度，且上部電極可具有在遠離基板的頂面的方向上增大的寬度。
在某些實施例中，磁性穿隧接面圖案可具有垂直於基板的頂面的側面。
在某些實施例中，當在剖視圖中觀察時，磁性穿隧接面圖案可具有在遠離基板的頂面的方向上增大的寬度。
在某些實施例中，磁性穿隧接面圖案可包括可堆疊於基板上的第一磁性圖案及第二磁性圖案、以及夾置於第一磁性圖案與第二磁性圖案之間的穿隧障壁圖案，且第一磁性圖案與第二磁性圖案中的每一者可具有垂直於第二磁性圖案與穿隧障壁圖案之間介面的磁化方向。
在某些實施例中，磁性穿隧接面圖案可包括可堆疊於基板上的第一磁性圖案及第二磁性圖案、以及夾置於第一磁性圖案與第二磁性圖案之間的穿隧障壁圖案，且第一磁性圖案與第二磁性圖案中的每一者可具有平行於第二磁性圖案與穿隧障壁圖案之間介面的磁化方向。
在某些實施例中，元件可更包括：下部電極，位於基板與磁性穿隧接面圖案之間；選擇元件，設置於基板上並經由下部電極而電性連接至磁性穿隧接面圖案；以及位元線，設置於基板上並經由上部電極而電性連接至磁性穿隧接面圖案。
現在將參照其中示出示例性實施例的附圖更充分地闡述本發明概念的實施例。然而，本發明概念可被實施為許多不同形式且不應被視為僅限於本文所述實施例；確切而言，提供該些實施例是為了使本揭露內容將透徹及完整，並將向此項技術中的通常知識者充分傳達示例性實施例的概念。在圖示中，為清楚起見，可誇大層及區的厚度。在圖示中，相同的參考編號指代相同的元件，且因此將不再對其予以闡述。
應理解，當稱元件「連接」或「耦合」至另一元件時，所述元件可直接連接或耦合至所述另一元件或可存在中間元件。相比之下，當稱元件「直接連接」或「直接耦合」至另一元件時，則不存在中間元件。在通篇中相同的編號指代相同的元件。在本文中所使用的用語「及/或（and/or）」包括相關聯的所列項中的一或多者的任意及所有組合。其他用於描述元件或層之間關係的詞應以相同的方式加以解釋（例如，「位於…之間」相對於「直接位於…之間」、「鄰近」相對於「直接鄰近」、「位於…上」相對於「直接位於…上」）。
應理解，儘管在本文中可使用用語「第一」、「第二」等來闡述各種元件、組件、區、層及/或區域，然而該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語僅用於區分各個元件、組件、區、層或區段。因此，在不背離示例性實施例的教示內容的條件下，下文所述第一元件、組件、區、層或區段可被稱為第二元件、組件、區、層或區段。
為方便說明，在本文中可使用空間關係用語例如「在…之下（beneath）」、「在…下方（below）」、「下方的（lower）」、「在…之上（above）」、「上方（upper）」等來闡述如圖所示的一個元件或特徵與另一（其他）元件或特徵的關係。應理解，所述空間關係用語旨在涵蓋除圖中所示定向外裝置在使用或操作中的不同定向。舉例而言，若圖中的裝置被翻轉，則被闡述為「在」其他元件或特徵「下方」或「之下」的元件將被定向為「在」所述其他元件或特徵「之上」。因此，示例性用語「在…下方」可同時涵蓋上方的定向及下方的定向。所述裝置可被另外定向（旋轉90°或處於其他定向）且在本文中所使用的空間相對關係描述詞可相應地進行闡釋。
本文中所使用的術語僅是為了便於闡述特定實施例而並非旨在限定示例性實施例。除非上下文中另外清楚地指明，否則在本文中所使用的單數形式「一（a/an）」及「所述（the）」旨在亦包括複數形式。更應理解，若在本文中使用用語「包括（comprises/comprising）」、「包含（include及/或including）」，則所述用語是指明所述特徵、整數、步驟、操作、元件及/或組件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或添加。
在本文中，參照剖視圖闡述本發明概念的實例，所述剖視圖為示例性實施例的理想化實施例（及中間結構）的示意性說明。因此，預期會因例如製造技術及/或容差而導致偏離圖示形狀。因此，本發明概念的示例性實施例不應被視為限定於本文中所示區的特定形狀，而應包含由例如製造所造成的形狀偏差。舉例而言，被示出為矩形的植入區可具有圓形特徵或曲線特徵及/或在其邊緣存在植入濃度的梯度而非自植入區至非植入區為二元變化。同樣地，藉由植入而形成的隱埋區可造成在所述隱埋區與在進行植入時所經過的表面之間的區中出現某些植入。因此，圖中所示的區為示意性的且其形狀並非旨在說明元件的區的實際形狀且亦非旨在限定示例性實施例的範圍。
本發明的發明者將知，根據本文所述各種實施例形成元件的裝置及方法可被實施於例如積體電路等微電子裝置中，其中根據本文所述各種實施例的多個元件被整合於同一微電子裝置中。因此，本文所示的剖視圖可在兩個不同方向上被複製於所述微電子裝置中，所述兩個不同方向無需為正交的。因此，實施根據本文所述各種實施例的裝置的所述微電子裝置的平面圖可包括基於所述微電子裝置的功能性而呈陣列形式及/或二維圖案形式的多個裝置。
視所述微電子裝置的功能性而定，根據本文所述各種實施例的裝置可分散於其他裝置中。此外，根據本文所述各種實施例的微電子裝置可在第三方向上被複製，所述第三方向可與所述兩個不同方向正交，以提供三維積體電路。
因此，本文所示剖視圖提供對根據本文所述各種實施例的多個裝置的支援，所述多個裝置在平面圖中沿兩個不同方向及/或在立體圖中沿三個不同方向延伸。舉例而言，當在裝置/結構的剖視圖中示出單一主動式區（active region）時，則所述裝置/結構上可包括多個主動式區及電晶體結構（或在適宜時，為記憶體胞元結構、閘極結構等），如在所述裝置/結構的平面圖中將示出。
除非另外定義，否則本文中所使用的所有用語（包括技術及科學用語）具有與本發明概念的示例性實施例所屬技術中的通常知識者所通常理解的意義相同的意義。更應理解，例如在常用詞典中所定義的用語應被解釋為具有與其在本說明書及相關技術的上下文中的意義一致的意義且不應被解釋為理想化的或過於正式的意義，除非本文中明確地如此定義。
圖1、圖2及圖5是說明根據本發明概念的示例性實施例的圖案化方法的剖視圖，且圖3及圖4是圖2的A部分的放大剖視圖。
參照圖1，可於基板10上形成蝕刻目標層20。基板10可包括例如電晶體或二極體等選擇元件。蝕刻目標層20可包括導電材料。在某些實施例中，蝕刻目標層20可包括金屬元件，然而，所述蝕刻目標層並非必須包括金屬或具有導電性。
遮罩圖案30可形成於蝕刻目標層20上，且可於蝕刻目標層20上進行以遮罩圖案30作為蝕刻遮罩的蝕刻製程。所述蝕刻製程可利用濺鍍技術來進行。詳言之，在所述蝕刻製程期間，離子束IB可被射向包括遮罩圖案30的基板10。離子束IB可包括例如帶正電荷的氬（Ar）離子束。離子束IB可相對於平行於基板10的頂面的參考線S以角度q1（以下稱為第一角度）入射至蝕刻目標層20的表面上。在所述蝕刻製程期間，基板10可繞垂直於基板10的所述頂面的旋轉軸旋轉，且此使在遮罩圖案30之間對稱地蝕刻蝕刻目標層20成為可能。
參照圖2至圖5，作為所述蝕刻製程的結果，蝕刻目標層可被蝕刻而形成在基板10上彼此間隔開的圖案26。在所述蝕刻製程期間，凹陷區22可形成於遮罩圖案30之間的蝕刻目標層20中（如圖2所示）。所述蝕刻製程可進行至凹陷區22暴露出基板10的上表面為止，且因此，蝕刻目標層20可被劃分成圖案26。
參照圖3，在所述蝕刻製程期間，離子束IB可具有相對於凹陷區22的底面22a的第一角度q1及相對於凹陷區22的內側面22b的第二角度q2。換言之，在凹陷區22的底面22a上，離子束IB可以第一角度q1入射至蝕刻目標層20。在凹陷區22的內側面22b上，離子束IB可以第二角度θ2入射至蝕刻目標層20。
在凹陷區22的內側面22b被形成為相對於參考線S具有第三角度q3的情形中，第二角度q2可由以下公式給出。
[公式]
θ2=180°-θ1-θ3              [1]
在某些實施例中，在所述蝕刻製程期間，凹陷區22可被形成為具有在遠離基板10的頂面的方向上增大的寬度。舉例而言，所述第三角度q3可小於約90°。但本發明概念可並非僅限於此。
第一角度q1可大於第二角度q2。第一角度q1可處於約50°至約90°的範圍。倘若第一角度q1小於50°，則可因遮罩圖案30的高度h而阻擋或遮蔽離子束IB入射至遮罩圖案30之間的蝕刻目標層20的表面。因此，蝕刻目標層20中位於遮罩圖案30之間的部分可能不會受到蝕刻。
第二角度q2可處於約0°至約40°的範圍。倘若第二角度q2大於40°，則具有高度h的遮罩圖案30可阻擋離子束IB入射至遮罩圖案30之間的蝕刻目標層20的表面上（如上文所述）。因此，遮罩圖案30之間的蝕刻目標層20可能不會受到蝕刻。
在蝕刻製程期間，蝕刻目標層20的蝕刻速率可相依於離子束IB相對於蝕刻目標層20的表面的角度（即，離子束IB與蝕刻目標層20的表面之間的角度）。舉例而言，當離子束IB的角度為第一角度q1時，蝕刻目標層20可以第一蝕刻速率ER1在凹陷區22的底面22a上進行蝕刻。此外，當離子束IB的角度為第二角度q2時，蝕刻目標層20可以第二蝕刻速率ER2在凹陷區22的內側面22b上進行蝕刻。
第二蝕刻速率ER2可等於或高於第一蝕刻速率ER1的60%（即，ER2³0.6*ER1）。當第二蝕刻速率ER2小於第一蝕刻速率ER1的60%時，則可能難以蝕刻蝕刻目標層20。舉例而言，如在圖4中所示，在蝕刻製程期間，可自凹陷區22的底面22a產生蝕刻副產物，且蝕刻副產物可重新沉積於凹陷區22的內側面22b上以形成蝕刻殘留物24。倘若第二蝕刻速率ER2小於第一蝕刻速率ER1的60%，則可能難以移除蝕刻殘留物24。在此種情形中，隨著所述蝕刻製程的繼續，蝕刻殘留物24的量可能會增加而阻止蝕刻目標層20經由凹陷區22而受到蝕刻。
離子束IB的入射能量可被控制成使第二蝕刻速率ER2等於或高於第一蝕刻速率ER1的60%。離子束IB可具有處於約600電子伏特至約10000電子伏特範圍的入射能量。
圖6A是顯示蝕刻目標層的蝕刻深度與離子束的入射能量之間關係的圖，且圖6B是顯示蝕刻目標層的蝕刻速率對於離子束相對於蝕刻目標層的表面的角度及離子束的入射能量的依賴性的曲線圖。
如在圖6A中所示，離子束IB的入射能量的增加使蝕刻目標層20的蝕刻深度（即，凹陷區22的深度）增加。具體而言，在離子束IB具有600電子伏特或高於600電子伏特的入射能量的情形中，蝕刻目標層20具有顯著增加的蝕刻深度。此意味著當離子束IB具有大於600電子伏特的入射能量時，所述蝕刻目標層可經由凹陷區22而被輕易地蝕刻。
如在圖6B中所示，當離子束IB具有不同的入射能量E1、入射能量E2、及入射能量E3（其中E1»200電子伏特、E2»800電子伏特、E3»10000電子伏特；亦即，E1＜E2＜E3）時，蝕刻目標層20在第二角度q2的入射角度範圍r2（即，約0°至約40°）內的蝕刻速率的增量a1及增量a2較蝕刻目標層20在第一角度q1的入射角度範圍r1（即，約50°至約90°）內的蝕刻速率的增量b1及增量b2大。換言之，當離子束IB的入射能量增加（即，E1＜E2＜E3）時，凹陷區22的內側面22b（入射角度小）上的第二蝕刻速率ER2較凹陷區22的底面22a（入射角度大）上的第一蝕刻速率ER1增加更快。此意味著離子束IB的入射能量的增加（即，E1＜E2＜E3）會使得易於移除可能重新沉積於凹陷區22的內側面22b上的蝕刻殘留物24。
換言之，如在圖6A及6B中所示，若離子束IB具有高於600電子伏特的入射能量，則可能更易於移除可重新沉積於凹陷區22的內側面22b上的蝕刻殘留物24，且因此，更易於經由凹陷區22而蝕刻蝕刻目標層20。在某些情形中，離子束的入射能量可大於1000電子伏特，在某些情形中高於2000電子伏特，且在某些情形中高於5000電子伏特。
由於如圖6A中所示在入射能量大於600電子伏特時蝕刻深度快速增加，因而出於會過度蝕刻所述蝕刻目標的問題，通常認為不期望將入射能量增加至大於600電子伏特。因此，用於離子蝕刻的入射能量通常保持在500電子伏特或低於500電子伏特。然而，如在圖6B中所示，當入射能量增加時，大的蝕刻角度（例如，約50°至約90°）下的蝕刻速率並非如小的蝕刻角度（例如，約0°至約40°）下的蝕刻速率一樣快速增加。因此，根據某些實施例，可對入射能量及凹陷區22的底面及側面各自的蝕刻角度加以選擇，以在不過度蝕刻所述蝕刻目標的條件下更有效地自凹陷區移除蝕刻殘留物。
倘若離子束IB的入射能量低於600電子伏特，則可能更難以自凹陷區22移除蝕刻殘留物24，且因此，可能難以經由凹陷區22蝕刻蝕刻目標層20。而倘若離子束IB的入射能量高於10000電子伏特，則可能難以利用濺鍍製程來形成圖案26。
重新參照圖5，在蝕刻製程之後，當在剖視圖中觀察時，遮罩圖案30的寬度30W可在遠離基板10的頂面的方向上增大。亦即，遮罩圖案30可朝基板10變窄。圖案26中的每一者可具有實質上垂直於基板10的頂面的側面26i。因此，圖案26的寬度26W可在圖案26的高度上實質上恆定。在其他示例性實施例中，圖案26中的每一者可具有與基板10的頂面成角度的側面26j。在此種情形中，圖案26的寬度26W可在遠離基板10的頂面的方向上增大。遮罩圖案30的最大寬度可大於圖案26的最大寬度。
根據本發明概念的某些實施例，在蝕刻製程期間，離子束IB可相對於凹陷區22的底面22a以第一角度q1入射至蝕刻目標層20上，並相對於凹陷區22的內側面22b以第二角度q2入射至蝕刻目標層20。所述第一角度q1可大於所述第二角度q2。此外，離子束IB的入射能量可大於600電子伏特（在某些情形中大於1000電子伏特，在某些情形中大於2000電子伏特，且在某些情形中大於5000電子伏特），且因此，凹陷區22的內側面22b上的第二蝕刻速率ER2可被控制成等於或高於凹陷區22的底面22a上的第一蝕刻速率ER1的60%。因此，可更易於移除重新沉積於凹陷區22的內側面22b上的蝕刻殘留物24，藉此更易於經由凹陷區22蝕刻蝕刻目標層20。
圖7至圖10是說明根據本發明概念的再一些實施例的使用圖案化方法製造半導體元件的方法的剖視圖。圖11A是說明根據本發明概念的某些實施例的磁性穿隧接面圖案的剖視圖，且圖11B是根據本發明概念的其他實施例的磁性穿隧接面圖案的剖視圖。
參照圖7，可在基板100上形成下部層間絕緣層102。基板100可包括半導體晶圓。舉例而言，基板100可包括矽晶圓、鍺晶圓、或矽-鍺晶圓。在示例性實施例中，可在基板100上形成選擇元件（圖中未示出），且下部層間絕緣層102可被形成為覆蓋所述選擇元件。舉例而言，所述選擇元件可為場效應電晶體。作為另一種選擇，所述選擇元件可為二極體。下部層間絕緣層102可被形成為具有包含氧化物層、氮化物層、及/或氮氧化物層中的至少一者的單層結構或多層結構。
可在下部層間絕緣層102中形成接觸插塞（contact plug）110。接觸插塞110中的每一者可經由下部層間絕緣層102而電性連接至選擇元件中的對應一者的端子。接觸插塞110可包含經摻雜半導體材料（例如，經摻雜的矽）、金屬（例如，鎢、鈦、及/或鉭）、導電性金屬氮化物（例如，氮化鈦、氮化鉭、及/或氮化鎢）、或金屬半導體化合物（例如，金屬矽化物）中的至少一者。
可在下部層間絕緣層102上依序堆疊下部電極層112及磁性穿隧接面層120。下部電極層112可包含導電性金屬氮化物（例如，氮化鈦及/或氮化鉭）。下部電極層112可包含能夠有助於磁性穿隧接面層120中所設置的磁性層的生長的材料（例如，釕）。下部電極層112可利用例如濺鍍、化學氣相沉積、或原子層沉積製程而形成。
磁性穿隧接面層120可包括依序堆疊於下部電極層112上的第一磁性層114、穿隧障壁層116、及第二磁性層118。第一磁性層114及第二磁性層118中的一者可作為具有固定磁化方向的參考層，且第一磁性層114及第二磁性層118中的另一者可作為自由層而具有可被切換成平行或反平行於所述參考層的磁化方向的磁化方向。
在示例性實施例中，所述參考層及自由層的磁化方向可實質上垂直於穿隧障壁層116與第二磁性層118之間的介面。舉例而言，所述參考層及自由層可包含垂直磁性材料（例如，CoFeTb、CoFeGd、及CoFeDy）、具有L10 結構的垂直磁性材料、具有六方密積結構（hexagonal-close-packed structure）的CoPt系材料、及垂直磁性結構中的至少一者。此處，所述具有L10 結構的垂直磁性材料可包含L10 FePt、L10 FePd、L10 CoPd、或L10 CoPt中的至少一者。所述垂直磁性結構可包括被交替地且重複地進行堆疊的磁性層及非磁性層。舉例而言，所述垂直磁性結構可包含(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n或(CoCr/Pd)n中的至少一者，其中n為所述層中堆疊的層對的數目。此處，所述參考層可較所述自由層厚，且所述參考層可具有較所述自由層的矯頑力（coercive force）強的矯頑力。
在其他實施例中，所述參考層及自由層的磁化方向可實質上平行於穿隧障壁116與第二磁性層118之間的介面。舉例而言，所述參考層及自由層中的每一者可包含鐵磁性材料。所述參考層可更包含反鐵磁性材料，以使所述參考層中的鐵磁性材料具有固定的磁化方向。
穿隧障壁層116可包含氧化鎂、氧化鈦、氧化鋁、氧化鎂鋅、或氧化鎂硼中的至少一者。
第一磁性層114、穿隧障壁層116、及第二磁性層118中的每一者可藉由例如物理氣相沉積製程或化學氣相沉積製程而形成。
可在磁性穿隧接面層120上形成導電性遮罩圖案130。導電性遮罩圖案130可包含鎢、鈦、鉭、鋁、及金屬氮化物（例如，氮化鈦及氮化鉭）中的至少一者。導電性遮罩圖案130可界定下文所將闡述的磁性穿隧接面圖案。
可在磁性穿隧接面層120上進行以導電性遮罩圖案130作為蝕刻遮罩的蝕刻製程。所述蝕刻製程可利用濺鍍技術進行。詳言之，在所述蝕刻製程期間，離子束IB可入射至設置有導電性遮罩圖案130的所得結構中。離子束IB可包含例如氬（Ar）的正離子。離子束IB可相對於平行於基板100的頂面的參考線S以角度q1（以下稱為第一角度）入射至磁性穿隧接面層120的表面。在蝕刻製程期間，可使基板100繞垂直於基板100的頂面的旋轉軸旋轉，且此可對稱地蝕刻導電性遮罩圖案130之間的磁性穿隧接面層120。
參照圖8及圖9，作為蝕刻製程之結果，磁性穿隧接面層120可被蝕刻而形成在基板100上彼此間隔開的磁性穿隧接面圖案140。此外，可進行蝕刻製程來蝕刻下部電極層112，且因此，可在基板100上形成彼此間隔開的下部電極BE。磁性穿隧接面圖案140可分別形成於下部電極BE上。磁性穿隧接面圖案140中的每一者可包括分別依序堆疊於下部電極BE中對應的一者上的第一磁性圖案134、穿隧障壁圖案136、及第二磁性圖案138。
在所述蝕刻製程期間，可在磁性穿隧接面層120中導電性遮罩圖案130之間形成凹陷區122，如在圖8中所示。所述蝕刻製程可進行至凹陷區122暴露出下部層間絕緣層102的頂面為止。因此，磁性穿隧接面層120可被劃分成磁性穿隧接面圖案140，且下部電極層112可被劃分成下部電極BE。
在所述蝕刻製程期間，離子束IB可相對於凹陷區122的底面122a具有第一角度q1及相對於凹陷區122的內側面122b具有第二角度q2，如參照圖3所述。換言之，在凹陷區122的底面122a上，離子束IB可以第一角度q1入射至磁性穿隧接面層120。在凹陷區122的內側面122b上，離子束IB可以第二角度q2入射至磁性穿隧接面層120。
在如參照圖3所述在凹陷區122的內側面122b被形成為相對於參考線S具有第三角度q3的情形中，第二角度q2可由上述公式[1]而得到。
第一角度q1可大於第二角度q2。第一角度q1可處於約50°至約90°範圍。倘若第一角度q1小於50°，則可因導電性遮罩圖案130的高度130h而阻擋離子束IB入射至導電性遮罩圖案130之間的磁性穿隧接面層120的表面上。因此，導電性遮罩圖案130之間的磁性穿隧接面層120可能不會受到蝕刻。
第二角度q2可處於約0°至約40°範圍。倘若第二角度q2大於40°，則具有高度130h的導電性遮罩圖案130可阻止離子束IB入射至導電性遮罩圖案130之間的磁性穿隧接面層120的表面（如上所述）。因此，導電性遮罩圖案130之間的磁性穿隧接面層120可能不會被蝕刻。
在蝕刻製程期間，磁性穿隧接面層120的蝕刻速率可相依於離子束IB相對於磁性穿隧接面層120的表面的角度（即，離子束IB與磁性穿隧接面層120的表面之間的角度）。舉例而言，當離子束IB的角度為第一角度q1時，可以第一蝕刻速率ER1在凹陷區122的底面122a上蝕刻磁性穿隧接面層120。此外，當離子束IB的角度為第二角度q2時，可以第二蝕刻速率ER2在凹陷區122的內側面122b上蝕刻磁性穿隧接面層120。
第二蝕刻速率ER2可等於或高於第一蝕刻速率ER1的60%（即，ER2³0.6*ER1）。倘若第二蝕刻速率ER2小於第一蝕刻速率ER1的60%，則可能難以蝕刻磁性穿隧接面層120。舉例而言，如參照圖4所述，在所述蝕刻製程期間，可自凹陷區122的底面122a產生導電性蝕刻副產物，且所述導電性蝕刻副產物可能重新沉積於凹陷區122的內側面122b上以形成蝕刻殘留物24。倘若第二蝕刻速率ER2小於第一蝕刻速率ER1的60%，則可能難以移除蝕刻殘留物24。在此種情形中，隨著蝕刻製程的繼續，蝕刻殘留物24的量可能會增加，此可阻擋磁性穿隧接面層120經由凹陷區122而被蝕刻。若所述蝕刻製程繼續進行以形成磁性穿隧接面圖案140，則蝕刻殘留物24可存留於磁性穿隧接面圖案140的側面上，且在此種情形中，磁性穿隧接面圖案140中的至少一者可能遭受第一磁性圖案134與第二磁性圖案138之間的電短路。
根據本發明概念的某些實施例，離子束IB的入射能量可被控制成使第二蝕刻速率ER2等於或高於第一蝕刻速率ER1的60%。離子束IB可具有處於約600電子伏特至約10000電子伏特範圍的入射能量。在某些情形中，離子束IB可具有處於1000電子伏特至10000電子伏特範圍的入射能量，在某些情形中，離子束IB可具有處於2000電子伏特至10000電子伏特範圍的入射能量，且在某些情形中，離子束IB可具有處於5000電子伏特至10000電子伏特範圍的入射能量。如參照圖6A及圖6B所述，若離子束IB具有高於600電子伏特的入射能量，則可更易於移除重新沉積於凹陷區122的內側面122b上的蝕刻殘留物24，且因此，可經由凹陷區122而輕易地蝕刻磁性穿隧接面層120。此外，可有可能減少存留於磁性穿隧接面圖案140的側面上的蝕刻殘留物24的量，且此可阻止在磁性穿隧接面圖案140的每一者中發生第一磁性圖案134與第二磁性圖案138之間的電短路。
倘若離子束IB的入射能量小於600電子伏特，則如上所述，可能難以自凹陷區122移除蝕刻殘留物24，且因此，可能難以經由凹陷區122蝕刻磁性穿隧接面層120。而倘若離子束IB的入射能量高於10000電子伏特，則可能難以利用濺鍍製程形成磁性穿隧接面圖案140。
重新參照圖9，在所述蝕刻製程之後，當在剖視圖中觀察時，導電性遮罩圖案130的寬度130W可在遠離基板100的頂面的方向上增大。磁性穿隧接面圖案140中的每一者可具有實質上垂直於基板100的頂面的側面140i。換言之，磁性穿隧接面圖案140的寬度140W可在磁性穿隧接面圖案140的高度上實質上恆定，亦即，無論距基板100的頂面的距離如何。在其他示例性實施例中，磁性穿隧接面圖案140中的每一者可具有與基板100的頂面成角度的側面140j。在此種情形中，磁性穿隧接面層140的寬度140W可在遠離基板100的頂面的方向上增大。導電性遮罩圖案130的最大寬度可較磁性穿隧接面圖案140的最大寬度大。
下部電極BE可分別電性連接至設置於下部層間絕緣層102中的接觸插塞110。在示例性實施例中，下部電極BE中的每一者可具有與接觸插塞110中相應的一者的頂面相接觸的底面。
在示例性實施例中，如在圖11A中所示，第一磁性圖案134及第二磁性圖案138可具有實質上平行於穿隧障壁圖案136與第二磁性圖案138之間介面（例如，平行於下部電極BE的頂面）的磁化方向134a與磁化方向138a。圖11A示出了其中第一磁性圖案134與第二磁性圖案138被分別用作參考圖案及自由圖案的實例，但本發明概念的示例性實施例可並非僅限於此。舉例而言，不同於圖11A所示者，第一磁性圖案134與第二磁性圖案138可被分別用作自由圖案及參考圖案。所述參考圖案可較自由圖案厚或具有較自由圖案的矯頑力強的矯頑力。
第一磁性圖案134及第二磁性圖案138中的每一者可包含鐵磁性材料中的至少一者。第一磁性圖案134可更包含反鐵磁性材料以使其中的鐵磁性材料具有固定的磁化方向。
在其他示例性實施例中，如在圖11B中所示，第一磁性圖案134及第二磁性圖案138的磁化方向134a及磁化方向138a可實質上垂直於穿隧障壁圖案136與第二磁性圖案138之間的介面（例如，垂直於下部電極BE的頂面）。圖11B顯示其中第一磁性圖案134及第二磁性圖案138被分別用作參考圖案及自由圖案的實例，但在某些實施例中，不同於圖11B中所示者，第一磁性圖案134及第二磁性圖案138可被分別用作自由圖案及參考圖案。
具有磁化方向134a及磁化方向138a的第一磁性圖案134及第二磁性圖案138可包括垂直磁性材料（例如，CoFeTb、CoFeGd、及CoFeDy）、具有L10 結構的垂直磁性材料、具有六方密積結構的CoPt系材料、及垂直磁性結構中的至少一者。此處，所述具有L10 結構的垂直磁性材料可包含L10 FePt、L10 FePd、L10 CoPd、或L10 CoPt中的至少一者。所述垂直磁性結構可包括被交替地及重複地堆疊的磁性層及非磁性層。舉例而言，所述垂直磁性結構可包含(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n、或(CoCr/Pd)n中的至少一者，其中n為所述層中堆疊層對的數目。
參照圖10，可在下部層間絕緣層102上設置上部層間絕緣層150以覆蓋下部電極BE、磁性穿隧接面圖案140、及導電性遮罩圖案130。導電性遮罩圖案130可分別設置於磁性穿隧接面圖案140上以用作上部電極TE。上部層間絕緣層150可被形成為具有單層結構或多層結構。舉例而言，上部層間絕緣層150可包括氧化物層（例如，氧化矽）、氮化物層（例如，氮化矽）、及/或氮氧化物層（例如，氮氧化矽）中的至少一者。可在上部層間絕緣層150上形成互連線160。互連線160可在一個方向上延伸且可電性連接至設置於其下面的多個磁性穿隧接面圖案140。磁性穿隧接面圖案140中的每一者可經由上部電極TE中的相應的一者而連接至互連線160。在示例性實施例中，互連線160可用作位元線。
根據本發明概念的示例性實施例，在用於形成磁性穿隧接面圖案140的蝕刻製程期間，離子束IB的角度可相對於凹陷區122的底面122a為第一角度q1及相對於凹陷區122的內側面122b為第二角度q2。所述第一角度q1可大於所述第二角度q2。此外，離子束IB的入射能量可大於600電子伏特，且在此種情形中，凹陷區122的內側面122b上的第二蝕刻速率ER2可被控制成等於或高於凹陷區122的底面122a上的第一蝕刻速率ER1的60%。因此，可輕易地移除重新沉積於凹陷區122的內側面122b上的蝕刻殘留物24，且因此，可經由凹陷區122而輕易地蝕刻磁性穿隧接面層120。此外，可減少存留於磁性穿隧接面圖案140的側面上的蝕刻殘留物24的量，且此可阻止在磁性穿隧接面圖案140的每一者中發生第一磁性圖案134與第二磁性圖案138之間的電短路。因此，可以更高的可靠性來製造半導體元件。
圖12是說明根據本發明概念的示例性實施例的利用圖案化方法所製造的半導體元件的單位記憶體胞元的電路圖。
參照圖12，單位記憶體胞元MC可設置於彼此交叉的字線WL與位元線BL之間並連接至字線WL及位元線BL。單位記憶體胞元MC可包括磁性記憶體元件ME及選擇元件SE。選擇元件SE及磁性記憶體元件ME可彼此串聯地電性連接。磁性記憶體元件ME可連接於位元線BL與選擇元件SE之間，且選擇元件SE 可連接於磁性記憶體元件ME與字線WL之間。
磁性記憶體元件ME可包括磁性穿隧接面（magnetic tunnel junction，MTJ）。選擇元件SE可被配置成選擇性地控制流經所述磁性穿隧接面的電流的流動。舉例而言，選擇元件SE可為二極體、PNP雙極電晶體、NPN雙極電晶體、NMOS場效應電晶體（field effect transistor，FET）、及PMOS FET中的一者。
在示例性實施例中，選擇元件SE為三端子（three-terminal）元件（例如，雙極電晶體或金屬氧化物半導體（metal-oxide-semiconductor）場效應電晶體），所述半導體元件可更包含連接至例如此種電晶體的源極電極的源極線SL。源極線SL可設置於彼此鄰近的字線WL之間，且一個源極線SL可由至少兩個電晶體共享。
圖13是說明根據本發明概念的示例性實施例的利用圖案化方法所製造的半導體元件的平面圖，且圖14是沿圖13的線I-I’截取的剖視圖。
參照圖13及圖14，選擇元件可設置於基板200上。所述選擇元件可為例如電晶體。所述電晶體可包含位於基板200上的胞元閘極電極CG。當在平面圖中觀察時，胞元閘極電極CG可在第一方向D1上彼此間隔開且在與所述第一方向D1交叉的第二方向D2上延伸。胞元閘極介電層202c可分別置於胞元閘極電極CG與基板200之間。包含胞元閘極電極CG的電晶體可包含凹陷通道區。
隔離閘極電極IG可被安置成彼此間隔開且使一對胞元閘極電極CG夾置於所述隔離閘極電極IG之間。當在平面圖中觀察時，隔離閘極電極IG亦可在第一方向D1上彼此間隔開且可在第二方向D2上延伸。隔離閘極介電層202i可被分別設置於隔離閘極電極IG與基板200之間。
閘極硬遮罩圖案204可被分別安置於胞元閘極電極CG及隔離閘極電極IG上。閘極硬遮罩圖案204中的每一者可具有與基板200的頂面實質上共面的頂面。
當所述半導體記憶體元件運作時，隔離電壓可被施加於隔離閘極電極IG中的至少一者。此可使得阻止在隔離閘極電極IG下方形成非所欲的通道區成為可能。換言之，所述隔離電壓可使位於隔離閘極電極IG中的每一者的下方處的隔離通道區處於斷開狀態，且因此，可在隔離閘極電極IG之間界定主動式區。
所述胞元閘極電極CG可包含例如經摻雜的半導體材料（例如，經摻雜的矽）、金屬（例如，鎢、鋁、鈦、及/或鉭）、導電性金屬氮化物（例如，氮化鈦、氮化鉭、及/或氮化鎢）、或金屬半導體化合物（例如，金屬矽化物）中的至少一者。隔離閘極電極IG可包含與胞元閘極電極CG相同的材料。胞元閘極介電層202c及隔離閘極介電層202i可包括氧化物層（例如，氧化矽）、氮化物層（例如，氮化矽）、氮氧化物層（例如氮氧化矽）、及/或高介電常數層（例如，絕緣金屬氧化物（例如，氧化鉿或氧化鋁））中的至少一者。閘極硬遮罩圖案204可包括氧化物層（例如，氧化矽）、氮化物層（例如，氮化矽）、及/或氮氧化物層（例如氮氧化矽）中的至少一者。
源極/汲極區206可設置於胞元閘極電極CG中的每一者的兩個側上。所述一對胞元閘極電極CG可共享安置於其間的源極/汲極區206中的一者。所述源極/汲極區206可被摻雜成具有與基板200的傳導性類型不同的傳導性類型。
源極線SL可設置於基板200的位於每對胞元閘極電極CG之間的部分上。源極線SL可電性耦合至所述一對胞元閘極電極CG之間的源極/汲極區206。一對彼此鄰近安置的選擇元件可共享夾置於其之間的源極線SL。源極線SL可包含例如經摻雜半導體材料（例如，經摻雜的矽）、金屬（例如，鎢、鋁、鈦、及/或鉭）、導電性金屬氮化物（例如，氮化鈦、氮化鉭、及/或氮化鎢）、或金屬半導體化合物（例如，金屬矽化物）中的至少一者。
第一層間絕緣層208可設置於基板200上以覆蓋胞元閘極電極CG及隔離閘極電極IG以及源極線SL。第一層間絕緣層208可由例如氧化矽層形成或包括例如氧化矽層。觸點210可被設置成穿過第一層間絕緣層208且可分別耦合至源極/汲極區206。當在平面圖中觀察時，觸點210可以二維形式安置於基板200上。觸點210可耦合至未連接有源極線SL的源極/汲極區206。換言之，某些源極/汲極區206可耦合至源極線SL，而其他源極/汲極區206可耦合至觸點210。觸點210中每一者的頂面可與第一層間絕緣層208的頂面實質上共面。觸點210可由例如金屬、導電性金屬氮化物、或經摻雜半導體材料中的至少一者形成，或者可包含例如金屬、導電性金屬氮化物、或經摻雜的半導體材料中的至少一者。
隱埋式絕緣層212可設置於第一層間絕緣層208上。隱埋式絕緣層212可由例如氮化矽形成或可包含例如氮化矽。導電焊墊214可被設置成穿過隱埋式絕緣層212且可分別連接至觸點210。導電焊墊214中的每一者可具有與隱埋式絕緣層212的頂面實質上共面的頂面。導電焊墊214可由例如金屬、導電性金屬氮化物、或經摻雜半導體材料中的至少一者形成，或可包含例如金屬、導電性金屬氮化物、或經摻雜半導體材料中的至少一者。觸點210及導電焊墊214可用於將源極/汲極區206連接至將在後續製程中形成的磁性穿隧接面。
底部電極BE可設置於隱埋式絕緣層212上且可分別耦合至導電焊墊214。磁性穿隧接面MTJ可分別設置於底部電極BE上且連接至底部電極BE。上部電極TE可分別設置於磁性穿隧接面MTJ上且連接至磁性穿隧接面MTJ。底部電極BE及頂部電極TE可由例如金屬、導電性金屬氮化物、或經摻雜半導體材料中的至少一者形成，或可包含例如金屬、導電性金屬氮化物、或經摻雜半導體材料中的至少一者。
磁性穿隧接面圖案MTJ可經由下部電極BE、導電焊墊214、及觸點210而分別電性連接至源極/汲極區206。如圖13中所示，當在平面圖中觀察時，磁性穿隧接面圖案MTJ可在第一方向D1及第二方向D2上彼此間隔開地排列。
磁性穿隧接面圖案MTJ中的每一者可包括依序堆疊於下部電極BE中的每一者上的第一磁性圖案234、穿隧障壁圖案236、及第二磁性圖案238。第一磁性圖案234、穿隧障壁圖案236、及第二磁性圖案238可被形成為具有與參照圖9、圖11A、及圖11B所闡述的先前實施例的材料及特徵相同的材料及特徵。
如參照圖9所述，當在剖視圖中觀察時，上部電極TE可被形成為具有在遠離基板200的頂面的方向上增大的寬度。磁性穿隧接面圖案MTJ的側面可實質上垂直於基板200的頂面。換言之，磁性穿隧接面圖案MTJ可具有均一的寬度，而無論距基板200的頂面的距離如何。作為另一種選擇，磁性穿隧接面圖案MTJ的側面可與基板200的頂面成角度。舉例而言，磁性穿隧接面圖案MTJ的寬度可在遠離基板200的頂面的方向上增大。上部電極TE的最大寬度可較磁性穿隧接面圖案MTJ的最大寬度大。
第二層間絕緣層250可設置於隱埋式絕緣層212上以覆蓋下部電極BE、磁性穿隧接面圖案MTJ、及上部電極TE。第二層間絕緣層250可為例如氧化矽層。上部電極TE中的每一者可具有與第二層間絕緣層250的頂面實質上共面的頂面。加蓋層（capping layer）240可設置於第二層間絕緣層250與上部電極TE、磁性穿隧接面圖案MTJ、及下部電極BE的每一者的側面之間。加蓋層240可在隱埋式絕緣層212與第二層間絕緣層250之間延伸且可覆蓋隱埋式絕緣層212的頂面。加蓋層240可由例如金屬氧化物層（例如，氧化鋁）形成，或者可包含例如金屬氧化物層（例如，氧化鋁）。
位元線BL可設置於第二層間絕緣層250上。位元線BL可在第二方向D2上彼此間隔開且可平行於第一方向D1延伸。位元線BL中的每一者可共同地電性連接至在第一方向D1上彼此間隔開地排列的多個磁性穿隧接面圖案MTJ。位元線BL可由例如金屬或導電性金屬氮化物中的至少一者形成，或者可包含例如金屬或導電性金屬氮化物中的至少一者。
圖15是說明根據本發明概念的示例性實施例的包括半導體元件的電子系統的實例的示意性方塊圖。
參照圖15，根據本發明概念的示例性實施例的電子系統1100可包括控制器1110、輸入/輸出（I/O）單元1120、記憶體元件1130、介面單元1140及資料匯流排1150。控制器1110、輸入/輸出單元1120、記憶體元件1130及介面單元1140中的至少兩者可經由資料匯流排1150而彼此通訊。資料匯流排1150可對應於用以傳輸電訊號的路徑。
控制器1110可包括微處理器、數位訊號處理器、微控制器、或被配置成具有與所述微處理器、數位訊號處理器、微控制器相似的功能的另一邏輯裝置中的至少一者。輸入/輸出單元1120可包括小鍵盤、鍵盤、或顯示單元。記憶體元件1130可儲存資料及/或命令。記憶體元件1130可包括根據上述實施例的半導體記憶體元件中的至少一者。介面單元1140可向通訊網路傳輸電性資料或可自通迅網路接收電性資料。介面單元1140可以無線或有線方式運作。舉例而言，介面單元1140可包括用於無線通訊的天線或用於有線通訊的收發機。儘管圖中未示出，然而電子系統1110可更包括用作用於改良控制器1110的運作的快取記憶體（cache memory）的快速動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）元件及/或快速靜態隨機存取記憶體（Static Random Access Memory，SRAM）元件。
電子系統1110可應用於個人數位助理（personal digital assistant，PDA）、可攜式電腦、網路平板電腦（web tablet）、無線電話、行動電話、數位音樂播放機、記憶卡或電子產品。所述電子產品可以無線方式接收或傳輸資訊資料。
圖16是說明根據本發明概念的示例性實施例的包括半導體元件的記憶卡的實例的示意性方塊圖。
參照圖16，根據本發明概念的示例性實施例的記憶卡1200可包括記憶體元件1210。上述半導體元件中的至少一者可被配置成實現可用作記憶體元件1210的半導體記憶體元件。記憶卡1200可包括記憶體控制器1220，記憶體控制器1220控制主機與記憶體元件1210之間的資料交換運作。
記憶體控制器1220可包括控制記憶卡1200的總體運作的中央處理單元（central processing unit，CPU）1222。此外，記憶體控制器1220可包括用作中央處理單元1222的運作記憶體的靜態隨機存取記憶體元件1221。此外，記憶體控制器1220可更包括主機介面單元1223及記憶體介面單元1225。主機介面單元1223可被配置成包括記憶卡1200與主機之間的資料通訊協定。記憶體介面單元1225可將記憶體控制器1220連接至記憶體元件1210。記憶體控制器1220可更包括錯誤檢查及校正（error check and correction，ECC）區塊1224。錯誤檢查及校正區塊1224可偵測及校正自記憶體元件1210讀出的資料的錯誤。儘管圖中未示出，然而記憶卡1200可更包括儲存碼資料以與主機介接的唯讀記憶體（read only memory，ROM）元件。記憶卡1200可用作可攜式資料儲存卡。作為另一種選擇，記憶卡1200可取代電腦系統的硬碟作為電腦系統的固態驅動機（solid state drive，SDD）。
根據本發明概念的示例性實施例，可進行使用離子束的蝕刻製程來形成磁性穿隧接面圖案。在所述蝕刻製程期間，可在磁性穿隧接面層上形成凹陷區，且在此種情形中，離子束的角度可相對於凹陷區的底面為第一角度及相對於凹陷區的內側面為第二角度。所述第一角度大於所述第二角度。此外，離子束的入射能量可大於600電子伏特，且在此種情形中，凹陷區的內側面上的第二蝕刻速率可被控制成等於或高於凹陷區的底面上的第一蝕刻速率的60%。因此，在根據本發明概念的示例性實施例的圖案化方法中，可輕易地移除重新沉積於凹陷區的內側面上的蝕刻殘留物。
在使用所述圖案化方法自磁性穿隧接面層形成磁性穿隧接面圖案的情形中，可輕易地移除可在蝕刻製程期間重新沉積於凹陷區的內側面上的蝕刻殘留物。換言之，可減少存留於磁性穿隧接面圖案的側面上的蝕刻殘留物的量，且此可使得阻止在磁性穿隧接面圖案的每一者的第一磁性圖案與第二磁性圖案之間形成電短路成為可能。因此，可以更高的可靠性來製造半導體元件。
儘管已具體示出及闡述了本發明概念的示例性實施例，然而此項技術中的通常知識者應理解，在不背離隨附申請專利範圍的精神及範圍的條件下，可對其作出形式及細節上的變化。
10、100、200‧‧‧基板
20‧‧‧蝕刻目標層
22、122‧‧‧凹陷區
22a、122a‧‧‧底面
22b、122b‧‧‧內側面
24‧‧‧蝕刻殘留物
26‧‧‧圖案
26i、26j、140i、140j‧‧‧側面
26W、30W、130W、140W‧‧‧寬度
30‧‧‧遮罩
102‧‧‧下部層間絕緣層
110‧‧‧接觸插塞
112‧‧‧下部電極層
114‧‧‧第一磁性層
116‧‧‧穿隧障壁層
118‧‧‧第二磁性層
120‧‧‧磁性穿隧接面層
130‧‧‧導電性遮罩圖案
130h、h‧‧‧高度
134、234‧‧‧第一磁性圖案
134a、138a‧‧‧磁化方向
136、236‧‧‧穿隧障壁圖案
138、238‧‧‧第二磁性圖案
140‧‧‧磁性穿隧接面圖案
150‧‧‧上部層間絕緣層
160‧‧‧互連線
202c‧‧‧胞元閘極介電層
202i‧‧‧隔離閘極介電層
204‧‧‧閘極硬遮罩圖案
206‧‧‧源極/汲極區
208‧‧‧第一層間絕緣層
210‧‧‧觸點
212‧‧‧隱埋式絕緣層
214‧‧‧導電焊墊
236‧‧‧穿隧障壁圖案
240‧‧‧加蓋層
250‧‧‧第二層間絕緣層
1100‧‧‧電子系統
1110‧‧‧控制器
1120‧‧‧輸入/輸出（I/O）單元
1130‧‧‧記憶體元件
1140‧‧‧介面單元
1150‧‧‧資料匯流排
1200‧‧‧記憶卡
1210‧‧‧記憶體元件
1220‧‧‧記憶體控制器
1221‧‧‧靜態隨機存取記憶體元件
1222‧‧‧中央處理單元
1223‧‧‧主機介面單元
1224‧‧‧錯誤檢查及校正區塊
1225‧‧‧記憶體介面單元
a1、a2、b1、b2‧‧‧增量
BE‧‧‧下部電極
BL‧‧‧位元線
CG‧‧‧胞元閘極電極
D1‧‧‧第一方向
D2‧‧‧第二方向
E1、E2、E3‧‧‧入射能量
IG‧‧‧隔離閘極電極
IB‧‧‧離子束
MC‧‧‧單位記憶體胞元
ME‧‧‧磁性記憶體元件
MTJ‧‧‧磁性穿隧接面
r1、r2‧‧‧入射角度範圍
S‧‧‧參考線
SE‧‧‧選擇元件
SL‧‧‧源極線
TE‧‧‧上部電極
WL‧‧‧字線
q1‧‧‧第一角度
q2‧‧‧第二角度
q3‧‧‧第三角度
結合附圖閱讀以下的簡要說明，將會更清楚地理解示例性實施例。附圖代表本文中所闡述的非限制性示例性實施例。
圖1、圖2及圖5是說明根據本發明概念的某些實施例的圖案化方法的剖視圖。
圖3及圖4是圖2的A部分的放大剖視圖。
圖6A是示出蝕刻目標層的蝕刻深度與離子束的入射能量之間關係的曲線圖。
圖6B是示出蝕刻目標層的蝕刻速率對於離子束相對於所述蝕刻目標層的表面的角度及離子束的入射能量的依賴性的曲線圖。
圖7至圖10是說明根據本發明概念的某些實施例的使用圖案化方法來製造半導體元件的方法的剖視圖。
圖11A是說明根據本發明概念的某些實施例的磁性穿隧接面圖案的剖視圖。
圖11B是說明根據本發明概念的其他某些實施例的磁性穿隧接面圖案的剖視圖。
圖12是說明根據本發明概念的某些實施例的使用圖案化方法所製造的半導體元件的單位記憶體胞元的電路圖。
圖13是說明根據本發明概念的某些實施例的使用圖案化方法所製造的半導體元件的平面圖。
圖14是沿圖13的線I-I’截取的剖視圖。
圖15是說明根據本發明概念的某些實施例的包括半導體元件的某些電子系統的示意性方塊圖。
圖16是說明根據本發明概念的某些實施例的包括半導體元件的某些記憶卡的示意性方塊圖。
應注意者，該些圖旨在說明在某些示例性實施例中所用的方法、結構及/或材料的一般特性，並補充下文所提供的書面說明。然而，該些圖並非按比例繪製且可能並非精確地反映任意給定實施例的精確結構或效能特性，且不應被視為界定或限制示例性實施例所涵蓋的值或性質的範圍。舉例而言，為清楚起見，可減小或誇大分子、層、區及/或結構元件的相對厚度及定位。在各種圖中使用的相似或相同的參考編號旨在指示相似或相同的元件或特徵的存在。
100‧‧‧基板
102‧‧‧下部層間絕緣層
110‧‧‧接觸插塞
112‧‧‧下部電極層
114‧‧‧第一磁性層
122‧‧‧凹陷區
122a‧‧‧底面
122b‧‧‧內側面
130‧‧‧導電性遮罩圖案
130h‧‧‧高度
IB‧‧‧離子束
S‧‧‧參考線
θ1‧‧‧第一角度
θ2‧‧‧第二角度
θ3‧‧‧第三角度

Claims (25)

  1. 一種形成圖案的方法，包括： 在基板上形成蝕刻目標層； 在所述蝕刻目標層上形成遮罩圖案；以及 使用所述遮罩圖案作為蝕刻遮罩來蝕刻所述蝕刻目標層，以形成彼此間隔開的圖案， 其中蝕刻所述蝕刻目標層包括以離子束照射所述蝕刻目標層，所述離子束具有處於600電子伏特（eV）至10000電子伏特範圍的入射能量； 其中蝕刻所述蝕刻目標層包括在所述蝕刻目標層中形成凹陷區於所述遮罩圖案之間；且 其中所述離子束相對於所述基板的頂面以第一角度入射至所述凹陷區的底面上，且相對於所述凹陷區的內側面以第二角度入射至所述凹陷區的所述內側面上，其中所述第一角度處於50°至90°範圍且所述第二角度處於0°至40°範圍。
  2. 如申請專利範圍第1項所述的形成圖案的方法，其中所述凹陷區的所述內側面的蝕刻速率大於所述凹陷區的所述底面的蝕刻速率的60%。
  3. 如申請專利範圍第1項所述的形成圖案的方法，其中所述蝕刻目標層包括金屬元件。
  4. 如申請專利範圍第1項所述的形成圖案的方法，其中所述入射能量大於1000電子伏特。
  5. 如申請專利範圍第1項所述的形成圖案的方法，其中所述入射能量大於2000電子伏特。
  6. 如申請專利範圍第1項所述的形成圖案的方法，其中所述入射能量大於5000電子伏特。
  7. 如申請專利範圍第1項所述的形成圖案的方法，其中所述凹陷區的所述內側面相對於所述基板的所述頂面以第三角度傾斜，且 其中所述第二角度表示為θ2=180°-θ1-θ3，其中θ1、θ2及θ3分別表示所述第一角度、所述第二角度及所述第三角度。
  8. 如申請專利範圍第1項所述的形成圖案的方法，其中所述凹陷區具有沿遠離所述基板的所述頂面的方向增大的寬度。
  9. 如申請專利範圍第1項所述的形成圖案的方法，其中所述離子束包含氬的正離子。
  10. 一種製造半導體元件的形成圖案的方法，包括： 在基板上形成磁性穿隧接面層； 在所述磁性穿隧接面層上形成遮罩圖案；以及 使用所述遮罩圖案作為蝕刻遮罩來蝕刻所述磁性穿隧接面層，以形成彼此間隔開的磁性穿隧接面圖案， 其中所述磁性穿隧接面層的蝕刻製程包括以具有處於600電子伏特至10000電子伏特範圍的入射能量的離子束照射所述磁性穿隧接面層； 其中蝕刻所述磁性穿隧接面層包括在所述磁性穿隧接面中形成凹陷區在所述遮罩圖案之間；且 其中所述離子束相對於所述基板的頂面以第一角度入射至所述凹陷區的底面上，且相對於所述凹陷區的內側面以第二角度入射至所述凹陷區的所述內側面上，其中所述第一角度大於所述第二角度。
  11. 如申請專利範圍第10項所述的形成圖案的方法，其中所述磁性穿隧接面層包括堆疊於所述基板上的第一磁性層及第二磁性層、以及夾置於所述第一磁性層與所述第二磁性層之間的穿隧障壁層。
  12. 如申請專利範圍第10項所述的形成圖案的方法，其中所述凹陷區的所述內側面的蝕刻速率大於所述凹陷區的所述底面的蝕刻速率的60%。
  13. 如申請專利範圍第10項所述的形成圖案的方法，其中所述凹陷區的所述內側面相對於所述基板的頂面以第三角度傾斜，且 所述第二角度表示為θ2=180°-θ1-θ3，其中θ1、θ2及θ3分別表示所述第一角度、所述第二角度及所述第三角度。
  14. 如申請專利範圍第10項所述的形成圖案的方法，其中所述離子束包含氬的正離子。
  15. 如申請專利範圍第10項所述的形成圖案的方法，其中所述磁性穿隧接面圖案中的每一者包括堆疊於所述基板上的第一磁性圖案及第二磁性圖案、以及夾置於所述第一磁性圖案與所述第二磁性圖案之間的穿隧障壁圖案，且 所述第一磁性圖案與所述第二磁性圖案中的每一者具有垂直於所述第二磁性圖案與所述穿隧障壁圖案之間介面的磁化方向。
  16. 如申請專利範圍第10項所述的形成圖案的方法，其中所述磁性穿隧接面圖案中的每一者包括堆疊於所述基板上的第一磁性圖案及第二磁性圖案、以及夾置於所述第一磁性圖案與所述第二磁性圖案之間的穿隧障壁圖案，且 所述第一磁性圖案與所述第二磁性圖案中的每一者具有平行於所述第二磁性圖案與所述穿隧障壁圖案之間介面的磁化方向。
  17. 一種形成圖案的方法，包括： 在基板上形成蝕刻目標層； 在所述蝕刻目標層上形成遮罩圖案；以及 使用所述遮罩圖案作為蝕刻遮罩來蝕刻所述蝕刻目標層，以形成彼此間隔開的圖案， 其中蝕刻所述蝕刻目標層包括以離子束照射所述蝕刻目標層，所述離子束具有處於600電子伏特至10000電子伏特範圍的入射能量； 其中蝕刻所述蝕刻目標層包括在所述蝕刻目標層中形成凹陷區在所述遮罩圖案之間；以及 其中所述入射能量被控制成使所述凹陷區的內側面的第一蝕刻速率大於所述凹陷區的底面的第二蝕刻速率的60%。
  18. 如申請專利範圍第17項所述的形成圖案的方法，其中所述離子束相對於所述基板的所述內側面的第一入射角度及所述離子束相對於所述凹陷區的所述底面的第二入射角度被控制成使所述第一蝕刻速率大於所述第二蝕刻速率的60%。
  19. 如申請專利範圍第17項所述的形成圖案的方法，其中所述第一入射角度處於0°至40°範圍且所述第二入射角度處於50°至90°範圍。
  20. 一種半導體元件，包括： 位於基板上的上部電極；以及 位於所述基板與所述上部電極之間的磁性穿隧接面圖案， 其中所述上部電極的最大寬度大於所述磁性穿隧接面圖案的最大寬度，且其中所述上部電極具有在遠離所述基板的頂面的方向上增大的寬度。
  21. 如申請專利範圍第20項所述的半導體元件，其中所述磁性穿隧接面圖案具有垂直於所述基板的所述頂面的側面。
  22. 如申請專利範圍第20項所述的半導體元件，其中所述磁性穿隧接面圖案具有在遠離所述基板的所述頂面的方向上增大的寬度。
  23. 如申請專利範圍第20項所述的半導體元件，其中所述磁性穿隧接面圖案包括堆疊於所述基板上的第一磁性圖案及第二磁性圖案、以及夾置於所述第一磁性圖案與所述第二磁性圖案之間的穿隧障壁圖案，且 其中所述第一磁性圖案與所述第二磁性圖案中的每一者具有垂直於所述第二磁性圖案與所述穿隧障壁圖案之間介面的磁化方向。
  24. 如申請專利範圍第20項所述的半導體元件，其中所述磁性穿隧接面圖案包括堆疊於所述基板上的第一磁性圖案及第二磁性圖案、以及夾置於所述第一磁性圖案與所述第二磁性圖案之間的穿隧障壁圖案，且 其中所述第一磁性圖案與所述第二磁性圖案中的每一者具有平行於所述第二磁性圖案與所述穿隧障壁圖案之間介面的磁化方向。
  25. 如申請專利範圍第20項所述的半導體元件，更包括： 下部電極，位於所述基板與所述磁性穿隧接面圖案之間； 選擇元件，設置於所述基板上並經由所述下部電極而電性連接至所述磁性穿隧接面圖案；以及 位元線，設置於所述基板上並經由所述上部電極而電性連接至所述磁性穿隧接面圖案。
TW104133937A 2015-01-23 2015-10-16 形成圖案的方法以及半導體元件 TWI670753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2015-0011319 2015-01-23
KR1020150011319A KR102354468B1 (ko) 2015-01-23 2015-01-23 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
TW201638996A true TW201638996A (zh) 2016-11-01
TWI670753B TWI670753B (zh) 2019-09-01

Family

ID=56434216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133937A TWI670753B (zh) 2015-01-23 2015-10-16 形成圖案的方法以及半導體元件

Country Status (4)

Country Link
US (2) US9685606B2 (zh)
KR (1) KR102354468B1 (zh)
CN (1) CN105826463B (zh)
TW (1) TWI670753B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693710B (zh) * 2018-02-19 2020-05-11 台灣積體電路製造股份有限公司 磁性穿隧接面結構的製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109498B2 (en) * 2016-08-09 2018-10-23 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition
US10586914B2 (en) 2016-10-14 2020-03-10 Applied Materials, Inc. Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
US10331368B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. MLC based magnetic random access memory used in CNN based digital IC for AI
US10331367B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. Embedded memory subsystems for a CNN based processing unit and methods of making
US10331999B2 (en) 2017-04-03 2019-06-25 Gyrfalcon Technology Inc. Memory subsystem in CNN based digital IC for artificial intelligence
US9959500B1 (en) * 2017-04-21 2018-05-01 Gyrfalcon Technology Inc. Embedded spin transfer torque memory for cellular neural network based processing unit
KR102356356B1 (ko) 2017-05-31 2022-01-28 에스케이하이닉스 주식회사 세정 조성물 및 이를 이용하는 전자 장치의 제조방법
KR102374697B1 (ko) * 2017-09-07 2022-03-15 삼성전자주식회사 반도체 소자의 제조방법
KR20190061530A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 자기 기억 소자 및 그 제조방법
KR102365117B1 (ko) * 2017-11-29 2022-02-21 삼성전자주식회사 자기 기억 소자
KR102440139B1 (ko) 2017-12-15 2022-09-06 삼성전자주식회사 반도체 소자
JP2019161106A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置の製造方法
US11640909B2 (en) * 2018-12-14 2023-05-02 Applied Materials, Inc. Techniques and apparatus for unidirectional hole elongation using angled ion beams
FR3091033B1 (fr) * 2018-12-21 2021-01-01 Commissariat Energie Atomique Procede de fabrication d’un dispositif spintronique comportant une couche magnetique active epaisse
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition
JP7485278B2 (ja) 2020-03-09 2024-05-16 セイコーエプソン株式会社 発光装置およびプロジェクター
WO2022252707A1 (zh) * 2022-02-24 2022-12-08 袁元 半导体器件的加工控制方法、装置及高能粒子束光刻设备
CN116988065A (zh) * 2022-04-24 2023-11-03 江苏鲁汶仪器股份有限公司 一种类光栅结构金属电极制造方法和电极
WO2024077586A1 (zh) * 2022-10-14 2024-04-18 袁元 半导体器件的加工控制方法及高能粒子束光刻设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607599A (en) 1994-11-17 1997-03-04 Kabushiki Kaisha Toshiba Method of processing a magnetic thin film
KR100809597B1 (ko) * 2006-04-06 2008-03-04 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
KR20100076556A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
JP5117421B2 (ja) * 2009-02-12 2013-01-16 株式会社東芝 磁気抵抗効果素子及びその製造方法
US7994597B2 (en) * 2009-03-13 2011-08-09 Magic Technologies, Inc. MRAM with coupling valve switching
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8728333B2 (en) 2010-02-12 2014-05-20 Headway Technologies, Inc. Method to fabricate small dimension devices for magnetic recording applications
JP2013012546A (ja) 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US8313959B1 (en) * 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
JP5659181B2 (ja) 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
JP2013243307A (ja) * 2012-05-22 2013-12-05 Toshiba Corp 半導体製造装置および半導体装置の製造方法
US8772888B2 (en) * 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning
JP5571142B2 (ja) 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
US8865008B2 (en) 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
US9166154B2 (en) * 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9087981B2 (en) 2013-02-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a magnetic tunnel junction device
US9166153B2 (en) 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US20140248718A1 (en) 2013-03-04 2014-09-04 Jisoo Kim Patterning of magnetic tunnel junction (mtj) film stacks
KR101943553B1 (ko) * 2014-11-25 2019-04-18 삼성전자주식회사 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI693710B (zh) * 2018-02-19 2020-05-11 台灣積體電路製造股份有限公司 磁性穿隧接面結構的製造方法
US11329218B2 (en) 2018-02-19 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices

Also Published As

Publication number Publication date
US20170256709A1 (en) 2017-09-07
US20160218280A1 (en) 2016-07-28
KR102354468B1 (ko) 2022-01-24
US9859492B2 (en) 2018-01-02
CN105826463B (zh) 2020-05-15
CN105826463A (zh) 2016-08-03
KR20160091504A (ko) 2016-08-03
US9685606B2 (en) 2017-06-20
TWI670753B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
CN105826463B (zh) 图案化方法、制造半导体器件的方法及半导体器件
US9698198B2 (en) Memory device including a protection insulating pattern
US9893272B2 (en) Magnetic memory device comprising oxide patterns
US8829580B2 (en) Magnetoresistive memory and manufacturing method
US9362225B2 (en) Data storage device and methods of manufacturing the same
US8324673B2 (en) Semiconductor memory devices and methods of forming the same
KR101919040B1 (ko) 반도체 기억 소자
US9142757B2 (en) Magnetic memory devices
US9679943B2 (en) Semiconductor device
US20160118578A1 (en) Magnetic memory device and method of manufacturing the same
KR102494102B1 (ko) 자기 메모리 장치의 제조 방법
US9406873B2 (en) Magnetic memory device and method of fabricating the same
KR20160056376A (ko) 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치
US9882120B2 (en) Magnetic memory devices including in-plane current layers
US10205090B2 (en) Semiconductor memory device
US8741161B2 (en) Method of manufacturing semiconductor device
US9647201B2 (en) Magnetic memory devices