TW201628091A - 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構 - Google Patents

氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構 Download PDF

Info

Publication number
TW201628091A
TW201628091A TW104102816A TW104102816A TW201628091A TW 201628091 A TW201628091 A TW 201628091A TW 104102816 A TW104102816 A TW 104102816A TW 104102816 A TW104102816 A TW 104102816A TW 201628091 A TW201628091 A TW 201628091A
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
fins
oxide
semiconductor structure
Prior art date
Application number
TW104102816A
Other languages
English (en)
Other versions
TWI682466B (zh
Inventor
劉瑋鑫
鄧文儀
張家隆
李瑞珉
林育民
劉志建
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104102816A priority Critical patent/TWI682466B/zh
Publication of TW201628091A publication Critical patent/TW201628091A/zh
Application granted granted Critical
Publication of TWI682466B publication Critical patent/TWI682466B/zh

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本發明提供一種氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構。這種氧化物層的製造方法包括下列步驟。首先，以原子層沉積方式形成一第一氧化物層。接著，在第一氧化物層上，以流動式化學氣相沉積方式形成一矽氮烷層。在臭氧環境下硬化該矽氮烷層，並進行退火製程，以使矽氮烷層轉化為一第二氧化物層。

Description

氧化物層的製造方法、應用其之半導體結構的製造方法及由 此製造出來的半導體結構
本發明是有關於一種氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構。
隨著裝置體積的縮小，半導體結構中的間隙及溝槽的橫向尺寸也縮小到一定程度。在此同時，間隙及溝槽的深度的變動幅度卻不是那麼的大。於是，在半導體結構中出現了高深寬比的結構。這樣的結構會使得在其中填入材料(例如介電質)的製程難以進行。舉例來說，在間隙及溝槽被完全填滿之前，頂部的開口便已被沉積材料堵住，因而產生中空的結構。對此，一種解決方案是流動式化學氣相沉積(Flowable Chemical Vapor Deposition,FCVD)。藉由將流動性佳的前驅物填入間隙或溝槽中再將之轉換為需要的材料(例如介電質)，可得到良好的填充效果。
本發明提供一種氧化物層的製造方法、應用其之半 導體結構的製造方法及由此製造出來的半導體結構。這種氧化物層的製造方法是對於流動式化學氣相沉積製程的進一步改良。
根據一些實施例，一種氧化物層的製造方法包括下列步驟。首先，以原子層沉積(Atomic Layer Deposition,ALD)方式形成一第一氧化物層。接著，在第一氧化物層上，以流動式化學氣相沉積方式形成一矽氮烷層。在臭氧環境下硬化(curing)該矽氮烷層，並進行退火(annealing)製程，以使矽氮烷層轉化為一第二氧化物層。
根據一些實施例，一種半導體結構的製造方法包括下列步驟。首先，在一基板上形成複數鰭條(fin)。在鰭條及基板上，以原子層沉積方式形成與鰭條共形(conformal)的一第一氧化物層。第一氧化物層具有實質上均一的厚度。接著，在第一氧化物層上，以流動式化學氣相沉積方式形成一矽氮烷層。矽氮烷層填入鰭條之間的複數溝槽中。在臭氧環境下硬化該矽氮烷層，並進行退火製程，以使矽氮烷層轉化為一第二氧化物層。
根據一些實施例，一種半導體結構包括一基板、複數鰭條、一第一氧化物層及一第二氧化物層。鰭條位於基板上。第一氧化物層位於鰭條的一部份及基板上。第一氧化物層與鰭條共形，並具有實質上均一的厚度。第二氧化物層位於鰭條之間的溝槽中，且位於第一氧化物層上。第一氧化物層的矽/氧比小於第二氧化物層的矽/氧比。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
102‧‧‧基板
104‧‧‧鰭條
106‧‧‧氧化物襯墊層
108‧‧‧氮化物襯墊層
110‧‧‧氧化物保護層
112‧‧‧氧化物修補層、氧化物體積維持層及非晶矽體積補償層的至少一者
114‧‧‧第一氧化物層
116‧‧‧矽氮烷層
118‧‧‧第二氧化物層
120‧‧‧介電層
122‧‧‧電極層
t1‧‧‧厚度
t2‧‧‧厚度
第1A~1G圖繪示根據本發明實施例的半導體結構製造方法。
以下將配合圖式說明根據本發明實施例的半導體結構製造方法。這種半導體結構製造方法應用了一種氧化物層的製造方法。在該氧化物層的製造方法中，先以原子層沉積方式形成一第一氧化物層。接著，才在第一氧化物層上，以流動式化學氣相沉積方式形成一矽氮烷層。在臭氧環境下硬化該矽氮烷層，並進行退火製程，以使矽氮烷層轉化為一第二氧化物層。在此一過程中，位於下方的第一氧化物層也會提供氧給矽氮烷層，從而可提升第二氧化物層的品質。
請參照第1A圖，在一基板102上形成複數鰭條104。基板102例如是矽基板。在一實施例中，鰭條104可由基板102所形成。
請參照第1B圖，在形成鰭條104時，可選擇性地在鰭條104上方依序形成一氧化物襯墊層106、一氮化物襯墊層108及一氧化物保護層110，並可選擇性地在鰭條104的側壁上形成氧化物修補層、氧化物體積維持層及非晶矽體積補償層的至少一者112。氧化物修補層例如是以臨場蒸氣產生技術(In-Situ Steam Generation,ISSG)形成的氧化物層，氧化物體積維持層則例如是以原子層沉積方式形成的氧化物層。
接著，以原子層沉積方式形成一第一氧化物層 114。具體來說，在鰭條104及基板102上，以原子層沉積方式形成與鰭條104共形的第一氧化物層114。第一氧化物層114具有實質上均一的厚度t1。第一氧化物層114的厚度不宜過薄，以免供氧量不足。在一實施例中，第一氧化物層114的厚度大於3Å，例如大於5Å，例如約15Å。另外，第一氧化物層114的厚度如果太厚，可能會導致製程時間過於拉長。
在一實施例中，以原子層沉積方式形成第一氧化物層114的步驟，係包括交替提供一含矽的前驅物及一氧源的步驟，並終止於一提供氧源的步驟，終止的該步驟的持續時間(例如可能長至10秒)較之前提供含矽的前驅物的步驟及提供氧源的步驟的持續時間(例如可能分別只有1秒或更短)長。含矽的前驅物例如包括有機矽烷，比如說是H2Si[N(C2H5)2]2、四甲氧矽烷(tetramethoxysilane,TMOS)或四氯矽烷(tetrachlorosilane,TCS)。氧源例如包括氧氣(O2)、氧電漿、水氣(H2O)、臭氧(O3)或過氧化氫(H2O2)。
請參照第1C圖，在第一氧化物層114上，以流動式化學氣相沉積方式形成一矽氮烷層116。具體來說，矽氮烷層116填入鰭條104之間的複數溝槽中。
請參照第1D圖，在臭氧環境下硬化矽氮烷層116，並進行退火製程，以使矽氮烷層116轉化為一第二氧化物層118。在一實施例中，第二氧化物層118的厚度t2為2000Å~8000Å，例如為3000Å~5000Å。這種厚度的第二氧化物層118，在硬化及退火過程中，如果下方沒有第一氧化物層114補充供氧，而只依賴臭氧環境供氧，底部便可能因氧量不足而造成結構鬆散，甚至產 生裂痕。在一實施例中，經過退火製程後，第一氧化物層114及第二氧化物層118之間可能已無明顯界線。
請參照第1E圖，在使矽氮烷層116轉化為第二氧化物層118後，移除大部分的第二氧化物層118，只留下一部分位於溝槽中。並且，移除鰭條104上方的氧化物襯墊層106、氮化物襯墊層108及氧化物保護層110。
請參照第1F圖，在暴露出的鰭條104上，共形地形成一介電層120。介電層120例如是由一般常見的閘極介電材料所形成，如氧化矽層與高介電常數介電層的疊層。請參照第1G圖，在介電層120上形成一電極層122。電極層122的延伸方向不同於鰭條104的延伸方向，並由介電層120與鰭條104分離。電極層122可例如是由多層金屬所形成。
至此已對根據本發明實施例的半導體結構製造方法完成說明。由這樣的製造方法所製造出的半導體結構包括一基板102、複數鰭條104、一第一氧化物層114及一第二氧化物層118。鰭條104位於基板102上。第一氧化物層114位於鰭條104的一部份及基板102上。第一氧化物層114與鰭條104共形，並具有實質上均一的厚度。在一實施例中，第一氧化物層114的厚度大於3Å。第二氧化物層118位於鰭條104之間的溝槽中，且位於第一氧化物層114上。由於第一氧化物層114及第二氧化物層118的製程所帶來的特性，第一氧化物層114的矽/氧比小於第二氧化物層118的矽/氧比。並且，第一氧化物層114的密度可能大於第二氧化物層118的密度，第一氧化物層114的蝕刻率可能小於第二氧化物層118的蝕刻率。
半導體結構還可包括一介電層120及一電極層122。介電層120位於鰭條104上，介電層120與鰭條104共形。電極層122位於介電層120上，電極層122的延伸方向不同於鰭條104的延伸方向，並由介電層120與鰭條104分離。鰭條104在電極層122的二側的部分可分別作為源極及汲極，電極層122可作為閘極。
綜上所述，根據本發明的氧化物層的製造方法、及應用其之半導體結構的製造方法，係在藉由流動式化學氣相沉積方式形成氧化物層之前，先以原子層沉積方式形成位於下方的一層氧化物層。如此一來，在流動式化學氣相沉積製程的硬化及退火過程中，於層的上方及下方都存在著氧源。藉此，所製造而成的半導體結構可具有更為均勻且品質良好的氧化物層。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧基板
104‧‧‧鰭條
112‧‧‧氧化物修補層、氧化物體積維持層及非晶矽體積補償層的至少一者
114‧‧‧第一氧化物層
118‧‧‧第二氧化物層
120‧‧‧介電層
122‧‧‧電極層

Claims (20)

  1. 一種氧化物層的製造方法，包括：以原子層沉積(ALD)方式形成一第一氧化物層；在該第一氧化物層上，以流動式化學氣相沉積(FCVD)方式形成一矽氮烷層；以及在臭氧環境下硬化(curing)該矽氮烷層，並進行退火(annealing)製程，以使該矽氮烷層轉化為一第二氧化物層。
  2. 如申請專利範圍第1項所述之氧化物層的製造方法，其中以原子層沉積方式形成該第一氧化物層的步驟，係包括交替提供一含矽的前驅物及一氧源的步驟，並終止於一提供氧源的步驟，終止的該步驟的持續時間較之前提供含矽的前驅物的步驟及提供氧源的步驟的持續時間長。
  3. 如申請專利範圍第2項所述之氧化物層的製造方法，其中該含矽的前驅物包括有機矽烷，該氧源包括氧氣(O2)、氧電漿、水氣(H2O)、臭氧(O3)或過氧化氫(H2O2)。
  4. 如申請專利範圍第3項所述之氧化物層的製造方法，其中該含矽的前驅物包括H2Si[N(C2H5)2]2、四甲氧矽烷(tetramethoxysilane,TMOS)或四氯矽烷(tetrachlorosilane,TCS)。
  5. 如申請專利範圍第1項所述之氧化物層的製造方法，其中該第一氧化物層的厚度大於3Å。
  6. 如申請專利範圍第1項所述之氧化物層的製造方法，其中該第二氧化物層的厚度為2000Å~8000Å。
  7. 一種半導體結構的製造方法，包括：在一基板上形成複數鰭條； 在該些鰭條及該基板上，以原子層沉積(ALD)方式形成與該些鰭條共形的一第一氧化物層，該第一氧化物層具有實質上均一的厚度；在該第一氧化物層上，以流動式化學氣相沉積(FCVD)方式形成一矽氮烷層，該矽氮烷層填入該些鰭條之間的複數溝槽中；以及在臭氧環境下硬化(curing)該矽氮烷層，並進行退火(annealing)製程，以使該矽氮烷層轉化為一第二氧化物層。
  8. 如申請專利範圍第7項所述之半導體結構的製造方法，其中以原子層沉積方式形成該第一氧化物層的步驟，係包括交替提供一含矽的前驅物及一氧源的步驟，並終止於一提供氧源的步驟，終止的該步驟的持續時間較之前提供含矽的前驅物的步驟及提供氧源的步驟的持續時間長。
  9. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該含矽的前驅物包括有機矽烷，該氧源包括氧氣(O2)、氧電漿、水氣(H2O)、臭氧(O3)或過氧化氫(H2O2)。
  10. 如申請專利範圍第9項所述之半導體結構的製造方法，其中該含矽的前驅物包括H2Si[N(C2H5)2]2、四甲氧矽烷(tetramethoxysilane,TMOS)或四氯矽烷(tetrachlorosilane,TCS)。
  11. 如申請專利範圍第7項所述之半導體結構的製造方法，其中該第一氧化物層的厚度大於3Å。
  12. 如申請專利範圍第7項所述之半導體結構的製造方法，更包括：在形成該些鰭條後、形成該第一氧化物層前，在該些鰭條上 方依序形成一氧化物襯墊層、一氮化物襯墊層及一氧化物保護層，並在該些鰭條的側壁上形成氧化物修補層、氧化物體積維持層及非晶矽體積補償層的至少一者。
  13. 如申請專利範圍第12項所述之半導體結構的製造方法，更包括：在使該矽氮烷層轉化為該第二氧化物層後，移除大部分的該第二氧化物層，只留下一部分位於該些溝槽中，並移除該些鰭條上方的該氧化物襯墊層、該氮化物襯墊層及該氧化物保護層。
  14. 如申請專利範圍第7項所述之半導體結構的製造方法，其中該第二氧化物層的厚度為2000Å~8000Å。
  15. 如申請專利範圍第7項所述之半導體結構的製造方法，更包括：在使該矽氮烷層轉化為該第二氧化物層後，移除大部分的該第二氧化物層，只留下一部分位於該些溝槽中；在暴露出的該些鰭條上，共形地形成一介電層；以及在該介電層上形成一電極層，該電極層的延伸方向不同於該些鰭條的延伸方向，並由該介電層與該些鰭條分離。
  16. 一種半導體結構，包括：一基板；複數鰭條，位於該基板上；一第一氧化物層，位於該些鰭條的一部份及該基板上，該第一氧化物層與該些鰭條共形，並具有實質上均一的厚度；以及一第二氧化物層，位於該些鰭條之間的溝槽中，且位於該第一氧化物層上； 其中該第一氧化物層的矽/氧比小於該第二氧化物層的矽/氧比。
  17. 如申請專利範圍第16項所述之半導體結構，其中該第一氧化物層的密度大於該第二氧化物層的密度。
  18. 如申請專利範圍第16項所述之半導體結構，其中該第一氧化物層的厚度大於3Å。
  19. 如申請專利範圍第16項所述之半導體結構，更包括：一介電層，位於該些鰭條上，該介電層與該些鰭條共形；以及一電極層，位於該介電層上，該電極層的延伸方向不同於該些鰭條的延伸方向，並由該介電層與該些鰭條分離。
  20. 如申請專利範圍第19項所述之半導體結構，其中該些鰭條在該電極層的二側的部分分別作為源極及汲極，該電極層作為閘極。
TW104102816A 2015-01-28 2015-01-28 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構 TWI682466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104102816A TWI682466B (zh) 2015-01-28 2015-01-28 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104102816A TWI682466B (zh) 2015-01-28 2015-01-28 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構

Publications (2)

Publication Number Publication Date
TW201628091A true TW201628091A (zh) 2016-08-01
TWI682466B TWI682466B (zh) 2020-01-11

Family

ID=57181849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102816A TWI682466B (zh) 2015-01-28 2015-01-28 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構

Country Status (1)

Country Link
TW (1) TWI682466B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802378B (zh) * 2021-07-09 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517764B2 (en) * 2006-06-29 2009-04-14 International Business Machines Corporation Bulk FinFET device
TWI579959B (zh) * 2013-01-07 2017-04-21 聯華電子股份有限公司 淺溝槽隔離結構暨其形成方法
US9564353B2 (en) * 2013-02-08 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with reduced parasitic capacitance and methods of forming the same
US8895446B2 (en) * 2013-02-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin deformation modulation
US8829606B1 (en) * 2013-03-13 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Ditches near semiconductor fins and methods for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802378B (zh) * 2021-07-09 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
TWI682466B (zh) 2020-01-11

Similar Documents

Publication Publication Date Title
CN106653751B (zh) 半导体器件及其制造方法
US10510865B2 (en) Cap layer and anneal for gapfill improvement
US10727064B2 (en) Post UV cure for gapfill improvement
US11239310B2 (en) Seamless gap fill
US8912612B2 (en) Silicon nitride gate encapsulation by implantation
CN104779147B (zh) 一种金属栅极结构及其制备方法
TW201330103A (zh) 減少間隙填充製程期間基板差排之方法
TW201839883A (zh) 半導體裝置的製造方法
US10157997B2 (en) FinFETs and methods of forming the same
TW202008433A (zh) 半導體裝置的形成方法
TW202013493A (zh) 積體電路裝置的形成方法
US9142452B2 (en) Hard mask removal scheme
CN102222636B (zh) 浅沟槽隔离的制作方法
CN107481933A (zh) 半导体结构及其制造方法
TW201814078A (zh) 以原子層沉積形成鎢層的方法
CN105185702A (zh) 高k金属栅极结构的制造方法
KR100956602B1 (ko) 반도체 소자 제조 방법
TW201628091A (zh) 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構
JP2009253300A (ja) 半導体素子製造方法および半導体素子
TW202006831A (zh) 半導體裝置與其形成方法
TW201916121A (zh) 半導體裝置的形成方法
JP2024503439A (ja) Ｃｄに依存する間隙充填及びコンフォーマル膜
CN104979207B (zh) Mos晶体管的制作方法
TWI594335B (zh) 半導體結構及其形成方法
CN108807516A (zh) 半导体结构及其形成方法