TWI579959B - 淺溝槽隔離結構暨其形成方法 - Google Patents
淺溝槽隔離結構暨其形成方法 Download PDFInfo
- Publication number
- TWI579959B TWI579959B TW102100438A TW102100438A TWI579959B TW I579959 B TWI579959 B TW I579959B TW 102100438 A TW102100438 A TW 102100438A TW 102100438 A TW102100438 A TW 102100438A TW I579959 B TWI579959 B TW I579959B
- Authority
- TW
- Taiwan
- Prior art keywords
- isolation structure
- shallow trench
- insulator
- trench isolation
- layer
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Description
本發明大體上關於一種淺溝槽隔離結構(shallow trench isolation,STI)之形成方法,更具體言之,其係關於一種可減少流體化學氣相沉積(flowable chemical vapor deposition,FCVD)製程對於矽基底之消耗的淺溝槽隔離結構形成方法。
增加電路元件以及互連結構的密度一直是半導體技術中存在的挑戰之一。為了避免產生不必要的電路互連,一般業界習知的作法是在電路的間隙或溝槽中填入電性絕緣材料來使電路元件在物理上及電性上彼此隔絕。淺溝槽隔離結構(shallow trench isolation,STI)即是此種廣泛使用在積體電路中的隔離結構之一,其可使基底上所形成相鄰的半導體元件彼此電絕緣。在互補金氧半導體(CMOS)電路的應用中,淺溝槽隔離結構一般會形成在摻雜井中的NMOS電晶體與PMOS電晶體之間來抑止該些相鄰元件之間漏電流的發生,或是避免會導致CMOS元件失效的拴鎖現象(latch-up)發生。淺溝槽隔離結構同時也應用在鰭狀場效電晶體之製作中,用以使各鰭狀結構相互隔離。
然而,隨著電路的密度增加,溝槽的寬度也會隨之減小,
導致溝槽的深寬比增加,使得溝槽之填充變得更為困難。如果溝槽有不完全填充之情形發生時,溝槽中將會產生非預期的空洞,其對於元件之運作會有不好的影響,例如空洞會使得雜質容易被捕陷在電絕緣材料之中,影響元件既有的電性。故此,隨著半導體業界不斷往元件密集設計的發展趨勢,目前業界需要開發出新穎的方法來製作深寬比日益增加的淺溝槽隔離結構。
為了製作深寬比日益增大的淺溝槽隔離結構,本發明特以提出了一種新穎的淺溝槽隔離結構暨其形成方法,其特點在於採用流體化學氣相沉積(flowable chemical vapor deposition,FCVD)製程來達到優良的溝渠填充效益,並且透過在溝渠中設置緩衝層之方式來製作出具有上下兩個不連續絕緣部位的淺溝槽隔離結構。
根據本發明之一態樣,其提供了一種新穎的淺溝槽隔離結構,包含下列部件特徵:一上絕緣部與一下絕緣部位於一基底的溝槽中,其中該下絕緣部包含一第一絕緣體以及位於該第一絕緣體周壁及底面的一絕緣層,該上絕緣部包含一第二絕緣體以及位於該第二絕緣體周壁及底面的一緩衝層,部分的該緩衝層係中介於該第一絕緣體與該第二絕緣體之間,且該緩衝層之外周壁與該第一絕緣體之周壁係齊平。
根據本發明另一態樣,其提供了一種新穎的淺溝槽隔離結構,包含下列部件特徵:一上絕緣部與一下絕緣部位於一基底的溝槽中,其中該下絕緣部包含一第一絕緣體以及位於該第一絕緣體周壁及底面的一絕緣層,該上絕緣部包含一第二絕緣體以及位於該第二絕緣體周壁的一緩衝層,該第一絕緣體與該第二絕緣體相接,且該緩衝層之外側壁與該第一絕緣體的周壁係齊平。
根據本發明又一態樣,其提供了一種形成淺溝槽隔離結構的方法,包含下列步驟:在一基底中形成溝槽、在該溝槽的下部中填入一第一絕緣層並在該溝槽的上部界定出一凹部、在該凹部的側壁上形成一緩衝層、在該凹部中填入一第二絕緣層、以及進行一蒸汽退火製程使得該第一絕緣層周圍的該基底轉變為一氧化層。
無疑地,本發明的這類目的與其他目的在閱者讀過下文以多種圖示與繪圖來描述的較佳實施例細節說明後將變得更為顯見。
在下文的細節描述中,元件符號會標示在隨附的圖示中成為其中的一部份,並且以可實行該實施例之特例描述方式來表示。這類實施例會說明足夠的細節俾使該領域之一般技藝人士得以具以實施。閱者須瞭解到本發明中亦可利用其他
的實施例或是在不悖離所述實施例的前提下作出結構性、邏輯性、及電性上的改變。因此,下文之細節描述將不欲被視為是一種限定,反之,其中所包含的實施例將由隨附的申請專利範圍來加以界定。再者,本發明通篇說明書與隨附申請專利範圍中會使用某些詞彙來指稱特定的組成元件。該領域的技藝人士將理解到,半導體元件製造商可能會以不同的名稱來指稱一相同的元件,如間隙壁與側壁子(spacer)等。
現在下文中將提供數個實施例搭配圖示來說明本發明之方法與結構。其中,第1~7圖繪示出根據本發明第一實施例一淺溝槽隔離結構的製作流程的截面示意圖,第8~10圖繪示出根據本發明第二實施例一淺溝槽隔離結構的製作流程的截面示意圖,第11~12圖則繪示出根據本發明第三實施例一淺溝槽隔離結構的製作流程的截面示意圖。
請參照第1圖,首先提供一基底100,其包含但不限定於是矽基底、磊晶矽、矽鍺半導體基底、碳化矽基底或矽覆絕緣(silicon-on-insulator,SOI)等基材,作為整個半導體結構的基礎。基底100上可預先定義出NMOS區域與PMOS區域,並形成有對應的P井與N井結構。基底100上係依序形成一墊氧化層101及一遮罩層103。墊氧化層101可為使用如熱氧化製程所形成的氧化矽層,其係作為基底100與遮罩層103之間的應力緩衝層。墊氧化層101亦可作為蝕刻遮罩層103時的蝕刻停止層。在一實施例中,遮罩層103可為以低壓化學氣相沉積(low-pressure chemical vapor deposition,
LPCVD)等製程形成之氮化矽層。在其他實施例中,遮罩層103則可以熱氮化、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)、或是電漿陽極氮化等製程方式形成。遮罩層103係作為在蝕刻製程期間的一硬遮罩。在製程中,遮罩層103上會先以一微影蝕刻製程圖形化,以定義出下方的溝槽圖形。之後再進行一蝕刻製程在下方的基底100中吃出溝槽105,如一深度約2300Å的溝渠。須注意上述製程不僅可以用來形成高深寬比之溝渠,亦可用來形成多條平行排列的鰭狀結構,用以製作鰭狀場效電晶體元件。
在吃出溝渠105後,接著請參照第2圖,進行一流體化學氣相沉積(flowable chemical vapor deposition,FCVD)製程在溝渠105中填入一第一絕緣層107。有別於一般習知技術使用高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition,HDP-CVD)製程在溝渠中填充未摻雜矽玻璃(undoped silicon glass,USG)之方式,本發明使用流體化學氣相沉積製程來填充溝渠,其優點在於具有優良的溝渠填充能力,適合用於現今20奈米下記憶體和邏輯元件製程中,其所製作出的隔離區域深寬比可達30,並可適用於高度複雜的表面形貌。在流體化學氣相沉積製程中,流動性介電質會被填入溝渠105中,該些流動性介電質可為以含氧前驅物以及含矽前驅物反應而成的矽氧類介電質。舉例來說,可以藉由激發後的原子態氧(即含氧前驅物)與四甲氧基矽烷(tetra-methylorthosilicate,TMOS)溶膠等含矽前驅物反應來產生氧
化物介電質。在溝渠填充後,可續行固化、烘烤等處理來使該流動性介電質硬化,以形成第一絕緣層107。上述的固化或烘烤處理也可以在後續的離子井佈植的退火步驟中一併進行。
在溝渠105中形成第一絕緣層107後,接著如第3圖所示,進行一化學機械研磨及/或一回蝕刻步驟去除位於遮罩層103上以及溝渠105上半部部分的第一絕緣層107,進而在溝渠105下半部形成一第一絕緣體107a,並在溝渠105上半部界定出一凹部105a。此凹部105a之形成係關係到本發明後續製程中要如何作出具有上下兩不連續絕緣部位的淺溝槽隔離結構。較佳者,此凹部105a的深度需大於後續元件的深度,例如大於源極/汲極或鰭狀結構的深度。
在界定出凹部105a以及第一絕緣體107a後,接著如第4圖所示,在凹部105a以及遮罩層103的表面共形地形成一緩衝層109。緩衝層109可以低壓化學氣相沉積或電漿輔助化學氣相沉積等製程形成,其材質可為應力緩衝材料(stress buffer film)、氮化矽、或是碳氮化矽(SiCN)等。在本實施例中,緩衝層109係作為一犧牲層之用,其可於後續製程中代替周遭基底受到氧化。緩衝層109亦將本發明之淺溝渠結構界定為上下兩不連續部位,其於後文中將有詳細說明。
在緩衝層109沉積後,接著如第5圖所示,再次形成一絕緣層,例如以同樣的流體化學氣相沉積製程在凹部105a中填滿一第二絕緣層111。第二絕緣層111之材質可與第一絕緣
體107a相同,如矽氧類的介電質。從圖中可以清楚看出,緩衝層109係中介在第二絕緣層111與基底100之間,使兩者隔離不互相接觸。
形成第二絕緣層111後,接著如第6圖所示,進行一蒸汽退火(steam annealing)製程,使得第一絕緣體107a周圍附近的基底100轉變為一氧化層(或稱為絕緣層)113,如氧化矽層。在此蒸汽退火製程中,第一絕緣體107a中所含的氧原子會擴散到周遭的基底100中,並因高溫(如700℃)而使鄰近之基底100反應成氧化物。須注意的是,在本實施例中,由於緩衝層109之隔離,第二絕緣層111中所含的氧原子無法直接滲入周遭的基底100中。故從圖中可以看到,第二絕緣層111周遭的基底100並未形成有氧化層,而在緩衝層109之材質為應力緩衝材料的情況下,緩衝層109會代替基底100受到氧化而轉變為一氧化層109a。
在蒸汽退火製程後,如第7圖所示,進行一化學機械研磨及/或一回蝕刻步驟來去除位於遮罩層103上以及溝渠105上半部部分的第二絕緣層111以及氧化層109a,進而在溝槽中形成一第二絕緣體111a與周圍的氧化物襯層109b,如此第二絕緣體111a的頂面會低於周圍的遮罩層103。至此,即完成了本發明之淺溝槽隔離結構之製作。
依據上述本發明實施例所提供之製程,其可製作出一種新穎的淺溝槽隔離結構,復參照第7圖,該淺溝槽隔離結構包含一上絕緣部110與一下絕緣部120,緩衝層109b係中介
在兩者之間,其中上絕緣部110包含第二絕緣體111a以及位於第二絕緣體111a周壁及底面的緩衝層109b,下絕緣部120則包含第一絕緣體107a以及位於第一絕緣體107a的周壁及底面的一絕緣層(即氧化層)113,部分的緩衝層109b係中介於第一絕緣體107a與第二絕緣體111a之間。在本發明實施例中,由於絕緣層113係由基底100氧化後所形成,故從圖中可看出淺溝槽隔離結構的上絕緣部110與下絕緣部120為兩不連續的部位,但上絕緣部110的緩衝層109b之外周壁係與下絕緣部120第一絕緣體107a之周壁係齊平,意即平滑無轉折。
上述第1~7圖之實施例說明了本發明基本的方法流程及其所形成之淺溝槽隔離結構。然,本發明可包含多種方法上與結構上的實施例變形,其將一一於下文的實施例中作說明。
請參照第8~10圖,其繪示出根據本發明第二實施例一淺溝槽隔離結構的製作流程之截面示意圖。在本發明流程中,蒸汽退火製程亦可在沉積第二絕緣層111前就進行施作。如第8圖所示,在形成緩衝層109後,直接進行蒸汽退火製程使得第一絕緣體107a周遭的基底100氧化成絕緣層113,緩衝層109則轉變為一氧化層109a。接著,如第9圖所示,在氧化層109a上以及凹部中沉積一第二絕緣層115,其類似第6圖所示之步驟。本實施例與前述實施例的差別在於,由於蒸汽退火製程已於第二絕緣層115沉積前先行施
作,故此第二絕緣層115較佳以次大氣壓化學氣相沉積(sub-atmospheric chemical vapor deposition,SACVD)製程來形成。第二絕緣層115之材質源亦可能與第二絕緣層111不同。例如,第二絕緣層115之材質可為氧化矽。
接著,如第10圖所示,仿同第7圖之步驟,進行一化學機械研磨及/或一回蝕刻步驟來去除位於遮罩層103上以及溝渠105上半部部分的第二絕緣層115以及氧化層109a,進而在溝槽中形成一第二絕緣體115a與周圍的氧化層109b,如此第二絕緣體115a的頂面會低於周圍的遮罩層103。至此,即完成了本發明之淺溝槽隔離結構之製作。
現在請參照第11~12圖,其繪示出根據本發明第三實施例一淺溝槽隔離結構的製作流程之截面示意圖。在本發明中,緩衝層109之材質係選用氮化矽(SiN)或是碳氮化矽(SiCN)等,其可作為一純阻擋層之用,不會受到蒸汽退火製程而氧化。在本實施例中,如第11圖所示,緩衝層109形成後會先進行一選擇性的蝕刻製程來去除位於第一絕緣體107a頂面的緩衝層109,如此形成了位在遮罩層103以及基底100側壁上的間隙壁109c結構。接著,如第12圖所示,以同樣的流體化學氣相沉積製程在凹部105a中填滿一第二絕緣層111,其材質可為矽氧類的介電質。之後再進行蒸汽退火製程使得第一絕緣體107a周遭的基底100氧化成絕緣層113,緩衝層109則因材質之故不會轉變為氧化層。從圖中可以看出,此淺溝渠隔離結構不同於第7圖所示者,其下方的第一
絕緣體107a與上方的第二絕緣體111相接,緩衝層則作為一間隙壁結構。
本發明尚有其他的其他的實施例變形。舉例來說,如第13圖所示,可控制蒸汽退火步驟中的製程參數,如時間、溫度等,使得第一絕緣體107a中氧原子的擴散幅度變大,進而使任兩相鄰之淺溝渠隔離結構的絕緣層113相結合成一共同的絕緣層,形成一類似矽覆絕緣基材(SOI)的結構。
再者,基底100上的遮罩層103亦可於淺溝渠隔離結構完成後加以去除,如第14圖所示,透過一選擇性的蝕刻製程去除遮罩層103,使得淺溝渠隔離結構的上絕緣部110表面高於周遭的墊氧化層101,而於相鄰淺溝渠隔離結構之間定義出一用以形成各式MOS等元件的主動區域(active area)。
另一方面,本發明之淺溝渠隔離結構形成方法非常適合用於鰭狀場效電晶體的製作中。如第15圖所示,以本發明方法形成的淺溝渠隔離結構130可作為各鰭狀結構140之間的隔離結構。氧化後之緩衝層109可直接作為閘極氧化層,或者是介面層(interfacial layer),再於其上形成一高介電常數材料層(未示於圖中)與閘極結構150橫跨各鰭狀結構140。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100‧‧‧基底
101‧‧‧墊氧化層
103‧‧‧遮罩層
105‧‧‧溝渠
105a‧‧‧凹部
107‧‧‧第一絕緣層
107a‧‧‧第一絕緣體
109‧‧‧緩衝層
109a‧‧‧氧化層
109b‧‧‧緩衝層
109c‧‧‧間隙壁
110‧‧‧上絕緣部
111‧‧‧第二絕緣層
111a‧‧‧第二絕緣體
113‧‧‧氧化層(絕緣層)
115‧‧‧第二絕緣層
115a‧‧‧第二絕緣體
120‧‧‧下絕緣部
130‧‧‧淺溝槽隔離結構
140‧‧‧鰭狀結構
150‧‧‧閘極結構
本說明書含有附圖併於文中構成了本說明書之一部分,俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中:第1~7圖繪示出根據本發明第一實施例一淺溝槽隔離結構的製作流程的截面示意圖;第8~10圖繪示出根據本發明第二實施例一淺溝槽隔離結構的製作流程的截面示意圖;第11~12圖繪示出根據本發明第三實施例一淺溝槽隔離結構的製作流程的截面示意圖;第13圖繪示出具有共同的氧化層的兩淺溝槽隔離結構之截面示意圖;第14圖繪示出上絕緣部高於周遭基底的淺溝槽隔離結構之截面示意圖;以及第15圖繪示出本發明之淺溝槽隔離結構應用在鰭狀場效電晶體結構的截面示意圖。
須注意本說明書中的所有圖示皆為圖例性質。為了清楚與方便圖示說明之故,圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現。圖中相同的參考符號一般而言會用來標示修改後或不同實施例中對應或類似的特徵。
100‧‧‧基底
101‧‧‧墊氧化層
103‧‧‧遮罩層
105‧‧‧溝渠
107a‧‧‧第一絕緣體
109b‧‧‧緩衝層
110‧‧‧上絕緣部
111a‧‧‧第二絕緣體
113‧‧‧氧化層(絕緣層)
120‧‧‧下絕緣部
Claims (19)
- 一種淺溝槽隔離結構,包含:一上絕緣部與一下絕緣部,位於一基底的一溝槽中,其中該下絕緣部包含一第一絕緣體以及位於該第一絕緣體的周壁及底面的一絕緣層,該上絕緣部包含一第二絕緣體以及位於該第二絕緣體的周壁及底面的一緩衝層,部分的該緩衝層係中介於該第一絕緣體與該第二絕緣體之間,且該緩衝層之外周壁與該第一絕緣體之周壁係齊平。
- 如申請專利範圍第1項所述的淺溝槽隔離結構,其中該第一絕緣體與該第二絕緣體的材質為氧化矽。
- 如申請專利範圍第1項所述的淺溝槽隔離結構,其中該緩衝層之材質包含應力緩衝材、氮化矽、或氮碳化矽。
- 如申請專利範圍第1項所述的淺溝槽隔離結構,其中該淺溝槽隔離結構係為鰭狀場效電晶體之間的隔離結構。
- 如申請專利範圍第1項所述的淺溝槽隔離結構,其中該上絕緣部的頂面高於周遭的該基底。
- 如申請專利範圍第1項所述的淺溝槽隔離結構,其中該基底上更包含一墊氧化層以及一遮罩層。
- 一種淺溝槽隔離結構,包含:一上絕緣部與一下絕緣部,位於一基底的一溝槽中,其中該下絕緣部包含一第一絕緣體以及位於該第一絕緣體的周壁及底面的一絕緣層,該上絕緣部包含一第二絕緣體以及位於該第二絕緣體的周壁的一緩衝層,該第一絕緣體與該第二絕緣體相接,且該緩衝層之外側壁與該第一絕緣體的周壁係齊平。
- 如申請專利範圍第7項所述的淺溝槽隔離結構,其中該緩衝層的材質包含應力緩衝材、氮化矽、或氮碳化矽。
- 如申請專利範圍第7項所述的淺溝槽隔離結構,其中該第一絕緣體與該第二絕緣體的材質為氧化矽。
- 如申請專利範圍第7項所述的淺溝槽隔離結構,其中該淺溝槽隔離結構係為鰭狀場效電晶體之間的隔離結構。
- 如申請專利範圍第7項所述的淺溝槽隔離結構,其中該上絕緣部的頂面高於周遭的該基底。
- 如申請專利範圍第7項所述的淺溝槽隔離結構,其中該基底上更包含一墊氧化層以及一遮罩層。
- 一種形成淺溝槽隔離結構的方法,其包含下列步驟:在一基底中形成一溝槽;在該溝槽的下部中填入一第一絕緣層並在該溝槽的上部界定出一凹部;在該凹部的側壁上形成一緩衝層;在該凹部中填入一第二絕緣層;以及進行一蒸汽退火製程使得該第一絕緣層周圍的該基底轉變為一氧化層。
- 如申請專利範圍第13項所述的形成淺溝槽隔離結構的方法,其中該第一絕緣層係以一流體化學氣相沉積製程填入該溝槽中。
- 如申請專利範圍第13項所述的形成淺溝槽隔離結構的方法,更包含對該第一絕緣層進行一化學機械研磨製程及/或一回蝕刻製程以界定出該凹部。
- 如申請專利範圍第13項所述的形成淺溝槽隔離結構的方法,更包含對該第二絕緣層進行一化學機械研磨製程及/或一回蝕刻製程使得該第二絕緣層的頂面低於周遭的該基底。
- 如申請專利範圍第13項所述的形成淺溝槽隔離結構的方法,其中在該凹部的側壁上形成該緩衝層之步驟包含:在該凹部中共形地形成該緩衝層;以及選擇性地移除位於該凹部的底面上的該緩衝層,使得該緩衝層僅位於該凹部的側壁上。
- 如申請專利範圍第13項所述的形成淺溝槽隔離結構的方法,其中該第二絕緣體係以次大氣壓化學氣相沉積製程或是流體化學氣相沉積製程填入該凹部中。
- 如申請專利範圍第13項所述的形成淺溝槽隔離結構的方法,其中該緩衝層在該蒸汽退火製程中轉變為一氧化層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102100438A TWI579959B (zh) | 2013-01-07 | 2013-01-07 | 淺溝槽隔離結構暨其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102100438A TWI579959B (zh) | 2013-01-07 | 2013-01-07 | 淺溝槽隔離結構暨其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201428887A TW201428887A (zh) | 2014-07-16 |
TWI579959B true TWI579959B (zh) | 2017-04-21 |
Family
ID=51726172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102100438A TWI579959B (zh) | 2013-01-07 | 2013-01-07 | 淺溝槽隔離結構暨其形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI579959B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI682466B (zh) * | 2015-01-28 | 2020-01-11 | 聯華電子股份有限公司 | 氧化物層的製造方法、應用其之半導體結構的製造方法及由此製造出來的半導體結構 |
US11527653B2 (en) | 2020-07-22 | 2022-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200814190A (en) * | 2006-06-22 | 2008-03-16 | Applied Materials Inc | Dielectric deposition and etch back processes for bottom up gapfill |
US7884030B1 (en) * | 2006-04-21 | 2011-02-08 | Advanced Micro Devices, Inc. and Spansion LLC | Gap-filling with uniform properties |
US20120034757A1 (en) * | 2010-08-05 | 2012-02-09 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices having various isolation regions |
-
2013
- 2013-01-07 TW TW102100438A patent/TWI579959B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884030B1 (en) * | 2006-04-21 | 2011-02-08 | Advanced Micro Devices, Inc. and Spansion LLC | Gap-filling with uniform properties |
TW200814190A (en) * | 2006-06-22 | 2008-03-16 | Applied Materials Inc | Dielectric deposition and etch back processes for bottom up gapfill |
US20120034757A1 (en) * | 2010-08-05 | 2012-02-09 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices having various isolation regions |
Also Published As
Publication number | Publication date |
---|---|
TW201428887A (zh) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8912074B2 (en) | Method of forming shallow trench isolations | |
TWI527242B (zh) | 半導體裝置與其製造方法 | |
JP4984558B2 (ja) | 半導体装置の製造方法 | |
US20060151855A1 (en) | Semiconductor device and method of manufacturing the same | |
US20170012098A1 (en) | Methods of forming an isolation structure and methods of manufacturing a semiconductor device including the same | |
JP2010263129A (ja) | 半導体装置およびその製造方法 | |
US7705417B2 (en) | Semiconductor device and method of fabricating isolation region | |
WO2014003842A1 (en) | Shallow trench isolation structures | |
US9034726B2 (en) | Semiconductor process | |
TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
TWI579959B (zh) | 淺溝槽隔離結構暨其形成方法 | |
US8940615B2 (en) | Method of forming isolation structure | |
CN106856189B (zh) | 浅沟槽隔离结构及其形成方法 | |
JP2010263104A (ja) | 半導体装置及びその製造方法 | |
JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
TW201419413A (zh) | 製作介電層與淺溝渠隔離的方法 | |
TWI511187B (zh) | 製作具有本地接點之半導體裝置之方法 | |
JP2004152851A (ja) | 半導体装置の製造方法 | |
TWI590377B (zh) | 形成絕緣結構的方法 | |
TWI541936B (zh) | 半導體結構及其製程 | |
CN114121663B (zh) | 半导体器件的形成方法 | |
KR100653704B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
TWI534948B (zh) | 形成隔離結構的方法 | |
JP2014212230A (ja) | 半導体装置の製造方法 | |
KR100920048B1 (ko) | 반도체 소자의 제조방법 |