CN104979207B

CN104979207B - Mos晶体管的制作方法

Info

Publication number: CN104979207B
Application number: CN201410136566.7A
Authority: CN
Inventors: 刘佳磊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-04-04
Filing date: 2014-04-04
Publication date: 2019-04-26
Anticipated expiration: 2034-04-04
Also published as: CN104979207A

Abstract

一种MOS晶体管的制作方法，包括：提供衬底，在所述衬底上形成至少两个分立的栅极，在所述栅极周围形成第一侧墙；在相邻两个所述第一侧墙之间的衬底中形成凹槽；在所述凹槽内形成第一半导体材料；在所述凹槽内形成第一半导体材料后，在所述第一侧墙的周围形成第二侧墙；以所述第二侧墙为掩膜，对第一半导体材料进行离子注入，形成源极和漏极。采用本发明的方法形成的MOS晶体管性能高。

Description

MOS晶体管的制作方法

技术领域

本发明涉及半导体领域，尤其涉及MOS晶体管的制作方法。

背景技术

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。对于PMOS晶体管而言，可以采用嵌入式硅锗技术（Embedded SiGe Technology）以在晶体管的沟道区域产生压应力，进而提高载流子迁移率。所谓嵌入式硅锗技术是指在半导体衬底的需要形成源极及漏极的区域中埋置硅锗材料，利用硅与硅锗（SiGe）之间的晶格失配对沟道区域产生压应力。

图1至图4是现有的嵌入式硅锗技术PMOS晶体管的制作方法的剖面结构示意图，具体如下，参考图1，提供半导体衬底10，在所述半导体衬底10上形成至少两个栅极结构11，所示栅极结构11包括形成在衬底10上的栅介质层111及形成在栅介质层111上的栅电极112。在栅极结构11的周围形成侧墙12。参考图2，以侧墙12为掩膜，刻蚀半导体衬底10，采用各向同性的干法刻蚀的方法在两个侧墙12之间的衬底上形成碗状凹槽13。参考图3，湿法腐蚀碗状凹槽13形成sigma形凹槽14。参考图4，形成sigma形凹槽14之后，在sigma形凹槽14内填充满硅锗材料15。接着，对硅锗材料15进行离子注入形成源极和漏极。

但是，利用现有技术形成的PMOS晶体管的性能不好。

发明内容

本发明解决的问题是利用现有技术形成的PMOS晶体管的性能不好。

为解决上述问题，本发明提供一种MOS晶体管的制作方法，包括：

提供衬底，在所述衬底上形成至少两个分立的栅极，在所述栅极周围形成第一侧墙；

在相邻两个所述第一侧墙之间的衬底中形成凹槽；

在所述凹槽内形成第一半导体材料；

在所述凹槽内形成第一半导体材料后，在所述第一侧墙的周围形成第二侧墙；

以所述第二侧墙为掩膜，对第一半导体材料进行离子注入，形成源极和漏极。

可选的，所述凹槽为sigma形凹槽，所述离子注入的离子为硼离子。

可选的，在相邻两个所述第一侧墙之间的衬底中形成凹槽的步骤包括：

采用各向同性干法刻蚀相邻两个所述第一侧墙之间的衬底，形成碗状凹槽；

采用湿法腐蚀碗状凹槽，形成sigma形凹槽。

可选的，所述第一半导体材料的顶面与所述衬底顶面相平。

可选的，所述第一半导体材料为硅锗。

可选的，在所述第一侧墙的周围形成第二侧墙的方法之后，还包括下列步骤：

在所述第一半导体材料上形成第二半导体材料层或第三半导体材料层。

可选的，所述第二半导体材料与第一半导体材料为相同材料。

可选的，在所述第一半导体材料上形成第二半导体材料层，所述第二半导体材料层上还形成第三半导体材料层。

可选的，所述第三半导体材料层的材料为硅。

可选的，所述第一侧墙与第二侧墙的材料相同。

与现有技术相比，本发明的技术方案具有以下优点：

在栅极结构的周围先形成第一侧墙，第一侧墙的厚度小于第一侧墙与后续形成的第二侧墙的厚度和。其中，本发明技术方案中的第一侧墙与第二侧墙的厚度和等于现有技术中的侧墙厚度。因此，相邻的两个第一侧墙之间的距离要比相邻的两个第二侧墙之间的距离大，也就是说，相邻的两个第一侧墙之间的距离要比现有技术中相邻的两个侧墙之间的距离大。由第一侧墙定义的凹槽的横向宽度大于现有技术中的sigma形凹槽的横向宽度。这样，在离沟道最近的凹槽侧壁部分与衬底表面的垂直距离和现有技术相同的情况下，本技术方案可以使离沟道最近的凹槽侧壁部分与栅极结构之间的水平距离减小很多。因此，在凹槽内形成的第一半导体材料层能够对栅极结构下的沟道施加最大应力，并且施加最大应力的程度远比现有技术大，从而可以提高后续形成的MOS晶体管的载流子迁移率，进行提高后续形成的MOS晶体管的性能。

附图说明

图1至图4是现有的嵌入式硅锗技术PMOS晶体管的制作方法的剖面结构示意图；

图5至图10是本发明具体实施例中的MOS晶体管的制作方法的剖面结构示意图。

具体实施方式

经过发现和研究，利用现有技术形成的PMOS晶体管的性能不好的原因如下：

参考图2，采用各向异性干法刻蚀的方法在相邻两个侧墙12之间的衬底上形成碗状凹槽13。接着，参考图3，对碗状凹槽13进行湿法腐蚀，形成sigma形凹槽14。形成的sigma形凹槽14的尖端141与栅极结构11下方的沟道之间的水平距离W太大，使得sigma形凹槽14内形成的硅锗对PMOS晶体管产生的最大应力加不到栅极结构11下方的沟道上，因此，sigma形凹槽14内形成的硅锗对PMOS晶体管产生的应力不够，从而不利于提高PMOS晶体管的载流子迁移率，进而影响PMOS晶体管的性能。

为了解决上述技术问题，可以采用各向同性干法刻蚀的方法来增加碗状凹槽13的横向宽度，从而减小sigma形凹槽14的尖端141与栅极结构11下方的沟道之间的水平距离W，进而提高后续形成的PMOS晶体管的性能。但是效果不好，原因如下：形成碗状凹槽13的过程中，各向同性干法刻蚀在水平方向和垂直方向都会对衬底10进行刻蚀。因此，增加碗状凹槽13的横向宽度的同时，碗状凹槽13的纵向宽度也增加了。也就是说，为了减小sigma形凹槽14的尖端141与栅极结构11下方的沟道之间的水平距离W，sigma形凹槽的尖端141与衬底表面间的垂直距离H也会增加，这样，同样会使sigma形凹槽14内形成的硅锗产生的最大应力无法加至栅极结构11下方的沟道上。因此，该硅锗对后续形成的PMOS晶体管产生的应力也不够，进而会影响PMOS晶体管的性能。

为了更好的解决上述技术问题，本发明提供了一种MOS晶体管的制作方法，采用本发明的方法能够提高MOS晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

首先，参考图5，提供衬底20，在所述衬底20上形成至少两个分立的栅极结构21，所述栅极结构21包括栅介质层211和位于栅介质层211之上的栅极212，在所述栅极结构21周围形成第一侧墙22。

所述半导体衬底20的材料可以是单晶硅（monocrystalline）衬底，也可以是绝缘体上硅（silicon on insulator）衬底。当然，它也可以是本领域技术人员所熟知的其它衬底材料。

在衬底20上形成有栅介质层211，栅介质层211的材料为氧化硅。在栅介质层211上形成有栅极212，栅极212的材料为多晶硅。形成栅极结构21的方法具体为：

在衬底20上沉积一层栅介质材料层（未图示）、在栅介质材料层上沉积栅极材料层（未图示），在栅极材料层上形成图形化的掩膜层（未图示），掩膜层的材料可以为光刻胶或是氮化硅、氮氧化硅、氮化硼、氮化钛、氮化钽等硬掩膜材料，也可以为光刻胶在上、硬掩膜材料在下的组合掩膜层，组合掩膜层可以提供更好的形貌控制。以所述图形化的掩膜层为掩膜刻蚀栅极材料层及栅介质材料层，形成栅介质层211和栅极212。

形成栅极结构21后，在栅极结构21的周围形成第一侧墙22。本实施例中，第一侧墙22的材料为氮化硅。具体制作方法如下：

采用化学气相沉积（CVD）的方法在栅极结构21的侧壁、图形化的掩膜层的顶部和衬底20的顶面形成第一侧墙材料层。接着，采用回刻的方法刻蚀第一侧墙材料层，在栅极结构21的周围形成第一侧墙22。化学气相沉积的沉积温度为100～900℃。本实施例中，回刻形成的第一侧墙22的厚度为5～200A，而第一侧墙的厚度小于现有技术中的侧墙的厚度。第一侧墙22用于定义后续形成的sigma形凹槽的尖端与栅极结构21下面的沟道间的距离。第一侧墙22的厚度太大或太小，都会影响后续形成的sigma形凹槽内的第一半导体材料层对沟道的应力施加效果。

其他实施例中，形成第一侧墙材料层的方法还可以为物理气相沉积法（PhysicalVapor Deposition，PVD）、炉管氧化法（Furnace）、原子沉积法（Atomic Layer Deposition，ALD）和分子聚束外延法（Molecular Beam Epitaxy，MBE）。

接着，参考图6，在相邻两个所述第一侧墙22之间的衬底20中形成碗状凹槽23。

采用各向同性干法刻蚀的方法刻蚀形成碗状凹槽23。其中，刻蚀气体包括溴化氢和氯气。具体工艺如下：溴化氢的流量为200～800sccm，氯气的流量为20～100sccm，惰性气体的流量为50～1000sccm，刻蚀腔室的压力为2～200mTorr，刻蚀时间为15～60s。

接着，参考图7，采用湿法腐蚀的方法腐蚀碗状凹槽23，形成sigma形凹槽24。

具体为：将碗状凹槽23暴露在TMAH（Tetramethyl Ammonium Hydroxied，四甲基氢氧化氨）水溶液中，TMAH水溶液腐蚀衬底20。在衬底20中形成碗状凹槽23的区域形成sigma形凹槽24，TMAH水溶液的体积百分比浓度为2%～20%，温度为20～80℃，时间为100～500s。

其他实施例中，湿法腐蚀剂也可以为其他的带羟基的碱性溶液，也属于本发明的保护范围之内。

接着，参考图8，在所述sigma形凹槽24内形成第一半导体材料层25。

本实施例中，MOS晶体管为PMOS晶体管时，第一半导体材料层25为硅锗（SiGe）材料，硅锗材料可以引入硅和硅锗之间晶格失配形成的压应力，从而提高PMOS晶体管的性能；

本实施例中，所述第一半导体材料层25的形成工艺为化学气相沉积工艺。具体工艺如下：硅源气体为SiH₄或SiH₂Cl₂，锗源气体为GeH₄，载气为氢气。硅源气体和锗源气体的流量为1～1000sccm，所述载气的流量为0.1～50slm，温度为500～800℃，压强为1～100Torr。

其他实施例中，第一半导体材料层25的制作方法也可以为ALD、MBE。

本实施例中，第一半导体材料层25顶面需要与衬底20顶面相平。如果第一半导体材料层25的顶面高于衬底20的顶面，第一半导体材料层25与第一侧墙的距离很近，而第一侧墙22的厚度较薄，第一半导体材料层25产生的最大应力会加到栅极结构21上，从而会影响后续形成的MOS晶体管的性能；如果第一半导体材料层25顶面低于衬底20的顶面，第一半导体材料层25产生的最大应力加不到栅极结构21下面的沟道里面，同样也会影响后续形成的MOS晶体管的性能。

接着，参考图9，在所述sigma形凹槽24内形成第一半导体材料层25后，在所述第一侧墙22的周围形成第二侧墙26。

第二侧墙26的材料与第一侧墙22的材料相同。本实施例中，也为氮化硅。

第二侧墙26的具体制作方法如下：采用化学气相沉积（CVD）的方法在第一侧墙22的侧壁、图形化的掩膜层的顶部和衬底20的顶面形成第二侧墙材料层。接着，采用回刻的方法刻蚀第二侧墙材料层，则在第一侧墙22的周围形成第二侧墙26。化学气相沉积的沉积温度为100～900℃。本实施例中，回刻形成的第二侧墙26的厚度为5～200埃。第一侧墙22与第二侧墙26的厚度和与现有技术中的侧墙12（参考图4）的厚度相同，因此，第二侧墙的厚度取决于第一侧墙22的厚度。第二侧墙如果太厚或太薄，也会影响后续形成的第二半导体材料层对栅极结构下的沟道施加应力的效果。

其他实施例中，形成第二侧墙材料层的方法还可以为物理气相沉积法（PhysicalVapor Deposition，PVD）、炉管氧化法（Furnace）、原子沉积法（Atomic Layer Deposition，ALD）和分子聚束外延法（Molecular Beam Epitaxy，MBE）。

接着，参考图10，形成第二侧墙26后，在第一半导体材料层25的表面形成第二半导体材料层27。

本实施例中，第二半导体材料层27与第一半导体材料层25的材料相同，也为硅锗。形成第二半导体材料层27的方法为化学气相沉积。具体工艺条件如下：沉积温度为400～800℃，沉积厚度为5～10nm。其他实施例中，形成第二半导体材料层的方法也可以为炉管氧化法、原子沉积法和分子聚束外延法。

之所以形成第二半导体材料层27，原因如下：实际工艺中，需要第一半导体材料层25的顶面与衬底20顶面相平。然而，从微观上看，受实际工艺的限制，形成的第一半导体材料层25的顶面是不会与衬底20顶面百分之百的相平，也就是说，第一半导体材料层25的顶面不会百分之百的平坦。低于衬底20顶面的第一半导体材料层25部分对栅极结构21下面的沟道不能恰到好处的施加最大应力，从而影响后续形成的半导体器件的性能。如果在第一半导体材料层25上形成第二半导体材料层27，第二半导体材料层27可以弥补第一半导体材料层25顶面低于衬底20顶面的部分。也就是说，第二半导体材料层27可以与第一半导体材料层25一起作用，对栅极结构21下面的沟道恰到好处的施加最大应力，从而得到性能较佳的MOS晶体管。

第二半导体材料层27的厚度如果太小，第二半导体材料层27对栅极结构21下面的沟道不能恰到好处的施加最大应力，从而影响后续形成的MOS晶体管的性能。第二半导体材料层27的厚度如果太大则增加连接电阻，影响后续器件的运行速度。

当然，其他实施例中，第一半导体材料层上不形成第二半导体材料层也属于本发明的保护范围。

接着，继续参考图10，在第二半导体材料层27上形成第三半导体材料层28。

本实施例中，第三半导体材料层28为硅层。形成硅层的方法也为化学气相沉积。其他实施例中，也可以为炉管氧化法、原子沉积法和分子聚束外延法。硅层的厚度为15～20nm。

第三半导体材料层28形成后，接着，对第一半导体材料层25至第三半导体材料层28进行离子注入，形成源极和漏极。

本实施例中，所述离子注入的离子为硼离子，形成的晶体管为PMOS晶体管。具体形成源极和漏极的方法为本领域技术人员熟知技术，在此不进行赘述。

需要说明的是，后续MOS晶体管的形成步骤中，需要在源极和漏极上形成导电插塞，为了减小导电插塞和源极、漏极之间的接触电阻，会在源极和漏极的顶面形成金属硅化物层，这样，形成有金属硅化物的源极和漏极与接触插塞进行电连接时，可以减小导电插塞和源极、漏极之间的接触电阻。本实施例中的第三半导体材料层28就是用来形成金属硅化物层的。然而，本实施例中，利用硅来形成金属硅化物层的接触电阻最小，从而有利于提高后续形成的PMOS晶体管的性能。

第三半导体材料层如果太薄，后续金属硅化物将耗尽该层，并消耗下层应力硅锗层，从而影响应力施加效果，影响载流子迁移率，降低器件性能。第三半导体材料层如果太厚，则增加连接电阻，影响器件速度。

其他实施例中，第二半导体材料层上不形成第三材料层，直接利用第二半导体材料层来形成金属硅化物的方法也适用于本发明。只是形成的PMOS晶体管的性能没有利用硅形成的金属硅化物形成的PMOS晶体管的性能好。

本实施例中，在栅极结构的周围先形成第一侧墙，第一侧墙的厚度小于第一侧墙与后续形成的第二侧墙的厚度和。其中，第一侧墙与第二侧墙的厚度和等于现有技术中的侧墙厚度。因此，相邻的两个第一侧墙之间的距离要比相邻的两个第二侧墙之间的距离大，也就是说，相邻的两个第一侧墙之间的距离要比现有技术中相邻的两个侧墙之间的距离大。由第一侧墙定义的碗状凹槽的横向宽度T2大于现有技术中的碗状凹槽的横向宽度T1。形成的sigma形凹槽尖端与衬底表面的垂直距离与现有技术相同的情况下，使sigma形凹槽尖端与栅极结构之间的水平距离会减小很多。因此，在sigma形凹槽内形成的第一半导体材料层对栅极结构下的沟道能够恰到好处的施加最大应力，并且施加最大应力的程度远比现有技术大，从而可以提高后续形成的PMOS晶体管的载流子迁移率，进行提高后续形成的PMOS晶体管的性能。

再者，在第一半导体材料层上形成的第二半导体材料层可以与第一材料层共同作用，共同施加的最大应力都能够加至栅极结构下面的沟道上，从而进一步提高后续形成的PMOS晶体管的载流子迁移率，进而进一步提高后续形成的PMOS晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种MOS晶体管的制作方法，其特征在于，包括：

在相邻两个所述第一侧墙之间的衬底中形成凹槽；

在所述凹槽内形成第一半导体材料，所述第一半导体材料的顶面与所述衬底顶面相平；

形成第二侧墙的方法之后，在所述第一半导体材料上形成第二半导体材料层；

以所述第二侧墙为掩膜，对第一半导体材料和第二半导体材料层进行离子注入，形成源极和漏极。

2.如权利要求1所述的制作方法，其特征在于，所述凹槽为sigma形凹槽，所述离子注入的离子为硼离子。

3.如权利要求2所述的制作方法，其特征在于，在相邻两个所述第一侧墙之间的衬底中形成凹槽的步骤包括：

采用湿法腐蚀碗状凹槽，形成sigma形凹槽。

4.如权利要求1所述的制作方法，其特征在于，所述第一半导体材料为硅锗。

5.如权利要求1所述的制作方法，其特征在于，所述第二半导体材料层与第一半导体材料为相同材料。

6.如权利要求1所述的制作方法，其特征在于，在所述第二半导体材料层上还形成第三半导体材料层。

7.如权利要求6所述的制作方法，其特征在于，所述第三半导体材料层的材料为硅。

8.如权利要求1所述的制作方法，其特征在于，所述第一侧墙与第二侧墙的材料相同。

9.如权利要求1所述的制作方法，其特征在于，所述第二半导体材料层的材料为硅。