TW201626381A - 具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法 - Google Patents

具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法 Download PDF

Info

Publication number
TW201626381A
TW201626381A TW104144481A TW104144481A TW201626381A TW 201626381 A TW201626381 A TW 201626381A TW 104144481 A TW104144481 A TW 104144481A TW 104144481 A TW104144481 A TW 104144481A TW 201626381 A TW201626381 A TW 201626381A
Authority
TW
Taiwan
Prior art keywords
sttm
devices
array
magnetic layer
layer
Prior art date
Application number
TW104144481A
Other languages
English (en)
Other versions
TWI582765B (zh
Inventor
布萊恩 道爾
大衛 肯克
查爾斯 郭
烏戴 沙
肯恩 歐固茲
馬克 達克西
沙亞斯 蘇利
克萊爾 韋伯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201626381A publication Critical patent/TW201626381A/zh
Application granted granted Critical
Publication of TWI582765B publication Critical patent/TWI582765B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述具有偏移單元之垂直自旋轉移力矩記憶體(STTM)裝置及製造具有偏移單元之垂直STTM裝置的方法。例如，自旋轉移力矩記憶體(STTM)陣列包括一配置於基底上並且僅具有第一STTM裝置之第一負載線。該STTM陣列亦包括一配置於該基底上(鄰接該第一負載線)並且僅具有第二STTM裝置之第二負載線，該第二STTM裝置與該第一STTM裝置為非共面。

Description

具有偏移單元之垂直自旋轉移力矩記憶體(STTM)裝置及其形成方法
本發明之實施例係於記憶體裝置之領域中，特別地，有關具有偏移單元之垂直自旋轉移力矩記憶體(STTM)裝置及製造具有偏移單元之垂直STTM裝置的方法。
於過去數十年，積體電路中之特徵的定標已是不斷成長的半導體工業背後之驅動力。定標越來越小的特徵致能了半導體晶片之有限表面上的功能性單元之增加的密度。例如，縮小電晶體尺寸容許在晶片上結合增加數目的記憶體裝置，導致具有增加能力之產品的製造。然而，對於越來越多的容量之慾望並不是沒有問題的。將各裝置之性能最佳化的需求變得越來越重要。
自旋力矩裝置之操作是根據自旋轉移力矩之現象。假如電子之電流通過磁化層(稱為固定磁性層)，其 將變成自旋極化的。隨著穿隧程序後各合格電子通過電介質層，其自旋(其被稱為電子之「本質」角動量)將影響下一磁性層(稱為自由磁性層)中之磁化，造成小改變。透過角動量之守恆的原理，此導致磁化之力矩造成的進動。由於電子之反射，力矩亦被施加於一相關固定磁性層之磁化上，但此層被壓住。最後，假如電流超過某關鍵值(由磁性材料及其環境所造成的阻尼來給定)，則自由磁性層之磁化的方向將由電流之脈衝所切換，通常在小於約10奈秒中。固定磁性層之磁化應保持不變，因為相關電流係由於幾何或者由於相鄰的反鐵磁層而低於其臨限值。
自旋轉移力矩可被用以翻轉磁性隨機存取記憶體中之主動元件。自旋轉移力矩記憶體(或STTM)具有優於習知磁性隨機存取記憶體(MRAM)之較低功率耗損及較佳可擴縮性的優點，習知磁性隨機存取記憶體(MRAM)係使用磁場來翻轉主動元件。然而在STTM裝置製造及使用之領域中仍需要顯著的改良。
100A,100B‧‧‧圖表
102A,102B‧‧‧上方陣列
104A,104B‧‧‧下方陣列
200A‧‧‧習知陣列
200B‧‧‧偏移陣列
202A,204A,206A,208A‧‧‧垂直STTM裝置
202B,204B,206B,208B‧‧‧垂直STTM裝置
210A‧‧‧底部電極
210B‧‧‧底部電極
212A‧‧‧負載線
212B‧‧‧負載線
214A‧‧‧固定磁性層
214B‧‧‧固定磁性層
216A‧‧‧隧道氧化物層
216B‧‧‧隧道氧化物層
218A‧‧‧自由磁性層
218B‧‧‧自由磁性層
300‧‧‧底部電極
302‧‧‧負載線
304‧‧‧電介質間層
306‧‧‧材料堆疊
306A,306B‧‧‧個別的MTJ
308‧‧‧固定磁性層
310‧‧‧隧道氧化物層
312‧‧‧自由磁性層
314‧‧‧層間電介質層
316‧‧‧通孔延伸
318‧‧‧區
320‧‧‧通孔
322‧‧‧第二材料堆疊
322A,322B‧‧‧個別的MTJ
324‧‧‧固定磁性層
326‧‧‧隧道氧化物層
328‧‧‧自由磁性層
400‧‧‧底部電極
402‧‧‧負載線
404‧‧‧電介質間層
406‧‧‧材料堆疊
406A,406B‧‧‧個別的MTJ
408‧‧‧固定磁性層
410‧‧‧隧道氧化物層
412‧‧‧自由磁性層
414‧‧‧層間電介質層
416‧‧‧額外負載線
422‧‧‧第二材料堆疊
422A,422B‧‧‧個別的MTJ
424‧‧‧固定磁性層
426‧‧‧隧道氧化物層
428‧‧‧自由磁性層
600‧‧‧自旋轉移力矩記憶體位元單元
610‧‧‧自旋轉移力矩元件
612‧‧‧自由磁性層電極
614‧‧‧自由磁性層
616‧‧‧固定磁性層電極
618‧‧‧固定磁性層
622‧‧‧穿隧障壁或電介質層
623‧‧‧第一電介質元件
624‧‧‧第二電介質元件
632‧‧‧位元線
634‧‧‧電晶體
636‧‧‧字元線
638‧‧‧源極線
700‧‧‧電子系統
702‧‧‧微處理器
704‧‧‧處理器
706‧‧‧控制單元
708‧‧‧記憶體裝置
710‧‧‧輸入/輸出裝置
800‧‧‧計算裝置
802‧‧‧主機板
804‧‧‧處理器
806‧‧‧通訊晶片
圖1A為一圖表，其顯示由於STTM陣列中之定標單元鄰近而對磁場的效應。
圖1B為一圖表，其顯示由於STTM陣列中之定標單元鄰近而對所需電流的效應。
圖2A闡明習知垂直STTM裝置之陣列的橫斷面視圖。
圖2B闡明垂直STTM裝置之交錯式或偏移陣列的橫斷面視圖，依據本發明之實施例。
圖3A-3I闡明一種製造垂直STTM裝置之陣列的方法中之各種操作的橫斷面視圖，依據本發明之實施例。
圖4A-4H闡明另一種製造垂直STTM裝置之陣列的方法中之各種操作的橫斷面視圖，依據本發明之另一實施例。
圖5闡明垂直自旋轉移力矩記憶體(STTM)裝置之材料層堆疊的橫斷面視圖，依據本發明之實施例。
圖6闡明一種包括自旋轉移力矩元件之自旋轉移力矩記憶體位元單元的概圖，依據本發明之實施例。
圖7闡明一電子系統之方塊圖，依據本發明之實施例。
圖8闡明一計算裝置，依據本發明之一實施方式。
【發明內容及實施方式】
描述具有偏移單元之垂直自旋轉移力矩記憶體(STTM)裝置及製造具有提升穩定性之垂直STTM裝置的方法。於下列描述中，提出多項特定細節，諸如特定磁性層集成及材料狀態，以提供本發明之實施例的透徹瞭解。熟悉此項技術人士將清楚本發明之實施例可被實施而無這些特定細節。於其他例子中，眾所周知的特徵(諸如 積體電路設計佈局)未被詳細地描述，以免非必要地混淆本發明之實施例。再者，應理解其圖形中所示之各個實施例為說明性表示且不一定依比例描繪。
文中所述之一或更多實施例係有關用於垂直STTM系統之定標的偏移記憶體裝置。應用可包括使用於嵌入式記憶體、嵌入式非揮發性記憶體(NVM)、磁性隨機存取記憶體(MRAM)、磁性穿隧接面(MTJ)裝置、NVM垂直MTJ、STTM、及非嵌入式或獨立記憶體。於一實施例中，垂直STTM裝置中之穩定性係藉由垂直地交錯STTM裝置之陣列中的相鄰單元來達成，如以下較詳細地描述。
一或更多實施例係有關用以防止或減少諸如來自STTM陣列中之邊緣場等「串音」的方式，及額外地，有關增加此類陣列之封裝密度。隨著STTM被定標至越來越小的尺寸，介於個別記憶體單元之間的間隔通常亦被逐步地定標。於某一點上(例如，於某一科技節點上)，介於單元之間的間隔變得很少以致來自一記憶體裝置之邊緣磁場可影響其鄰居之行為，造成減少的壽命及增加的切換電流臨限值。
舉例而言，圖1A及1B個別為圖表100A及100B，其個別地顯示由於STTM陣列中之定標單元鄰近而對磁場及所需電流的效應。更明確地，圖表100A及100B個別地互關聯磁場(Hdisturb；其亦為單元之穩定性的指示-Hdisturb越強，則單元越穩定)或所需接面電流(其中JC為用以切換裝置之關鍵電流密度)，以成為針對三個相鄰單 元之單元間隔(△d，奈米)的函數。參考圖表100A及100B，隨著△d減少(從右至左)，中央「犧牲者」單元B之性質受侵略者單元A和C之磁場所影響。假如犧牲者單元B被反平行地與單元A和C對齊(個別如上方陣列102A和102B之情況)，隨著△d減少，單元變得更難以翻轉，且亦更難以寫入。假如犧牲者單元B被平行地與單元A和C對齊(個別如下方陣列104A和104B之情況)，隨著△d減少，單元變得更易於翻轉，且亦更易於寫入，並因而更不穩定。
圖表100A及100B中所展示之現象係闡明本技術中所尚未解決之問題。可能有一種方式是縮小各記憶體元件之尺寸以致介於相鄰元件的邊緣之間的距離縮小。然而，縮小尺寸亦減小穩定性，因為穩定性係隨著元件之體積減小而減小。
為了結構性地展示相關問題，圖2A闡明習知垂直STTM裝置之陣列的橫斷面視圖，而圖2B闡明依據本發明之實施例的垂直STTM裝置之交錯式或偏移陣列的橫斷面視圖。
參考圖2A，例如，垂直STTM裝置202A、204A、206A及208A之習知陣列200A被配置於底部電極210A之上。垂直STTM裝置202A、204A、206A及208A係透過負載線212A而被耦合至底部電極210A(應理解其雖然為了簡化而描繪為共同電極，但應理解其各裝置被耦合至其本身相應的電晶體電極以形成1T-1STTM單元)。 各垂直STTM裝置202A、204A、206A及208A包括固定磁性層214A、隧道氧化物層216A、及自由磁性層218A。再者，垂直STTM裝置202A、204A、206A及208A均被形成於相同平面中(諸如於積體電路之相同後端互連位準中)，介於裝置之間的範例距離約為10奈米，約40奈米之裝置寬度、及約50奈米之負載線至負載線距離(有效節距)。於配置200A中，強邊緣場可能干擾相鄰裝置之性能，如圖2A中所示，因為間隔僅約10奈米。
反之，參考圖2B，例如，垂直STTM裝置202B、204B、206B及208B之偏移陣列200B被配置於底部電極210B之上。垂直STTM裝置202B、204B、206B及208B係透過負載線212B而被耦合至底部電極210B(應理解其雖然為了簡化而描繪為共同電極，但應理解其各裝置被耦合至其本身相應的電晶體電極以形成1T-1STTM單元)。各垂直STTM裝置202B、204B、206B及208B包括固定磁性層214B、隧道氧化物層216B、及自由磁性層218B。然而，不同於陣列200A，垂直STTM裝置202B、204B、206B及208B被形成於兩不同平面中，其相鄰裝置為非共面的。介於針對相當於200A之陣列的裝置之間的範例距離保持於10奈米。然而，以約40奈米之裝置寬度，介於共面裝置(例如，202B與206B為共面，而204B與208B為共面)之間的間隔約為60奈米。共面裝置之範例負載線至負載線距離(有效節距)因而約為100奈米。於一範例實施例中，介於相鄰裝置之間的偏移之高度約為 100奈米。於配置200B中，介於共面裝置之間(例如，介於裝置204B與208B之間)的邊緣場及介於相鄰裝置之間(例如，介於裝置202B與204B之間)的邊緣場兩者均可能存在，如圖2B中所示。然而，因為邊緣場係介於偏移相鄰裝置或介於非相鄰共面裝置之間，所以邊緣場(假如有的話)是相當弱的。因為邊緣場很弱，所以不穩定性及/或切換電流問題可實際上被消除。
再者，於製造陣列200B時，微影侷限可被減少，如以下配合說明性製造技術而更詳細地描述者，即使陣列200B內之裝置的密度與陣列200A的相同。例如，針對陣列200A，介於兩最小分隔特徵之間的距離被取為約50奈米。以介於世代之間的0.7X比例因數，針對陣列200B(相同記憶體密度200A)之佈局，單元可被佈局以兩倍大的最小特徵長度，或者從更早2世代之科技的微影侷限。亦即，陣列200A需要2F圖案化而陣列200B僅需要4F圖案化。利用面對微影之問題，諸如陣列200B之陣列的製造導致此方式之顯著減少的成本，即使需要在兩電介質層之上圖案化，其為以下更詳細地描述之權衡。於一實施例中，隨著介於陣列200B相對於200A中的記憶體元件之間的距離增加，有可能犧牲一些介於記憶體元件的距離來換取更大的密度。亦即，可藉由從4F(例如，圖3A-3I中所描述之程序)至3F(例如，圖4A-4H中所描述之程序)減小特徵尺寸來達成增加密度，而同時維持介於記憶體元件之間的相對大距離(例如，偏移陣列之約35奈米相 對於習知陣列之10奈米)。此一方式有效地增加共面陣列之密度50%，而同時仍受惠自減少的邊緣場。
針對製造技術，以下提供兩個說明性範例。於一使用嚴格微影(tight lithography)方式之範例中，圖3A-3I闡明一種製造垂直STTM裝置之陣列的方法中之各種操作的橫斷面視圖，依據本發明之實施例。於一使用寬鬆微影(relaxed lithography)方式之範例中，圖4A-4H闡明另一種製造垂直STTM裝置之陣列的方法中之各種操作的橫斷面視圖，依據本發明之另一實施例。適於各技術之特定材料係配合圖5而被描述於下。
於一種積極微影(aggressive lithography)方式中(參考圖3A)，用於形成磁性穿隧接面(MTJ)之材料堆疊306包括固定磁性層308、隧道氧化物層310及自由磁性層312。材料堆疊306被形成於底部電極300之上所形成的複數負載線302之上(該底部電極300可被形成於未顯示的基底之上；應理解其雖然為了簡化而描繪為共同電極，但應理解其各裝置被耦合至其本身相應的電晶體電極以形成1T-1STTM單元)。電介質間層304可被包括於負載線302之間，如圖3A中所示。參考圖3B，材料堆疊306被圖案化(例如，藉由微影及蝕刻處理)以提供個別的MTJ 306A及306B。額外層間電介質層314被形成於個別的MTJ 306A及306B上，如圖3C中所示。參考圖3D，通孔延伸316被形成於層間電介質層314中以耦合至複數負載線302之每另一負載線。應理解其因為介於個別的 MTJ 306A及306B之間的最終負載線因而被形成於兩不同的圖案化操作中，所以失準可能發生於(例如)區318上。額外通孔320接著可被形成於層間電介質層314中，交錯與通孔延伸316並耦合至個別的MTJ 306A及306B，如圖3E中所示。參考圖3F，用以形成MTJ之第二材料堆疊322被形成於通孔延伸316及通孔320上。第二材料堆疊322包括固定磁性層324、隧道氧化物層326及自由磁性層328。參考圖3G，材料堆疊322被圖案化(例如，藉由微影及蝕刻處理)以提供個別的MTJ 322A及322B。額外層間電介質層324被形成於個別的MTJ 322A及322B上，如圖3H中所示。參考圖3I，通孔延伸326被形成於層間電介質層324中以耦合至個別的MTJ 322A及322B或通孔318。應理解其因為介於個別的MTJ 306A及306B之間的最終負載線因而被形成於兩不同的圖案化操作中，所以失準可能發生於(例如)區328上。
於一種寬鬆微影方式中(參考圖4A)，用於形成磁性穿隧接面(MTJ)之材料堆疊406包括固定磁性層408、隧道氧化物層410及自由磁性層412。材料堆疊406被形成於底部電極400之上所形成的複數負載線402之上(該底部電極400可被形成於未顯示的基底之上；應理解其雖然為了簡化而描繪為共同電極，但應理解其各裝置被耦合至其本身相應的電晶體電極以形成1T-1STTM單元)。電介質間層404可被包括於負載線402之間，如圖4A中所示。參考圖4B，材料堆疊406被圖案化(例如，藉 由微影及蝕刻處理)以提供個別的MTJ 406A及406B。額外層間電介質層414被形成於個別的MTJ 406A及406B上，如圖4C中所示。參考圖4D，額外負載線416被形成於層間電介質層414及404中以耦合至底部電極400。參考圖4E，用以形成MTJ之第二材料堆疊422被形成於負載線416上。第二材料堆疊422包括固定磁性層424、隧道氧化物層426及自由磁性層428。參考圖4F，材料堆疊422被圖案化(例如，藉由微影及蝕刻處理)以提供個別的MTJ 422A及422B。額外層間電介質層424被形成於個別的MTJ 422A及422B上，如圖4G中所示。參考圖4H，通孔426被形成於層間電介質層424中以耦合至個別的MTJ 422A和422B以及個別的MTJ 406A和406B。
應理解其交錯式或偏移陣列應根據多階記憶體而被區隔自記憶體單元之類別。於多階記憶體中，多於一個裝置被安置於各負載線上。於一範例的習知實施方式中，兩個不同的垂直配置的磁性接面作用為單一負載線之單一單元，具有4個電阻之位準(0,0-0,1-1,0-1,1)，形成多階記憶體之配置。然而，此一單元並未減少邊緣場，因為其被緊密地封裝在一起。最重要地，此一多階記憶體遭受難以分離該4個電阻位準的困擾(因為介於單一單元的高與低之間的差異並非甚大於2X)。反之，文中所述之實施例僅包括一裝置於各負載線上，以相鄰的裝置彼此交錯。
再者，如上所述之偏移配置內的各單獨單元 之穩定性為面對STTM為基的裝置之定標以及從該些裝置製造之記憶體陣列的一項額外的重要課題。隨著定標持續，對於能夠裝入已定標的單元尺寸之較小記憶體元件的需求已驅使業界朝向垂直STTM之方向，其具有針對小記憶體元件尺寸之較高穩定性。於一實施例中，用於上述偏移配置中之單獨垂直STTM單元係使用介面調諧來製造以獲取垂直強度之最大量及(因此)來自其包括磁性層之材料堆疊的穩定性。
當作用以說明垂直單元之偏移陣列內的垂直穩定性之方式的基礎，圖5闡明垂直自旋轉移力矩記憶體(STTM)裝置之材料層堆疊的橫斷面視圖，依據本發明之實施例。參考圖5，垂直STTM裝置之材料層堆疊500包括底部電極502、固定磁性層506、電介質層508、自由磁性層510、及頂部電極512。材料層堆疊500之磁性穿隧接面(MTJ)部分包括固定磁性層506、電介質層508、及自由磁性層510。材料堆疊500為用以製造垂直STTM之基礎材料堆疊，且可能以較大的複雜度來製造。例如，雖未顯示於堆疊500中，反鐵磁層亦可被包括於位置504中，亦即介於底部電極502與固定磁性層506之間。額外地，電極502及512本身可包括具有不同性質之材料的多數層。圖5中所示之材料堆疊可(以其最基本形式)為垂直系統，其中磁性層506及510之自旋係垂直於該等層本身之平面，如圖5中之520所示者。
未進一步加工，圖5之材料堆疊500通常為 平面中自旋系統。然而，利用層或介面加工，材料堆疊可被製造以提供垂直自旋系統。於第一範例中，再次參考材料堆疊500之特徵為平台，自由磁性層510(例如，有CoFeB所組成之自由磁性層)係從用於平面中STTM裝置之傳統厚度減薄。薄化之程度可能是足夠的以致從其與電介質層508中之氧互作用的層510中之鐵(Fe)所獲得的垂直組件(例如，與圖5之介面1上的氧化鎂(MgO)層108互作用)係主宰自由CoFeB層510之平面中組件。此範例提供一種垂直系統，根據耦合至自由層之一介面(亦即，CoFeB-MgO介面)的單層系統。藉由來自MgO層之氧的CoFeB層中的表面鐵原子(Fe)之氧化程度提供自由層之強度(穩定性)以具有垂直主宰的自旋狀態。於此範例中，電極502及512由諸如鉭(Ta)之單一金屬所組成。
於第二範例中，再次參考材料堆疊500之特徵以當作平台，頂部電極512被取代以交替的磁性(例如，鈷(Co))與非磁性層(例如，鈀(Pd))之多層堆疊電極。此一多層技術提供其各磁性薄膜層(Co)具有在自旋方向上垂直之介面。此堆疊中之最終(底部)Co層(例如，位於自由層510上並形成介面2之Co層)係磁性地耦合至下方的CoFeB自由層510。於全自由層中具有交替的磁性與非磁性層之電極512中的所有介面(從介面2開始)之總和及，有可能，除了介面1之外，使得自由層510之材料的穩定性為垂直的。亦即，針對此第二範例，垂直自旋裝置之穩定性驅動器包括如前所述之第一範例的MgO耦合(亦即， 來自介面1)加上自由層510至上垂直磁鐵之額外耦合介面2的組合。
於第三範例中，再次參考材料堆疊500之特徵以當作平台，提供類似於第一範例之結構。然而，一額外的穿隧障壁過濾層(例如，第二MgO層)被加至該堆疊於位置530，顯示於圖5中。第二MgO層之加入容許來自此一頂部MgO層之氧與CoFeB自由層510之頂部上的Fe互作用(例如，氧化)，實際上使單元之穩定性為第一範例之兩倍。然而，雖然此方式很吸引人，其將第二MgO層加入堆疊500中可能有些犧牲。亦即，此一第二MgO層實際上為一薄電介質膜，其可顯著地增加所得堆疊之電阻。電阻可增加至某程度而使其干擾檢測介於「1」狀態與「0」狀態之間的差異之能力，該檢測係更詳細地描述於下。
再次參考圖5，於一實施例中，固定磁性層506係由適於維持固定多數自旋之材料或材料堆疊所組成。因此，固定磁性層506(或參考層)可被稱為鐵磁層。於一實施例中，固定磁性層506係由鈷鐵硼化物(CoFeB)之單層所組成。然而，於另一實施例中，固定磁性層506係由鈷鐵硼化物(CoFeB)層、釕(Ru)層、鈷鐵硼化物(CoFeB)層堆疊所組成。於特定的此實施例中，固定磁性層為合成反鐵磁體(SAF)之形式。從頂部朝下的觀點，該堆疊為CoFeB/Ru/CoFe堆疊(例如，無硼於該底部層中，但於其他實施例中可能有)。應理解其Ru厚度是極特定的 (例如，8-9埃)以致介於CoFeB與CoFe之間的耦合是反鐵磁的；其指向相反的方向。
再次參考圖5，於一實施例中，電介質層508係由一種適於容許多數自旋之電流通過該層而同時至少某程度地阻止多數自旋之電流通過該層的材料所組成。因此，電介質層508(或自旋過濾層)可被稱為穿隧層。於一實施例中，電介質層508係由諸如(但不限定於)氧化鎂(MgO)或氧化鋁(Al2O3)等材料所組成。於一實施例中，電介質層508具有約1奈米之厚度。
再次參考圖5，於一實施例中，自由磁性層510係由適於多數自旋與少數自旋之間轉變的材料所組成，根據其應用。因此，自由磁性層510(或記憶體層)可被稱為鐵磁記憶體層。於一實施例中，自由磁性層510係由鈷鐵(CoFe)或鈷鐵硼化物(CoFeB)之層所組成。
再次參考圖5，於一實施例中，底部電極502係由適於電接觸STTM裝置之固定磁性層側之材料或材料堆疊所組成。於一實施例中，底部電極502為地形上平順的電極。於一此類實施例中，底部電極502具有適於良好導電性之厚度但具有極少至沒有柱狀結構(其將另造成粗糙的頂部表面)形成。此一地形上平順的電極可被稱為結構上非晶的。於一特定實施例中，底部電極係由與Ta層交錯之Ru層所組成。有效地，依據本發明之實施例，底部電極502可能不是傳統的厚單一金屬電極(諸如Ru電極)，但取而代之為Ru/Ta交錯的材料堆疊。然而，於替 代實施例中，底部電極502為傳統的厚單一金屬電極(諸如Ru電極)。
於一實施例中，頂部電極512係由適於電接觸STTM裝置之自由磁性層側之材料或材料堆疊所組成。於一實施例中，頂部電極512係由釕(Ru)層及接觸金屬層堆疊所組成。釕層可被包括以防止氧遷移入自由磁性層510。金屬接觸層可提供低電阻路徑以供電流之導通，並可由諸如(但不限定於)銅、鋁、鎳、及鈷等材料所組成。於另一實施例中，頂部電極512可由實質上如底部電極502之相同材料堆疊所組成，例如，交錯且非晶的、厚的、導電堆疊。
再次參考圖5，於一實施例中，假如包括的話，反鐵磁層504係由適於促進相鄰固定磁性層(諸如固定磁性層506)中之自旋的鎖定之材料所組成。於一實施例中，反鐵磁層504係由諸如(但不限定於)銥錳(IrMn)或鉑錳(PtMn)等材料所組成。
於一實施例中，如稍後參考圖6而更詳細地描述，一種非揮發性記憶體裝置包括第一電極及配置於第一電極之上的固定磁性層。自由磁性層被配置於固定磁性層之上，及第二電極被配置於自由磁性層之上。電介質層被配置於自由磁性層與固定磁性層之間。第二電極係鄰近自由磁性層。非揮發性記憶體裝置亦包括電連接至自由磁性層電極之電晶體、源極線、及字元線。於一實施例中，非揮發性記憶體裝置進一步包括一配置於固定磁性層與第 一電極之間的反鐵磁層。
於本發明的某些形態及至少一些實施例中，某些術語保留某些可定義的意義。例如，「自由」磁性層為一儲存計算變數之磁性層。「固定」磁性層為具有永久磁化之磁性層。穿隧障壁(諸如穿隧電介質或穿隧氧化物)為置於自由與固定磁性層之間者。固定磁性層可被圖案化以產生輸入及輸出至相關電路。磁化可藉由自旋轉移力矩效應而被寫入，於使電流通過輸入電極時。磁化可經由穿隧磁致電阻效應而被讀取，於供應電壓至輸出電極時。於一實施例中，電介質層508之角色係用以造成大的磁致電阻比。磁致電阻為當兩鐵磁層具有反平行和平行磁化時介於電阻之間的差異之比，而該狀態之電阻具有平行磁化。
再次參考圖5，包括自由磁性層510、穿隧障壁層508、及固定磁性層506之自旋轉移力矩元件500的部分係已知為磁性穿隧接面。自由磁性層510及固定磁性層506可為鐵磁層，其能夠保持磁場或極化。然而，固定磁性層506組態成保持多數自旋狀態(例如，描述為針對垂直自旋狀態之自旋上)。穿隧障壁層508(其係分離自由磁性層510與固定磁性層506)可具有一厚度(例如，約1奈米或更小的介於自由磁性層510與固定磁性層506之間的距離)以致電子可從該處穿隧通過，假如偏壓被施加於自由磁性層電極512與固定磁性層電極502之間的話。
於一實施例中，MTJ基本上作用為電阻，其中通過MTJ之電路徑之電阻可存在於兩電阻狀態下 (「高」或者「低」)，根據自由磁性層510中及固定磁性層506中之磁化的相對方向或定向。參考圖5，於其自旋方向於自由磁性層510中是朝下(少數)之情況下，則高電阻狀態存在，其中自由磁性層510及固定磁性層506中之磁化的方向是實質上彼此相反的或反平行的。再次參考圖5，於其自旋方向於自由磁性層510中是朝上(多數)之情況下，則低電阻狀態存在，其中自由磁性層510及固定磁性層506中之磁化的方向是實質上彼此對齊的或平行的。應理解其針對MTJ之電阻狀態的術語「低」及「高」是彼此相對的。換言之，高電阻狀態僅為較低電阻狀態可檢測地更高的電阻，反之亦然。因此，利用電阻中之可檢測差異，低與高電阻狀態可代表資訊之不同位元(亦即，「0」或「1」)。
自由磁性層510之磁化的方向可透過一種使用自旋極化電流之程序呼叫自旋轉移力矩(「STT」)而被切換。電流通常是非極化的(例如，包括約50%自旋上及約50%自旋下電子)。自旋極化電流為具有任一自旋上或自旋下之較大數目電子者，其可藉由使電流通過固定磁性層506而產生。來自固定磁性層506之自旋極化電流的電子係穿隧通過該穿隧障壁或電介質層508並將其自旋角動量轉移至自由磁性層510，其中自由磁性層510將把其磁性方向從反平行定向至固定磁性層506之方向或者平行。自由磁性層510可藉由反轉電流而被回復至其原始定向。
因此，MTJ可藉由其磁化之狀態來儲存單一 位元的資訊(「0」或「1」)。MTJ中所儲存之資訊係藉由驅動通過MTJ之電流來感應。自由磁性層510不需要電力來留存其磁性定向。如此一來，MTJ之狀態在當裝置之電力移除時被保留。因此，由圖5之堆疊500所組成之自旋轉移力矩記憶體位元單元於一實施例中為非揮發性的。
雖然製造用於(例如)自旋轉移力矩記憶體位元單元之層500的堆疊之方法尚未被完全詳細地描述於此，應理解其製造之步驟可包括標準微電子製造程序，諸如微影、蝕刻、薄膜沈積、平坦化(諸如化學機械拋光(CMP))、擴散、度量衡、犧牲層之使用、蝕刻停止層之使用、平坦化停止層之使用、及/或與微電子組件製造相關之任何其他動作。
依據本發明之另一實施例，固定磁性層506、自由磁性層510之一或兩者包括半金屬材料層。於第一範例中，於一實施例中，半金屬材料層被包括於固定磁性層506及電介質層508介面上。於一特定的此實施例中，固定磁性層506為由半金屬材料所組成之單一層。然而，於另一特定實施例中，僅有固定磁性層506之一部分由半金屬材料所組成。於第二範例中，於另一實施例中，半金屬材料層被包括於自由磁性層510及電介質層508介面上。於一特定的此實施例中，自由磁性層510為由半金屬材料所組成之單一層。然而，於另一特定實施例中，僅有自由磁性層510之一部分由半金屬材料所組成，例如，當作在與電介質層508之介面上的子層。於第三範例中，於又另 一實施例中，第一半金屬材料層被包括於固定磁性層506及電介質層508介面上而第二半金屬材料層被包括於自由磁性層510及電介質層508介面上。於一實施例中，半金屬(例如，Heusler合金)被包括以增加磁性穿隧接面(MTJ)裝置中介於反平行電阻(RAP)與平行電阻(RP)(亦即，△R)之間的差異。
於一實施例中，上述的半金屬材料層被稱為Heusler合金，其為基於Heusler相位之鐵磁金屬合金。Heusler相位可為具有特別組成及面向中心的立方晶體結構之介金屬。由於介於相鄰磁性離子之間的雙交換機制，該些材料為鐵磁的(即使構成元件不是)。該些材料通常包括錳離子，其位於立方結構之本體中心上並攜載合金之大部分磁矩。於一特定實施例中，固定磁性層506、自由磁性層510之任一者或兩者中所包括之半金屬材料層為諸如以下(但不限定於)之材料層：Cu2MnAl,Cu2MnIn,Cu2MnSn,Ni2MnAl,Ni2MnIn,Ni2MnSn,Ni2MnSb,Ni2MnGa,Co2MnAl,Co2MnSi,Co2MnGa,Co2MnGe,Pd2MnAl,Pd2MnIn,Pd2MnSn,Pd2MnSb,Co2FeSi,Fe3Si,Fe2Val,Mn2VGa，或Co2FeGe。
再次參考與圖5相關之描述，包括磁性材料層之層堆疊(例如，用於磁性穿隧接面者)可被用於製造記憶體位元單元。例如，圖6闡明一種包括自旋轉移力矩元件610之自旋轉移力矩記憶體位元單元600的概圖，依據本發明之實施例。
參考圖6，自旋轉移力矩元件610可包括自由磁性層電極612、鄰接自由磁性層電極612之自由磁性層614、鄰接固定磁性層618之固定磁性層電極616、及配置於自由磁性層614與固定磁性層618之間的穿隧障壁或電介質層622。於一實施例中，自旋轉移力矩元件610係根據垂直磁性。
第一電介質元件623及第二電介質元件624可被形成鄰接固定磁性層電極616、固定磁性層618、及穿隧障壁或電介質層522。固定磁性層電極516可被電連接至位元線632。自由磁性層電極612可被耦合與電晶體634。電晶體634可被耦合與字元線636及源極線638，以一種那些熟悉此技藝人士將瞭解之方式。自旋轉移力矩記憶體位元單元600可進一步包括額外的讀取和寫入電路(未顯示)、感應放大器(未顯示)、位元線參考(未顯示)，等等，如那些熟悉此技藝人士所將瞭解者，以供自旋轉移力矩記憶體位元單元600之操作。應理解其複數自旋轉移力矩記憶體位元單元600可操作以彼此連接而形成記憶體陣列(未顯示)，其中該記憶體陣列可被併入非揮發性記憶體裝置內。應理解其電晶體634可被連接至固定磁性層電極616或自由磁性層電極512，雖僅顯示了後者。
圖7闡明一電子系統700之方塊圖，依據本發明之實施例。電子系統700可相應於(例如)可攜式系統、電腦系統、程序控制系統、或利用處理器及相關記憶體之任何其他系統。電子系統700可包括微處理器702(具 有處理器704及控制單元706)、記憶體裝置708、及輸入/輸出裝置710(應理解其電子系統700可具有複數處理器、控制單元、記憶體裝置單元及/或輸入/輸出裝置於各個實施例中)。於一實施例中，電子系統700具有一組指令，其界定將由處理器704執行於資料上之操作；以及介於處理器704、記憶體裝置708、與輸入/輸出裝置710之間的其他異動。控制單元706協調處理器704、記憶體裝置708及輸入/輸出裝置710之操作，藉由重複循環一組造成指令被提取自記憶體裝置708並被執行之操作。記憶體裝置708可包括自旋轉移力矩元件，如本說明書中所描述者。於一實施例中，記憶體裝置708被嵌入微處理器702中，如圖7中所描繪。
圖8闡明一計算裝置800，依據本發明之一實施方式。計算裝置800含有主機板802。主機板802可包括數個組件，包括(但不限定於)處理器804及至少一通訊晶片806。處理器804被實體地及電氣地耦合至主機板802。於某些實施方式中，至少一通訊晶片806亦被實體地及電氣地耦合至主機板802。於進一步實施方式中，通訊晶片806為處理器804之部分。
根據其應用，計算裝置800可包括其他組件，其可被或可不被實體地及電氣地耦合至主機板802。這些其他組件包括(但不限定於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天 線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、揚聲器、相機、及大量儲存裝置(諸如硬碟機、光碟(CD)、數位光碟(DVD)，等等)。
通訊晶片806致能無線通訊，以供資料之轉移至及自計算裝置800。術語「無線」及其衍生詞可被用以描述電路、裝置、系統、方法、技術、通訊頻道，等等，其可藉由使用透過非固體媒體之經調變的電磁輻射來傳遞資料。該術語並未暗示其相關裝置不含有任何佈線，雖然於某些實施例中其可能不含有。通訊晶片806可實施數種無線標準或協定之任一者，包括(但不限定於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及其被指定為3G、4G、5G、及以上的任何其他無線協定。計算裝置800可包括複數通訊晶片806。例如，第一通訊晶片806可專用於較短距離無線通訊，諸如Wi-Fi及藍牙；而第二通訊晶片806可專用於較長距離無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算裝置800之處理器804包括封裝於處理器804內之積體電路晶粒。於本發明之一些實施方式中，處理器之積體電路晶粒包括一或更多裝置，諸如依據本發 明之實施方式而建造的自旋轉移力矩記憶體。術語「處理器」可指稱任何裝置或裝置之部分，其處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變為其可被儲存於暫存器及/或記憶體中之其他電子資料。
通訊晶片806亦包括封裝於通訊晶片806內之積體電路晶粒。依據本發明之另一些實施方式中，通訊晶片之積體電路晶粒包括一或更多裝置，諸如依據本發明之實施方式而建造的自旋轉移力矩記憶體。
於進一步實施方式中，計算裝置800內所包括之另一組件可含有積體電路晶粒，其包括一或更多裝置，諸如依據本發明之實施方式而建造的自旋轉移力矩記憶體。
於各種實施方式中，計算裝置800可為膝上型電腦、小筆電、筆記型電腦、輕薄型筆電、智慧型手機、輸入板、個人數位助理(PDA)、超輕行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。於進一步實施方式中，計算裝置800可為處理資料之任何其他電子裝置。
因此，本發明之一或更多實施例一般係有關微電子記憶體之製造。微電子記憶體可為非揮發性的，其中記憶體可留存其已儲存資訊，即使當未供應電力時。本發明之一或更多實施例係有關非揮發性微電子記憶體裝置之垂直自旋轉移力矩記憶體元件的製造。此一元件可被用 於一種嵌入式非揮發性記憶體，針對其非揮發性，或者當作嵌入式動態隨機存取記憶體(eDRAM)之取代。例如，此一元件可被用於1T-1X記憶體(X=電容或電阻)，於一既定科技節點內之有競爭性的單元尺寸。
因此，本發明之實施例包括具有偏移單元之垂直自旋轉移力矩記憶體(STTM)裝置及製造具有偏移單元之垂直STTM裝置的方法。
於一實施例中，自旋轉移力矩記憶體(STTM)陣列包括一配置於基底上並且僅具有第一STTM裝置之第一負載線。該STTM陣列亦包括一配置於該基底上(鄰接該第一負載線)並且僅具有第二STTM裝置之第二負載線，該第二STTM裝置與該第一STTM裝置為非共面。
於一實施例中，該第一和第二STTM裝置為垂直STTM裝置。
於一實施例中，該第一和第二STTM裝置係由一邊緣場所耦合，該邊緣場為弱邊緣場。
於一實施例中，STTM陣列進一步包括一配置於基底上(鄰接該第二負載線但不鄰接該第一負載線)並且僅具有第三STTM裝置之第三負載線，該第三STTM裝置與該第二STTM裝置為非共面而與該第一STTM裝置為共面。
於一實施例中，該第一和第三STTM裝置係由一邊緣場所耦合，該邊緣場為弱邊緣場。
於一實施例中，該STTM陣列進一步包括一 配置於基底上(鄰接該第三負載線但不鄰接該第一或第二負載線)並且僅具有第四STTM裝置之第四負載線，該第四STTM裝置與該第三STTM裝置為非共面而與該第二STTM裝置為共面。
於一實施例中，該第一、第二、第三、及第四STTM裝置被耦合至配置於該基底之上但於該第一、第二、第三、及第四STTM裝置之下的相應電晶體接點。
於一實施例中，該第一和第二STTM裝置之每一者具有一寬度，且該第一和第二STTM裝置被橫向地彼此分隔以一小於該寬度之量。
於一實施例中，該第一和第二STTM裝置於一垂直於該基底之方向被偏移以一大於該寬度之量。
於一實施例中，該第一和第二STTM裝置之每一者具有約40奈米之寬度，且該第一和第二STTM裝置被橫向地彼此分隔以約10奈米之距離。
於一實施例中，該第一和第二STTM裝置於一垂直於該基底之方向被偏移以約100奈米之量。
於一實施例中，該第一和第三STTM裝置之每一者具有約40奈米之寬度，且該第一和第三STTM裝置被橫向地彼此分隔以約60奈米之距離。
於一實施例中，各STTM裝置包括一包括鐵(Fe)原子之自由磁性層，並包括於該自由磁性層底下由氧化鎂(MgO)所組成之電介質層。介於該電介質層與該自由磁性層之間的介面上之該些Fe原子的至少一部分被氧 化，且介於該電介質層與該自由磁性層之間的該介面係提供垂直磁性組件給該STTM裝置。
於一實施例中，各STTM裝置進一步包括配置於該自由磁性層上之一或更多對交替的磁性和非磁性層，而一介於該自由磁性層與該些對交替的磁性和非磁性層之間的介面係提供第二垂直磁性組件給該STTM裝置。
於一實施例中，一種製造自旋轉移力矩記憶體(STTM)陣列之方法包括形成複數負載線下部於一配置於基底上之電介質層中，該些負載線下部之每一者係耦合至相應的電晶體接點。該方法亦包括形成第一複數STTM裝置，一裝置對應該些複數負載線下部之交替者的每一者。該方法亦包括形成複數負載線上部，一上部對應該些複數負載線下部之剩餘者的每一者，各負載線上部鄰接該些第一複數STTM裝置之裝置。該方法亦包括形成第二複數STTM裝置，一裝置對應該些負載線上部之每一者，該些第二複數STTM裝置之該些裝置與該些第一複數STTM裝置之該些裝置為非共面。
於一實施例中，該方法進一步包括形成複數通孔於該些第一和第二複數STTM裝置之上，一通孔對應該些第一和第二複數STTM裝置之該些裝置的每一者。
於一實施例中，形成該些第一和第二複數STTM裝置涉及形成垂直STTM裝置。
於一實施例中，該些第一複數STTM裝置之一對裝置係由一邊緣場所耦合，該邊緣場為弱邊緣場。
於一實施例中，該些第一複數STTM裝置之一裝置與該些第二複數STTM裝置之一裝置係由一邊緣場所耦合，該邊緣場為弱邊緣場。
於一實施例中，一種製造自旋轉移力矩記憶體(STTM)陣列之方法包括形成複數負載線下部於一配置於基底上之電介質層中，該些負載線下部之每一者係耦合至相應的電晶體接點。該方法亦包括形成第一複數STTM裝置，一裝置對應該些複數負載線下部之每一者。該方法亦包括形成耦合至相應的電晶體接點之複數負載線，各負載線係鄰接該些第一複數STTM裝置之一裝置。該方法亦包括形成第二複數STTM裝置，一裝置對應該些負載線之每一者，該些第二複數STTM裝置之該些裝置與該些第一複數STTM裝置之該些裝置為非共面。
於一實施例中，該方法進一步包括形成複數通孔於該些第一和第二複數STTM裝置之上，一通孔對應該些第一和第二複數STTM裝置之該些裝置的每一者。
於一實施例中，形成該些第一和第二複數STTM裝置涉及形成垂直STTM裝置。
於一實施例中，該些第一複數STTM裝置之一對裝置係由一邊緣場所耦合，該邊緣場為弱邊緣場。
於一實施例中，該些第一複數STTM裝置之一裝置與該些第二複數STTM裝置之一裝置係由一邊緣場所耦合，該邊緣場為弱邊緣場。
於一實施例中，一種製造非自我對準通孔之 方法包括形成第一複數通孔、形成第一複數STTM裝置於該些第一複數通孔上、沈積電介質層、形成接觸該些第一複數STTM裝置之第二複數通孔、形成接觸該些第一複數通孔之第三複數通孔於該些第一複數STTM裝置之間、形成接觸該些第三複數通孔之第二複數STTM裝置、沈積第二電介質層、形成接觸該些第二複數STTM裝置之第四複數通孔、及形成接觸該些第二複數通孔之第五複數通孔。
於一實施例中，一種製造自我對準通孔之方法包括形成第一複數通孔、形成第一複數STTM裝置於該些第一複數STTM裝置上、沈積電介質層、形成第二複數通孔、接觸該些第一複數STTM裝置、形成接觸負載線之第三複數通孔於該些第一複數STTM裝置之間、形成接觸該些第三複數通孔之第二複數STTM裝置、沈積第二電介質層、形成接觸該些第一複數STTM裝置之第四複數通孔、及形成接觸該些第二複數STTM裝置之第五複數通孔。
100A‧‧‧圖表

Claims (20)

  1. 一種自旋轉移力矩記憶體(STTM)陣列，包含：複數負載線下部，其配置於基底上之電介質層中，該些負載線下部之每一者係耦合至相應的電晶體接點；第一複數STTM裝置，一裝置相應該些複數負載線下部之交替者的每一者；複數負載線上部，一上部相應該些複數負載線下部之剩餘者的每一者，各負載線上部鄰接該些第一複數STTM裝置之裝置；及第二複數STTM裝置，一裝置相應該些負載線上部之每一者，該些第二複數STTM裝置之該些裝置與該些第一複數STTM裝置之該些裝置為非共面。
  2. 如申請專利範圍第1項的STTM陣列，其進一步包含：複數通孔，其在該些第一和第二複數STTM裝置之上，一通孔相應該些第一和第二複數STTM裝置之該些裝置的每一者。
  3. 如申請專利範圍第1項的STTM陣列，其中該第一和第二複數STTM裝置包含垂直STTM裝置。
  4. 如申請專利範圍第3項的STTM陣列，其中該些第一複數STTM裝置中之一對裝置係由邊緣場所耦合，該邊緣場為弱邊緣場。
  5. 如申請專利範圍第3項的STTM陣列，其中該些第一複數STTM裝置之裝置與該些第二複數STTM裝置之 裝置係由邊緣場所耦合，該邊緣場為弱邊緣場。
  6. 如申請專利範圍第1項的STTM陣列，其中該第一複數STTM裝置和該第二複數STTM裝置各包括包含鐵(Fe)原子的自由磁性層，並包括包含氧化鎂(MgO)之電介質層於該自由磁性層之下，其中介於該電介質層與該自由磁性層之間的介面上的Fe原子之至少一部分被氧化，且介於該電介質層與該自由磁性層之間的該介面提供垂直磁性組件給該STTM裝置。
  7. 如申請專利範圍第6項的STTM陣列，其中該第一複數STTM裝置和該第二複數STTM裝置各進一步包含配置於該自由磁性層上之一或更多對交替的磁性和非磁性層，且其中介於該自由磁性層與該些對交替的磁性和非磁性層之間的介面係提供第二垂直磁性組件給該STTM裝置。
  8. 一種自旋轉移力矩記憶體(STTM)陣列，包含：第一負載線，配置於基底上並僅具有第一STTM裝置；第二負載線，配置於該基底上，鄰接該第一負載線，並僅具有第二STTM裝置，該第二STTM裝置與該第一STTM裝置為非共面；及第三負載線，配置於該基底上，其中該第二負載線係介於該第三負載線和該第一負載線之間，該第三負載線僅具有第三STTM裝置，該第三STTM裝置與該第二STTM裝置為非共面而與該第一STTM裝置為共面。
  9. 如申請專利範圍第8項的STTM陣列，其中該第一和第三STTM裝置係由邊緣場所耦合，該邊緣場為弱邊緣場。
  10. 如申請專利範圍第8項的STTM陣列，其中該第一、第二和第三STTM裝置為垂直STTM裝置。
  11. 如申請專利範圍第8項的STTM陣列，其中該第一和第二STTM裝置係由邊緣場所耦合，該邊緣場為弱邊緣場。
  12. 如申請專利範圍第8項的STTM陣列，進一步包含：第四負載線，配置於該基底上，鄰接該第三負載線但不鄰接該第一或第二負載線，並僅具有第四STTM裝置，該第四STTM裝置與該第三STTM裝置為非共面而與該第二STTM裝置為共面。
  13. 如申請專利範圍第12項的STTM陣列，其中該第一、第二、第三和第四STTM裝置被耦合至配置於該基底之上但於該第一、第二、第三和第四STTM裝置下的相應電晶體接點。
  14. 如申請專利範圍第8項的STTM陣列，其中該第一和第二STTM裝置之每一者具有寬度，且該第一和第二STTM裝置被橫向地彼此分隔小於該寬度之量。
  15. 如申請專利範圍第14項的STTM陣列，其中該第一和第二STTM裝置於垂直於該基底之方向被偏移大於該寬度之量。
  16. 如申請專利範圍第8項的STTM陣列，其中該第一和第二STTM裝置之每一者具有約40奈米之寬度，且該第一和第二STTM裝置被橫向地彼此分隔約10奈米之距離。
  17. 如申請專利範圍第16項的STTM陣列，其中該第一和第二STTM裝置於垂直於該基底之方向被偏移約100奈米之量。
  18. 如申請專利範圍第8項的STTM陣列，其中該第一和第三STTM裝置之每一者具有約40奈米之寬度，且該第一和第三STTM裝置被橫向地彼此分隔約60奈米之距離。
  19. 如申請專利範圍第8項的STTM陣列，其中各STTM裝置包括包含鐵(Fe)原子之自由磁性層，並包括包含氧化鎂(MgO)之電介質層於該自由磁性層之下，其中介於該電介質層與該自由磁性層之間的介面上的Fe原子之至少一部分被氧化，且介於該電介質層與該自由磁性層之間的該介面提供垂直磁性組件給該STTM裝置。
  20. 如申請專利範圍第19項的STTM陣列，其中各STTM裝置進一步包含配置於該自由磁性層上之一或更多對交替的磁性和非磁性層，且其中介於該自由磁性層與該些對交替的磁性和非磁性層之間的介面係提供第二垂直磁性組件給該STTM裝置。
TW104144481A 2012-12-21 2013-11-18 具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法 TWI582765B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/723,866 US8786040B2 (en) 2012-12-21 2012-12-21 Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same

Publications (2)

Publication Number Publication Date
TW201626381A true TW201626381A (zh) 2016-07-16
TWI582765B TWI582765B (zh) 2017-05-11

Family

ID=50973703

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102141884A TWI525613B (zh) 2012-12-21 2013-11-18 具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法
TW104144481A TWI582765B (zh) 2012-12-21 2013-11-18 具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102141884A TWI525613B (zh) 2012-12-21 2013-11-18 具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法

Country Status (7)

Country Link
US (3) US8786040B2 (zh)
KR (2) KR20170027867A (zh)
CN (1) CN104813468B (zh)
DE (1) DE112013006117T5 (zh)
GB (1) GB2523933B (zh)
TW (2) TWI525613B (zh)
WO (1) WO2014098980A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786040B2 (en) * 2012-12-21 2014-07-22 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
US9306063B2 (en) 2013-09-27 2016-04-05 Intel Corporation Vertical transistor devices for embedded memory and logic technologies
KR102175471B1 (ko) 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102200497B1 (ko) * 2014-07-07 2021-01-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
JP5932960B1 (ja) * 2014-12-22 2016-06-08 株式会社東芝 磁気記録装置
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
CN107667406B (zh) 2015-06-24 2020-12-08 英特尔公司 具有从匹配自旋转移层的高自旋注入效率的自旋逻辑装置
US10522739B2 (en) 2015-06-26 2019-12-31 Intel Corporation Perpendicular magnetic memory with reduced switching current
US9614007B2 (en) * 2015-07-20 2017-04-04 Micron Technology, Inc. Memory arrays
JP6367167B2 (ja) * 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9963340B2 (en) * 2015-12-03 2018-05-08 Honeywell International Inc. Pressure sensor die over pressure protection for high over pressure to operating span ratios
US10197462B2 (en) 2016-05-25 2019-02-05 Honeywell International Inc. Differential pressure sensor full overpressure protection device
KR102641744B1 (ko) * 2017-01-20 2024-03-04 삼성전자주식회사 가변 저항 메모리 소자
US10878871B2 (en) 2017-09-28 2020-12-29 Intel Corporation Spin transfer torque memory (STTM) devices with decreased critical current and computing device comprising the same
US10840439B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) * 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10707295B2 (en) 2018-09-17 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11410714B2 (en) 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
CN114373861A (zh) * 2020-10-15 2022-04-19 联华电子股份有限公司 半导体装置及其形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
KR20090010569A (ko) 2007-07-24 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101060578B1 (ko) 2008-04-03 2011-08-31 주식회사 하이닉스반도체 버티컬 트랜지스터를 이용한 ｍｒａｍ
KR100979351B1 (ko) * 2008-07-25 2010-08-31 주식회사 하이닉스반도체 멀티 스택 ｓｔｔ－ｍｒａｍ 장치 및 그 제조 방법
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
KR20110000081A (ko) 2009-06-26 2011-01-03 웅진코웨이주식회사 열교환기를 포함하는 음식물 처리기
KR20110000812A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 메모리 장치 제조 방법
JP5085703B2 (ja) 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
US8786040B2 (en) * 2012-12-21 2014-07-22 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same

Also Published As

Publication number Publication date
KR20170027867A (ko) 2017-03-10
US9105839B2 (en) 2015-08-11
KR20150063513A (ko) 2015-06-09
US20140329337A1 (en) 2014-11-06
US9496486B2 (en) 2016-11-15
TWI582765B (zh) 2017-05-11
US20140175583A1 (en) 2014-06-26
CN104813468B (zh) 2017-12-15
DE112013006117T5 (de) 2015-09-17
GB2523933A (en) 2015-09-09
GB2523933B (en) 2018-06-27
WO2014098980A1 (en) 2014-06-26
US20150333252A1 (en) 2015-11-19
CN104813468A (zh) 2015-07-29
GB201510574D0 (en) 2015-07-29
US8786040B2 (en) 2014-07-22
TWI525613B (zh) 2016-03-11
TW201435868A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI582765B (zh) 具有偏移單元之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置及其形成方法
US9882123B2 (en) Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
TWI590242B (zh) 具有耦合的自由磁性層之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置
TWI706582B (zh) 用於垂直磁性穿隧接面之應變工程的方法及所得結構
JP6176882B2 (ja) スピンホールｍｔｊデバイスを有するクロスポイントアレイのｍｒａｍ
TWI529708B (zh) 具有半金屬的自旋轉移扭矩記憶體裝置以及用於寫入和讀取該裝置的方法
TWI574440B (zh) 電場加強之自旋轉移力矩記憶體裝置及其製造與使用方法
US20200144293A1 (en) Ferroelectric field effect transistors (fefets) having ambipolar channels
WO2018236361A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING INTERFACE LAYER DESIGNED AS A BAND
TWI552398B (zh) 具有地形平滑電極的自旋轉移扭矩記憶體（ｓｔｔｍ）裝置及其形成方法
WO2018236356A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
WO2018236360A1 (en) PHASE FIELD EFFECT TRANSISTORS HAVING FERROELECTRIC GRID DIELECTRICS
WO2019005127A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE LAYER
WO2019005128A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE MAGNET