CN104813468A - 具有偏移单元的垂直自旋转移扭矩存储器(sttm)器件及其形成方法 - Google Patents

具有偏移单元的垂直自旋转移扭矩存储器(sttm)器件及其形成方法 Download PDF

Info

Publication number
CN104813468A
CN104813468A CN201380060946.0A CN201380060946A CN104813468A CN 104813468 A CN104813468 A CN 104813468A CN 201380060946 A CN201380060946 A CN 201380060946A CN 104813468 A CN104813468 A CN 104813468A
Authority
CN
China
Prior art keywords
sttm
load line
sttm device
layer
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380060946.0A
Other languages
English (en)
Other versions
CN104813468B (zh
Inventor
B·S·多伊尔
D·L·肯克
C·C·郭
U·沙阿
K·奥乌兹
M·L·多齐
S·苏里
C·韦布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104813468A publication Critical patent/CN104813468A/zh
Application granted granted Critical
Publication of CN104813468B publication Critical patent/CN104813468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述了具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件和用于制造具有偏移单元的垂直STTM器件的方法。例如，自旋转移扭矩存储器(STTM)阵列包括设置于衬底上方并且只具有第一STTM器件的第一负载线。所述STTM阵列还包括设置于所述衬底上方、与所述第一负载线相邻并且只具有第二STTM器件的第二负载线，所述第二STTM器件与所述第一STTM器件非共面。

Description

具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件及其形成方法
技术领域
本发明的实施例属于存储器器件领域，具体而言，属于具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件和制造具有偏移单元的垂直STTM器件的方法。
背景技术
过去几十年间，集成电路中特征的缩放已经是不断增长的半导体产业的驱动力。缩放到越来越小的特征能够实现半导体芯片有限的面积上功能单元的增大的密度。例如，缩放晶体管尺寸容许在芯片上并入增加数量的存储器器件，导致制造具有更大能力的产品。然而，对越来越大能力的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。
自旋扭矩器件的工作基于自旋转移扭矩现象。如果使电子电流通过被称为固定磁性层的磁化层，其在离开时会发生自旋极化。在快速行进隧穿过程的每一个合格电子通过电介质层时，其自旋(其被称为电子的“本征”角动量)将影响被称为自由磁性层的下一磁性层中的磁化，导致小的变化。通过角动量守恒原理，这引起扭矩导致的磁化的进动。由于电子的反射，扭矩还被施加到相关联的固定磁性层(但是磁性层是“钉扎的(pinned)”)的磁化上。最后，如果电流超过一定临界值(由磁性材料及其环境导致的阻尼给出)，则将由通常小于大约10纳秒的电流脉冲切换自由磁性层的磁化。固定磁性层的磁化应保持不变，因为由于几何结构或由于相邻反铁磁性层，相关联的电流在其阈值以下。
自旋转移扭矩可以用于翻转(flip)磁性随机存取存储器中的有源元件。自旋转移扭矩存储器或STTM相对于使用磁场翻转有源元件的常规磁性随机存取存储器(MRAM)具有更低的功率消耗和更好的可缩放性的优点。然而，在STTM器件的制造和使用领域中仍然需要显著的改进。
附图说明
图1A是示出由于缩放STTM阵列中的单元接近度而引起的对磁场的影响的曲线图。
图1B是示出由于缩放STTM阵列中的单元接近度而引起的对所需电流的影响的曲线图。
图2A示出了垂直STTM器件的常规阵列的截面图。
图2B示出了根据本发明的实施例的垂直STTM器件构成的错位阵列或偏移阵列的截面图。
图3A-3I示出了根据本发明的实施例的制造垂直STTM器件的阵列的方法的各个操作的截面图。
图4A-4H示出了根据本发明的另一个实施例的制造垂直STTM器件的阵列的另一种方法的各个操作的截面图。
图5示出了根据本发明的实施例的用于垂直自旋转移扭矩存储器(STTM)器件的材料层叠置体的截面图
图6示出了根据本发明的实施例的包括自旋转移扭矩元件的自旋转移扭矩存储器位单元的示意图。
图7示出了根据本发明的实施例的电子***的框图。
图8示出了根据本发明的一种实施方式的计算装置。
具体实施方式
描述了具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件和制造具有增强稳定性的垂直STTM器件的方法。在以下描述中，阐述了很多特定细节，诸如特定的磁性层集成和材料域(regime)，以便提供对本发明的实施例的透彻理解。对于本领域技术人员而言显而易见的是，可以无需这些特定细节来实施本发明的实施例。在其它情况下，未详细描述公知的特征，诸如集成电路设计布局，以免不必要地使本发明的实施例模糊不清。此外，应当理解的是，图中所示的各个实施例是示例性表示，未必是按比例绘制的。
本文所描述的一个或多个实施例针对用于对垂直STTM***进行缩放的偏移存储器器件。应用可以包括在嵌入式存储器、嵌入式非易失性存储器(NVM)、磁性随机存取存储器(MRAM)、磁性隧穿结(MTJ)器件、NVM、垂直MTJ、STTM和非嵌入式存储器或独立存储器中的使用。在实施例中，通过使STTM器件的阵列内的相邻单元垂直位错实现垂直STTM器件内的稳定性，如下文更详细地描述的。
一个或多个实施例针对用于防止或减缓“串扰”(诸如来自STTM阵列中的边缘场)的方法，并且另外涉及提高这种阵列的封装密度。随着STTM缩放到越来越小的尺寸，还通常会因循守旧地缩放各个存储器单元之间的间隔。在某一点上(例如，在某一技术节点上)，单元之间的间隔变得很小，使得来自一个存储器器件的边缘磁场能够影响其邻居的行为，导致降低的寿命和增大的开关电流阈值。
例如，图1A和1B分别是分别示出了由于缩放STTM阵列中的单元接近度而引起的对磁场的影响和所需电流的曲线图100A和100B。更具体而言，曲线图100A和100B分别关联作为针对三个相邻单元的单元间隔(Δd，以纳米为单位)的函数的磁场(Hdisturb，其也是对单元的稳定性的指示—Hdisturb越强，单元越稳定)或所需结电流(其中，Jc是对器件切换的临界电流密度)。参考曲线图100A和100B，随着Δd的降低(从右向左)，中央“受害者(victim)”单元B的属性受到干扰源(aggressor)单元A和C的磁场的影响。如果将受害者单元B排列为与单元A和C反平行(分别如顶部阵列102A和102B的情况)，那么随着Δd的降低，该单元将变得更难翻转，而且更难写入。如果将受害者单元B排列为与单元A和C平行(如底部阵列104A和104B分别所示的情况一样)，那么随着d降低，该单元将变得更易于翻转，而且更易于写入，因而更不稳定。
曲线图100A和100B中展示的现象示出了本领域尚未解决的问题。一种方法可以是缩小每一个存储元件的尺寸，以使得相邻单元的边缘之间的距离缩小。然而，尺寸的缩小还降低了稳定性，因为稳定性随着元件体积的降低而降低。
为了从结构上展示相关问题，图2A示出了垂直STTM器件的常规阵列的截面图，而图2B示出了根据本发明的实施例的垂直STTM器件的错位阵列或偏移阵列的截面图。
参考图2A，例如，垂直STTM器件202A、204A、206A和208A的常规阵列200A例如被设置于底部电极210A上方。垂直STTM器件202A、204A、206A和208A通过负载线212A耦合至底部电极210A(应当理解的是，尽管为了简单起见被示出为公共电极，应当理解的是，可以将每一个器件耦合至其自身相对应的晶体管电极，以形成1T-1STTM单元)。每一个垂直STTM器件202A、204A、206A和208A包括固定磁性层214A、隧穿氧化物层216A和自由磁性层218A。此外，垂直STTM器件202A、204A、206A和208A全都形成于同一平面内(诸如，集成电路的同一后端互连层次内)，器件之间的示范性距离约为10纳米，器件宽度约为40纳米，以及负载线到负载线的距离(有效间距)约为50纳米。在布置200A中，强边缘场可能干扰相邻器件的性能，如图2A中所示，因为间隔大仅约为10纳米。
相反，参考图2B，例如，垂直STTM器件202B、204B、206B和208B的偏移阵列200B被设置于底部电极210B上方。垂直STTM器件202B、204B、206B和208B通过负载线212B耦合至底部电极210B(应当理解的是，尽管为了简单起见被示为了公共电极，但是应当理解的是，每一个器件耦合至其自身的相对应的晶体管电极，以形成1T-1STTM单元)。每一个垂直STTM器件202B、204B、206B和208B包括固定磁性层214B、隧穿氧化物层216B和自由磁性层218B。然而，与阵列200A不同的是，垂直STTM器件202B、204B、206B和208B形成于两个不同的平面内，其中相邻器件非共面。对于与200A相当的阵列节点而言，器件间的示范性距离保持为10纳米。然而，在大约40纳米的器件宽度的情况下，共面器件(例如，202B和206B共面，而204B和208B共面)之间的间隔约为60纳米。因而共面器件的示范性的负载线到负载线的距离(有效间距)约为100纳米。在示范性实施例中，相邻器件之间的偏移的高度约为100纳米。在布置200B中，共面器件之间(例如，器件204B与208B之间)的边缘场和相邻器件(例如，器件202B与204B之间)的边缘场可能存在，如图2B所示。然而，由于边缘场在偏移的相邻器件之间的或者在非相邻的共面器件之间，因而有边缘场(如果有的话)也相对较弱。由于边缘场弱，因而实质上消除了不稳定性和/或开关电流问题。
此外，尽管阵列200B内的器件的密度与阵列200A内的器件的密度相同，但是在制造阵列200B中，可以减少光刻限制，如以下联系示范性制造方法更详细地描述的。例如，对于阵列200A，将两个最小间隔特征之间的距离采取为大约50纳米。在代间的0.7X缩放因子的情况下，针对阵列200B的布局(与200A的存储密度相同)，可以采用2倍大的最小特征长度或者采用早两代的光刻限制来对所述单元进行布局。即，阵列200A需要2F图案化，而阵列200B只需4F图案化。在光刻所面对的问题而言，诸如阵列200B的阵列的制造将使得此方法的成本大大降低，尽管需要在两个电介质层上进行图案化，下文将更加详细地描述权衡。在实施例中，与200A相比，随着阵列200B中的存储元件之间的距离的增大，有可能对存储元件之间的距离中的某些进行权衡，以获得更大的密度。即，在保持存储元件之间相对较大的距离(例如，与常规阵列的10纳米相比，偏移阵列约为35纳米)的同时，可以通过使特征尺寸从4F(例如，图3A-3I中描述的工艺)降低至3F(例如，图4A-4H中描述的工艺)来实现增大的密度。这种方法使密度相对于共面阵列有效地提高了50％，同时仍能从降低的边缘场中获益。
就制造方法而言，下文提供了两个示范性例子。在使用严格光刻方法的例子中，图3A-3I示出了根据本发明的实施例的制造垂直STTM器件的阵列的方法中的各个操作的截面图。在使用放宽的光刻方法的例子中，图4A-4H示出了根据本发明的另一个实施例的制造垂直STTM器件的阵列的另一种方法的各个操作的截面图。下文将联系图5描述适用于每一个方法的具体材料。
在激进的(aggressive)光刻方法中，参考图3A，用于形成磁隧穿结(MTJ)的材料叠置体306包括固定磁性层308、隧穿氧化物层310和自由磁性层312。在形成于底部电极300(其可以形成于未示出的衬底上方；应当理解的是，尽管为简单起见被示出为公共电极，但是应当理解的是，每一个器件耦合至其自身的相对应的晶体管电极，以形成1T-1STTM单元)上方的多个负载线302上方形成材料叠置体306。如图3A所示，可以在负载线302之间包含中间电介质层304。参考图3B，对材料叠置体306进行图案化(例如，通过光刻和蚀刻处理)，以提供单独的MTJ 306A和306B。如图3C所示，在单独的MTJ 306A和306B上形成另外的层间电介质层314。参考图3D，在层间电介质层314中形成过孔扩展部316，以耦合到多个负载线302中的每隔一个负载线。应当理解的是，由于以两个不同图案化操作来形成单独的MTJ 306A和306B之间的最终负载线，因而例如在区域318中可能发生未对准。然后，可以在层间电介质层314中形成另外的过孔320，其与过孔扩展部316交替，并耦合至单独的MTJ 306A和306B。参考图3F，在过孔扩展部316和过孔320上形成用于形成MTJ的第二材料叠置体322。第二材料叠置体322包括固定磁性层324、隧穿氧化物层326和自由磁性层328。参考图3G，对材料叠置体322进行图案化(例如，通过光刻和蚀刻处理)，以提供单独的MTJ 322A和322B。在单独的MTJ 322A和322B上形成另外的层间电介质层324，如图3H所示。参考图31，在层间电介质层324中形成过孔扩展部326，以耦合至单独的MTJ 322A和322B或者过孔318。应当理解的是，由于因而将以两个不同的图案化操作形成单独的MTJ306A和306B上方的最终负载线，因而例如在区域328中可能发生未对准。
在放宽的(relaxed)光刻方法中，参考图4A，用于形成磁隧穿结(MTJ)的材料叠置体406包括固定磁性层408、隧穿氧化物层410和自由磁性层412。在形成于底部电极400(其可以形成于未示出的衬底上方；应当理解的是，尽管为简单起见被示出为公共电极，但是应当理解的是，每一个器件耦合至其自身的相对应的晶体管电极，以形成1T-1STTM单元)上方的多个负载线402上方形成材料叠置体406。如图4A所示，可以在负载线402之间包括中间电介质层404。参考图4B，对材料叠置体406进行图案化(例如，通过光刻和蚀刻处理)，以提供单独的MTJ 406A和406B。在单独的MTJ 406A和406B上形成另外的层间电介质层414，如图4C所示。参考图4D，在层间电介质层414和404中形成另外负载线416以耦合至底部电极400。参考图4E，在负载线416上形成用于形成MTJ的第二材料叠置体422。第二材料叠置体422包括固定磁性层424、隧穿氧化物层426和自由磁性层428。参考图4F，对材料叠置体422进行图案化(例如，通过光刻和蚀刻处理)，以提供单独的MTJ 422A和422B。在单独的MTJ 422A和422B上形成另外的层间电介质层424，如图4G所示。参考图4H，在层间电介质层424内形成过孔426，以耦合至单独的MTJ 422A和422B以及单独的MTJ406A和406B。
应当理解的是，错位阵列或偏移阵列将与基于多级存储器的一类存储单元区别。在多级存储器中，多于一个器件位于每一个负载线上。在示范性的常规实施方式中，两个不同的垂直布置的磁结充当单条负载线的单个单元，其具有4个电阻等级(0、0-0、1-1、0-1、1)，从而使所述布置成为多级存储器。然而，这种单元无法缓和边缘场，因为它们密集地封装在了一起。最重要的，这种多级存储器将面临对4个电阻层级进行分离的困难(因为单个单元的高与低之间的差不大于2X)。相反，本文描述的实施例在每一个负载线上只包括一个器件，其中，使相邻器件彼此错位
此外，所描述的偏移布置内的每一个单独单元的稳定性是对基于STTM的器件以及由其制造的存储器阵列的进行缩放所面对的另一重要问题。随着缩放的持续，需要更小存储器元件来适应缩放单元尺寸已经驱动垂直STTM的方向上的产业，对于小存储元件尺寸而言，垂直STTM具有更高的稳定性。在实施例中，使用界面调谐来制造用在以上所描述的偏移布置中的单独的垂直STTM单元，从包括磁性层的材料叠置体中获得最大量的垂直强度，并且因此获得稳定性。
作为用于示出通往垂直单元的偏移阵列内的垂直稳定性的方法的基础，图5示出了根据本发明的实施例的垂直自旋转移扭矩存储器(STTM)器件的材料层叠置体的截面图。参考图5，垂直STTM器件的材料层叠置体500包括底部电极502、固定磁性层506、电介质层508、自由磁性层510和顶部电极512。材料层叠置体500的磁性隧穿结(MTJ)部分包括固定磁性层506、电介质层508和自由磁性层510。材料叠置体500是用于制造垂直STTM的基础材料叠置体，并且可以制造成具有更大的复杂性。例如，尽管叠置体500中未示出，但反铁磁性层也可以包括在位置504中，即，底部电极502与固定磁性层506之间。另外，电极502和电极512自身可以包括具有不同属性的材料的多个层。图5中所示的材料叠置体在其最基本形式中可以是垂直***，其中磁性层506和510的自旋垂直于层自身的平面中，如图5中的520所示。
在没有进一步加工(engineer)的情况下，图5中的材料叠置体500通常是面内自旋***。然而，在层或界面加工的情况下，可以制造材料叠置体以提供垂直自旋***。在第一个例子中，再次参考作为平台的材料叠置体500的特征，从用于面内STTM器件的常规厚度减薄自由磁性层510，例如，由CoFeB构成的自由磁性层。减薄的程度可以充分大，以使得从层510中的与电介质层508中的氧彼此作用(例如，与图5的界面处的氧化镁(MgO)层108彼此作用)的铁(Fe)获得的垂直分量相对于自由CoFeB层510的面内分量占支配地位。此例子提供了基于耦合至自由层的一个界面(即，CoFeB-MgO界面)的单层***的垂直***。来自MgO层的氧对CoFeB层中表面铁原子(Fe)的氧化程度为自由层提供了强度(稳定性)，以具有垂直支配的自旋态。在此例子中，电极502和电极512由诸如钽(Ta)的单种金属构成。
在第二个例子中，再次参考作为平台的材料叠置体500的特征，利用交替的磁性层(例如，钴(Co))和非磁性层(例如，钯(Pd))的多层叠置体电极来替代顶部电极512。这种多层方法提供了每个磁性薄膜层(Co)都具有在自旋方向上垂直的界面。此叠置体中的最后(底部)Co层(例如在自由层510上并且形成界面2的Co层)磁性耦合至下方的CoFeB自由层510。在完整的自由层中(并且可能除界面1之外)，具有交替的磁性层和非磁性层的电极512中的所有界面(从界面2开始)的总和为待是垂直的自由层510的材料提供了稳定性。即，对于此第二个例子，垂直自旋器件的稳定性驱动机制包括前述第一个例子(即，来自界面1)的MgO耦合加上自由层510到上方垂直磁体的另外的耦合界面2的组合。
在第三例子中，再次参考作为平台的材料叠置体500的特征，提供了与第一个例子类似的结构。然而，如图5所示，向位置530处的叠置体添加了另外的隧穿阻挡过滤层(例如，第二MgO层)。包括第二MgO层容许来自这种顶部MgO层的氧与CoFeB自由层510的顶部处中的Fe彼此作用(例如，氧化)，实际上相对于第一个例子使单元的稳定性加倍。然而，如同此方式一样的引人注目的是，在将第二MgO层添加到叠置体500的情况下可能存在权衡。即，这种第二MgO层实际上是能够相当大程度增大所得叠置体的电阻的薄的电介质膜。电阻可能会增大到干扰检测“1”状态和“0”状态之间的差异的能力的程度，下文更详细地描述该检测。
再次参考图5，在实施例中，固定磁性层506由适用于维持固定多数自旋的材料或材料的叠置体构成。因此，固定磁性层506(或参考层)可以被称为铁磁性层。在一个实施例中，固定磁性层506由单层钴铁硼(CoFeB)构成。然而，在另一个实施例中，固定磁性层506由钴铁硼(CoFeB)层、钌(Ru)层、钴铁硼(CoFeB)层叠置体构成。在具体的这种实施例中，固定磁性层以合成的反铁磁体(SAF)的形式。从上到下的角度，该叠置体为CoFeB/Ru/CoFe叠置体(例如，底部层中没有硼，但在其它实施例中可能有)。应当理解的是，Ru的厚度非常特定，例如8-9埃，以使得CoFeB与CoFe之间的耦合是反铁磁的；它们指向相反方向。
再次参考图5，在实施例中，电介质层508由适用于容许多数自旋的电流通过该层而同时至少阻碍一定程度的少数自旋的电流通过改层的材料构成。因此，电介质层508(或自旋过滤层)可以被称为隧穿层。在一个实施例中，电介质层508由诸如但不限于氧化镁(MgO)或氧化铝(Al2O3)之类的材料构成。在一个实施例中，电介质层508具有大约为1纳米的厚度。
再次参考图5，在实施例中，自由磁性层510由适用于根据应用在多数自旋于少数自旋之间过渡的材料构成。因此，自由磁性层510(或存储器层)可以被称为铁磁存储器层。在一个实施例中，自由磁性层510由钴铁(CoFe)或钴铁硼(CoFeB)的层构成。
再次参考图5，在实施例中，底部电极502由适用于电接触STTM器件的固定磁性层侧的材料或材料叠置体构成。在实施例中，底部电极502是形貌平滑的电极。在一个这种实施例中，底部电极502具有适合于良好导电率的厚度，但很少或没有本来会导致粗糙顶部表面的柱状结构形成。这种形貌平滑的电极可以被称为结构的无定形。在具体实施例中，底部电极由交错的Ru层和Ta层构成。实际上，根据本发明的实施例，底部电极502可以不是诸如Ru电极的常规的厚的单一金属电极，而是Ru/Ta交错的材料叠置体。然而，在替代实施例中，底部电极502是常规的厚是单一金属电极，诸如Ru电极。
在实施例中，顶部电极512由适用于电接触STTM器件的自由磁性层侧的材料或材料叠置体构成。在一个实施例中，顶部电极512由钌(Ru)层和接触金属层叠置体构成。可以包含钌层，以防止氧迁移到自由磁性层510内。金属接触层可以提供电流传导的低电阻路径，并且可以由诸如但不限于铜、铝、镍和钴之类的材料构成。在另一个实施例中，顶部电极512可以由与底部电极502基本相同的材料叠置体构成，例如，作为交错的并且无定形的厚的导电叠置体
再次参考图5，在实施例中，如果包括反铁磁性层504，则反铁磁性层504由适用于方便锁定相邻固定磁性层(诸如，固定磁性层506)中的自旋的材料构成。在一个实施例中，反铁磁层504由诸如但不限于铱锰(IrMn)或铂锰(PtMn)的材料构成
在实施例中，如稍后联系图6以另外的细节所描述的，非易失性存储器器件包括第一电极和设置于第一电极上方的固定磁性层。自由磁性层设置于固定磁性层上方，并且第二电极设置于自由磁性层上方。电介质层设置于自由磁性层与固定磁性层之间。第二电极与自由磁性层相邻。非易失性存储器器件还包括电连接到自由磁性层电极、源极线和字线的晶体管。在一个实施例中，非易失性存储器器件还包括设置于固定磁性层与第一电极之间的反铁磁性层。
在本发明的特定方面和至少一些实施例中，特定术语具有特定的可定义含义。例如，“自由”磁性层是存储可计算变量的磁性层。“固定”磁性层是具有永久磁化的磁性层。诸如隧穿电介质或隧穿氧化物的隧穿势垒是位于自由磁性层与固定磁性层之间的势垒。可以对固定磁性层进行图案化以生成输入和到相关联电路的输出。可以通过自旋转移扭矩效应写入磁化，同时使电流通过输入电极。可以在向输出电极施加电压的同时，经由隧穿磁电阻效应读取磁化。在实施例中，电介质层508的作用是导致大的磁电阻比。磁电阻是当两个铁磁性层具有反平行磁化和平行磁化时的电阻与具有平行磁化的状态的电阻之间的差异的比。
再次参考图5，自旋转移扭矩500中包括自由磁性层510、隧穿势垒层508和固定磁性层506的部分被称为磁性隧穿结。自由磁性层510和固定磁性层506可以是能够保持磁场或极化的铁磁性层。然而，固定磁性层被配置为保持多数自旋态(例如，示出为垂直自选状态的自旋向上)。分隔自由磁性层510和固定磁性层506的隧穿势垒层508可以具有大约1纳米或更小的厚度(例如自由磁性层510与固定磁性层506之间的距离)，以使得在自由磁性层电极514与固定磁性层电极502之间施加偏压时，电子可以在那里隧穿。
在实施例中，MTJ实质上充当电阻器，其中，根据自由磁性层510中和固定磁性层506中的磁化的相对方向或取向，通过MTJ的电气路径的电阻可以存在于两种电阻状态(“高”或“低”)中状态。参考图5，在自旋方向在自由磁性层510中向下(少数)的情况下，存在高电阻状态，其中自由磁性层510和固定磁性层506中的磁化的方向基本彼此相反或反平行。再次参考图5，在自旋方向在自由磁性层510中向上(多数)的情况下，存在低电阻状态，其中自由磁性层510和固定磁性层506中的磁化的方向基本彼此对齐或平行。应当理解的是，关于MTJ的电阻状态的术语“低”和“高”是彼此相对的。话句话说，高电阻状态仅仅是可检测到的比低电阻状态更高的电阻，反之亦然。因此，利用可检测到的电阻差异，高电阻状态和低电阻状态可以代表不同的信息位(即，“0”或“1”)。
可以通过使用自旋极化电流的过程呼叫自旋转移扭矩(“STT”)来切换自由磁性层510中的磁化的方向。电流一般是非极化的(例如，由大约50％的自旋向上和大约50％的自旋向下电子构成)。自旋极化电流是具有更大数量的自旋向上或自旋向下的电子的电流，该自旋极化电流可以通过使电流通过固定磁性层506来生成。来自固定磁性层506的自旋极化电流的电子隧穿通过隧穿势垒或电介质层508，并且将其自旋角动量转移到自由磁性层510，其中，自由磁性层510将其磁性方向从反平行取向为固定磁性层506的磁性方向或平行。可以通过反转电流使自由磁性层510返回到其原始取向。
因此，MTJ可以通过其磁化的状态来存储单个信息位(“0”或“1”)。通过驱动电流通过MTJ来感测MTJ中存储的信息。自由磁性层510不需要功率来保持其磁性取向。如此，在去除到器件的电力时维持了MTJ的状态。因此，在实施例中，分别由图5的叠置体500构成的自旋转移扭矩存储器位单元是非易失性的。
尽管本文未完全详细地描述制造用于例如自旋转移扭矩存储位单元的层500的叠置体的方法，但应当理解的是，制造步骤可以包括标准微电子制造工艺，诸如，光刻、蚀刻、薄膜沉积、平坦化(诸如化学机械抛光(CMP))、漫射、度量、牺牲层的使用、蚀刻停止层的使用、平滑化停止层的使用和/或与微电子分量制造相关联的任何其它工艺。
根据本发明的另一个实施例，固定磁性层506、自由磁性层510中的一个或两者包括半金属材料层。在第一个例子中，在一个实施例中，在固定磁性层506和电介质层508的界面处包括半金属材料层。在具体的这种实施例中，固定磁性层506是由半金属材料构成的单层。然而，在另一个特定实施例中，固定磁性层506中的仅仅一部分由半金属材料构成。在第二个例子中，在另一个实施例中，在自由磁性层510和电介质层508的界面处包括半金属材料层。在具体的这种实施例中，自由磁性层510是由半金属材料构成的单层。然而，在另一个特定实施例中，自由磁性层510中的仅仅一部分(例如，作为与电介质层508的界面处的子层)由半金属材料构成。在第三例子中，在又一实施例中，在固定磁性层506和电介质层508的界面处包括第一半金属材料层，并且在自由磁性层510和电介质层508的界面处包括第二半金属材料层。在实施例中，包括半金属(例如，霍斯勒(Heusler)合金)以增大磁性隧穿结(MTJ)器件中反并联电阻(RAP)和并联电阻(RP)(即，ΔR)之间的差异。
在实施例中，上述半金属材料层被称为霍斯勒合金，其是一种基于霍斯勒相的铁磁金属合金。霍斯勒相可以是具有特定组分的金属互化物(intermetallic)和面心立方晶体结构。即使构成元素不是铁磁性的，由于相邻磁性离子之间的双交换机制，材料也是铁磁性的。该材料通常包括锰离子，锰离子位于立方体结构的体心并且承载着合金磁矩的大部分。在具体实施例中，固定磁性层506、自由磁性层510的任一个或两个中包括的半金属材料层是诸如但不限于Cu2MnAl、Cu2MnIn、Cu2MnSn、Ni2MnAl、Ni2MnIn、Ni2MnSn、Ni2MnSb、Ni2MnGa、Co2MnAl、Co2MnSi、Co2MnGa、Co2MnGe、Pd2MnAl、Pd2MnIn、Pd2MnSn、Pd2MnSb、Co2FeSi、Fe3Si、Fe2Val、Mn2VGa或Co2FeGe的材料层。
再次参考与图5相关联的描述，包括例如用于磁性隧穿结中的磁性材料层的层的叠置体可以用于制造为存储器位单元。例如，图6示出了根据本发明的实施例包括自旋转移扭矩元件610的自旋转移扭矩存储器位单元600的示意图。
参考图6，自旋转移扭矩元件610可以包括自由磁性层电极512(其中，自由磁性层614与自由磁性层电极612相邻)、与固定磁性层618相邻的固定磁性层电极616以及设置于自由磁性层614与固定磁性层618之间的隧穿势垒或电介质层622。在实施例中，自旋转移扭矩元件610基于垂直磁性。
可以将第一电介质元件623和第二电介质元件624形成为与固定磁性层电极616、固定磁性层618和隧穿势垒或电介质层522相邻。固定磁性层电极516可以电连接到位线632。自由磁性层电极612可以与晶体管634耦合。晶体管634可以以本领域技术人员理解的方式与字线636和源极线638耦合。如本领域技术人员所理解的，自旋转移扭矩存储器位单元600还可以包括另外的读和写电路(未示出)、感测放大器(未示出)、位线参考(未示出)等，以用于操作自旋转移扭矩存储器位单元600。应当理解的是，可以将多个自旋转移扭矩存储器位单元600可操作地彼此连接，以形成存储器阵列(未示出)，其中，可以将存储器阵列并入非易失性存储器器件中。应当理解的是，晶体管634可以连接到固定磁性层电极616或自由磁性层电极512，尽管仅示出了后者。
图7示出了根据本发明的实施例的电子***700的框图。电子***700可以与例如便携式***、计算机***、过程控制***或利用处理器和相关联的存储器的任何其它***相对应。电子***700可以包括微处理器702(具有处理器704和控制单元706)、存储器器件708和输入/输出装置710(应当理解的是，在各个实施例中，电子***700可以具有多个处理器、控制单元、存储器器件单元和/或输入/输出装置)。在一个实施例中，电子***700具有指令集，其定义由处理器704对数据执行的操作以及处理器704、存储器器件708和输入/输出装置710之间的其它事务。控制单元706通过循环进行导致从存储器器件708检索指令并执行该指令的一组操作来协调处理器704、存储器器件708和输入/输出装置710的操作。存储器器件708可以包括如本说明书中所述的自旋转移扭矩元件。在实施例中，存储器器件708嵌入于微处理器702中，如图7中所示。
图8示出了根据本发明一种实施方式的计算装置800。计算装置800容纳电路板802。电路板802可以包括若干部件，包括但不限于处理器804和至少一个通信芯片806。处理器804物理和电耦合至板802。在一些实施方式中，至少一个通信芯片806还物理和电耦合至板802。在其它实施方式中，通信芯片806是处理器804的一部分。
根据其应用，计算装置800可以包括可以或可以不物理和电耦合至电路板802的其它部件。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位***(GPS)装置、指南针、加速度计、陀螺仪、扬声器、相机和大容量存储装置(诸如硬盘驱动器、压缩盘(CD)、数字多用盘(DVD)等)。
通信芯片806实现了用于往返于计算装置800进行数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、装置、***、方法、技术、通信信道等。该术语不暗示相关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含。通信芯片806可以实施若干无线标准或协议的任一种，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G和以上的任何其它无线协议。计算装置800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于较短距离的无线通信，诸如Wi-Fi和蓝牙，而第二通信芯片806可以专用于更长距离的无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算装置800的处理器804包括处理器804内封装的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的自旋转移扭矩存储器。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储于寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片806还包括封装于通信芯片806内的集成电路管芯。根据本发明的另一个实施方式，通信芯片的集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的自旋转移扭矩存储器。
在进一步实施方式中，计算装置800内容纳的另一个部件可以包含集成电路管芯，该集成电路管芯包括一个或多个器件，诸如根据本发明的实施方式构建的自旋转移扭矩存储器。
在各种实施方式中，计算装置800可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其它实施方式中，计算装置800可以是处理数据的任何其它电子装置。
因此，本发明的一个或多个实施例总体上涉及微电子存储器的制造。微电子存储器可以是非易失性的，其中即使不加电，存储器也可以保持存储的信息。本发明的一个或多个实施例涉及用于非易失性微电子存储器器件的垂直自旋转移扭矩存储器元件的制造。这种元件可以用于嵌入式非易失性存储器中，以用于其非易失性或作为嵌入式动态随机存取存储器(eDRAM)的替代。例如，这种元件用于给定技术节点内的竞争性单元尺寸(competitive cell size)下的1T-1X存储器(X＝电容器或电阻器)。
因此，本发明的实施例包括具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件以及制造具有偏移单元的垂直STTM器件的方法。
在实施例中，自旋转移扭矩存储器(STTM)阵列包括设置于衬底上方并且只具有第一STTM器件的第一负载线。所述STTM阵列还包括设置在衬底上方、与第一负载线相邻并且只具有第二STTM器件的第二负载线，第二STTM器件与第一STTM器件非共面。
在一个实施例中，第一STTM器件和第二STTM器件是垂直STTM器件。
在一个实施例中，第一STTM器件和第二STTM器件通过边缘场耦合，所述边缘场是弱边缘场。
在一个实施例中，所述STTM阵列还包括设置于衬底上方、与第二负载线相邻但不与第一负载线相邻并且只具有第三STTM器件的第三负载线，第三STTM器件与第二STTM器件非共面，而与第一STTM器件共面。
在一个实施例中，第一STTM器件和第三STTM器件通过边缘场耦合，边缘场是弱边缘场。
在一个实施例中，所述STTM阵列还包括设置于衬底上方、与第三负载线相邻但不与第一负载线或第二负载线相邻并且只具有第四STTM器件的第四负载线，第四STTM器件与第三STTM器件非共面，而与第二STTM器件共面。
在一个实施例中，将第一STTM器件、第二STTM器件、第三STTM器件和第四STTM器件耦合至设置于衬底上方但是在第一STTM器件、第二STTM器件、第三STTM器件和第四STTM器件下方的相对应的晶体管接触部。
在一个实施例中，第一STTM器件和第二STTM器件中的每一个具有一宽度，第一STTM器件和第二STTM器件彼此横向隔开的量小于所述宽度。
在一个实施例中，第一STTM器件和第二STTM器件在垂直于衬底的方向上偏移的量大于所述宽度。
在一个实施例中，第一STTM器件和第二STTM器件中的每一个具有大约40纳米的宽度，并且第一STTM器件和第二STTM器件彼此横向隔开大约10纳米的距离。
在一个实施例中，第一STTM器件和第二STTM器件在垂直于衬底的方向上偏移大约100纳米的量。
在一个实施例中，第一STTM器件和第三STTM器件的每一个具有大约40纳米的宽度，并且第一STTM器件和第三STTM器件彼此横向隔开大约60纳米的距离。
在一个实施例中，每一个STTM器件包括含有铁(Fe)原子的自由磁性层，并且包括在自由磁性层下方的由氧化镁(MgO)构成的电介质层。使电介质层与自由磁性层之间的界面处的Fe原子的至少一部分氧化，并且电介质层与自由磁性层之间的界面为STTM器件提供了垂直磁分量。
在一个实施例中，每一个STTM器件还包括设置于自由磁性层上方的一对或更多对交替的磁性层和非磁性层，并且自由磁性层与多对交替的磁性层和非磁性层之间的界面为STTM器件提供了第二垂直磁分量。
在实施例中，一种制造自旋扭矩转移存储器(STTM)阵列的方法，包括：在设置于衬底上方的电介质层中形成多个负载线下部部分，负载线下部部分中的每一个耦合至相对应的晶体管接触。所述方法还包括：形成第一多个STTM器件，多个负载线下部部分中的交替的负载线下部部分中的每一个一个器件。所述方法还包括：形成多个负载线上部部分，多个负载线下部部分中的剩余的负载线下部部分中的每一个一个上部部分。所述方法还包括：形成第二多个STTM器件，负载线上部部分中的每一个一个器件，第二多个STTM器件中的器件与第一多个STTM器件中的器件非共面。
在一个实施例中，所述方法还包括：在第一多个STTM器件和第二多个STTM器件上方形成多个过孔，第一多个STTM器件和第二多个STTM器件中的器件中的每一个一个过孔。
在一个实施例中，形成第一多个STTM器件和第二多个STTM器件涉及形成垂直STTM器件。
在一个实施例中，第一多个STTM器件中的一对器件通过边缘场耦合，所述边缘场是弱边缘场。
在一个实施例中，第一多个STTM器件中的器件与第二多个STTM器件中的器件通过边缘场耦合，所述边缘场为弱边缘场。
在实施例中，一种制造自旋扭矩转移存储器(STTM)阵列的方法，包括：在设置于衬底上方的电介质层中形成多个负载线下部部分，负载线下部部分中的每一个耦合至相对应的晶体管接触。所述方法还包括形成第一多个STTM器件，多个负载线下部部分中的每一个一个器件。所述方法还包括：形成耦合至相对应的晶体管接触部的多个负载线，每一个负载线与第一多个STTM器件的器件相邻。所述方法还包括：形成第二多个STTM器件，负载线中的每一个一个器件，第二多个STTM器件中的器件与第一多个STTM器件中的器件非共面。
在一个实施例中，所述方法还包括：在第一多个STTM器件和第二多个STTM器件上方形成多个过孔，第一多个STTM器件和第二多个STTM器件中的器件中的每一个一个过孔。
在一个实施例中，形成第一多个STTM器件和第二多个STTM器件涉及形成垂直STTM器件。
在一个实施例中，第一多个STTM器件中的一对器件通过边缘场耦合，所述边缘场是弱边缘场。
在一个实施例中，第一多个STTM器件中的器件与第二多个STTM器件中的器件通过边缘场耦合，所述边缘场是弱边缘场。
在实施例中，一种制造非自对准过孔的方法，包括：形成第一多个过孔，在第一多个过孔上方形成第一多个STTM器件，淀积电介质层，形成接触第一多个STTM器件的第二多个过孔，在第一多个STTM器件之间形成与第一多个过孔接触的第三多个过孔，形成接触第三多个过孔的第二多个STTM器件，淀积第二电介质层，形成接触第二多个STTM器件的第四多个过孔以及形成接触第二多个过孔的第五多个过孔。
在实施例中，一种制造自对准过孔的方法，包括：形成第一多个过孔，在第一多个STTM器件上方形成第一多个STTM器件，淀积电介质层，形成接触第一多个STTM器件的第二多个过孔，在第一多个STTM器件之间形成接触负载线的第三多个过孔，形成接触第三多个过孔的第二多个STTM器件，淀积第二电介质层，形成接触第一多个STTM器件的第四多个过孔，以及形成接触第二多个STTM器件的第五多个过孔。

Claims (20)

1.一种自旋扭矩转移存储器(STTM)阵列，包括：
第一负载线，所述第一负载线设置于衬底上方并且只具有第一STTM器件；以及
第二负载线，所述第二负载线设置于所述衬底上方、与所述第一负载线相邻，并且只具有第二STTM器件，所述第二STTM器件与所述第一STTM器件非共面。
2.根据权利要求1所述的STTM阵列，其中，所述第一STTM器件和所述第二STTM器件是垂直STTM器件。
3.根据权利要求1所述的STTM阵列，其中，所述第一STTM器件和所述第二STTM器件通过边缘场耦合，所述边缘场是弱边缘场。
4.根据权利要求1所述的STTM阵列，还包括：
第三负载线，所述第三负载线设置于所述衬底上方、与所述第二负载线相邻但不与所述第一负载线相邻，并且只具有第三STTM器件，所述第三STTM器件与所述第二STTM器件非共面，并且与所述第一STTM器件共面。
5.根据权利要求4所述的STTM阵列，其中，所述第一STTM器件和所述第三STTM器件通过边缘场耦合，所述边缘场是弱边缘场。
6.根据权利要求4所述的STTM阵列，还包括：
第四负载线，所述第四负载线设置于所述衬底上方、与所述第三负载线相邻但不与所述第一负载线或所述第二负载线相邻，并且只具有第四STTM器件，所述第四STTM器件与所述第三STTM器件非共面，而与所述第二STTM器件共面。
7.根据权利要求6所述的STTM阵列，其中，将所述第一STTM器件、所述第二STTM器件、所述第三STTM器件和所述第四STTM器件耦合至设置于所述衬底上方但是在所述第一STTM器件、所述第二STTM器件、所述第三STTM器件和所述第四STTM器件下方的相对应的晶体管接触部。
8.根据权利要求1所述的STTM阵列，其中，所述第一STTM器件和所述第二STTM器件中的每一个具有一宽度，并且所述第一STTM器件和所述第二STTM器件彼此横向隔开的量小于所述宽度。
9.根据权利要求8所述的STTM阵列，其中，所述第一STTM器件和所述第二STTM器件在垂直于所述衬底的方向上偏移的量大于所述宽度。
10.根据权利要求1所述的STTM阵列，其中，所述第一STTM器件和所述第二STTM器件中的每一个具有大约40纳米的宽度，并且所述第一STTM器件和所述第二STTM器件彼此横向隔开大约10纳米的距离，并且其中，所述第一STTM器件和所述第二STTM器件在垂直于所述衬底的方向上偏移大约100纳米的量。
11.根据权利要求4所述的STTM阵列，其中，所述第一STTM器件和所述第三STTM器件中的每一个具有大约40纳米的宽度，并且所述第一STTM器件和所述第三STTM器件彼此横向隔开大约60纳米的距离。
12.根据权利要求1所述的STTM阵列，其中，每一个STTM器件包括包含铁(Fe)原子的自由磁性层，并且包括在所述自由磁性层下方的包括氧化镁(MgO)的电介质层，其中，使所述电介质层与所述自由磁性层之间的界面处的Fe原子的至少一部分氧化，并且所述电介质层与所述自由磁性层之间的所述界面为所述STTM器件提供了垂直磁分量。
13.根据权利要求12所述的STTM阵列，其中，每一个STTM器件还包括设置于所述自由磁性层上方的一对或多对交替的磁性层和非磁性层，并且其中，所述自由磁性层与所述多对交替的磁性层和非磁性层之间的界面为所述STTM器件提供了第二垂直磁分量。
14.一种制造自旋扭矩转移存储器(STTM)阵列的方法，所述方法包括：
在设置于衬底上方的电介质层中形成多个负载线下部部分，所述负载线下部部分中的每一个耦合至相对应的晶体管接触部；
形成第一多个STTM器件，所述多个负载线下部部分中的交替的负载线下部部分中的每一个一个器件；
形成多个负载线上部部分，所述多个负载线下部部分中的剩余的负载线下部部分中的每一个一个上部部分，每一个负载线上部部分与所述第一多个STTM器件中的器件相邻；以及
形成第二多个STTM器件，所述负载线上部部分中的每一个一个器件，所述第二多个STTM器件中的器件与所述第一多个STTM器件中的器件非共面。
15.根据权利要求14所述的方法，还包括：
在所述第一多个STTM器件和所述第二多个STTM器件上方形成多个过孔，所述第一多个STTM器件和所述第二多个STTM器件中的器件中的每一个一个过孔。
16.根据权利要求14所述的方法，其中，形成所述第一多个STTM器件和所述第二多个STTM器件包括形成垂直STTM器件。
17.根据权利要求16所述的方法，其中，所述第一多个STTM器件中的一对器件通过边缘场耦合，所述边缘场是弱边缘场。
18.根据权利要求16所述的方法，其中，所述第一多个STTM器件中的器件与所述第二多个STTM器件中的器件通过边缘场耦合，所述边缘场为弱边缘场。
19.一种制造自旋扭矩转移存储器(STTM)阵列的方法，所述方法包括：
在设置于衬底上方的电介质层内形成多个负载线下部部分，所述负载线下部部分中的每一个耦合至相对应的晶体管接触部；
形成第一多个STTM器件，所述多个负载线下部部分中的每一个一个器件；
形成耦合至所述相对应的晶体管接触部的多个负载线，每一个负载线与所述第一多个STTM器件的器件相邻；以及
形成第二多个STTM器件，所述负载线中的每一个一个器件，所述第二多个STTM器件中的器件与所述第一多个STTM器件中的器件非共面。
20.根据权利要求19所述的方法，还包括：
在所述第一多个STTM器件和所述第二多个STTM器件上方形成多个过孔，所述第一多个STTM器件和所述第二多个STTM器件中的器件中的每一个一个过孔。
CN201380060946.0A 2012-12-21 2013-06-17 具有偏移单元的垂直自旋转移扭矩存储器(sttm)器件及其形成方法 Active CN104813468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/723,866 US8786040B2 (en) 2012-12-21 2012-12-21 Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
US13/723,866 2012-12-21
PCT/US2013/046197 WO2014098980A1 (en) 2012-12-21 2013-06-17 Perpendicular spin transfer torque memory (sttm) device having offset cells and method to form same

Publications (2)

Publication Number Publication Date
CN104813468A true CN104813468A (zh) 2015-07-29
CN104813468B CN104813468B (zh) 2017-12-15

Family

ID=50973703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060946.0A Active CN104813468B (zh) 2012-12-21 2013-06-17 具有偏移单元的垂直自旋转移扭矩存储器(sttm)器件及其形成方法

Country Status (7)

Country Link
US (3) US8786040B2 (zh)
KR (2) KR20170027867A (zh)
CN (1) CN104813468B (zh)
DE (1) DE112013006117T5 (zh)
GB (1) GB2523933B (zh)
TW (2) TWI525613B (zh)
WO (1) WO2014098980A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786040B2 (en) * 2012-12-21 2014-07-22 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same
US9306063B2 (en) 2013-09-27 2016-04-05 Intel Corporation Vertical transistor devices for embedded memory and logic technologies
KR102175471B1 (ko) * 2014-04-04 2020-11-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102200497B1 (ko) * 2014-07-07 2021-01-11 삼성전자주식회사 반도체 기억 소자 및 그 제조방법
JP5932960B1 (ja) * 2014-12-22 2016-06-08 株式会社東芝 磁気記録装置
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
KR102470094B1 (ko) 2015-06-24 2022-11-24 인텔 코포레이션 매칭된 스핀 전달 층으로부터의 높은 스핀 주입 효율을 갖는 스핀 로직 디바이스
WO2016209257A1 (en) 2015-06-26 2016-12-29 Intel Corporation Perpendicular magnetic memory with reduced switching current
US9614007B2 (en) 2015-07-20 2017-04-04 Micron Technology, Inc. Memory arrays
JP6367167B2 (ja) * 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9963340B2 (en) * 2015-12-03 2018-05-08 Honeywell International Inc. Pressure sensor die over pressure protection for high over pressure to operating span ratios
US10197462B2 (en) 2016-05-25 2019-02-05 Honeywell International Inc. Differential pressure sensor full overpressure protection device
KR102641744B1 (ko) * 2017-01-20 2024-03-04 삼성전자주식회사 가변 저항 메모리 소자
WO2019066881A1 (en) * 2017-09-28 2019-04-04 Intel Corporation CRITICAL CURRENT CURRENT SPIN TRANSFER TORQUE MEMORY DEVICES (STTM) AND COMPUTER DEVICE COMPRISING THE SAME
US10886330B2 (en) * 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10707295B2 (en) 2018-09-17 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11410714B2 (en) 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
CN114373861A (zh) * 2020-10-15 2022-04-19 联华电子股份有限公司 半导体装置及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635303A (zh) * 2008-07-25 2010-01-27 海力士半导体有限公司 多层叠堆自旋转移力矩磁阻式随机存取存储器及其制造方法
CN102396031A (zh) * 2009-03-05 2012-03-28 希捷科技有限公司 具有垂直各向异性的st-ram单元
US20120205758A1 (en) * 2011-02-11 2012-08-16 Magic Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
KR20090010569A (ko) 2007-07-24 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101060578B1 (ko) 2008-04-03 2011-08-31 주식회사 하이닉스반도체 버티컬 트랜지스터를 이용한 ｍｒａｍ
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
KR20110000081A (ko) 2009-06-26 2011-01-03 웅진코웨이주식회사 열교환기를 포함하는 음식물 처리기
KR20110000812A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 메모리 장치 제조 방법
JP5085703B2 (ja) 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
US8786040B2 (en) * 2012-12-21 2014-07-22 Intel Corporation Perpendicular spin transfer torque memory (STTM) device having offset cells and method to form same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635303A (zh) * 2008-07-25 2010-01-27 海力士半导体有限公司 多层叠堆自旋转移力矩磁阻式随机存取存储器及其制造方法
CN102396031A (zh) * 2009-03-05 2012-03-28 希捷科技有限公司 具有垂直各向异性的st-ram单元
US20120205758A1 (en) * 2011-02-11 2012-08-16 Magic Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications

Also Published As

Publication number Publication date
US20140175583A1 (en) 2014-06-26
US8786040B2 (en) 2014-07-22
KR20150063513A (ko) 2015-06-09
TW201435868A (zh) 2014-09-16
CN104813468B (zh) 2017-12-15
TWI582765B (zh) 2017-05-11
WO2014098980A1 (en) 2014-06-26
GB2523933A (en) 2015-09-09
DE112013006117T5 (de) 2015-09-17
TW201626381A (zh) 2016-07-16
US20150333252A1 (en) 2015-11-19
US9105839B2 (en) 2015-08-11
GB2523933B (en) 2018-06-27
US9496486B2 (en) 2016-11-15
TWI525613B (zh) 2016-03-11
KR20170027867A (ko) 2017-03-10
US20140329337A1 (en) 2014-11-06
GB201510574D0 (en) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104813468B (zh) 具有偏移单元的垂直自旋转移扭矩存储器(sttm)器件及其形成方法
US9882123B2 (en) Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
KR102099192B1 (ko) 스핀 홀 mtj 디바이스들을 갖는 교차점 어레이 mram
US8357982B2 (en) Magnetic memory
CN110957420B (zh) 磁性随机存取记忆体辅助的非挥发性装置和其制造方法
US8072789B2 (en) Resistance-change memory device
TWI529708B (zh) 具有半金屬的自旋轉移扭矩記憶體裝置以及用於寫入和讀取該裝置的方法
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
JP6658982B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
EP2255361B1 (en) Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
TWI552398B (zh) 具有地形平滑電極的自旋轉移扭矩記憶體（ｓｔｔｍ）裝置及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant