TW201616642A - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TW201616642A
TW201616642A TW103136492A TW103136492A TW201616642A TW 201616642 A TW201616642 A TW 201616642A TW 103136492 A TW103136492 A TW 103136492A TW 103136492 A TW103136492 A TW 103136492A TW 201616642 A TW201616642 A TW 201616642A
Authority
TW
Taiwan
Prior art keywords
semiconductor package
substrate
wafer
sensor
light sensor
Prior art date
Application number
TW103136492A
Other languages
English (en)
Other versions
TWI569427B (zh
Inventor
劉建宏
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Priority to TW103136492A priority Critical patent/TWI569427B/zh
Priority to US14/570,949 priority patent/US9570633B2/en
Publication of TW201616642A publication Critical patent/TW201616642A/zh
Priority to US15/394,464 priority patent/US20170110641A1/en
Application granted granted Critical
Publication of TWI569427B publication Critical patent/TWI569427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H10N10/817—Structural details of the junction the junction being non-separable, e.g. being cemented, sintered or soldered
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G01J5/041—Mountings in enclosures or in a particular environment
    • G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/82—Connection of interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Micromachines (AREA)

Abstract

一種半導體封裝件包含基底、至少一支撐件、蓋體與基板。基底具有至少一光線感應器或熱感應器、相對之第一表面與第二表面。光線感應器或熱感應器設置於第一表面。基底之第二表面具有開口，以外露出光線感應器或熱感應器。支撐件設於基底之第一表面上。蓋體結合於支撐件上，以令蓋體位於光線感應器或熱感應器上方，使蓋體與光線感應器或熱感應器之間形成第一空間。基板置放於基底之第二表面上，以封蓋開口，令基板與光線感應器或熱感應器之間形成第二空間。本發明更提供一種半導體封裝件之製法。

Description

半導體封裝件及其製法
本發明係有關一種半導體封裝件及其製法，尤係關於一種具感應功能之半導體封裝件及其製法。
隨著電子產業的蓬勃發展，電子產品之功能需求隨之增加，而為滿足多功能之使用需求，電子產品中之電路板上則需佈設多樣功能之半導體封裝件與電子元件。為了滿足微小化的需求，係藉由提高整合度，將半導體封裝件整合電子元件以成為微機電系統(Micro Electro Mechanical System,MEMS)，不僅可減少電路板之佈設空間而減少電子產品之體積，且能維持多功能之需求。
目前堆疊晶圓之技術係為新發展之領域，且朝將多個同質或異質之晶圓堆疊作發展，以達多功能之目的，並藉以取代半導體平面封裝相關技術所面臨之微小化瓶頸，亦即藉由積體化滿足微小化的需求。
如第1圖所示之感測型半導體封裝件1，其具有相堆疊之晶片10與玻璃片12，晶片10具有相對之作用面10a 與非作用面10b，作用面10a上具有光線感應器100，又玻璃片12係藉由複數間隔層11設於作用面10a上，使玻璃片11與光線感應器100之間形成空間P。
惟，目前習知具感應功能之半導體封裝件1中，由於晶片10的體積大，因此容易產生雜訊，致使該半導體封裝件1之用途受限，而難以符合多功能之需求，因而降低其電子產品之競爭力。
本發明之一技術態樣為一種半導體封裝件。
根據本發明一實施方式，一種半導體封裝件包含基底、至少一支撐件、蓋體與基板。基底具有至少一光線感應器或熱感應器、相對之第一表面與第二表面。光線感應器或熱感應器設置於第一表面。基底之第二表面具有開口，以外露出光線感應器或熱感應器。支撐件設於基底之第一表面上。蓋體結合於支撐件上，以令蓋體位於光線感應器或熱感應器上方，使蓋體與光線感應器或熱感應器之間形成第一空間。基板置放於基底之第二表面上，以封蓋開口，令基板與光線感應器或熱感應器之間形成第二空間。
本發明之另一技術態樣為一種半導體封裝件之製法。
根據本發明一實施方式，一種半導體封裝件之製法包含下列步驟。提供具有至少一光線感應器或熱感應器、相對之第一表面與第二表面之晶圓，光線感應器或熱感應 器設置於第一表面。蓋體藉由至少一支撐件設於晶圓之第一表面上，以令蓋體位於光線感應器或熱感應器上方，使蓋體與光線感應器或熱感應器之間形成第一空間。於晶圓之第二表面形成開口，以外露出光線感應器或熱感應器。置放基板於晶圓之第二表面上，以封蓋開口，令基板與光線感應器或熱感應器之間形成第二空間。
由於本發明之半導體封裝件之基底的第二表面具有開口，因此基板與光線感應器或熱感應器之間可形成第二空間。如此一來，半導體封裝件之基底的體積得以減小，因此能降低訊號的雜訊，以提升光線感應器或熱感應器的感測能力，例如感測紅光線的能力。也就是說，本發明之半導體封裝件之用途增加，可達到多功能之目的，進而提升其電子產品之競爭力。
本發明之又一技術態樣為一種半導體封裝件。
根據本發明一實施方式，一種半導體封裝件包含基底、至少一支撐件、蓋體、絕緣層與線路重佈層。基底具有至少一光線感應器或熱感應器、相對之第一表面與第二表面。第一表面具有凹槽與電性連接墊。光線感應器或熱感應器設置於第一表面且覆蓋凹槽。支撐件位於基底之第一表面上。蓋體位於支撐件上，使蓋體與光線感應器或熱感應器之間形成一空間。絕緣層位於基底之第二表面上。線路重佈層位於絕緣層上且電性連接電性連接墊。
本發明之再一技術態樣為一種半導體封裝件之製法。
根據本發明一實施方式，一種半導體封裝件之製法包含下列步驟。提供具有至少一光線感應器或熱感應器、相對之第一表面與第二表面之晶圓，光線感應器或熱感應器設置於第一表面且覆蓋第一表面的凹槽。蓋體藉由至少一支撐件設於晶圓之第一表面上，以令蓋體位於光線感應器或熱感應器上方，使蓋體與光線感應器或熱感應器之間形成一空間。於晶圓之第二表面形成穿孔，以外露出支撐件與晶圓的電性連接墊。形成絕緣層於晶圓之第二表面上與圍繞穿孔的壁面上。形成線路重佈層於絕緣層上且電性連接電性連接墊。
由於本發明之半導體封裝件之基底的第一表面具有凹槽，因此半導體封裝件之基底的體積得以減小，使訊號的雜訊得以降低，可提升光線感應器或熱感應器的感測能力，例如感測紅光線的能力。也就是說，本發明之半導體封裝件之用途增加，可達到多功能之目的，進而提升其電子產品之競爭力。
1、2、3、4‧‧‧半導體封裝件
10‧‧‧晶片
10a‧‧‧作用面
10b‧‧‧非作用面
100‧‧‧光線感應器
200‧‧‧光線感應器或熱感應器
11‧‧‧間隔層
12‧‧‧玻璃片
20‧‧‧晶圓或基底
20a‧‧‧第一表面
20b‧‧‧第二表面
20c、20d‧‧‧壁面
201‧‧‧電性連接墊
202‧‧‧穿孔
202a‧‧‧溝槽
203‧‧‧開口
204‧‧‧凹槽
21‧‧‧支撐件
22‧‧‧蓋體
23、23a、23b‧‧‧絕緣層
230‧‧‧開口區
24‧‧‧基板
240‧‧‧通孔
25、25a‧‧‧線路重佈層
250‧‧‧介電層
251‧‧‧導電層
26‧‧‧保護層
260‧‧‧開孔
27‧‧‧導電凸部
P、P’‧‧‧空間
P1‧‧‧第一空間
P2‧‧‧第二空間
t、d、r‧‧‧厚度
h‧‧‧高度
S‧‧‧切割路徑
第1圖係為習知半導體封裝件之剖面示意圖。
第2A至2J圖係為根據本發明一實施方式之半導體封裝件之製法之剖面示意圖。
第3A至3E圖係為根據本發明一實施方式之半導體封裝件之製法之剖面示意圖。
第4A至4D圖係為根據本發明一實施方式之半導體封裝件之製法之剖面示意圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
在本發明中，晶圓經堆疊、封裝、切割後所形成之半導體封裝件可應用於各種微機電系統(Micro Electro Mechanical System；MEMS)，例如利用電性或電容變化來測量的影像感測器、選用晶圓級封裝(wafer scale package；WSP)製程對具有影像感測器、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)或壓力感測器(process sensors)之感測型半導體封裝件。
請參閱第2A至2J圖，係為根據本發明一實施方式之半導體封裝件2(見第2J圖)之製法。
如第2A圖所示，先提供具有至少一光線感應器或熱感應器(sensor)200、相對之第一表面20a與第二表面20b之晶圓20。光線感應器或熱感應器200設置於第一表面20a。舉例來說，光線感應器或熱感應器200可位於第一 表面20a上或內。光線感應器或熱感應器200可凸出第一表面20a，或與第一表面20a齊平，或陷入第一表面20a，並不用以限制本發明。此外，晶圓20之第一表面20a具有複數電性連接墊201。
於本實施方式中，晶圓20之尺寸可為6吋、8吋、12吋等，並不用以限制本發明。光線感應器或熱感應器200可用來感測紅外線(infrared ray；IR)，但並不以紅外線為限。
如第2B圖所示，於晶圓20之第一表面20a上形成至少一支撐件21。於本實施方式中，支撐件21係為間隔層(dam)，且位於電性連接墊201之部分表面上。
如第2C圖所示，於支撐件21上結合蓋體22，以令蓋體22位於光線感應器或熱感應器200上方，使蓋體22與光線感應器或熱感應器200之間形成第一空間P1。
於本實施方式中，蓋體22之材質係為矽或石英，且其厚度t可以為300um，但其厚度愈薄愈好。蓋體22可供紅外線穿過，使光線感應器或熱感應器200可感測到紅外線，但並不以紅外線為限。
再者，第一空間P1係為真空狀態，且其高度h可以為30至50um，例如40um。
又，蓋體22係為非光學穿透材質(如矽或石英)，因而無法採用光學對準製程，故需先將支撐件21設於晶圓20之第一表面20a上，再覆蓋蓋體22，以避免蓋體22(或支撐件21)之對位不準問題。
於其他實施方式中，若蓋體22為光學穿透材質(如 玻璃)時，可先將支撐件21設於蓋體22上，再將支撐件21與蓋體22經由對位方式(如光學對準，係利用玻璃之透光性)設於晶圓20之第一表面20a上。
如第2D圖所示，薄化晶圓20之第二表面20b，再於晶圓20之第二表面20b形成穿孔202，以外露出支撐件21與電性連接墊201。
於本實施方式中，經薄化製程後，晶圓20之厚度d可以為100um至400um。
如第2E圖所示，於晶圓20之第二表面20b上形成絕緣層23，且絕緣層23填滿穿孔202，並於絕緣層23上形成對準光線感應器或熱感應器200之開口區230，以露出晶圓20之部分第二表面20b。
如第2F圖所示，於開口區230中之晶圓20之第二表面20b形成開口203，以外露出光線感應器或熱感應器200。於本實施方式中，係以蝕刻方式形成開口203。
如第2G圖所示，置放基板24於晶圓20之第二表面20b上，以封蓋開口203，令基板24與光線感應器或熱感應器200之間形成第二空間P2。基板24可支撐晶圓20，以增加結構強度。
於本實施方式中，基板24之材質可以為矽或玻璃，且基板24係結合於絕緣層23上，並設於穿孔202上，又基板24之厚度r可以為100至300um，例如200um。
再者，第二空間P2係為真空狀態。
如第2H圖所示，於基板24上形成連通穿孔202 之通孔240，且一併移除穿孔202中之絕緣層23材質及其上之支撐件21材質，以外露出支撐件21與電性連接墊201之側面。
如第2I圖所示，於基板24、通孔240之孔壁與穿孔202之孔壁上形成線路重佈層25，以電性連接電性連接墊201。
於本實施方式中，線路重佈層25係包含介電層250與形成於介電層250上之導電層251，且介電層250係形成於基板24、通孔240之孔壁與穿孔202之孔壁上。
接著，於基板24與線路重佈層25上形成保護層26，且保護層26形成有開孔260，以令基板24上之部分導電層251表面外露於開孔260。
於本實施方式中，保護層26可為防焊材料，且導電凸部27可例如焊球、凸塊等業界熟知之結構，且形狀可以為圓形、橢圓形、方形、長方形，並不用以限制本發明。
接著，進行切割製程，係沿穿孔202與通孔240作切割路徑S，以形成複數個半導體封裝件2，如第2J圖所示。此外，可形成導電凸部27於開孔260中之導電層251上。晶圓20經切割後，可稱為晶片，也就是第2J圖的基底20。第二空間P2可避免光線感應器或熱感應器200之光或熱訊號經由基底20散逸而影響感測結果。
由於半導體封裝件之基底的第二表面具有開口，因此基板與光線感應器或熱感應器之間可形成第二空間。如此一來，半導體封裝件之基底的體積得以減小，因此能降 低訊號的雜訊，以提升光線感應器或熱感應器的感測能力，例如感測紅光線的能力。也就是說，半導體封裝件之用途增加，可達到多功能之目的，進而提升其電子產品之競爭力。
應瞭解到，已敘述過的元件材料將不再重複贅述。在以下敘述中，將敘述其他實施方式的半導體封裝件及其製法。
第3A至3E圖係為根據本發明一實施方式之半導體封裝件3(見第3E圖)之製法之剖面示意圖。如第3A圖所示，提供具有至少一光線感應器或熱感應器200、相對之第一表面20a與第二表面20b的晶圓20。光線感應器或熱感應器200設置於第一表面20a且覆蓋第一表面20a的凹槽204。蓋體22可藉由至少一支撐件21設於晶圓20之第一表面20a上，以令蓋體22位於光線感應器或熱感應器200上方，使蓋體22與光線感應器或熱感應器200之間形成空間P’。接著，可研磨晶圓20的第二表面20b。
同時參閱第3A圖與第3B圖，待蓋體22覆蓋光線感應器或熱感應器200後，可於晶圓20之第二表面20b形成穿孔202，以外露出支撐件21與晶圓20的電性連接墊201。接著，可形成絕緣層23a於晶圓20之第二表面20b上與圍繞穿孔202的壁面20c上。
同時參閱第3B圖與第3C圖，在本實施方式中，絕緣層23a可先覆蓋穿孔202，並利用刀具於穿孔202中的絕緣層23a形成溝槽202a，使絕緣層23a位於晶圓20圍繞 穿孔202的壁面上。接著，形成線路重佈層25a於絕緣層23a上且電性連接電性連接墊201，便可得到第3C圖的結構。
同時參閱第3C圖與第3D圖，待線路重佈層25a形成後，可形成保護層26於絕緣層23a與線路重佈層25a上。接著，圖案化保護層26，使保護層26具有開孔260而露出線路重佈層25a。待保護層26的開孔260形成後，可形成導電凸部27於開孔260中之線路重佈層25a上，使得導電凸部27可透過線路重佈層25a而與電性連接墊201導通。
同時參閱第3D圖與第3E圖，待得到第3D圖的結構後，可沿穿孔202(即切割路徑S)縱向切割蓋體22、支撐件21與晶圓20，而得到半導體封裝件3。切割後的晶圓20為第3E圖的基底20。
半導體封裝件3包含基底20、至少一支撐件21、蓋體22、絕緣層23a、線路重佈層25a、保護層26與導電凸部27。基底20具有至少一光線感應器或熱感應器200、相對之第一表面20a與第二表面20b。第一表面20a具有凹槽204與電性連接墊201。凹槽204可避免光線感應器或熱感應器200之光或熱訊號經由基底20散逸而影響感測結果。光線感應器或熱感應器200設置於第一表面20a且覆蓋凹槽204。支撐件21位於基底20之第一表面20a上。蓋體22位於支撐件21上，使蓋體22與光線感應器或熱感應器200之間形成空間P’。絕緣層23a位於基底20之第二表 面20b上。線路重佈層25a位於絕緣層23a上且電性連接電性連接墊201。保護層26位於絕緣層23a與線路重佈層25a上，且保護層具開孔260，以令線路重佈層25a之部分表面外露於開孔260。導電凸部27位於開孔260中之線路重佈層25a上。
在本實施方式中，基底20具有鄰接電性連接墊201與第二表面20b的壁面20c，且絕緣層23a位於壁面20c上。此外，壁面20c與第二表面20b夾鈍角。
由於半導體封裝件之基底的第一表面具有凹槽，因此半導體封裝件之基底的體積得以減小，使訊號的雜訊得以降低，可提升光線感應器或熱感應器的感測能力，例如感測紅光線的能力。也就是說，半導體封裝件之用途增加，可達到多功能之目的，進而提升其電子產品之競爭力。
第4A至4D圖係為根據本發明一實施方式之半導體封裝件4(見第4D圖)之製法之剖面示意圖。如第4A圖所示，提供具有至少一光線感應器或熱感應器200、相對之第一表面20a與第二表面20b的晶圓20。光線感應器或熱感應器200設置於第一表面20a且覆蓋第一表面20a的凹槽204。蓋體22可藉由至少一支撐件21設於晶圓20之第一表面20a上，以令蓋體22位於光線感應器或熱感應器200上方，使蓋體22與光線感應器或熱感應器200之間形成空間P’。接著，可研磨晶圓20的第二表面20b。
同時參閱第4A圖與第4B圖，待蓋體22覆蓋光線感應器或熱感應器200後，可於晶圓20之第二表面20b形 成穿孔202，以外露出支撐件21與晶圓20的電性連接墊201。接著，可形成絕緣層23b於晶圓20之第二表面20b上與圍繞穿孔202的壁面20d上。在本實施方式中，壁面20d垂直第二表面20b與電性連接墊201。此外，絕緣層23b可被圖案化而使電性連接墊201露出。
同時參閱第4B圖與第4C圖，接著，可形成線路重佈層25a於絕緣層23a上，使線路重佈層25a電性連接電性連接墊201。待線路重佈層25a形成後，可形成保護層26於絕緣層23b與線路重佈層25a上。接著，圖案化保護層26，使保護層26具有開孔260而露出線路重佈層25a。待保護層26的開孔260形成後，可形成導電凸部27於開孔260中之線路重佈層25a上，使得導電凸部27可透過線路重佈層25a而與電性連接墊201導通，而得到第4C圖的結構。
在本實施方式中，部分保護層26位於穿孔202中，使保護層26與電性連接墊201間具有間隙。
同時參閱第4C圖與第4D圖，待得到第4C圖的結構後，可沿切割路徑S縱向切割蓋體22、支撐件21與晶圓20，而得到半導體封裝件4。切割後的晶圓20為第4D圖的基底20。
半導體封裝件4包含基底20、至少一支撐件21、蓋體22、絕緣層23a、線路重佈層25a、保護層26與導電凸部27。基底20具有至少一光線感應器或熱感應器200、相對之第一表面20a與第二表面20b。第一表面20a具有凹 槽204與電性連接墊201。凹槽204可避免光線感應器或熱感應器200之光或熱訊號經由基底20散逸而影響感測結果。光線感應器或熱感應器200設置於第一表面20a且覆蓋凹槽204。支撐件21位於基底20之第一表面20a上。蓋體22位於支撐件21上，使蓋體22與光線感應器或熱感應器200之間形成空間P’。絕緣層23b位於基底20之第二表面20b上。線路重佈層25a位於絕緣層23b上且電性連接電性連接墊201。保護層26位於絕緣層23b與線路重佈層25a上，且保護層具開孔260，以令線路重佈層25a之部分表面外露於開孔260。導電凸部27位於開孔260中之線路重佈層25a上。
在本實施方式中，基底20具有鄰接電性連接墊201與第二表面20b的壁面20d，且絕緣層23b位於壁面20d上。此外，壁面20d垂直第二表面20b與電性連接墊201，且保護層26位於穿孔202中。
由於半導體封裝件之基底的第一表面具有凹槽，因此半導體封裝件之基底的體積得以減小，使訊號的雜訊得以降低，可提升光線感應器或熱感應器的感測能力，例如感測紅光線的能力。也就是說，半導體封裝件之用途增加，可達到多功能之目的，進而提升其電子產品之競爭力。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
2‧‧‧半導體封裝件
20‧‧‧晶圓或基底
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧光線感應器或熱感應器
203‧‧‧開口
21‧‧‧支撐件
22‧‧‧蓋體
24‧‧‧基板
251‧‧‧導電層
26‧‧‧保護層
27‧‧‧導電凸部
P1‧‧‧第一空間
P2‧‧‧第二空間

Claims (37)

  1. 一種半導體封裝件，包含：一基底，係具有至少一光線感應器或熱感應器、相對之一第一表面與一第二表面，該光線感應器或熱感應器設置於該第一表面，且該基底之該第二表面具有一開口，以外露出該光線感應器或熱感應器；至少一支撐件，係設於該基底之該第一表面上；一蓋體，係結合於該支撐件上，以令該蓋體位於該光線感應器或熱感應器上方，使該蓋體與該光線感應器或熱感應器之間形成一第一空間；以及一基板，係置放於該基底之該第二表面上，以封蓋該開口，令該基板與該光線感應器或熱感應器之間形成一第二空間。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中該基底之該第一表面更具有複數電性連接墊。
  3. 如申請專利範圍第2項所述之半導體封裝件，其中該支撐件位於該些電性連接墊其中一者上。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中該蓋體之材質係為非光學穿透材質。
  5. 如申請專利範圍第4項所述之半導體封裝件，其中該蓋體之材質係為矽或石英。
  6. 如申請專利範圍第1項所述之半導體封裝件，其中該蓋體之材質係為光學穿透材質。
  7. 如申請專利範圍第6項所述之半導體封裝件，其中該蓋體之材質係為玻璃。
  8. 如申請專利範圍第1項所述之半導體封裝件，其中該基板之材質係為矽或玻璃。
  9. 如申請專利範圍第1項所述之半導體封裝件，更包含：一絕緣層，係形成於該基底之部分該第二表面上。
  10. 如申請專利範圍第9項所述之半導體封裝件，其中，該基板結合於該絕緣層上。
  11. 如申請專利範圍第1項所述之半導體封裝件，更包含：一線路重佈層，係形成於該基板上與該基底上。
  12. 如申請專利範圍第11項所述之半導體封裝件，更 包含：一保護層，係形成於該基板與該線路重佈層上，且該保護層形成有一開孔，以令該線路重佈層之部分表面外露於該開孔。
  13. 如申請專利範圍第12項所述之半導體封裝件，更包含：一導電凸部，係形成於該開孔中之該線路重佈層上。
  14. 一種半導體封裝件之製法，包含：提供具有至少一光線感應器或熱感應器、相對之一第一表面與一第二表面之一晶圓，該光線感應器或熱感應器設置於該第一表面；一蓋體藉由至少一支撐件設於該晶圓之該第一表面上，以令該蓋體位於該光線感應器或熱感應器上方，使該蓋體與該光線感應器或熱感應器之間形成一第一空間；於該晶圓之該第二表面形成一開口，以外露出該光線感應器或熱感應器；以及置放一基板於該晶圓之該第二表面上，以封蓋該開口，令該基板與該光線感應器或熱感應器之間形成一第二空間。
  15. 如申請專利範圍第14項所述之半導體封裝件之製法，其中該晶圓之該第一表面更具有複數電性連接墊， 且該支撐件位於該些電性連接墊其中一者上。
  16. 如申請專利範圍第14項所述之半導體封裝件之製法，其中該蓋體之材質係為非光學穿透材質時，形成該第一空間之製程係包含：於該晶圓之該第一表面上形成該支撐件；以及於該支撐件上結合該蓋體，以令該蓋體位於該光線感應器或熱感應器上方，使該蓋體與該光線感應器或熱感應器之間形成該第一空間。
  17. 如申請專利範圍第16項所述之半導體封裝件之製法，其中該蓋體之材質係為矽或石英。
  18. 如申請專利範圍第14項所述之半導體封裝件之製法，其中該蓋體之材質係為光學穿透材質時，形成該第一空間之製程係包含：於該蓋體上形成該支撐件；以及將該支撐件設於該晶圓之該第一表面上，以令該蓋體位於該光線感應器或熱感應器上方，使該蓋體與該光線感應器或熱感應器之間形成該第一空間。
  19. 如申請專利範圍第18項所述之半導體封裝件之製法，其中該蓋體之材質係為玻璃。
  20. 如申請專利範圍第14項所述之半導體封裝件之製法，其中該基板之材質係為矽或玻璃。
  21. 如申請專利範圍第14項所述之半導體封裝件之製法，其中於形成該開口之前，更包含：於該晶圓之該第二表面上形成一絕緣層；於該絕緣層上形成對準該光線感應器或熱感應器之一開口區，以露出該晶圓之部分該第二表面；以及於該開口區中之該晶圓的該第二表面形成該開口。
  22. 如申請專利範圍第21項所述之半導體封裝件之製法，其中該基板結合於該絕緣層上。
  23. 如申請專利範圍第14項所述之半導體封裝件之製法，其中係以蝕刻形成該開口。
  24. 如申請專利範圍第14項所述之半導體封裝件之製法，更包含：於該晶圓之該第二表面形成一穿孔，以外露出該支撐件；置放該基板後，使該基板設於該穿孔上；於該基板上形成連通該穿孔之一通孔，以外露出該支撐件；以及於該基板、該通孔之孔壁與該穿孔之孔壁上形成一線 路重佈層。
  25. 如申請專利範圍第24項所述之半導體封裝件之製法，更包含於該基板與該線路重佈層上形成一保護層，且該保護層形成有一開孔，以令該基板上之該線路重佈層之部分表面外露於該開孔。
  26. 如申請專利範圍第25項所述之半導體封裝件之製法，更包含進行切割製程，係沿該穿孔與該通孔作切割路徑。
  27. 一種半導體封裝件，包含：一基底，具有至少一光線感應器或熱感應器、相對之一第一表面與一第二表面，該第一表面具有一凹槽與一電性連接墊，該光線感應器或熱感應器設置於該第一表面且覆蓋該凹槽；至少一支撐件，位於該基底之該第一表面上；一蓋體，位於該支撐件上，使該蓋體與該光線感應器或熱感應器之間形成一空間；一絕緣層，位於該基底之該第二表面上；以及一線路重佈層，位於該絕緣層上且電性連接該電性連接墊。
  28. 如申請專利範圍第27項所述之半導體封裝件，更 包含：一保護層，位於該絕緣層與該線路重佈層上，且該保護層具一開孔，以令該線路重佈層之部分表面外露於該開孔。
  29. 如申請專利範圍第28項所述之半導體封裝件，更包含：一導電凸部，位於該開孔中之該線路重佈層上。
  30. 如申請專利範圍第27項所述之半導體封裝件，其中該基底具有鄰接該電性連接墊與該第二表面的一壁面，且該絕緣層位於該壁面上。
  31. 如申請專利範圍第30項所述之半導體封裝件，其中該壁面與該第二表面夾鈍角。
  32. 如申請專利範圍第30項所述之半導體封裝件，其中該壁面垂直該第二表面與該電性連接墊。
  33. 一種半導體封裝件之製法，包含：提供具有至少一光線感應器或熱感應器、相對之一第一表面與一第二表面之一晶圓，該光線感應器或熱感應器設置於該第一表面且覆蓋該第一表面的一凹槽；一蓋體藉由至少一支撐件設於該晶圓之該第一表面 上，以令該蓋體位於該光線感應器或熱感應器上方，使該蓋體與該光線感應器或熱感應器之間形成一空間；於該晶圓之該第二表面形成一穿孔，以外露出該支撐件與該晶圓的一電性連接墊；形成一絕緣層於該晶圓之該第二表面上與圍繞該穿孔的壁面上；以及形成一線路重佈層於該絕緣層上且電性連接該電性連接墊。
  34. 如申請專利範圍第33項所述之半導體封裝件之製法，其中形成該絕緣層於該晶圓之該第二表面上與圍繞該穿孔的壁面上更包含：將該絕緣層覆蓋該穿孔；以及於該穿孔中的該絕緣層形成一溝槽，使該絕緣層位於該晶圓圍繞該穿孔的壁面上。
  35. 如申請專利範圍第33項所述之半導體封裝件之製法，更包含：形成一保護層於該絕緣層與該線路重佈層上；以及圖案化該保護層，使該保護層具有一開孔而露出該線路重佈層。
  36. 如申請專利範圍第35項所述之半導體封裝件之製法，更包含： 形成一導電凸部於該開孔中之該線路重佈層上。
  37. 如申請專利範圍第33項所述之半導體封裝件之製法，更包含：沿該穿孔縱向切割該蓋體、該支撐件與該晶圓。
TW103136492A 2014-10-22 2014-10-22 半導體封裝件及其製法 TWI569427B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103136492A TWI569427B (zh) 2014-10-22 2014-10-22 半導體封裝件及其製法
US14/570,949 US9570633B2 (en) 2014-10-22 2014-12-15 Semiconductor package and manufacturing method thereof
US15/394,464 US20170110641A1 (en) 2014-10-22 2016-12-29 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103136492A TWI569427B (zh) 2014-10-22 2014-10-22 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201616642A true TW201616642A (zh) 2016-05-01
TWI569427B TWI569427B (zh) 2017-02-01

Family

ID=55792643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136492A TWI569427B (zh) 2014-10-22 2014-10-22 半導體封裝件及其製法

Country Status (2)

Country Link
US (2) US9570633B2 (zh)
TW (1) TWI569427B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740591B (zh) * 2019-07-30 2021-09-21 弗勞恩霍夫爾協會 電子電路元件和電子電路元件的製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US11069729B2 (en) * 2018-05-01 2021-07-20 Canon Kabushiki Kaisha Photoelectric conversion device, and equipment
JP7389029B2 (ja) * 2018-06-29 2023-11-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、および固体撮像装置の製造方法
US11121031B2 (en) * 2018-11-01 2021-09-14 Xintec Inc. Manufacturing method of chip package and chip package

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810170B2 (ja) * 1987-03-06 1996-01-31 株式会社日立製作所 半導体絶対圧力センサの製造方法
DE19735379B4 (de) * 1997-08-14 2008-06-05 Perkinelmer Optoelectronics Gmbh Sensorsystem und Herstellungsverfahren
JP3514681B2 (ja) * 1999-11-30 2004-03-31 三菱電機株式会社 赤外線検出器
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP4009046B2 (ja) * 2001-04-10 2007-11-14 浜松ホトニクス株式会社 赤外線センサ
EP1419102A2 (de) * 2001-08-24 2004-05-19 Schott Ag Verfahren zur herstellung von mikro-elektromechanischen bauelementen
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US7329861B2 (en) * 2003-10-14 2008-02-12 Micron Technology, Inc. Integrally packaged imaging module
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7781781B2 (en) * 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
CN101246893A (zh) * 2007-02-13 2008-08-20 精材科技股份有限公司 具有高传导面积的集成电路封装体及其制作方法
CN101675498B (zh) * 2007-03-02 2011-09-28 明锐有限公司 用于微镜器件的倒装芯片封装的方法和***
JP5584474B2 (ja) * 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TWI382477B (zh) * 2007-08-24 2013-01-11 Xintec Inc 電子元件的晶圓級封裝及其製造方法
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
TWI508194B (zh) * 2009-01-06 2015-11-11 Xintec Inc 電子元件封裝體及其製作方法
TWI473223B (zh) * 2009-08-19 2015-02-11 Xintec Inc 晶片封裝體及其製造方法
US8941064B2 (en) * 2010-04-12 2015-01-27 Mikrosens Elektronik San. Ve Tic. A.S. Uncooled infrared detector and methods for manufacturing the same
SG192390A1 (en) * 2012-02-01 2013-08-30 Agency Science Tech & Res Radiation sensor
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740591B (zh) * 2019-07-30 2021-09-21 弗勞恩霍夫爾協會 電子電路元件和電子電路元件的製造方法

Also Published As

Publication number Publication date
US20170110641A1 (en) 2017-04-20
US20160118506A1 (en) 2016-04-28
TWI569427B (zh) 2017-02-01
US9570633B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
US8525345B2 (en) Chip package and method for forming the same
TWI569427B (zh) 半導體封裝件及其製法
TWI402941B (zh) 半導體結構及其製造方法
US9153707B2 (en) Chip package and method for forming the same
JP2015133520A (ja) チップパッケージおよびその製造方法
TW201714275A (zh) 半導體封裝結構及其形成方法
TWI624039B (zh) 晶片封裝體及其製造方法
TW201200461A (en) Apparatus integrating microelectromechanical system device with circuit chip and methods for fabricating the same
TWI395707B (zh) 微機電結構的製造方法
TWI500132B (zh) 半導體裝置之製法、基材穿孔製程及其結構
TW201535551A (zh) 晶片封裝體及其製造方法
US20220021179A1 (en) Photonic Integrated Circuits with Controlled Collapse Chip Connections
TW201802969A (zh) 晶片封裝體及其製作方法
CN107369695B (zh) 晶片封装体与其制造方法
US9034681B2 (en) Chip package and method for forming the same
TWI607534B (zh) 晶片封裝體及其製造方法
TWI739697B (zh) 晶片封裝體及其製造方法
TW201606948A (zh) 晶片封裝體及其製造方法
US8928098B2 (en) Semiconductor package and fabrication method thereof
TWI489600B (zh) 半導體堆疊結構及其製法
TWI419317B (zh) 感光結構之製造方法
CN110943097B (zh) 图像传感器封装及相关方法
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
TWI545708B (zh) 晶圓堆疊結構及方法
TWI590431B (zh) 晶片封裝體及其製作方法