TW201530098A

TW201530098A - 差動電容的感測電路及方法

Info

Publication number: TW201530098A
Application number: TW104107446A
Authority: TW
Inventors: Chao-Chi Yang; Shih-How Peng
Original assignee: Elan Microelectronics Corp
Priority date: 2011-04-29
Filing date: 2011-04-29
Publication date: 2015-08-01
Also published as: TWI545303B

Abstract

一種差動電容的感測電路及方法包含有電荷儲存電路產生與該差動電容之兩端的電容值相關的第一輸出電壓及第二輸出電壓，以及放大級，其中該放大級包含運算放大器，其正輸入端連接共同參考電壓源，連接於該運算放大器之負輸入端及輸出端之間的開關，一端連接於該負輸入端及另一端輸入該第一輸出電壓或該第二輸出電壓的第一取樣電容，以及一端連接於該負輸入端及另一端藉開關連接共同參考電壓源或該輸出端的第二取樣電容，而該放大級以一類關聯雙取樣技術(Pseudo Correlated Double Sampling)的操作方式，分次輸入第一輸出電壓及第二輸出電壓，利用第二取樣電容儲存該非理想特性的誤差值來抵減運算放大器的非理想特性。

Description

差動電容的感測電路及方法

本發明係有關一種差動電容的感測電路，特別是關於一種差動電容的感測電路及方法，可抵減運算放大器內部的非理想效應對輸出的影響。

差動電容(differential Capacitance)又稱為電極電容，係針對兩電極各自形成的電容之差值大小作感測，廣泛地應用於感測壓力、加速度、直線位移、旋轉角度等物理作用所造成的電容變化的感測器(sensor)，其電路结構依感測量的要求不同而不同，但基本皆是以感測器中兩電極各自形成的電容之差異來產生感測值。

圖1係習知量測差動電容10的感測電路，於美國專利公告第6,949,937號所提出，包含有切換式電容前端電路12及放大級(Amplifier Stage)14。差動電容10為兩電極之間的電容，可視為由一對可變電容CT1、CT2組成。切換式電容前端電路12具有切換電路16及電荷儲存電路18，於感測端Input1、Input2分別連接電容CT1、CT2，利用切換電路16中開關S1~S8的切換，讓電容CT1、CT2連接電源VDD和VSS以供應適當的電荷，再重複將電容CT1、CT2的電荷轉移至電荷儲存電路18中的電容C1、C2中，最後將電容C1、C2中的電荷儲存於一浮接的電容CD兩端，以電容CD兩端之電位差V_CD對應電容CT1、CT2的差值，最後將電容CD 之兩端連接放大器14的輸入，將此電位差V_CD由放大級14放大輸出，達到感測差動電容10的效果。圖2a~2e所示係圖1中切換式電容前端電路12的操作示意圖。而此習知技術更以過取樣(Over-sampling)之方式，在不重置開關SR1及SR2的情況下重複圖2a~2d之動作，對電容CT1及CT2重複充放電，並重複轉移電荷至內部的單一儲存電容C1或C2中，用以於前端的切換式電容前端電路12中進行平均以抑制RF干擾或電源雜訊後，之後，如圖2e將電容C1、C2中的電荷儲存於電容CD兩端，最後，由圖1中後端的放大級(Amplifier Stage)14連接電容CD之兩端，放大輸出。由於此習知技術是重複操作前端的切換式電容前端電路12以進行平均，並不是重複操作整個電路後再平均，具有節省功率消耗的效果。

但是上述之操作方式，卻無法有效地平均，以降低雜訊。以經由電荷守恆計算可得n次電荷轉移後，以C1電容為例，其輸出電壓V_OUT1如下：V_OUT1=V_n+V_n-1．X+V_n-2．X²+Λ+V₁．X^n-1，公式1 其中其X的數值通常位於0.1~0.5之間，VDD_i可視為包含RF干擾及電源雜訊影響而等效電源VDD於各時間點產生不同數值。由公式1~3可知，經n次取樣電荷轉移後，除第n次取樣轉移外，其他次取樣皆受一係數X所影響，且因X<1，使得越前取樣之結果對輸出影響程度越少，亦即V_OUT1 將近似於V_n，因此在此架構下進行過取樣，並無法有效平均降低雜訊。

此外，放大級14是利用運算放大器直接將對應輸出電壓V_OUT1、V_OUT2的差值V_CD放大，會同時將運算放大器的非理想效應一併於輸出端輸出，如偏移(Offset)、閃爍雜訊(Flicker Noise)、有限增益的錯誤(Finite Gain error)…等，使得感測結果受到影響。

本發明的目的，在於提出一種差動電容的感測電路及方法，可抵減運算放大器內部的非理想效應對輸出的影響。

根據本發明，一種差動電容的感測電路包含連接該差動電容之兩端的第一感測端及第二感測端，連接該第一感測端及該第二感測端的切換電路，經由切換使該差動電容之兩端連接於高電壓源、低電壓源或是進行電荷轉移，耦接該切換電路的電荷儲存電路，配合該切換電路的切換，儲存該差動電容所轉移的電荷，產生與該差動電容之兩端的電容值相關的第一輸出電壓及第二輸出電壓，以及放大級，根據該第一輸出電壓及該第二輸出電壓的差異產生感測值，其中該放大級包含運算放大器，其正輸入端連接共同參考電壓源，用以輸入該第一輸出電壓的第一開關，用以輸入該第二輸出電壓的第二開關，第一取樣電容，一端連接於該運算放大器之負輸入端，另一端連接該第一開關及該第二開關，連接於該運算放大器之負輸入端及輸出端之間的第三開關，以及第二取樣電容，一端連接於該運算放大器之負輸入端，另一端藉第四開關及第五開關連接該共同參考電壓源或該運算放大器之輸出端。

根據本發明，一種差動電容的感測方法包含切換開關使該差動電容之兩端連接於高電壓、低電壓或是進行電荷轉移，儲存該差動電容所轉移的電荷，產生與該差動電容之兩端的電容值相關的第一輸出電壓及第二輸出電壓，重置第一取樣電容，並同時於運算放大器的負輸入端儲存該運算放大器的非理想誤差值於第二取樣電容中，利用該第一取樣電容對該第一輸出電壓取樣，以及再利用該第一取樣電容對該第二輸出電壓取樣，並使該第二取樣電容連接於該運算放大器的負輸入端與輸出端之間，產生與該第一輸出電壓及該第二輸出電壓的差異相關的該感測值。

10‧‧‧差動電容

12‧‧‧切換式電容前端電路

14‧‧‧放大級

16‧‧‧切換電路

18‧‧‧電荷儲存電路

20‧‧‧電荷儲存電路

22‧‧‧放大級

24‧‧‧儲存電路

26‧‧‧儲存電路

28‧‧‧運算放大器

30‧‧‧電荷儲存電路

32‧‧‧儲存電路

34‧‧‧儲存電路

36‧‧‧儲存電路

圖1係習知量測差動電容的感測電路；圖2a~2e所示係圖1中切換式電容前端電路12的操作示意圖；圖3係本發明差動電容感測電路之第一實施例；圖4a~4c係圖3中放大級22之操作示意圖；圖5係使用二階層電容的電荷儲存電路20之第二實施例；圖6係本發明差動電容感測電路之第三實施例；以及圖7係本發明差動電容感測電路之第四實施例。

本發明利用多個內部儲存電容以供過取樣，來取代在單一儲存電容上重複電荷轉移，進而有效地對輸入及雜訊平均取樣，以降低RF干擾及電源雜訊。

圖3係本發明差動電容感測電路之第一實施例。圖中之感測電路具有切換電路16、電荷儲存電路20以及放大級22，其中電荷儲存電路20具有多個儲存電容，操作時以開關控制將每次取樣所轉移的電荷儲存於不同儲存電容中，最後再將儲存電容並聯輸出，達到對輸入及雜訊取樣平均的效果。切換電路16於感測端Input1、Input2分別連接電容CT1、CT2，利用切換電路16中開關S1~S8的切換，讓電容CT1、CT2連接低電壓源或高電壓源，於本說明時之所有實施例皆以電源VSS為低電壓源，電源VDD為高電壓源，以供應適當的電荷，再重複將電容CT1、CT2的電荷轉移至電荷儲存電路20中(過程如圖2a~2d所示)。電荷儲存電路20具有儲存電路24、26，而儲存電路24與儲存電路26具有完全相同的結構，儲存電路24包含多個電容CS11、CS12、CS13，操作時以開關SC11、SC12、SC13控制，將電容CT1不同次取樣所轉移的電荷儲存於不同的電容CS11、CS12、CS13中，最後同時導通開關SC14、SC15、SC16將所有電容並聯產生輸出電壓V_OUT1，而儲存電路26包含多個電容CS21、CS22、CS23，操作時以開關SC21、SC22、SC23控制，將電容CT2不同次取樣所轉移的電荷儲存於不同的電容CS21、CS22、CS23中，最後同時導通開關SC24、SC25、SC26將所有電容並聯產生輸出電壓V_OUT2。而本實施例中的放大級22以一類關聯雙取樣技術(Pseudo Correlated Double Sampling)的操作方式，分次輸入前端電路取樣的電壓，並利用一電容儲存該非理想特性的誤差值來抵減運算放大器的非理想特性。放大級22包含有運算放大器28、開關SW1~SW6、取樣電容CA、CB，運算放大器28的正輸入端連接共同參考電壓源，開關SW1連接儲存電路24輸入輸出電壓V_OUT1，開關SW2連接儲存電路26用以輸入輸出電壓V_OUT2，開關SW3連接於該運算放大器之負輸入端及輸出端之間，取樣電容CA一端連接於該運算放大器28之負輸入端，另一端連接開關SW1、SW2，而取樣電容CB一端連接於該運算放大器28之負輸入端，另一端連接開關SW4、SW5，使取樣電容連接於共同參考電壓源或運算放大器28之輸出端，而開關SW6則用於重置取樣電容CA之電位。一實施例中，使用電源VSS作為共同參考電壓源。另一實施例中，使用(VDD-VSS)/2作為共同參考電壓源。圖4A~4C係圖3中放大級22之操作示意圖。一開始，如圖4A所示，先導通開關SW6，重置取樣電容CA之電位，並同時於運算放大器28的負輸入端，儲存運算放大器28的非理想誤差值Verr於取樣電容CB中，接著如圖4B所示，導通開關SW1、SW4，利用取樣電容CA對該輸出電壓V_OUT1取樣，最後導通開關SW2、SW5使取樣電容CB連接於該運算放大器28的負輸入端與輸出端之間，而取樣電容CA對該輸出電壓V_OUT2取樣，經由放大級放大後，此時取樣電容CB跨壓V_CB為[(V_OUT1-V_OUT2)*(CA/CB)+Verr]+(-Verr)，其中的非理想誤差值Verr與運算放大器28的非理想效應互相抵消，產生感測值V_SENS=(V_OUT1-V_OUT2)*(CA/CB)，只與輸出電壓V_OUT1、V_OUT2之間的差值相關。

為達到多次取樣分別儲存的目的，電荷儲存電路20可採階層化儲存設計。如圖5所示，係使用二階層電容的電荷儲存電路20之第二實施例。圖中的電荷儲存電路20中的儲存電路24、26具有完全相同的結構，皆為兩階層儲存電容架構。以儲存電路24對電容CT1重複取樣為例(過程如圖2a~2b所示)，第一次取樣所轉移之電荷儲存於電容CS111中，第二次取樣所轉移之電荷儲存於電容CS112中，之後導通開關SC113與SC114，將電容CS111與CS112之電荷轉移到電容CS121中儲存，然後導通開關 SR111與SR112重置電容CS111、CS112，第三與四次取樣依同一方式分別儲存於電容CS111、CS112中，再將電荷轉移到電容CS122中，第五與六次取樣又依同一方式分別儲存於電容CS111、CS112中，再將電荷轉移到電容CS123中，之後導通開關SC124、SC125、SC126，輸出電壓V_OUT1即為2*3=6次取樣後的平均輸出。對CT2電容取樣也是依同一方式進行。對電容CT1與CT2的取樣可交錯進行，亦對降低雜訊干擾有幫助。

以N個第一階電容，M個第二階電容組成的兩階層儲存電容架構對CT1電容重複n=N*M次取樣說明上述多階層儲存電容的操作原理，經由電荷守恆計算，其輸出電壓V_OUT1如下：V_OUT1=((V_n+V_n-1+Λ+V₂+V₁)/M)×A，公式4 其中，CS1為所有第一階電容的相同電容值，CS2為所有第二階電容的相同電容值。將公式5、6代入公式4可以看出，此多階層分別儲存轉移電荷的方式，可有效地平均輸入訊號及雜訊，降低雜訊的影響。因此，將電荷儲存電路20設計成多階層的儲存電路，其輸出電壓趨近於進行了多階層內各階層電容數目乘積之取樣次數所得到的平均輸出電壓。在其他實施例中，更可以依此方式將電荷儲存電路20設計成三階層或是三階層以上的儲存電路。

圖6係本發明差動電容感測電路之第三實施例。圖中之感測電路具有切換電路16、電荷儲存電路30以及放大級22，其中電荷儲存電路30同樣是以多個儲存電容進行過取樣的概念進行操作，但是不同於圖3之實施例，該電荷儲存電路30具有三個儲存電路32、34、36，並將多個儲存電容的概念加於浮接於儲存電路32、34之間的儲存電路36中。此電路以儲存電路32、34中的電容CS1、CS2對電容CT1、CT2取樣(過程如圖2a~2d所示)，第一次取樣之後導通開關SCD1、SCD2，將電荷儲存於電容CD1中，然後重置電容CS1、CS2，以相同操作於第二次取樣之後將電荷儲存於電容CD2中，再重置電容CS1、CS2，接著第三次取樣之後將電荷儲存於電容CD3中，最後，將電容CD1~CD3並聯輸出，達到對輸入及雜訊取樣平均的效果。在其他實施例中，儲存電路32、34同樣具有多個或多階的儲存電容，如圖3或圖5之儲存電路24、26，進而使輸出更為平均。

上述之電荷儲存電路20、30可使用不同放大級作為後端的輸出電路，例如，如圖7所示，以不考慮放大級中運算放大器的非理想效應的情況下，使用圖1之放大級14作為後端的放大輸出產生感測值V_SENS。

以上對於本發明之較佳實施例所作的敘述係為闡明之目的，而無意限定本發明精確地所揭露的形式，基於以上的教導或從本發明的實施例學習而作修改或變化是可能的，實施例係為解說本發明的原理以及讓熟習該項技術者以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想企圖由以下的申請專利範圍及其均等來決定。