JP6387469B2 - 正弦波乗算装置とこれを有する入力装置 - Google Patents
正弦波乗算装置とこれを有する入力装置 Download PDFInfo
- Publication number
- JP6387469B2 JP6387469B2 JP2017545460A JP2017545460A JP6387469B2 JP 6387469 B2 JP6387469 B2 JP 6387469B2 JP 2017545460 A JP2017545460 A JP 2017545460A JP 2017545460 A JP2017545460 A JP 2017545460A JP 6387469 B2 JP6387469 B2 JP 6387469B2
- Authority
- JP
- Japan
- Prior art keywords
- square wave
- signal
- wave
- capacitor
- common node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
- G06F7/14—Merging, i.e. combining at least two sets of record carriers each arranged in the same ordered sequence to produce a single set having the same ordered sequence
- G06F7/16—Combined merging and sorting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Human Computer Interaction (AREA)
- Amplitude Modulation (AREA)
Description
上記正弦波乗算装置では、前記方形波乗算部を用いて正弦波(前記第1方形波の前記基本波)と前記入力信号との乗算を行うため、アナログ乗算器のようにトランジスタの温度特性の影響を受け難くなり、温度による特性の変動が少ない。また、前記方形波乗算部を用いることによって、アナログ乗算器のようにトランジスタの入出力非線形特性の影響を受け難くなるため、入力信号のレベルの範囲が広くなる。
更に、上記正弦波乗算装置では、前記方形波乗算部を用いることによって正弦波発生器を省略できることから、回路構成が簡易となる。
上記の構成によれば、前記第1方形波乗算部のキャパシタと前記第2方形波乗算部のキャパシタとの静電容量比に基づいて、前記第1方形波の高調波と前記入力信号との積に応じた信号成分と、前記第2方形波の基本波と前記入力信号との積に応じた信号成分とを相殺することが可能となる。キャパシタの静電容量比は、温度や製造プロセスによるばらつきの影響を受け難いため、上記信号成分の相殺を精度よく行うことが可能となる。
前記方形波乗算部は、同じ静電容量を持つ第1キャパシタ及び第2キャパシタを有してよい。前記方形波乗算部は、前記充電動作においては、前記第1入力端子及び前記第2入力端子の一方と前記第1共通ノードとの間に生じる電圧を前記第1キャパシタに印加するとともに、前記第1入力端子及び前記第2入力端子の他方と前記第2共通ノードとの間に生じる電圧を前記第2キャパシタに印加し、前記電荷出力動作においては、前記第1キャパシタを前記第1共通ノードと前記第3共通ノードとの間に接続するとともに、前記第2キャパシタを前記第2共通ノードと前記第4共通ノードとの間に接続してよい。また、前記方形波乗算部は、前記充電動作時における前記入力信号の極性と、前記充電動作時に前記第1キャパシタに蓄積される電荷より前記第2キャパシタに蓄積される電荷を引いた電荷差の極性との関係を、当該一方の半周期と当該他方の半周期とで反転してよい。
前記信号合成部は、前記第1共通ノードの電圧と前記第2共通ノードの電圧とが等しくなるように前記第3共通ノードの電圧及び前記第4共通ノードの電圧を調節してよい。また、前記信号合成部は、前記第3共通ノードと前記第4共通ノードとの電圧差を、前記複数の方形波乗算部から前記電荷出力動作によって出力される電荷の合成結果に応じた信号として出力してよい。
この場合、前記信号合成部は、前記第1共通ノードに接続された反転入力端子と前記第2共通ノードに接続された非反転入力端子との電圧差を増幅し、当該増幅結果を、前記第3共通ノードに接続された非反転出力端子と前記第4共通ノードに接続された反転出力端子との電圧差として出力する演算増幅器と、前記演算増幅器の前記反転入力端子と前記非反転出力端子との間の経路に設けられ、前記充電動作においてオンし、前記電荷出力動作においてオフする第4スイッチ回路と、前記演算増幅器の前記非反転入力端子と前記反転出力端子との間の経路に設けられ、前記充電動作においてオンし、前記電荷出力動作においてオフする第5スイッチ回路とを有してよい。
これにより、前記信号合成部において生成される信号中の前記折り返し雑音が低減する。
これにより、前記入力信号のノイズ成分と前記第1方形波に含まれる前記高調波との積に応じた直流成分が前記信号合成部の合成結果の信号に混入され難くなる。
これにより、前記入力信号に含まれる前記正弦波の周波数成分の振幅に応じた直流成分が抽出される。
これにより、前記信号合成部の合成結果の信号として正弦波が得られるとともに、当該合成結果の信号に含まれる前記第1方形波の高調波が低減する。
図4は、本発明の第1の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図1に示す正弦波乗算装置は、それぞれ異なる周波数の方形波W1,W2,W3を入力信号Viに乗算する3つの方形波乗算部U1,U2,U3と、当該方形波乗算部U1,U2,U3の出力信号Qu1,Qu2,Qu3を合成する信号合成部10を有する。以下、方形波乗算部U1〜U3の任意の1つを「方形波乗算部U」と記し、出力信号Qu1〜Qu3の任意の1つを「出力信号Qu」と記し、方形波W1〜W3の任意の1つを「方形波W」と記す。
すなわち、第2方形波乗算部U2は、第1方形波W1における第3次高調波の位相を反転させた正弦波を基本波とする第2方形波W2を入力信号Viに乗算する。図4において示すように、この第2方形波W2の周波数は「3fs」、振幅は「A/3」である。
また、第2方形波乗算部U3は、第1方形波W1における第5次高調波の位相を反転させた正弦波を基本波とする第2方形波W3を入力信号Viに乗算する。図4において示すように、この第2方形波W3の周波数は「5fs」、振幅は「A/5」である。
次に、第2の実施形態として、図4に示す正弦波乗算装置のより詳細な構成の一例を説明する。
また、例えば、方形波乗算部Uは、充電動作時における入力信号Viの極性と、充電動作時に第1キャパシタC1に蓄積される電荷より第2キャパシタC2に蓄積される電荷を引いた電荷差の極性との関係を、方形波の1周期中における一方の半周期と他方の半周期とで反転する。
第2キャパシタC2は、一方の端子が第2共通ノードN2に接続され、他方の端子が第1スイッチ回路31を介して第1入力端子Ti1又は第2入力端子Ti2に接続される。
また、第2方形波乗算部U3におけるキャパシタ(C1,C2)の静電容量は、第1方形波乗算部U1におけるキャパシタ(C1,C2)の静電容量に対して1/5に設定される。この静電容量の比は、第1方形波W1の基本波の振幅と、第2方形波W3の基本波と等しい周波数(5fs)を有する第1方形波W1の第5次高調波の振幅との比と同じである。静電容量が1/5になることで、同一電圧に対する電荷量が1/5になるため、第2方形波乗算部U3において入力信号Viに乗算される第2方形波W3の振幅は、第1方形波W1の振幅の1/5になる。
他方、充電動作時に第2方形波乗算部U2の第1キャパシタC1に蓄積される電荷より第2キャパシタC2に蓄積される電荷を減算した値である電荷差を「ΔQ2」とし、この電荷差ΔQ2の中で、第2方形波W2の基本波(周波数3fs)と入力信号Viとの積に応じた成分を「ΔQ2(3fs)」と記す。
また、充電動作時に第2方形波乗算部U3の第1キャパシタC1に蓄積される電荷より第2キャパシタC2に蓄積される電荷を減算した値である電荷差を「ΔQ3」とし、この電荷差ΔQ3の中で、第2方形波W3の基本波(周波数5fs)と入力信号Viとの積に応じた成分を「ΔQ2(3fs)」と記す。
各方形波乗算部のキャパシタ(C1,C2)の静電容量が式(1)のように設定されることにより、上述した電荷差の成分には次の関係が成立する。
ΔQ1(5fs) = −ΔQ3(5fs) …(3)
演算増幅器11は、第1共通ノードN1に接続された反転入力端子と第2共通ノードN2に接続された非反転入力端子との電圧差を増幅し、当該増幅結果を、第3共通ノードN3に接続された非反転出力端子と第4共通ノードN4に接続された反転出力端子との電圧差、すなわち信号Voとして出力する。
ΔQ2 = ±Vi×(C/3) …(5)
ΔQ3 = ±Vi×(C/5) …(6)
次に、本発明の第3の実施形態について説明する。
図8は、第3の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図8に示す正弦波乗算装置は、第1,第2の実施形態に係る正弦波乗算装置(図4,5)に第1ローパスフィルタ40を設けたものであり、他の構成は第2,第3の実施形態に係る正弦波乗算装置と同じである。
次に、本発明の第4の実施形態について説明する。
図10は、第4の実施形態に係る正弦波乗算装置の構成の一例を示す図である。図10に示す正弦波乗算装置は、第2,第3の実施形態に係る正弦波乗算装置(図4,図5)に第3ローパスフィルタ60を設け、入力信号Viを直流電圧VDDとしたものであり、他の構成は第2,第3の実施形態に係る正弦波乗算装置と同じである。
このように、本実施形態に係る正弦波乗算装置は、精度の高い正弦波発生回路として動作させることも可能である。
次に、本発明の第5の実施形態に係る入力装置について、図11を参照して説明する。
Claims (9)
- 所定の周波数の正弦波を入力信号に乗算する正弦波乗算装置であって、
前記入力信号として差動信号が入力される第1入力端子及び第2入力端子と、
それぞれ異なる周波数の方形波を前記入力信号に乗算する複数の方形波乗算部と、
前記複数の方形波乗算部における乗算結果の信号を合成する信号合成部とを備え、
前記方形波は、最も周波数が低い正弦波である基本波と、前記基本波に対してそれぞれ整数倍の周波数を持つ正弦波である複数の高調波との和として近似可能であり、
前記複数の方形波乗算部は、
前記所定の周波数の正弦波を前記基本波とする第1方形波を前記入力信号に乗算する1つの第1方形波乗算部と、
前記第1方形波に含まれる1つの前記高調波と等しい正弦波若しくは当該1つの高調波の位相を反転させた正弦波を前記基本波とする第2方形波を前記入力信号に乗算する1つ又は複数の第2方形波乗算部とを有し、
前記信号合成部は、前記第1方形波乗算部の乗算結果の信号に含まれる前記第1方形波の少なくとも1つの前記高調波と前記入力信号との積に応じた信号成分を、前記第2方形波乗算部の乗算結果の信号に含まれる前記第2方形波の前記基本波と前記入力信号との積に応じた信号成分によって相殺し、
個々の前記方形波乗算部は、同じ静電容量を持つ2つのキャパシタを有しており、前記入力信号に乗算する前記方形波の1周期中における一方の半周期と他方の半周期のそれぞれにおいて、前記入力信号に応じた差を持つ電荷を前記2つのキャパシタにそれぞれ蓄積する充電動作と、前記充電動作により前記2つのキャパシタに蓄積した電荷をそれぞれ前記信号合成部へ出力する電荷出力動作とを所定の間隔で交互に反復し、前記充電動作時における前記入力信号の極性と、前記電荷出力動作時に前記2つのキャパシタから前記信号合成部へ出力する電荷の差の極性との関係を、当該一方の半周期と当該他方の半周期とで反転し、
前記信号合成部は、前記複数の方形波乗算部における前記2つのキャパシタから前記電荷出力動作により出力される電荷をそれぞれ合成する
ことを特徴とする正弦波乗算装置。 - 前記第1方形波乗算部における前記キャパシタの静電容量と、1つの前記第2方形波乗算部における前記キャパシタの静電容量との比が、前記第1方形波の基本波の振幅と、当該1つの第2方形波乗算部における前記第2方形波の基本波と等しい周波数を有する前記第1方形波の高調波の振幅との比に応じた値を有する
ことを特徴とする請求項1に記載の正弦波乗算装置。 - 前記複数の方形波乗算部が共通に接続される第1共通ノード、第2共通ノード、第3共通ノード及び第4共通ノードを備え、
前記方形波乗算部は、同じ静電容量を持つ第1キャパシタ及び第2キャパシタを有しており、前記充電動作においては、前記第1入力端子及び前記第2入力端子の一方と前記第1共通ノードとの間に生じる電圧を前記第1キャパシタに印加するとともに、前記第1入力端子及び前記第2入力端子の他方と前記第2共通ノードとの間に生じる電圧を前記第2キャパシタに印加し、前記電荷出力動作においては、前記第1キャパシタを前記第1共通ノードと前記第3共通ノードとの間に接続するとともに、前記第2キャパシタを前記第2共通ノードと前記第4共通ノードとの間に接続し、前記充電動作時における前記入力信号の極性と、前記充電動作時に前記第1キャパシタに蓄積される電荷より前記第2キャパシタに蓄積される電荷を引いた電荷差の極性との関係を、当該一方の半周期と当該他方の半周期とで反転し、
前記信号合成部は、前記第1共通ノードの電圧と前記第2共通ノードの電圧とが等しくなるように前記第3共通ノードの電圧及び前記第4共通ノードの電圧を調節し、前記第3共通ノードと前記第4共通ノードとの電圧差を、前記複数の方形波乗算部から前記電荷出力動作によって出力される電荷の合成結果に応じた信号として出力する
ことを特徴とする請求項1又は2に記載の正弦波乗算装置。 - 前記複数の方形波乗算部が共通に接続される第1共通ノード、第2共通ノード、第3共通ノード及び第4共通ノードを備え、
前記方形波乗算部は、
一端が前記第1共通ノードに接続された第1キャパシタと、
一端が前記第2共通ノードに接続され、前記第1キャパシタと同じ静電容量を持つ第2キャパシタと、
前記入力信号に乗算する前記方形波の1周期中における一方の半周期の前記充電動作においては、前記第1キャパシタの他端を前記第1入力端子に接続するとともに前記第2キャパシタの他端を前記第2入力端子に接続し、前記方形波の前記1周期中における他方の半周期の前記充電動作においては、前記第1キャパシタの前記他端を前記第2入力端子に接続するとともに前記第2キャパシタの前記他端を前記第1入力端子に接続し、前記電荷出力動作においては、前記第1キャパシタの前記他端及び前記第2キャパシタの前記他端を前記第1入力端子及び前記第2入力端子から切り離す第1スイッチ回路と、
前記第1キャパシタの前記他端と前記第3共通ノードとの間の経路に設けられ、前記充電動作においてオフし、前記電荷出力動作においてオンする第2スイッチ回路と、
前記第2キャパシタの前記他端と前記第4共通ノードとの間の経路に設けられ、前記充電動作においてオフし、前記電荷出力動作においてオンする第3スイッチ回路とを有し、
前記信号合成部は、
前記第1共通ノードに接続された反転入力端子と前記第2共通ノードに接続された非反転入力端子との電圧差を増幅し、当該増幅結果を、前記第3共通ノードに接続された非反転出力端子と前記第4共通ノードに接続された反転出力端子との電圧差として出力する演算増幅器と、
前記演算増幅器の前記反転入力端子と前記非反転出力端子との間の経路に設けられ、前記充電動作においてオンし、前記電荷出力動作においてオフする第4スイッチ回路と、
前記演算増幅器の前記非反転入力端子と前記反転出力端子との間の経路に設けられ、前記充電動作においてオンし、前記電荷出力動作においてオフする第5スイッチ回路とを有する
ことを特徴とする請求項1又は2に記載の正弦波乗算装置。 - 前記複数の方形波乗算部に入力される前記入力信号に含まれたノイズ成分であって、前記充電動作が反復される周波数に対して整数倍の周波数から前記信号の信号帯域へ折り返し雑音を生じ得る前記ノイズ成分を減衰させる第1ローパスフィルタを有する
ことを特徴とする請求項1乃至4の何れか一項に記載の正弦波乗算装置。 - 前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部を有し、
前記第1ローパスフィルタは、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波に相当する周波数を持つ前記入力信号のノイズ成分を減衰させる
ことを特徴とする請求項5に記載の正弦波乗算装置。 - 前記信号合成部の合成結果の信号に含まれる直流成分を抽出する第2ローパスフィルタを有する
ことを特徴とする請求項1乃至6の何れか一項に記載の正弦波乗算装置。 - 前記第1方形波に含まれる前記高調波の中で、周波数が低い順における1番目からN番目までの前記高調波に対応したNパターンの前記第2方形波を前記入力信号に乗算するN個の前記方形波乗算部と、
前記信号合成部の合成結果の信号から、前記第1方形波に含まれる前記高調波であって、前記周波数が低い順における(N+1)番目以降の前記高調波に相当する周波数を持つ成分を減衰させる第3ローパスフィルタとを有し、
前記入力信号が直流信号である
ことを特徴とする請求項1乃至4の何れか一項に記載の正弦波乗算装置。 - 物体の近接に応じた情報を入力する入力装置であって、
前記物体の近接に応じて静電容量が変化するセンサ素子を含んだセンサ部と、
所定の周波数の正弦波を直流信号に乗算し、当該乗算の結果として前記所定の周波数の第1正弦波を出力する第1正弦波乗算部と、
前記第1正弦波に応じた正弦波の駆動電圧を前記センサ素子に印加し、前記駆動電圧の印加によって前記センサ素子に流れる電流に応じた検出信号を生成する検出信号生成部と、
前記所定の周波数の第2正弦波を前記検出信号に乗算する第2正弦波乗算部と、
前記第2正弦波乗算部の乗算結果の信号から直流成分を抽出するローパスフィルタとを備え、
前記第1正弦波乗算部及び前記第2正弦波乗算部は、請求項1乃至6の何れか一項に記載された正弦波乗算装置である
ことを特徴とする入力装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015205125 | 2015-10-16 | ||
JP2015205125 | 2015-10-16 | ||
PCT/JP2016/080397 WO2017065221A1 (ja) | 2015-10-16 | 2016-10-13 | 正弦波乗算装置とこれを有する入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017065221A1 JPWO2017065221A1 (ja) | 2018-08-09 |
JP6387469B2 true JP6387469B2 (ja) | 2018-09-05 |
Family
ID=58518311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017545460A Expired - Fee Related JP6387469B2 (ja) | 2015-10-16 | 2016-10-13 | 正弦波乗算装置とこれを有する入力装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10511290B2 (ja) |
EP (1) | EP3349092A4 (ja) |
JP (1) | JP6387469B2 (ja) |
KR (1) | KR102099519B1 (ja) |
CN (1) | CN108139768A (ja) |
WO (1) | WO2017065221A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107544770B (zh) * | 2017-09-15 | 2020-06-26 | 中国科学技术大学 | 一种数模混合输入的、电荷域的模拟乘加器电路 |
US10845930B2 (en) * | 2018-09-28 | 2020-11-24 | Apple Inc. | Common mode noise mitigation for integrated touch screens |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4295105A (en) * | 1980-02-07 | 1981-10-13 | Racal-Vadic, Inc. | Switched-capacitor modulator |
JP2000315919A (ja) | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | ミキサー回路 |
US6560451B1 (en) * | 1999-10-15 | 2003-05-06 | Cirrus Logic, Inc. | Square wave analog multiplier |
US7272370B2 (en) * | 2002-08-08 | 2007-09-18 | Nxp B.V. | Mixers with a plurality of local oscillators and systems based thereon |
WO2004109904A1 (en) * | 2003-06-10 | 2004-12-16 | Koninklijke Philips Electronics N.V. | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal |
KR100538225B1 (ko) * | 2003-07-16 | 2005-12-21 | 삼성전자주식회사 | 엔코더의 신호처리방법 및 장치 |
US7095454B2 (en) * | 2003-07-30 | 2006-08-22 | Maxim Integrated Products, Inc. | Broadband single conversion tuner integrated circuits |
JP2005143804A (ja) * | 2003-11-14 | 2005-06-09 | Glory Ltd | 生体検知装置、生体検知方法および指紋認証装置 |
US20080194222A1 (en) * | 2007-02-14 | 2008-08-14 | Realtek Semiconductor Corp. | Mixing apparatus and method |
DE602007011031D1 (de) * | 2007-02-15 | 2011-01-20 | St Microelectronics Srl | Volldifferentieller Demodulator mit variabler Verstärkung und Demodulationsverfahren eines Signals |
EP2191566B1 (en) * | 2007-08-07 | 2016-07-27 | Nxp B.V. | Harmonic rejection mixer unit and method for performing a harmonic rejection mixing |
US7598793B1 (en) * | 2008-03-21 | 2009-10-06 | Qualcomm Incorporated | Capacitance multiplier circuit |
KR101651201B1 (ko) * | 2009-07-07 | 2016-08-25 | 삼성전자주식회사 | 고조파 제거 믹서 및 그 방법 |
KR20120030171A (ko) * | 2010-09-17 | 2012-03-28 | 삼성전자주식회사 | 하모닉 성분을 제거하기 위한 장치 및 방법 |
CN106249954A (zh) * | 2011-02-25 | 2016-12-21 | 高通股份有限公司 | 电容式触摸感测构架 |
US9735894B2 (en) * | 2015-03-23 | 2017-08-15 | Intel IP Corporation | High performance receiver architecture and methods thereof |
KR101952813B1 (ko) * | 2015-04-14 | 2019-02-27 | 알프스 알파인 가부시키가이샤 | 정현파 승산 장치와 이것을 가지는 입력 장치 |
-
2016
- 2016-10-13 JP JP2017545460A patent/JP6387469B2/ja not_active Expired - Fee Related
- 2016-10-13 KR KR1020187008250A patent/KR102099519B1/ko active IP Right Grant
- 2016-10-13 EP EP16855474.9A patent/EP3349092A4/en not_active Withdrawn
- 2016-10-13 WO PCT/JP2016/080397 patent/WO2017065221A1/ja active Application Filing
- 2016-10-13 CN CN201680059408.3A patent/CN108139768A/zh not_active Withdrawn
-
2018
- 2018-04-11 US US15/950,327 patent/US10511290B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3349092A1 (en) | 2018-07-18 |
US10511290B2 (en) | 2019-12-17 |
KR20180042388A (ko) | 2018-04-25 |
KR102099519B1 (ko) | 2020-04-09 |
CN108139768A (zh) | 2018-06-08 |
US20180234085A1 (en) | 2018-08-16 |
WO2017065221A1 (ja) | 2017-04-20 |
EP3349092A4 (en) | 2018-10-24 |
JPWO2017065221A1 (ja) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4352562B2 (ja) | 信号処理装置 | |
JP5474707B2 (ja) | 電圧検出装置用の検出回路および電圧検出装置 | |
JP6438121B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
JP6387469B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
JP3519242B2 (ja) | アナログ信号処理装置およびそれを用いる相関演算器 | |
Ding et al. | A switch-bridge-based readout circuit for differential capacitance measurement in MEMS resonators | |
US20140145734A1 (en) | Capacitor Sensing Circuit | |
WO2015137416A1 (ja) | 信号処理システム、タッチパネルシステム、及び、電子機器 | |
JP2012037439A (ja) | 静電容量検出回路 | |
JP6419674B2 (ja) | 正弦波乗算装置とこれを有する入力装置 | |
US9383860B2 (en) | Capacitance processing circuit and a MEMS device | |
US20210326113A1 (en) | Power efficient sum-of-products calculation device | |
Dean et al. | An improved capacitance measurement technique based of RC phase delay | |
JP6419675B2 (ja) | アナログ−デジタル変換器 | |
JP2015122701A (ja) | 同期検波回路および抵抗測定装置 | |
JP3048745B2 (ja) | アナログ入力装置 | |
JP6923680B2 (ja) | センサ装置 | |
RU2218599C1 (ru) | Способ выборочного интервального интегрирования напряжения | |
RU2818304C1 (ru) | Дискретно-аналоговый фильтр на переключаемых конденсаторах и мультидифференциальном операционном усилителе | |
JP5764855B2 (ja) | 物理量検出回路、及び物理量検出方法 | |
TWI467918B (zh) | 電容介面電路 | |
JP6405149B2 (ja) | D/a変換回路 | |
JP2015075984A (ja) | 静電容量検出回路 | |
CN100523835C (zh) | 电容-电压转换电路 | |
JP2012023453A (ja) | 差動δς型ad変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6387469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |