TW201528505A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201528505A
TW201528505A TW103140067A TW103140067A TW201528505A TW 201528505 A TW201528505 A TW 201528505A TW 103140067 A TW103140067 A TW 103140067A TW 103140067 A TW103140067 A TW 103140067A TW 201528505 A TW201528505 A TW 201528505A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
conductive
oxide
semiconductor film
Prior art date
Application number
TW103140067A
Other languages
English (en)
Other versions
TWI664728B (zh
Inventor
Shunpei Yamazaki
Junichi Koezuka
Yukinori Shima
Masami Jintyou
Takashi Hamochi
Satoshi Higano
Yasuharu Hosaka
Toshimitsu Obonai
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201528505A publication Critical patent/TW201528505A/zh
Application granted granted Critical
Publication of TWI664728B publication Critical patent/TWI664728B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的一個方式提供一種新穎半導體裝置,其中在使用氧化物半導體膜的電晶體中將含銅(Cu)的金屬膜用於佈線或信號線等。該半導體裝置包括絕緣表面上的具有導電性的氧化物半導體膜以及接觸於具有導電性的氧化物半導體膜的導電膜,其中該導電膜包括Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。

Description

半導體裝置
本發明的一個方式係關於一種使用氧化物半導體的半導體裝置及顯示裝置。
注意,本發明的一個方式不侷限於上述發明所屬之技術領域。本說明書等所公開的發明的一個方式的發明所屬之技術領域係關於一種物體、方法或製造方法。此外,本發明的一個方式係關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。由此,更明確而言,作為本說明書所公開的本發明的一個方式的發明所屬之技術領域的例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
使用電晶體的顯示裝置(例如液晶面板、有機EL面板)的螢幕尺寸的大型化得到了推進。隨著螢幕尺寸的大型化產生如下問題:在使用電晶體等主動元件的 顯示裝置中,因佈線電阻而施加到元件的電壓根據與該元件連接的佈線的位置不同,結果導致顯示不均勻或灰階不良等顯示品質的劣化。
作為用於佈線或信號線等的材料,以前廣泛地使用鋁膜,而現在為了進一步降低電阻,對使用銅(Cu)膜的技術展開了積極地研究開發。然而,銅(Cu)膜具有如下缺點:與基底膜之間的密接性低;銅膜中的銅元素會擴散到電晶體的半導體膜中而容易使電晶體特性劣化;等。注意,作為可以應用於電晶體的半導體薄膜,矽類半導體材料被廣泛地周知。但是,作為其他材料,氧化物半導體受到關注(參照專利文獻1)。
另外,作為所形成在使用包含銦的氧化物半導體材料的半導體膜上的歐姆電極的材料,已公開Cu-Mn合金(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]國際公開第2012/002573號
在使用矽類半導體材料作為半導體膜的電晶體中,對將銅膜用於佈線或信號線等且防止銅膜中的銅元素擴散到半導體膜中的結構開發日益火熱。然而,在使用氧化物半導體膜的電晶體中,有如下問題:關於將銅膜用於佈線或信號線等且防止銅膜中的銅元素擴散到氧化物半導體膜中的結構,還沒發現最適合的製造方法及最適合的 結構。
另外,在使用氧化物半導體膜的電晶體中,當將銅膜用於佈線或信號線等且使用障壁膜來抑制銅膜中的銅元素的擴散時,發生如下問題:該氧化物半導體膜的電特性劣化;使用該氧化物半導體膜的電晶體的遮罩個數增加;或者使用該氧化物半導體膜的電晶體的製造成本增高。
鑒於上述問題,本發明的一個方式的目的之一是提供一種新穎半導體裝置,其中在使用氧化物半導體膜的電晶體中將含銅(Cu)的金屬膜用於佈線或信號線等。本發明的一個方式的其他目的之一是提供一種半導體裝置的製造方法,其中在使用氧化物半導體膜的電晶體中將含銅(Cu)的金屬膜用於佈線或信號線等。本發明的一個方式的其他目的之一是提供一種新穎半導體裝置,其中在使用氧化物半導體膜的電晶體中含銅(Cu)的金屬膜的形狀良好。本發明的一個方式的其他目的之一是提供一種新穎半導體裝置或一種新穎半導體裝置的製造方法。
注意,這些目的的記載不妨礙其他目的的存在。此外,本發明的一個方式並不需要實現所有上述目的。另外,從說明書、圖式、申請專利範圍等的記載可明顯看出這些目的以外的目的,而可以從說明書、圖式、申請專利範圍等的記載中抽出這些以外的目的。
本發明的一個方式是一種半導體裝置,該半導體裝置包括絕緣表面上的具有導電性的氧化物半導體膜以及接觸於具有導電性的氧化物半導體膜的第一導電膜,其中第一導電膜包括Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
另外,本發明的一個方式是一種半導體裝置,該半導體裝置包括絕緣表面上的具有導電性的氧化物半導體膜以及接觸於具有導電性的氧化物半導體膜的第一導電膜,其中具有導電性的氧化物半導體膜的氫濃度為8×1019atoms/cm3以上,並且第一導電膜包括Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
另外,本發明的一個方式是一種半導體裝置,該半導體裝置包括絕緣表面上的具有導電性的氧化物半導體膜以及接觸於具有導電性的氧化物半導體膜的第一導電膜,其中具有導電性的氧化物半導體膜的電阻率為1×10-3Ωcm以上且低於1×104Ωcm,第一導電膜包括Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
另外,第一導電膜是一對導電膜,具有導電性的氧化物半導體膜及接觸於具有導電性的氧化物半導體膜的一對導電膜可以用作電阻元件。
另外,本發明的一個方式的半導體裝置包括接觸於具有導電性的氧化物半導體膜及第一導電膜的絕緣膜以及接觸於絕緣膜且隔著絕緣膜與具有導電性的氧化物半導體膜重疊的第二導電膜。具有導電性的氧化物半導體 膜、第一導電膜、絕緣膜以及第二導電膜也可以用作電容元件。此外,絕緣膜也可以具有氮化物絕緣膜。
第一導電膜包括Cu-Mn合金膜。另外,第一導電膜是層疊Cu-Mn合金膜及Cu-Mn合金膜上的Cu膜而成的疊層膜。或者,第一導電膜是層疊第一Cu-Mn合金膜、第一Cu-Mn合金膜上的Cu膜以及Cu膜上的第二Cu-Mn合金膜而成的疊層膜。
在第一導電膜的外周也可以具備具有包含X的化合物的覆蓋膜。另外,當第一導電膜包括Cu-Mn合金膜時,也可以在第一導電膜的外周具備氧化錳。
具有導電性的氧化物半導體膜包含結晶部,其中結晶部的c軸也可以是平行於氧化物半導體膜的被形成面的法線向量的方向。
具有導電性的氧化物半導體膜也可以包含In-M-Zn氧化物(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)。
根據本發明的一個方式,可以提供一種新穎半導體裝置,其中在使用氧化物半導體膜的電晶體中將含銅的金屬膜用於佈線或信號線等。根據本發明的一個方式,可以提供一種半導體裝置的製造方法,其中在使用氧化物半導體膜的電晶體中將含銅的金屬膜用於佈線或信號線等。根據本發明的一個方式,可以提供一種新穎半導體裝置,其中在使用氧化物半導體膜的電晶體中含銅的金屬膜的形狀良好。根據本發明的一個方式,可以提供一種生 產率得到提高的新穎半導體裝置。根據本發明的一個方式,可以提供一種新穎半導體裝置或一種新穎半導體裝置的製造方法。
注意,這些效果的記載不妨礙其他效果的存在。此外,本發明的一個方式並不需要具有所有上述效果。另外,從說明書、圖式、申請專利範圍等的記載可明顯看出這些效果以外的效果,而可以從說明書、圖式、申請專利範圍等的記載中抽出這些以外的效果。
在圖式中:
11‧‧‧基板
12‧‧‧導電膜
13‧‧‧導電膜
14‧‧‧閘極絕緣膜
15‧‧‧氮化物絕緣膜
16‧‧‧氧化物絕緣膜
17‧‧‧氧化物絕緣膜
18‧‧‧氧化物半導體膜
19a‧‧‧氧化物半導體膜
19b‧‧‧氧化物半導體膜
19c‧‧‧氧化物半導體膜
19d‧‧‧氧化物半導體膜
19f‧‧‧氧化物半導體膜
19g‧‧‧氧化物半導體膜
20‧‧‧導電膜
20_1‧‧‧導電膜
20_2‧‧‧導電膜
21a‧‧‧導電膜
21a_1‧‧‧導電膜
21a_2‧‧‧導電膜
21b‧‧‧導電膜
21b_1‧‧‧導電膜
21b_2‧‧‧導電膜
21c‧‧‧導電膜
21c_1‧‧‧導電膜
21c_2‧‧‧導電膜
21d‧‧‧導電膜
21d_1‧‧‧導電膜
21d_2‧‧‧導電膜
21e‧‧‧導電膜
21e_1‧‧‧導電膜
21e_2‧‧‧導電膜
21f‧‧‧導電膜
21f_1‧‧‧導電膜
21f_2‧‧‧導電膜
21g‧‧‧導電膜
22‧‧‧氧化物絕緣膜
23‧‧‧氧化物絕緣膜
24‧‧‧氧化物絕緣膜
25‧‧‧氧化物絕緣膜
26‧‧‧氮化物絕緣膜
27‧‧‧氮化物絕緣膜
28‧‧‧導電膜
29‧‧‧共用電極
29b‧‧‧導電膜
29c‧‧‧導電膜
29d‧‧‧導電膜
30‧‧‧無機絕緣膜
30a‧‧‧無機絕緣膜
31‧‧‧有機絕緣膜
31a‧‧‧有機樹脂膜
33‧‧‧配向膜
37a‧‧‧多層膜
37b‧‧‧多層膜
38a‧‧‧多層膜
38b‧‧‧多層膜
39a‧‧‧氧化物半導體膜
39b‧‧‧氧化物半導體膜
40‧‧‧開口部
41‧‧‧開口部
41a‧‧‧開口部
49a‧‧‧氧化物半導體膜
49b‧‧‧氧化物半導體膜
101‧‧‧像素部
102‧‧‧電晶體
102a‧‧‧電晶體
102b‧‧‧電晶體
102c‧‧‧電晶體
102d‧‧‧電晶體
102e‧‧‧電晶體
103‧‧‧像素
103a‧‧‧像素
103b‧‧‧像素
103c‧‧‧像素
104‧‧‧掃描線驅動電路
105‧‧‧電容元件
105a‧‧‧電容元件
105b‧‧‧電容元件
105c‧‧‧電容元件
106‧‧‧信號線驅動電路
107‧‧‧掃描線
109‧‧‧信號線
115‧‧‧電容線
121‧‧‧液晶元件
131‧‧‧發光元件
133‧‧‧電晶體
135‧‧‧電晶體
137‧‧‧佈線
139‧‧‧佈線
141‧‧‧佈線
151‧‧‧基板
153‧‧‧絕緣膜
153a‧‧‧絕緣膜
154‧‧‧稀有氣體
155‧‧‧氧化物半導體膜
155a‧‧‧氧化物半導體膜
155b‧‧‧氧化物半導體膜
155c‧‧‧氧化物半導體膜
156‧‧‧覆蓋膜
156a‧‧‧覆蓋膜
156b‧‧‧覆蓋膜
156c‧‧‧覆蓋膜
157‧‧‧絕緣膜
157a‧‧‧絕緣膜
159‧‧‧導電膜
159a‧‧‧導電膜
159b‧‧‧導電膜
159c‧‧‧導電膜
160a‧‧‧電阻元件
160b‧‧‧電阻元件
160c‧‧‧電阻元件
160d‧‧‧電阻元件
160e‧‧‧電容元件
160f‧‧‧電容元件
160g‧‧‧電阻元件
160h‧‧‧電阻元件
160i‧‧‧電阻元件
161‧‧‧導電膜
161a‧‧‧導電膜
161b‧‧‧導電膜
161c‧‧‧導電膜
162‧‧‧導電膜
162a‧‧‧導電膜
162b‧‧‧導電膜
162c‧‧‧導電膜
163‧‧‧導電膜
163a‧‧‧導電膜
163b‧‧‧導電膜
163c‧‧‧導電膜
164‧‧‧導電膜
164a‧‧‧導電膜
164b‧‧‧導電膜
164c‧‧‧導電膜
170a‧‧‧保護電路
170b‧‧‧保護電路
171‧‧‧佈線
172‧‧‧佈線
173‧‧‧電阻元件
173a‧‧‧電阻元件
173b‧‧‧電阻元件
173c‧‧‧電阻元件
174‧‧‧電晶體
174a‧‧‧電晶體
174b‧‧‧電晶體
174c‧‧‧電晶體
174d‧‧‧電晶體
175‧‧‧佈線
176‧‧‧佈線
177‧‧‧佈線
180a‧‧‧電容元件
180b‧‧‧電容元件
180c‧‧‧電容元件
180d‧‧‧電容元件
180e‧‧‧電容元件
180f‧‧‧電容元件
180g‧‧‧電容元件
181‧‧‧導電膜
306‧‧‧絕緣膜
320‧‧‧液晶層
322‧‧‧液晶元件
342‧‧‧基板
344‧‧‧遮光膜
346‧‧‧彩色膜
348‧‧‧絕緣膜
350‧‧‧導電膜
352‧‧‧配向膜
370a‧‧‧發光元件
370b‧‧‧發光元件
371‧‧‧絕緣膜
373‧‧‧EL層
375‧‧‧導電膜
601‧‧‧絕緣膜
603‧‧‧多層膜
605‧‧‧導電膜
607‧‧‧絕緣膜
609‧‧‧金屬酸化膜
612‧‧‧導電膜
1001‧‧‧主體
1002‧‧‧外殼
1003a‧‧‧顯示部
1003b‧‧‧顯示部
1004‧‧‧鍵盤按鈕
1021‧‧‧主體
1022‧‧‧固定部
1023‧‧‧顯示部
1024‧‧‧操作按鈕
1025‧‧‧外部儲存槽
1030‧‧‧外殼
1031‧‧‧外殼
1032‧‧‧顯示面板
1033‧‧‧揚聲器
1034‧‧‧麥克風
1035‧‧‧操作鍵
1036‧‧‧指向裝置
1037‧‧‧攝像頭
1038‧‧‧外部連接端子
1040‧‧‧太陽能電池
1041‧‧‧外部儲存槽
1050‧‧‧電視機
1051‧‧‧外殼
1052‧‧‧儲存介質再現錄影部
1053‧‧‧顯示部
1054‧‧‧外部連接端子
1055‧‧‧支架
1056‧‧‧外部記憶體
1101‧‧‧外殼
1110‧‧‧顯示面板
1111‧‧‧顯示區域
1112‧‧‧顯示區域
1113‧‧‧顯示區域
1114‧‧‧顯示區域
5100‧‧‧顆粒
5100a‧‧‧顆粒
5100b‧‧‧顆粒
5101‧‧‧離子
5102‧‧‧氧化鋅層
5103‧‧‧粒子
5105a‧‧‧顆粒
5105a1‧‧‧區域
5105a2‧‧‧顆粒
5105b‧‧‧顆粒
5105c‧‧‧顆粒
5105d‧‧‧顆粒
5105d1‧‧‧區域
5105e‧‧‧顆粒
5120‧‧‧基板
5130‧‧‧靶材
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷基板
8011‧‧‧電池
圖1A至1E是說明本發明的半導體裝置的一個方式的剖面圖;圖2A至2D是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖3A至3D是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖4A至4C是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖5A至5F是說明本發明的半導體裝置的一個方式的剖面圖;圖6A至6C是說明本發明的半導體裝置的一個方式的剖面圖;圖7A至7D是說明本發明的半導體裝置的一個方式 的剖面圖;圖8A和8B是說明本發明的半導體裝置的一個方式的電路圖;圖9A和9B是說明本發明的半導體裝置的一個方式的俯視圖及剖面圖;圖10A和10B是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖11A至11C是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖12A至12C是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖13A和13B是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖14A至14C是說明本發明的半導體裝置的製造方法的一個方式的剖面圖;圖15A至15C是說明顯示裝置的一個方式的方塊圖及電路圖;圖16是說明顯示裝置的一個方式的俯視圖;圖17是說明顯示裝置的一個方式的剖面圖;圖18A至18D是說明顯示裝置的製造方法的一個方式的剖面圖;圖19A至19C是說明顯示裝置的製造方法的一個方式的剖面圖;圖20A至20C是說明顯示裝置的製造方法的一個方 式的剖面圖;圖21A和21B是說明顯示裝置的製造方法的一個方式的剖面圖;圖22是說明顯示裝置的一個方式的剖面圖;圖23是說明顯示裝置的一個方式的剖面圖;圖24是說明顯示裝置的一個方式的剖面圖;圖25是說明顯示裝置的一個方式的剖面圖;圖26A和26B是說明電晶體的一個方式的剖面圖;圖27是說明顯示裝置的一個方式的俯視圖;圖28是說明顯示裝置的一個方式的剖面圖;圖29A至29C是說明顯示裝置的製造方法的一個方式的剖面圖;圖30A至30C是說明顯示裝置的製造方法的一個方式的剖面圖;圖31是說明顯示裝置的一個方式的剖面圖;圖32是說明顯示裝置的一個方式的剖面圖;圖33A至33C是說明顯示裝置的製造方法的一個方式的剖面圖;圖34A和34B是說明顯示裝置的一個方式的剖面圖;圖35是說明顯示裝置的一個方式的剖面圖;圖36是說明顯示裝置的一個方式的剖面圖;圖37A至37D是CAAC-OS的剖面的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖; 圖38A至38D是CAAC-OS的剖面的Cs校正高解析度TEM影像;圖39A至39C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖;圖40A和40B是示出CAAC-OS的電子繞射圖案的圖;圖41是示出藉由電子照射的In-Ga-Zn氧化物的結晶部的變化的圖;圖42A和42B是說明CAAC-OS以及nc-OS的成膜模型的示意圖;圖43A至43C是說明InGaZnO4的結晶及顆粒的圖;圖44A至44D是說明CAAC-OS的成膜模型的示意圖;圖45A和45B是說明InGaZnO4的結晶的圖;圖46A和46B是說明原子碰撞之前的InGaZnO4的結構等的圖;圖47A和47B是說明原子碰撞之後的InGaZnO4的結構等的圖;圖48A和48B是說明原子碰撞之後的原子的軌跡的圖;圖49A和49B是CAAC-OS及靶材的剖面HAADF-STEM影像;圖50是說明氧化物半導體膜的電阻率的溫度依賴性的圖; 圖51是說明顯示模組的圖;圖52A至52E是說明根據實施方式的電子裝置的外觀圖的圖;圖53A和53B是說明樣本的STEM影像及EDX分析的結果的圖。
下面,參照圖式對實施方式進行說明。注意,所屬技術領域的普通技術人員可以很容易地理解一個事實,就是實施方式可以以多個不同形式來實施,其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定於下面的實施方式所記載的內容中。
另外,在圖式中,為便於清楚地說明,有時誇大表示大小、層的厚度或區域。因此,本發明並不一定限定於上述尺寸。此外,在圖式中,示意性地示出理想的例子,而不侷限於圖式所示的形狀或數值等。
注意,本說明書等所使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同而附加的,而不是為了在數目方面上進行限定而附加的。
注意,在本說明書等中,為了方便起見,使用“上”“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外,構成要素的位置關係根據描述各構成要素的方向適當地改變。因此,不侷限於本說明書中所 說明的詞句,根據情況可以適當地更換表達方式。
此外,在本說明書等中,電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極層)與源極(源極端子、源極區域或源極電極層)之間具有通道區域,並且電流能夠流過汲極、通道區域以及源極。注意,在本說明書等中,通道區域是指電流主要流過的區域。
另外,在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下,“源極”及“汲極”的功能有時互相調換。因此,在本說明書中,“源極”和“汲極”可以互相調換。
另外,在本說明書等中,“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此,“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受,就對其沒有特別的限制。例如,“具有某種電作用的元件”不僅包括電極和佈線,而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
實施方式1
在本實施方式中,參照圖1A至圖6C說明本發明的一個方式的半導體裝置。在本實施方式中說明具有導電性的氧化物半導體膜及接觸於該氧化物半導體膜的導電膜的結構以及其製造方法。此外,在此,具有導電性的氧化物 半導體膜用作電極或佈線。
圖1A至1E為剖面圖,其中示出半導體裝置所包括的具有導電性的氧化物半導體膜及接觸於該氧化物半導體膜的導電膜。
在圖1A中,在基板151上形成有絕緣膜153、絕緣膜153上的具有導電性的氧化物半導體膜155b以及接觸於具有導電性的氧化物半導體膜155b的導電膜159。
另外,如圖1B所示,也可以在絕緣膜153、具有導電性的氧化物半導體膜155b及導電膜159上形成有絕緣膜157。
另外,如圖1C所示,也可以在絕緣膜157a上形成具有導電性的氧化物半導體膜155b。此時,可以在具有導電性的氧化物半導體膜155b及導電膜159上設置絕緣膜153a。
具有導電性的氧化物半導體膜155b典型地使用In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)等金屬氧化物膜形成。此外,具有導電性的氧化物半導體膜155b具有透光性。
在具有導電性的氧化物半導體膜155b為In-M-Zn氧化物膜的情況下,在In與M之和為100atomic%時,In與M的原子百分比較佳為In的原子百分比高於25atomic%且M的原子百分比低於75atomic%,更佳為In 的原子百分比高於34atomic%且M的原子百分比低於66atomic%。
具有導電性的氧化物半導體膜155b的能隙為2eV以上,較佳為2.5eV以上,更佳為3eV以上。
具有導電性的氧化物半導體膜155b的厚度為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。
在具有導電性的氧化物半導體膜155b為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)的情況下,較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足InM、ZnM。這種濺射靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2等。注意,每個所形成的具有導電性的氧化物半導體膜155b的原子數比作為誤差都包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的變動。
另外,具有導電性的氧化物半導體膜155b例如可以具有非單晶結構。非單晶結構例如包括後述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶結構、後述微晶結構或非晶結構。在非單晶結構中,非晶結構的缺陷態密度最高,而CAAC-OS的缺陷態密度最低。
此外,具有導電性的氧化物半導體膜155b也 可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的單層結構。另外,混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
絕緣膜157及絕緣膜157a較佳為使用包含氫的膜形成,典型的是,較佳為使用包含氫的氮化矽膜形成。當接觸於氧化物半導體膜的絕緣膜157及絕緣膜157a包含氫時,該氫被供應到氧化物半導體膜中,由此可以形成具有導電性的氧化物半導體膜155b。
具有導電性的氧化物半導體膜155b包含雜質。作為包含於具有導電性的氧化物半導體膜155b的雜質有氫。另外,作為雜質也可以包含硼、磷、氮、錫、銻、稀有氣體元素、鹼金屬、鹼土金屬等代替氫。
具有導電性的氧化物半導體膜155b的氫濃度為8×1019atoms/cm3以上,較佳為1×1020atoms/cm3以上,更佳為5×1020atoms/cm3以上。此外,具有導電性的氧化物半導體膜155b的氫濃度為20atoms%以下,較佳為1×1022atoms/cm3以下。注意,藉由利用二次離子質譜分析(SIMS:Secondary Ion Mass Spectrometry)或氫前方散射法(HFS:Hydrogen Forward Scattering)測量出上述濃 度。
具有導電性的氧化物半導體膜155b包含缺陷及雜質以具有導電性。具有導電性的氧化物半導體膜155b的電阻率較佳為1×10-3Ωcm以上且低於1×104Ωcm,更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
具有導電性的氧化物半導體膜155b包含雜質及缺陷。典型的是,具有導電性的氧化物半導體膜155b是其中在形成製程中因當在真空氛圍下進行加熱處理時氧脫離而缺陷生成的膜。或者,它是其中因添加稀有氣體而缺陷生成的膜。或者,它是其中因在導電膜159的成膜製程或蝕刻製程中暴露於電漿而缺陷生成的膜。作為包含於具有導電性的氧化物半導體膜155b的缺陷的一個例子有氧缺損。
當對形成有氧缺損的氧化物半導體添加氫時,氫進入氧缺損而在導帶附近形成施體能階。其結果是,氧化物半導體的導電性增高,而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。也就是說,具有導電性的氧化物半導體膜155b是由氧化物導電體膜形成的。一般而言,由於氧化物半導體的能隙大,因此對可視光具有透光性。另一方面,氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此,起因於該施體能階的吸收的影響小,而對可視光具有與氧化物半導體相同程度的透光性。
導電膜159較佳為至少包括Cu-X合金膜(X 為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti,以下簡單地記載為Cu-X合金膜),例如較佳為採用Cu-X合金膜的單層結構或包括Cu-X合金膜的疊層結構。作為包括Cu-X合金膜的疊層結構,有Cu-X合金膜和由銅(Cu)、鋁(Al)、金(Au)或銀(Ag)等低電阻材料構成的金屬、合金或者以它們為主要成分的化合物的導電膜(以下,稱為包含低電阻材料的導電膜)的疊層結構。
在此,作為導電膜159,示出接觸於具有導電性的氧化物半導體膜155b的導電膜159a和接觸於導電膜159a的導電膜159b的疊層結構。另外,作為導電膜159a使用Cu-X合金膜,作為導電膜159b使用包含低電阻材料的導電膜。
導電膜159也用作引線等。由此,藉由導電膜159包括使用Cu-X合金膜的導電膜159a及包含低電阻材料的導電膜的導電膜159b,即使在作為基板151使用大面積基板時也可以製造能夠抑制佈線延遲的半導體裝置。
藉由在具有導電性的氧化物半導體膜155b上形成包括Cu-X合金膜的導電膜159,可以提高具有導電性的氧化物半導體膜155b與導電膜159的密接性且降低具有導電性的氧化物半導體膜155b與導電膜159的接觸電阻。
在此,圖1D示出具有導電性的氧化物半導體膜155b與導電膜159接觸的區域的放大圖。藉由作為接 觸於具有導電性的氧化物半導體膜155b的導電膜159a使用Cu-X合金膜,有時覆蓋膜156形成在具有導電性的氧化物半導體膜155b與導電膜159之間的介面。覆蓋膜156由包含X的化合物形成。包含於導電膜159的Cu-X合金膜中的X與包含於具有導電性的氧化物半導體膜155b或絕緣膜157的元素起反應形成包含X的化合物。作為包含X的化合物,有包含X的氧化物、包含X的氮化物、包含X的矽化物及包含X的碳化物等。作為包含X的氧化物的例子,有X氧化物、In-X氧化物、Ga-X氧化物、In-Ga-X氧化物及In-Ga-Zn-X氧化物等。藉由形成覆蓋膜156,覆蓋膜156可以用作阻擋Cu的膜,從而可以抑制Cu-X合金膜中的Cu進入具有導電性的氧化物半導體膜155b。
此外,藉由使用Cu-Mn合金膜作為導電膜159a的一個例子,可以提高導電膜159a與基底膜,在此,是指具有導電性的氧化物半導體膜155b之間的密接性。另外,藉由使用Cu-Mn合金膜,可獲得以導電膜159與具有導電性的氧化物半導體膜155b之間的良好的歐姆接觸。
具體地,在形成Cu-Mn合金膜之後,例如進行150℃以上且450℃以下,較佳為250℃以上且350℃以下的熱處理或者對絕緣膜157進行加熱,由此在具有導電性的氧化物半導體膜155b與導電膜159a之間產生Cu-Mn合金膜中的Mn的偏析,以有時形成覆蓋膜156。作為覆 蓋膜156,使用使產生偏析了的Mn氧化的Mn氧化物或者產生偏析了的Mn與具有導電性的氧化物半導體膜155b中的構成元素起反應而所形成的In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物及In-Ga-Zn-Mn氧化物等。藉由覆蓋膜156,提高導電膜159a與具有導電性的氧化物半導體膜155b之間的密接性。另外,由於在上述Cu-Mn合金膜中產生Mn的偏析而使Cu-Mn合金膜中的一部分變成純Cu膜,所以可以獲得導電率高的導電膜159a。
此外,可能會有如下情況:如圖1E所示,在導電膜159的底面、側面及頂面中的至少一個,較佳為導電膜159的外周形成覆蓋膜156a。覆蓋膜156a由包含X的化合物形成。包含於導電膜159的Cu-X合金膜中的X與包含於具有導電性的氧化物半導體膜155b或絕緣膜157的元素起反應形成包含X的化合物。作為包含X的化合物,有包含X的氧化物、包含X的氮化物、包含X的矽化物及包含X的碳化物等。
另外,當作為絕緣膜157形成氧化物絕緣膜時,在覆蓋膜156a的與導電膜159b接觸的區域中形成使用低電阻材料的氧化物。在覆蓋膜156a的與導電膜159b接觸的區域中有時包括Cu-X合金膜中的X。作為這個的原因考慮為如下:在對導電膜159a進行蝕刻時的殘渣的附著;在形成絕緣膜157時的該殘渣的附著;在進行加熱處理時的該殘渣的附著等。有時Cu-X合金膜中的X被氧化而成為氧化物。
此外,藉由作為導電膜159b的一個例子使用銅(Cu)膜,可以使導電膜159b的厚度更厚,從而提高導電膜159的導電率,所以是較佳的。注意,在此銅(Cu)膜是指純銅(Cu),其純度較佳為99%以上。並且,有時純銅(Cu)包含幾%的雜質元素。
藉由導電膜159包括Cu-X合金膜,可以抑制進入具有導電性的氧化物半導體膜155b的銅(Cu)元素且製造具有導電率高的佈線的半導體裝置。
作為基板151,可以使用各種基板,而不侷限於特定的基板。對基板的種類沒有特別的限制。作為該基板的例子,可以舉出半導體基板(例如,單晶基板或矽基板)、SOI(Silicon on Insulator:絕緣層上覆矽)基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子,可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板、貼合薄膜及基材薄膜等的例子,可以舉出:以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠;丙烯酸樹脂等合成樹脂等;聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等;聚醯胺、聚醯亞胺、芳族聚醯胺、環氧、無機蒸鍍薄膜或紙等。尤其是,藉由使用半導體基板、單晶基板或SOI基板等製造電晶體,可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的 電晶體。當利用上述電晶體構成電路時,可以實現電路的低功耗化或電路的高集成化。
另外,作為基板151,也可以使用撓性基板,並且在撓性基板上直接形成半導體元件。或者,也可以將剝離層設置在基板151與半導體元件之間。剝離層可以用於如下情況,即在其上製造半導體元件的一部分或全部,然後將該半導體元件的一部分或全部從基板151分離並轉置到其他基板上。此時,也可以將半導體元件轉置到耐熱性低的基板或撓性基板上。另外,作為上述剝離層,例如可以使用鎢膜與氧化矽膜的無機膜的疊層結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為被轉置電晶體的基板的例子,除了上述可以設置電晶體的基板之外,還可以有紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。藉由使用上述基板,可以形成特性良好的電晶體或功耗低的電晶體,可以製造不容易發生故障並具有耐熱性的裝置,或者可以實現輕量化或薄型化。
絕緣膜153、153a例如使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵膜或Ga-Zn類金屬氧化物膜等氧化物絕緣膜即可,並且以疊層或單層設置絕緣膜153、153a。此外,作為絕緣膜153、153a,也可以 利用使用矽酸鉿(HfSiOx)、添加氮的矽酸鉿(HfSixOyNz)、添加氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料而成的膜。注意,在本說明書中,“氧氮化矽膜”是指在其組成中氧含量多於氮含量的膜,而“氮氧化矽膜”是指在其組成中氮含量多於氧含量的膜。
另外,絕緣膜153、153a可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜形成。
<具有導電性的氧化物半導體膜155b及導電膜159的製造方法1>
首先,參照圖2A至2D說明圖1A所示的具有導電性的氧化物半導體膜155b及導電膜159的製造方法。
首先,準備基板151。在此,作為基板151使用玻璃基板。
如圖2A所示,在基板151上形成絕緣膜153,在絕緣膜153上形成氧化物半導體膜155。接著,對氧化物半導體膜155添加氦、氖、氬、氪、氙等稀有氣體154。
藉由濺射法、CVD法、真空蒸鍍法、脈衝雷射沉積(PLD)法、熱CVD法等可以形成絕緣膜153。
以下,說明氧化物半導體膜155的製造方法。
利用濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜。接著,藉由光微影製程在該氧化物半導體膜上形成遮罩,然後,藉由利用該遮罩對氧化物半導體膜進行蝕刻,可以形成氧化物半導體膜155。
作為濺射氣體,適當地使用稀有氣體和氧氣體的混合氣體、稀有氣體(典型的是氬)、氧氣體等。另外,當採用稀有氣體和氧氣體的混合氣體時,較佳為提高相對於稀有氣體的氧的比例。
另外,按照形成的氧化物半導體膜的組成可以適當地選擇靶材。
另外,在例如使用濺射法形成氧化物半導體膜時,藉由將基板溫度設定為150℃以上且750℃以下,較佳為設定為150℃以上且450℃以下,更佳為設定為200℃以上且350℃以下形成氧化物半導體膜,來可以形成CAAC-OS膜。
為了形成CAAC-OS膜作為氧化物半導體膜,較佳為適用如下條件。
藉由抑制成膜時的雜質的混入,可以抑制雜質所導致的結晶態的損壞。例如,可以降低存在於成膜室內的雜質濃度(氫、水、二氧化碳及氮等)。另外,可以降低成膜氣體中的雜質濃度。明確而言,使用露點為-80℃以下,較佳為-100℃以下的成膜氣體。
例如,在使用利用ALD法的成膜裝置形成氧 化物半導體膜如In-Ga-Zn-O膜時,依次反復引入In(CH3)3氣體和O3氣體形成In-O層,然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層,之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意,這些層的順序不侷限於上述例子。此外,也可以混合這些氣體形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意,雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體,但是較佳為使用不包含H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外,也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。此外,也可以使用Zn(CH3)2氣體。
之後,也可以進行加熱處理,使氧化物半導體膜155所含的氫、水等脫離,並至少降低氧化物半導體膜155所含的氫濃度。此外,藉由進行加熱處理,氧可以從氧化物半導體膜155釋放,可以形成缺陷。其結果,可以降低以後形成的氧化物半導體膜155b的氫濃度的不均勻。作為該加熱處理的溫度,典型地採用250℃以上且650℃以下,較佳為300℃以上且500℃以下的溫度。此外,藉由將該加熱處理的溫度典型地設定為300℃以上且400℃以下,較佳為320℃以上且370℃以下,在採用大面積基板的情況下也可以減少基板的翹曲或收縮,由此良率得到提高。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置,可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此,可以縮短加熱處理 時間,從而可以減少加熱處理中會發生的基板的翹曲,所以對大面積基板來說特別是較佳的。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下,較佳為1ppm以下,更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
稀有氣體154可以適當地使用氦、氖、氬、氙、氪等。作為對氧化物半導體膜155添加稀有氣體154的方法,有摻雜法、離子植入法等。另外,藉由將氧化物半導體膜155暴露於包含稀有氣體154的電漿,可以對氧化物半導體膜155添加稀有氣體154。
其結果,如圖2B所示,形成包含缺陷的氧化物半導體膜155a。
接著,在包含雜質的氛圍下對包含缺陷的氧化物半導體膜155a進行加熱。作為包含雜質的氛圍,採用包含氫、氮、水蒸氣等中的任一以上的氛圍,進行加熱處理。
或者,在使包含缺陷的氧化物半導體膜155a的表面暴露於包含硼、磷、鹼金屬、鹼土金屬等的溶液之後,進行加熱處理。
加熱處理較佳為採用能夠對氧化物半導體膜供應雜質的條件,典型地,較佳為採用加熱溫度為250℃以上且350℃以下的條件。藉由以350℃以下進行加熱處理,可以在盡可能減小從氧化物半導體膜脫離的雜質的同 時對氧化物半導體膜供應雜質。該加熱處理在0.1Pa以上,較佳為0.1Pa以上且101325Pa以下,更佳為1Pa以上且133Pa以下的氣壓氛圍下進行加熱。
其結果,如圖2C所示,可以形成具有導電性的氧化物半導體膜155b。具有導電性的氧化物半導體膜155b包含缺陷及雜質。藉由在具有導電性的氧化物半導體膜155b中缺陷及雜質發揮作用,該氧化物半導體膜155b具有比氧化物半導體膜155高的導電性。缺陷及雜質的作用的一個例子為如下:氫進入氧缺損來用作載子的電子被生成。或者,氫的一部分與鍵合於金屬原子的氧鍵合來用作載子的電子被生成。藉由發揮上述作用,氧化物半導體膜的導電性得到提高。其結果,具有導電性的氧化物半導體膜155b用作電極或佈線。此外,具有導電性的氧化物半導體膜155b具有透光性。因此,可以形成具有透光性的電極或佈線。
此外,具有導電性的氧化物半導體膜155b的電阻率比導電膜159高。由此,作為導線的導電膜159較佳為與具有導電性的氧化物半導體膜155b接觸。
接著,如圖2D所示,在具有導電性的氧化物半導體膜155b上形成導電膜159。在此,在形成Cu-X合金膜及包含低電阻材料的導電膜的疊層之後,藉由光微影製程在包含低電阻材料的導電膜上形成遮罩。藉由利用該遮罩對Cu-X合金膜及包含低電阻材料的導電膜進行蝕刻,可以形成層疊由Cu-X合金膜形成的導電膜159a及由 包含低電阻材料形成的導電膜159b的導電膜159。
此外,Cu-X合金膜及包含低電阻材料的導電膜的蝕刻方法可以適當地利用乾蝕刻法或濕蝕刻法。當作為包含低電阻材料的導電膜使用銅(Cu)膜時,較佳為利用濕蝕刻法。Cu-X合金膜可以利用濕蝕刻法進行蝕刻,所以藉由層疊Cu-X合金膜及銅(Cu)膜,可以以一次濕蝕刻形成層疊由Cu-X合金膜形成的導電膜159a及由包含低電阻材料形成的導電膜159b的導電膜159。作為用於該濕蝕刻法的蝕刻溶液,有包含有機酸水溶液及過氧化氫水的蝕刻溶液等。
經過如上步驟,可以形成具有導電性的氧化物半導體膜及接觸於該具有導電性的氧化物半導體膜的導電膜。
<具有導電性的氧化物半導體膜155b及導電膜159的製造方法2>
參照圖3A至3D說明利用與圖2A至2D不同方法形成具有導電性的氧化物半導體膜155b的方法。
如圖3A所示,在基板151上形成絕緣膜153,然後在絕緣膜153上形成氧化物半導體膜155。接著,在真空氛圍下進行加熱處理。藉由在真空氛圍下進行加熱處理,氧從氧化物半導體膜155脫離,由此可以如圖3B所示地形成具有缺陷的氧化物半導體膜155a。作為包含於圖3B所示的氧化物半導體膜155a的缺陷的典型例 子,有氧缺損。
加熱處理較佳為採用氧從氧化物半導體膜脫離的條件,典型的是,350℃以上且800℃以下,較佳為450℃以上且800℃以下。藉由以350℃以上進行加熱處理,氧從氧化物半導體膜脫離。另一方面,藉由以800℃以下進行加熱處理,可以在保持氧化物半導體膜的結晶結構的情況下氧從氧化物半導體膜脫離。並且,在真空氛圍下,典型的是1×10-7Pa以上且10Pa以下,較佳為1×10-7Pa以上且1Pa以下,更佳為1×10-7Pa以上且1E-1Pa以下的氣壓氛圍下進行加熱。
接著,利用與圖2B相同的方法,在包含雜質的氛圍下對具有缺陷的氧化物半導體膜155a進行加熱。 作為包含雜質的氛圍,採用包含氫、氮、水蒸氣等中的任一以上的氛圍,進行加熱處理。
或者,在使包含缺陷的氧化物半導體膜155a的表面暴露於包含硼、磷、鹼金屬、鹼土金屬的溶液之後,進行加熱處理。
其結果,如圖3C所示,可以形成具有導電性的氧化物半導體膜155b。
接著,利用與圖2D相同的方法,可以在具有導電性的氧化物半導體膜155b上形成導電膜159(參照圖3D)。
<具有導電性的氧化物半導體膜155b及導電膜159的製造 方法3>
參照圖4A至4C說明利用與圖2A至2D及圖3A至3D不同方法形成具有導電性的氧化物半導體膜155b的方法。
如圖4A所示,在基板151上形成絕緣膜153,然後在絕緣膜153上形成氧化物半導體膜155。
接著,利用與圖2D相同的方法,在氧化物半導體膜155上形成導電膜159(參照圖4B)。在此,形成導電膜159a及導電膜159b作為導電膜159。
接著,在絕緣膜153、氧化物半導體膜155及導電膜159上形成包含氫的絕緣膜157。利用濺射法或電漿CVD法等形成絕緣膜157。也可以一邊對絕緣膜157進行加熱一邊形成絕緣膜157。另外,也可以在形成絕緣膜157之後進行加熱處理。
藉由作為絕緣膜157的形成方法利用濺射法或電漿CVD法等,氧化物半導體膜155會受到損傷而缺陷被形成。另外,藉由一邊對絕緣膜157進行加熱一邊形成絕緣膜157,或者,在形成絕緣膜157之後進行加熱處理,包含於絕緣膜157的氫移到氧化物半導體膜155。其結果,如圖4C所示,可以形成具有導電性的氧化物半導體膜155b。由於缺陷及雜質所發揮的作用,而氧化物半導體膜155b的導電性比氧化物半導體膜155得到提高,所以具有導電性的氧化物半導體膜155b用作電極或佈線。
<變形例1>
參照圖5A至5F說明導電膜159的變形例。在此,示出圖1B所示的導電膜159的變形例,但是也可以將本變形例適用於圖1A及1C所示的導電膜159。
如圖5A所示,可以在具有導電性的氧化物半導體膜155b上以單層形成由Cu-X合金膜形成的導電膜159a。
如圖5B所示,可以在具有導電性的氧化物半導體膜155b上層疊由Cu-X合金膜形成的導電膜159a、由包含低電阻材料形成的導電膜159b及由Cu-X合金膜形成的導電膜159c而形成導電膜159。
藉由在由包含低電阻材料形成的導電膜159b上設置由Cu-X合金膜形成的導電膜159c作為導電膜159,可以由Cu-X合金膜形成的導電膜159c用作由包含低電阻材料形成的導電膜159b的保護膜,所以可以防止在形成絕緣膜157時所產生的由包含低電阻材料形成的導電膜159b的反應。
另外,如圖5C及5D所示,也可以在由包含氫的膜形成的絕緣膜157a上形成具有導電性的氧化物半導體膜155b。此時,可以在具有導電性的氧化物半導體膜155b及導電膜159上設置絕緣膜153a。
接著,圖5E及5F示出放大具有導電性的氧化物半導體膜155b與導電膜159或導電膜159a接觸的區 域的圖。可能會有如下情況:如圖5E所示,在導電膜159a的底面、側面及頂面中的至少一個,較佳為導電膜159a的外周形成覆蓋膜156b。覆蓋膜156b由包含X的化合物形成。包含於導電膜159a的Cu-X合金膜中的X與包含於具有導電性的氧化物半導體膜155b或絕緣膜157的元素起反應形成包含X的化合物。作為包含X的化合物,有包含X的氧化物、包含X的氮化物、包含X的矽化物及包含X的碳化物等。
當作為Cu-X合金膜使用Cu-Mn合金膜時,作為覆蓋膜156b的一個例子,形成有氧化錳膜。
可能會有如下情況:如圖5F所示,在導電膜159的底面、側面及頂面中的至少一個,較佳為導電膜159的外周形成覆蓋膜156c。覆蓋膜156c由包含X的化合物形成。包含於導電膜159的Cu-X合金膜中的X與包含於具有導電性的氧化物半導體膜155b或絕緣膜157的元素起反應形成包含X的化合物。此外,在覆蓋膜156c的與導電膜159b接觸的區域中形成使用低電阻材料的氧化物。在覆蓋膜156c的與導電膜159b接觸的區域中有時包括Cu-X合金膜中的X。這個原因考慮為如下:在對導電膜159a或導電膜159c進行蝕刻時的殘渣的附著;在形成絕緣膜157時的該殘渣的附著;在進行加熱處理時的該殘渣的附著等。有時Cu-X合金膜中的X被氧化而成為氧化物。由此,當作為導電膜159b使用Cu-Mn合金膜時,作為覆蓋膜156c的一個例子,形成有氧化錳膜。
<變形例2>
在此,參照圖6A至6C說明具有導電性的氧化物半導體膜及導電膜的變形例。
在圖6A中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置有以單層由Cu-X合金膜形成的導電膜159a。
如圖6B所示,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置有導電膜159。導電膜159具有兩層的疊層結構。層疊由Cu-X合金膜形成的導電膜159a及由包含低電阻材料形成的導電膜159b形成導電膜159。
如圖6C所示,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置有導電膜159。導電膜159具有三層的疊層結構。層疊由Cu-X合金膜形成的導電膜159a、由包含低電阻材料形成的導電膜159b以及由Cu-X合金膜形成的導電膜159c而形成導電膜159。
藉由在由包含低電阻材料形成的導電膜159b上設置由Cu-X合金膜形成的導電膜159c作為導電膜159,可以由Cu-X合金膜形成的導電膜159c用作由包含低電阻材料形成的導電膜159b的保護膜,所以可以防止在形成具有導電性的氧化物半導體膜155b時所產生的由包含低電阻材料形成的導電膜159b的反應。
本實施方式所示的結構及方法等可以與其他 實施方式所示的結構及方法等適當地組合而使用。
實施方式2
在本實施方式中,參照圖7A至圖11C說明實施方式1所示的包含具有導電性的氧化物半導體膜的電阻元件。
圖7A至7D示出半導體裝置所具有的電阻元件的剖面圖。
圖7A所示的電阻元件160a包括具有導電性的氧化物半導體膜155b、接觸於該具有導電性的氧化物半導體膜155b的一對導電膜161、162。具有導電性的氧化物半導體膜155b、一對導電膜161、162都設置在形成於基板151上的絕緣膜153上。
另外,導電膜161、162也可以都具有單層或兩層以上的疊層結構。一對導電膜161、162可以適當地使用與實施方式1所示的導電膜159相同的結構、材料以及形成方法而形成。就是說,一對導電膜161、162包括Cu-X合金膜。
在圖7A所示的電阻元件160a中,導電膜161採用接觸於具有導電性的氧化物半導體膜155b的導電膜161a與接觸於導電膜161a的導電膜161b的疊層結構,而導電膜162採用接觸於具有導電性的氧化物半導體膜155b的導電膜162a與接觸於導電膜162a的導電膜162b的疊層結構。
在此,導電膜161a及導電膜162a使用Cu-X 合金膜。導電膜161b及導電膜162b使用包含低電阻材料的導電膜。
另外,如圖7B所示的電阻元件160b那樣,也可以在絕緣膜153、具有導電性的氧化物半導體膜155b及一對導電膜161、162上形成有由包含氫的膜形成的絕緣膜157。
另外,如圖7C所示的電阻元件160c那樣,也可以在由包含氫的膜形成的絕緣膜157a上形成有具有導電性的氧化物半導體膜155b及一對導電膜161、162。此時,可以在具有導電性的氧化物半導體膜155b及一對導電膜161、162上設置絕緣膜153a。
具有導電性的氧化物半導體膜155b的電阻率比包括Cu-X合金膜的一對導電膜161、162高。由此,在一對導電膜161、162之間設置具有導電性的氧化物半導體膜155b,以用作電阻元件。
具有導電性的氧化物半導體膜155b包含缺陷及雜質。藉由在具有導電性的氧化物半導體膜155b中缺陷及雜質發揮作用,該氧化物半導體膜155b的導電性得到提高。此外,具有導電性的氧化物半導體膜155b具有透光性。因此,可以形成具有透光性的電阻元件。
藉由在具有導電性的氧化物半導體膜155b上形成包含Cu-X合金膜的一對導電膜161、162,可以提高具有導電性的氧化物半導體膜155b與一對導電膜161、162的密接性且降低具有導電性的氧化物半導體膜155b 與一對導電膜161、162的接觸電阻。
在此,圖7D示出具有導電性的氧化物半導體膜155b與導電膜161接觸的區域的放大圖。藉由作為接觸於具有導電性的氧化物半導體膜155b的導電膜161a使用Cu-X合金膜,有時包括Cu-X合金膜中的X的覆蓋膜156形成在具有導電性的氧化物半導體膜155b與導電膜161a之間的介面。藉由形成覆蓋膜156,覆蓋膜156可以用作阻擋Cu的膜,從而可以抑制Cu-X合金膜中的Cu進入具有導電性的氧化物半導體膜155b中。
此外,雖然未圖示,但是在導電膜161、162的外周與實施方式1所示的導電膜159同樣地形成有如覆蓋膜156a那樣的覆蓋膜。
<保護電路的電路圖>
參照圖8A和8B說明使用本實施方式所示的電阻元件的保護電路。注意,雖然在此作為半導體裝置使用顯示裝置而進行說明,但是也可以在其他半導體裝置中使用該保護電路。
圖8A示出包含於半導體裝置的保護電路170a的具體例子。
圖8A所示的保護電路170a包括佈線171與佈線172之間的電阻元件173以及二極體接法的電晶體174。
電阻元件173串聯連接至電晶體174,使得電 阻元件173能夠控制流過電晶體174的電流的值,或者能夠起著作為電晶體174自身的保護電阻器的作用。
佈線171是例如從包含於顯示裝置的掃描線、資料線或端子部引至驅動電路部的佈線。佈線172是例如被供應電位(VDD、VSS或GND)的佈線,該電位是用來給閘極驅動器或源極驅動器供電的電源線的電位。另外,佈線172也是被供應共用電極的佈線(公共線)。
佈線172較佳為連接於用來給掃描線驅動電路供電的電源線,特別地,較佳為連接於用於供應低電位的佈線。這是因為閘極信號線在大部分期間內都具有低電位。因而,當佈線172同樣具有低電位時,能夠減少在通常的操作中從閘極信號線洩漏至佈線172的電流。
圖8A例示出電阻元件173串聯連接至二極體接法的電晶體的結構,但是不侷限於此,也可以並聯連接二極體接法的電晶體。
接著,圖8B示出由多個電晶體及多個電阻元件構成的保護電路。
圖8B所示的保護電路170b包括電晶體174a、電晶體174b、電晶體174c、電晶體174d及電阻元件173a、電阻元件173b、電阻元件173c。保護電路170b設置在與包含在顯示裝置的掃描線驅動電路、信號線驅動電路和像素部中的任一個以上連接的佈線175、佈線176與佈線177之間。另外,在電晶體174a中,具有用作源極電極的功能的第一端子與具有用作閘極電極的功能的第 二端子連接,具有用作汲極電極的功能的第三端子與佈線177連接。在電晶體174b中,具有用作源極電極的功能的第一端子與具有用作閘極電極的功能的第二端子連接,具有用作汲極電極的功能的第三端子與電晶體174a的第一端子連接。在電晶體174c中,具有用作源極電極的功能的第一端子與具有用作閘極電極的功能的第二端子連接,具有用作汲極電極的功能的第三端子與電晶體174b的第一端子連接。在電晶體174d中,具有用作源極電極的功能的第一端子與具有用作閘極電極的功能的第二端子、佈線177以及佈線175連接,具有用作汲極電極的功能的第三端子與電晶體174c的第一端子連接。此外,電阻元件173a及173c設置在佈線177中。電阻元件173b設置在佈線176、電晶體174b的第一端子與電晶體174c的第三端子之間。
例如,可以將佈線175用作被供應低電源電位VSS的電源線。例如,可以將佈線176用作公共線。例如,可以將佈線177用作被供應高電源電位VDD的電源線。
可以對圖8A和8B所示的電阻元件適用本實施方式所示的電阻元件。此外,藉由適當地調整包含在電阻元件的具有導電性的氧化物半導體膜的形狀,具體地,長度或寬度,可以形成具有任意的電阻值的電阻元件。圖9A和9B示出電阻元件160d的一個例子。圖9A示出電阻元件160d的俯視圖,而圖9B示出沿著圖9A的點劃線 A-B的剖面圖。如圖9A和9B所示的電阻元件160d那樣,藉由使具有導電性的氧化物半導體膜155c的頂面形成為鋸齒形狀,可以控制電阻元件的電阻值。
如此,保護電路170b由多個二極體接法的電晶體及多個電阻元件構成。就是說,保護電路170b可以並聯連接多個二極體接法的電晶體及多個電阻元件形成。
如上述那樣,藉由在半導體裝置中設置保護電路,可以提高對於因ESD(Electro Static Discharge:靜電放電)等而發生的過電流的耐性。因此,可以提供一種可靠性得到提高的半導體裝置。
此外,因為電阻元件能夠被用作保護電路,並且該電阻元件的電阻能夠被任意地控制,所以用作保護電路的二極體接法的電晶體等同樣能夠得到保護。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
<變形例1>
如圖10A所示的電阻元件160e,可以在具有導電性的氧化物半導體膜155b上以單層形成作為一對導電膜的由Cu-X合金膜形成的導電膜161a、162a。
另外,如圖10B所示的電阻元件160f,一對導電膜161、162中的各導電膜可以採用三層結構。導電膜161包括疊層結構,其中層疊接觸於具有導電性的氧化物半導體膜155b的導電膜161a、接觸於導電膜161a的導 電膜161b以及接觸於導電膜161b的導電膜161c,而導電膜162包括疊層結構,其中層疊接觸於具有導電性的氧化物半導體膜155b的導電膜162a、接觸於導電膜162a的導電膜162b以及接觸於導電膜162b的導電膜162c。
藉由在由包含低電阻材料形成的導電膜161b、162b上設置由Cu-X合金膜形成的導電膜161c、162c作為一對導電膜161、162,可以由Cu-X合金膜形成的導電膜161c、162c用作由包含低電阻材料形成的導電膜161b、162b的保護膜,所以可以防止在形成絕緣膜157時所產生的由包含低電阻材料形成的導電膜161b、162b的反應。
此外,雖然未圖示,但是有時在導電膜161、162的外周與實施方式1所示的導電膜159同樣地形成有如覆蓋膜156b、156c那樣的覆蓋膜。
<變形例2>
在此,參照圖11A至11C說明電阻元件的變形例。
在圖11A所示的電阻元件160g中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置有以單層由Cu-X合金膜形成的一對導電膜163a、164a。
如圖11B所示,在電阻元件160h中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置的一對導電膜163、164都具有兩層結構。層疊由Cu-X合金膜形成的導電膜163a及由包含低電阻材料形成的導電膜 163b形成導電膜163。層疊由Cu-X合金膜形成的導電膜164a及由包含低電阻材料形成的導電膜164b形成導電膜164。
如圖11C所示,在電阻元件160i中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置的一對導電膜163、164中的各導電膜具有三層結構。層疊由Cu-X合金膜形成的導電膜163a、由包含低電阻材料形成的導電膜163b以及由Cu-X合金膜形成的導電膜163c形成導電膜163。層疊由Cu-X合金膜形成的導電膜164a、由包含低電阻材料形成的導電膜164b以及由Cu-X合金膜形成的導電膜164c形成導電膜164。
藉由在由包含低電阻材料形成的導電膜163b、164b上設置由Cu-X合金膜形成的導電膜163c、164c作為一對導電膜163、164,可以由Cu-X合金膜形成的導電膜163c、164c用作由包含低電阻材料形成的導電膜163b、164b的保護膜,所以可以防止在形成具有導電性的氧化物半導體膜155b及絕緣膜157時所產生的由包含低電阻材料形成的導電膜163b、164b的反應。
此外,雖然未圖示,但是有時在一對導電膜163、164的外周與實施方式1所示的導電膜159同樣地形成有如覆蓋膜156、156a、156b、156c那樣的覆蓋膜。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式3
在本實施方式中,參照圖12A至圖14C說明實施方式1所示的包含具有導電性的氧化物半導體膜的電容元件。
圖12A至12C示出半導體裝置所具有的電容元件的剖面圖。
圖12A所示的電容元件180a包括具有導電性的氧化物半導體膜155b、接觸於該具有導電性的氧化物半導體膜155b的絕緣膜157以及隔著絕緣膜157重疊於氧化物半導體膜155b的導電膜181。另外,也可以具有導電性的氧化物半導體膜155b或導電膜181與用作導線接觸的導電膜接觸地形成。在此,示出與具有導電性的氧化物半導體膜155b的導電膜159。此外,具有導電性的氧化物半導體膜155b、絕緣膜157以及導電膜159都設置在形成於基板151上的絕緣膜153上。
另外,導電膜159也可以採用單層或兩層以上的疊層結構。導電膜159可以適當地使用與實施方式1所示的導電膜159相同的結構、材料以及形成方法而形成。就是說,導電膜159包括Cu-X合金膜。
在圖12A所示的電容元件180a中,導電膜159具有接觸於具有導電性的氧化物半導體膜155b的導電膜159a和接觸於導電膜159a的導電膜159b的疊層結構。導電膜159a使用Cu-X合金膜。導電膜159b使用包含低電阻材料的導電膜。
另外,如圖12B所示的電容元件180b那樣,也可以在絕緣膜157a上形成有具有導電性的氧化物半導體膜155b及導電膜159。此時,可以在具有導電性的氧化物半導體膜155b與導電膜181之間設置絕緣膜153a。
導電膜181使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、鐵、鈷、銀、鉭和鎢中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如,可以舉出包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構、以及依次層疊包含錳的銅膜、銅膜以及包含錳的銅膜的三層結構等。
導電膜181可以適當地使用與導電膜159相同的結構及材料。
導電膜181可以使用透光導電膜。透光導電膜可以使用包含氧化鎢的銦氧化物膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的銦氧化物膜、包含氧化鈦的銦錫氧化物膜、銦錫氧化物(以下稱為ITO(Indium Tin Oxide))膜、銦鋅氧化物膜、添加有氧化矽的銦錫氧化物膜等。
具有導電性的氧化物半導體膜155b包含缺陷及雜質。藉由在具有導電性的氧化物半導體膜155b中缺陷及雜質發揮作用,該氧化物半導體膜155b的導電性得到提高。此外,具有導電性的氧化物半導體膜155b具有透光性。因此,可以形成具有透光性的電阻元件。藉由導電膜181使用透光導電膜,可以形成具有導電性的電容元件。
藉由在具有導電性的氧化物半導體膜155b上形成包括Cu-X合金膜的導電膜159,可以提高具有導電性的氧化物半導體膜155b與導電膜159的密接性且降低具有導電性的氧化物半導體膜155b與一對導電膜159的接觸電阻。
在此,圖12C示出具有導電性的氧化物半導體膜155b與導電膜159接觸的區域的放大圖。藉由作為接觸於具有導電性的氧化物半導體膜155b的導電膜159a使用Cu-X合金膜,有時包括Cu-X合金膜中的X的覆蓋膜156形成在具有導電性的氧化物半導體膜155b與導電膜159a之間的介面。藉由形成覆蓋膜156,覆蓋膜156可以用作阻擋Cu的膜,從而可以抑制Cu-X合金膜中的Cu進入具有導電性的氧化物半導體膜155b中。
此外,雖然未圖示,但是有時在導電膜159的外周與實施方式1所示的導電膜159同樣地形成有如覆蓋膜156a那樣的覆蓋膜。
<變形例1>
如圖13A所示的電容元件180c,可以在具有導電性的氧化物半導體膜155b上以單層形成作為導電膜的由Cu-X合金膜形成的導電膜159a。
另外,如圖13B所示的電容元件180d,導電膜159可以採用三層結構。導電膜159包括疊層結構,其中層疊接觸於具有導電性的氧化物半導體膜155b的導電膜159a、接觸於導電膜159a的導電膜159b以及接觸於導電膜159b的導電膜159c。
藉由在由包含低電阻材料形成的導電膜159b上設置由Cu-X合金膜形成的導電膜159c作為導電膜159,可以由Cu-X合金膜形成的導電膜159c用作由包含低電阻材料形成的導電膜159b的保護膜,所以可以防止在形成絕緣膜157時所產生的由包含低電阻材料形成的導電膜159b的反應。
此外,雖然未圖示,但是有時在導電膜159的外周與實施方式1所示的導電膜159同樣地形成有如覆蓋膜156b、156c那樣的覆蓋膜。
<變形例2>
在此,參照圖14A至14C說明電容元件的變形例。
在圖14A所示的電容元件180e中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置有以單層由Cu-X合金膜形成的導電膜159a。
如圖14B所示,在電阻元件180f中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置的導電膜159具有兩層結構。導電膜159具有兩層的疊層結構。層疊由Cu-X合金膜形成的導電膜159a及由包含低電阻材料形成的導電膜159b形成導電膜159。
如圖14C所示,在電阻元件180g中,在絕緣膜153與具有導電性的氧化物半導體膜155b之間設置的導電膜159具有三層結構。層疊由Cu-X合金膜形成的導電膜159a、由包含低電阻材料形成的導電膜159b以及由Cu-X合金膜形成的導電膜159c而形成導電膜159。
藉由在由包含低電阻材料形成的導電膜159b上設置由Cu-X合金膜形成的導電膜159c作為導電膜159,可以由Cu-X合金膜形成的導電膜159c用作由包含低電阻材料形成的導電膜159b的保護膜,所以可以防止在形成具有導電性的氧化物半導體膜155b及絕緣膜157時所產生的由包含低電阻材料形成的導電膜159b的反應。
此外,雖然未圖示,但是有時在導電膜159的外周與實施方式1所示的導電膜159同樣地形成有如覆蓋膜156、156a、156b、156c那樣的覆蓋膜。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式4
在本實施方式中,參照圖式說明本發明的一個方式的顯示裝置。在本實施方式中,參照圖15A至圖26B說明一種半導體裝置,該半導體裝置具有包括實施方式1所示的具有導電性的氧化物半導體膜的電容元件。
圖15A示出顯示裝置的一個例子。圖15A所示的顯示裝置包括:像素部101;掃描線驅動電路104;信號線驅動電路106;互相平行或大致平行地配置且其電位由掃描線驅動電路104控制的m個掃描線107;以及互相平行或大致平行地配置且其電位由信號線驅動電路106控制的n個信號線109。像素部101具有配置為矩陣狀的多個像素103。另外,還可以有沿著信號線109互相平行或大致平行地配置的電容線115。另外,電容線115也可以沿著掃描線107互相平行或大致平行地配置。另外,有時將掃描線驅動電路104及信號線驅動電路106總稱為驅動電路部。
顯示裝置包括驅動多個像素的驅動電路等。另外,顯示裝置有時包括配置在另一基板上的控制電路、電源電路、信號產生電路及背光模組等,而被稱為液晶模組。
各掃描線107與在像素部101中配置為m行n列的像素103中的配置在任一列的n個像素103電連接,而各信號線109與配置為m行n列的像素103中的配置在任一列的m個像素103電連接。m和n都是1以上的整數。各電容線115與配置為m行n列的像素103中 的配置在任一列的m個像素103電連接。另外,在電容線115沿著掃描線107互相平行或大致平行地配置的情況下,各電容線115與配置為m行n列的像素103中的配置在任一行的n個像素103電連接。
注意,當液晶裝置採用FFS驅動方式時,其中沒有設置電容線,公共線或共用電極用作電容線。
這裡,一個像素是指被掃描線及信號線圍繞且顯示一個顏色的區域。由此,在具有R(紅)、G(綠)和B(藍)顏色因素的彩色顯示裝中,影像的最小單元由R像素、G像素和B像素三個像素形成。藉由對R(紅)、G(綠)和B(藍)追加Y(黃)、C(青)、M(品紅)等像素,可以提高顏色再現性。藉由對R(紅)、G(綠)和B(藍)追加W(白)像素,可以降低顯示裝置的耗電量。另外,在採用液晶顯示裝置的情況下,藉由對各R(紅)、G(綠)和B(藍)追加W(白)像素,可以提高液晶顯示裝置的亮度,由此可以抑制背光的亮度。其結果是,可以降低液晶顯示裝置的耗電量。
圖15B和15C示出可以應用於圖15A所示的顯示裝置的像素103的電路結構的一個例子。
圖15B所示的像素103具有液晶元件121、電晶體102和電容元件105。
液晶元件121的一對電極中的一個的電位根據像素103的規格適當地設定。液晶元件121的配向狀態 取決於被寫入的資料。多個像素103的每一個所具有的液晶元件121的一對電極中的一個既可被施加同一電位(共用電位)又可被施加根據每一行的像素103而不同的電位。
液晶元件121是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為液晶元件121,可以舉出向列液晶、膽固醇液晶、層列液晶、熱致液晶、溶致液晶、鐵電液晶、反鐵電液晶等。
例如,作為具有液晶元件121的顯示裝置的驅動方法也可以使用如下模式:TN模式;VA模式;ASM(Axially Symmetric Aligned Micro-cell:軸對稱排列微單元)模式;OCB(Optically Compensated Birefringence:光學補償彎曲)模式;MVA模式;PVA(Patterned Vertical Alignment:垂直配向構型)模式;IPS模式;FFS模式;TBA(Transverse Bend Alignment:橫向彎曲配向)模式等。然而,不侷限於此,可以採用各種方式的液晶元件及其驅動方式。
另外,也可以使用包含呈現藍相(Blue Phase)的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快,為1msec以下,由於其具有光學各向同性,所以不需要配向處理,視角依賴性小。
在圖15B所示的像素103的結構中,電晶體 102的源極電極和汲極電極中的一個與信號線109電連接,源極電極和汲極電極中的另一個與液晶元件121的一對電極中的另一個電連接。電晶體102的閘極電極與掃描線107電連接。電晶體102具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
在圖15B所示的像素103的結構中,電容元件105的一對電極中的一個與被供應電位的電容線115電連接,而電容元件105的一對電極中的另一個與液晶元件121的一對電極中的另一個電連接。根據像素103的規格適當地設定電容線115的電位值。電容元件105被用作儲存被寫入的資料的儲存電容器。
另外,圖15C所示的像素103包括:進行顯示元件的切換操作的電晶體133;控制像素的驅動的電晶體102;電晶體135;電容元件105;以及發光元件131。
電晶體133的源極電極和汲極電極中的一個與被供應資料信號的信號線109電連接。電晶體133的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體133具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電晶體102的源極電極和汲極電極中的一個與用作陽極線的佈線137電連接,電晶體102的源極電極和汲極電極中的另一個與發光元件131中的一個電極電連接。電晶體102的閘極電極與電晶體133的源極電極和汲極電極中的另一個以及電容元件105中的一個電極電連 接。
電晶體102具有藉由成為開啟狀態或關閉狀態而對流過發光元件131的電流進行控制的功能。
電晶體135的源極電極和汲極電極中的一個與被施加資料的參考電位的佈線139連接,電晶體135的源極電極和汲極電極中的另一個與發光元件131中的一個電極以及電容元件105中的另一個電極電連接。電晶體135的閘極電極與被供應閘極信號的掃描線107電連接。
電晶體135具有對流動發光元件131的電流進行調整的功能。例如,在因劣化等而增加發光元件131的內部電阻的情況下,藉由監視流過與電晶體135的源極電極和汲極電極中的一個連接的佈線139的電流,可以校正流過發光元件131的電流。施加到佈線139的電位例如可以為0V。
電容元件105的一對電極中的一個與電晶體102的閘極電極及電晶體133的源極電極和汲極電極中的另一個電連接,而電容元件105的一對電極中的另一個與電晶體135的源極電極和汲極電極中的另一個及發光元件131中的一個電極電連接。
在圖15C所示的像素103的結構中,電容元件105被用作儲存被寫入的資料的儲存電容器。
發光元件131的一對電極中的一個與電晶體135的源極電極和汲極電極中的另一個、電容元件105的一對電極中的另一個以及電晶體102的源極電極和汲極電 極中的另一個電連接。發光元件131的一對電極中的另一個與用作陰極的佈線141電連接。
作為發光元件131,可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意,發光元件131並不侷限於有機EL元件,也可以為由無機材料構成的無機EL元件。
另外,對佈線137和佈線141中的一個施加高電源電位VDD,而對佈線137和佈線141中的另一個施加低電源電位VSS。在圖15C所示的結構中,對佈線137施加高電源電位VDD,對佈線141施加低電源電位VSS。
雖然在圖15B和15C中示出將液晶元件121或發光元件131用作顯示元件的例子,但是本發明的實施方式的一個方式不侷限於此。還可以使用各種顯示元件。例如,可以使用對比度、亮度、反射率、穿透率等因電磁作用而發生變化的顯示媒體諸如使用LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、MEMS(微機電系統)的顯示元件、數位微鏡裝置(DMD)、DMS(數位微快門)、IMOD(干涉調變)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子,有EL顯示器 等。作為使用電子發射元件的顯示裝置的一個例子,有場致發射顯示器(FED)或SED方式平面型顯示器(SED:Surface-conduction Electron-emitter Display:表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子,有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子,有電子紙等。注意,當採用半透射式液晶顯示器或反射式液晶顯示器時,像素電極的一部分或全部可以具有反射電極的功能。例如,像素電極的一部分或全部包含鋁、銀等,即可。並且,此時也可以將SRAM等記憶體電路設置在反射電極下。因而,可以進一步降低功耗。
接著,說明顯示裝置所包括的元件基板的具體結構。在此,對將液晶元件用於像素103的液晶顯示裝置的具體例子進行說明。這裡,圖16示出圖15B所示的像素103的俯視圖。
這裡,使用FFS驅動的液晶顯示裝置作為顯示裝置,並將包含在該液晶顯示裝置中的多個像素103a、103b以及103c示出於圖16。
在圖16中,用作掃描線的導電膜13在與用作信號線的導電膜21a大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜21a在與用作掃描線的導電膜13大致正交的方向(圖式中的上下方向) 上延伸地設置。用作掃描線的導電膜13與掃描線驅動電路104(參照圖15A)電連接,而用作信號線的導電膜21a與信號線驅動電路106(參照圖15A)電連接。
電晶體102設置在用作掃描線的導電膜13和用作信號線的導電膜21a的交叉區域。電晶體102由用作閘極電極的導電膜13、閘極絕緣膜(在圖16中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a以及用作源極電極和汲極電極的導電膜21a及21b構成。導電膜13不僅是被用作掃描線,而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的閘極電極。導電膜21a不僅是被用作信號線,而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的源極電極或汲極電極。在圖16所示的俯視圖中,用作掃描線的導電膜13的端部位於氧化物半導體膜19a的端部的外側。由此,用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是,電晶體所包括的氧化物半導體膜19a不被照射光,從而電晶體的電特性的變動可以得到抑制。
另外,電晶體102具有與氧化物半導體膜19a重疊的有機絕緣膜31。有機絕緣膜31隔著無機絕緣膜(在圖16中未圖示)與氧化物半導體膜19a,尤其是氧化物半導體膜19a中的導電膜21a與導電膜21b之間的區域重疊。
因為有機絕緣膜31按每個電晶體102被分 離,所以來自外部的水不穿過有機絕緣膜31擴散到液晶顯示裝置內,由此可以降低設置在液晶顯示裝置內的電晶體的電特性的不均勻性。
導電膜21b與具有導電性的氧化物半導體膜19b電連接。另外,在具有導電性的氧化物半導體膜19b上隔著絕緣膜設置有共用電極29。在具有導電性的氧化物半導體膜19b上的絕緣膜中設置有以點劃線所示的開口部40。具有導電性的氧化物半導體膜19b在開口部40中與氮化物絕緣膜(在圖16中未圖示)接觸。
共用電極29包括在與用作信號線的導電膜21a交叉的方向上延伸的條紋形狀的區域。另外,該條紋形狀的區域連接於在與用作信號線的導電膜21a平行或大致平行的方向上延伸的區域。因此,在像素中,在包括條紋形狀的區域的共用電極29中,各條紋形狀的區域的電位相等。
電容元件105形成在具有導電性的氧化物半導體膜19b與共用電極29重疊的區域中。具有導電性的氧化物半導體膜19b及共用電極29具有透光性。也就是說,電容元件105具有透光性。
如圖16所示,在FFS模式的液晶顯示裝置中,包括具有在與用作信號線的導電膜交叉的方向上延伸的條紋形狀的區域的共用電極,因此可以製造對比度高的顯示裝置。
因為電容元件105具有透光性,所以可以在 像素103中形成較大(大面積)的電容元件105。由此,可以得到能夠在提高開口率(典型地提高到50%以上,較佳為提高到60%以上)的同時增大電容的顯示裝置。例如,在解析度高的如液晶顯示裝置之類的顯示裝置中,像素的面積小,且電容元件的面積也小。因此,在解析度高的顯示裝置中,儲存在電容元件中的電容變小。但是,由於本實施方式所示的電容元件105具有透光性,所以藉由將該電容元件設置在像素中,可以在各像素中得到充分的電容值的同時提高開口率。典型的是,電容元件105可以適當地應用於像素密度為200ppi以上,300ppi以上或500ppi以上的高解析度顯示裝置。
另外,在液晶顯示裝置中,電容元件的電容越大,越能夠延長在施加電場的情況下液晶元件的液晶分子的配向被保持為固定的期間。在顯示靜態影像的情況下,由於可以延長該期間,所以能夠減少重寫影像資料的次數,從而可以降低耗電量。另外,藉由採用本實施方式所示的結構,在高解析度的顯示裝置中也可以提高開口率,因此可以高效地利用背光等光源的光,從而可以降低顯示裝置的耗電量。
接著,圖17示出沿著圖16的點劃線A-B、點劃線C-D的剖面圖。圖17所示的電晶體102是通道蝕刻型電晶體。注意,沿著點劃線A-B的剖面圖是通道長度方向上的電晶體102以及電容元件105的剖面圖,沿著點劃線C-D的剖面圖是通道寬度方向上的電晶體102的剖面 圖。
本實施方式所示的液晶顯示裝置包括一對基板(第一基板11與第二基板342)、與第一基板11接觸的元件層、與第二基板342接觸的元件層以及各元件層之間的液晶層320。元件層是指形成在基板與液晶層之間的層的總稱。此外,將基板及元件層總稱為元件基板而進行說明。另外,在一對基板(第一基板11與第二基板342)之間夾有液晶元件322。
液晶元件322包括第一基板11的上方的具有導電性的氧化物半導體膜19b、共用電極29、氮化物絕緣膜27、控制配向性的膜(下面稱為配向膜33)以及液晶層320。具有導電性的氧化物半導體膜19b被用作液晶元件322中的一個電極(也稱為像素電極),而共用電極29被用作液晶元件322中的另一個電極。
首先,說明形成在第一基板11上的元件層。圖17所示的電晶體102是具有單閘極結構的電晶體,其包括:設置在第一基板11上的用作閘極電極的導電膜13;形成在第一基板11及用作閘極電極的導電膜13上的氮化物絕緣膜15;形成在氮化物絕緣膜15上的氧化物絕緣膜17;隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a;以及與氧化物半導體膜19a接觸的用作源極電極和汲極電極的導電膜21a及21b。氮化物絕緣膜15及氧化物絕緣膜17被用作閘極絕緣膜14。在氧化物絕緣膜17、氧化物半 導體膜19a、用作源極電極和汲極電極的導電膜21a及21b上形成有氧化物絕緣膜23,在氧化物絕緣膜23上形成有氧化物絕緣膜25。在氧化物絕緣膜23、氧化物絕緣膜25及導電膜21b上形成有氮化物絕緣膜27。氧化物絕緣膜23、氧化物絕緣膜25以及氮化物絕緣膜27被用作無機絕緣膜30。具有導電性的氧化物半導體膜19b形成在氧化物絕緣膜17上。具有導電性的氧化物半導體膜19b連接於用作源極電極和汲極電極的導電膜21a、21b中的一個,在此連接於導電膜21b。共用電極29形成在氮化物絕緣膜27上。另外,還包括隔著無機絕緣膜30與電晶體102的氧化物半導體膜19a重疊的有機絕緣膜31。
下面詳細地說明顯示裝置的結構。
第一基板11可以適當地使用實施方式1所示的基板151。
用作閘極電極的導電膜13可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外,還可以使用選自錳和鋯中的一種或多種的金屬元素。用作閘極電極的導電膜13可以具有單層結構或兩層以上的疊層結構。例如,可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜 的兩層結構、在鉬膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。另外,還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的一種或多種而形成的合金膜或氮化膜。
用作閘極電極的導電膜13可以適當地使用與實施方式1所示的導電膜159同樣的結構及材料。用作閘極電極的導電膜13可以使用實施方式3所示的導電膜181的說明中的具有透光性的導電膜。用作閘極電極的導電膜13可以採用上述具有透光性的導電膜與上述金屬元素的疊層結構。用作閘極電極的導電膜13也可以使用實施方式1所示的具有導電性的氧化物半導體膜155b形成。
氮化物絕緣膜15可以使用具有低透氧性的氮化物絕緣膜。另外,氮化物絕緣膜15還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。作為具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜,有如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。另外,還可以使用氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等氧化物絕緣膜來代替具有低透氧性的氮化物絕緣膜、具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。
氮化物絕緣膜15的厚度較佳為5nm以上且100nm以下,更佳為20nm以上且80nm以下。
氧化物絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物等即可,並且以疊層結構或單層結構設置。
另外,藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等相對介電常數高的材料形成氧化物絕緣膜17,可減少電晶體的閘極漏電流。
氧化物絕緣膜17的厚度較佳為5nm以上且400nm以下,更佳為10nm以上且300nm以下,進一步佳為50nm以上且250nm以下。
因為同時形成氧化物半導體膜19a及具有導電性的氧化物半導體膜19b,所以氧化物半導體膜19a及具有導電性的氧化物半導體膜19b使用In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)等金屬氧化物膜形成。由此,氧化物半導體膜19a及具有導電性的氧化物半導體膜19b是具有相同的金屬元素的膜。
但是,與氧化物半導體膜19a相比,在具有導電性的氧化物半導體膜19b中缺陷較多且雜質濃度較高。由此,具有導電性的氧化物半導體膜19b的電特性與氧化物半導體膜19a不同。明確而言,氧化物半導體膜19a具有半導體特性,而具有導電性的氧化物半導體膜19b具有導電性。
氧化物半導體膜19a及具有導電性的氧化物半導體膜19b的厚度為3nm以上且200nm以下,較佳為3nm以上且100nm以下,更佳為3nm以上且50nm以下。
因為氧化物半導體膜19a的一部分用作電晶體的通道區域,所以氧化物半導體膜19a的能隙為2eV以上,較佳為2.5eV以上,更佳為3eV以上。如此,藉由使用能隙較寬的氧化物半導體,可以降低電晶體102的關態電流(off-state current)。
作為氧化物半導體膜19a使用載子密度較低的氧化物半導體膜。例如,氧化物半導體膜19a使用載子密度為1×1017個/cm3以下,較佳為1×1015個/cm3以下、1×1013個/cm3以下、8×1011個/cm3以下、1×1011個/cm3以下,更佳為低於1×1010個/cm3,且1×10-9個/cm3以上的氧化物半導體膜。
本發明不侷限於上述記載,可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外,較佳為適當地設定氧化物半導體膜19a的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等,以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜19a使用雜質濃度低且缺陷態密度低的氧化物半導體膜,可以製造具有更優良的電特性的電晶體。這裡,將雜質濃度低且缺陷態密度低(氧缺損量少)的狀態稱為“高純度本質”或“實質上 高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少,所以有可能降低載子密度。因此,在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度,所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低,即便是通道寬度為1×106μm、通道長度L為10μm的元件,當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時,關態電流也可以為半導體參數分析儀的測定極限以下,即1×10-13A以下。因此,在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小,該電晶體成為可靠性高的電晶體。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水,與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時,有時生成作為載子的電子。另外,有時由於氫的一部分與鍵合於金屬原子的氧鍵合,產生作為載子的電子。因此,使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。
由此,較佳為盡可能減少氧化物半導體膜19a中的氧缺損及氫。明確而言,在氧化物半導體膜19a中,利用二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)測得的氫濃度為5×1019atoms/cm3以下,較佳為1×1019atoms/cm3以下,較佳為5×1018atoms/cm3以下,較佳為1×1018atoms/cm3以下,更佳為5×1017atoms/cm3以下,進一步佳為1×1016atoms/cm3以下。
當氧化物半導體膜19a包含第14族元素之一的矽或碳時,氧化物半導體膜19a中氧缺損增加,使得氧化物半導體膜19a被n型化。因此,氧化物半導體膜19a中的矽或碳的濃度(利用二次離子質譜分析法測得的濃度)為2×1018atoms/cm3以下,較佳為2×1017atoms/cm3以下。
另外,在氧化物半導體膜19a中,利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下,較佳為2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此,較佳為降低氧化物半導體膜19a的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜19a中含有氮時,生成作為載子的電子,載子密度增加,使得氧化物半導體膜19a容易被n型化。其結果是,使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此,在該氧化物半導體膜中,較佳為盡可能地減少氮,例如,利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
藉由使與氧化物半導體膜19a同時形成的氧化物半導體膜包含缺陷,例如氧缺損,及雜質,可以形成 具有導電性的氧化物半導體膜19b。由此,具有導電性的氧化物半導體膜19b用作電極,在本實施方式中用作像素電極。
雖然氧化物半導體膜19a和具有導電性的氧化物半導體膜19b都形成在氧化物絕緣膜17上,但是它們的雜質濃度不同。明確而言,具有導電性的氧化物半導體膜19b的雜質濃度高於氧化物半導體膜19a的雜質濃度。例如,氧化物半導體膜19a中的氫濃度為5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下,較佳為1×1016atoms/cm3以下,而具有導電性的氧化物半導體膜19b中的氫濃度為8×1019atoms/cm3以上、1×1020atoms/cm3以上,較佳為5×1020atoms/cm3以上。具有導電性的氧化物半導體膜19b中的氫濃度為氧化物半導體膜19a中的氫濃度的2倍以上,較佳為10倍以上。
具有導電性的氧化物半導體膜19b的電阻率低於氧化物半導體膜19a的電阻率。具有導電性的氧化物半導體膜19b的電阻率較佳為氧化物半導體膜19a的電阻率的1×10-8倍以上且低於1×10-1倍,典型地為1×10-3Ωcm以上且低於1×104Ωcm,較佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
氧化物半導體膜19a及具有導電性的氧化物半導體膜19b可以適當地選擇與實施方式1所示的具有導電性的氧化物半導體膜155b相同的結晶結構。
用作源極電極及汲極電極的導電膜21a、21b可以適當地使用實施方式1所示的導電膜159的結構、材料。
在本實施方式中,導電膜21a具有導電膜21a_1及導電膜21a_2的疊層結構。導電膜21b具有導電膜21b_1及導電膜21b_2的疊層結構。導電膜21a_1及導電膜21b_1使用Cu-X合金膜。導電膜21a_2及導電膜21b_2使用包含低電阻材料的導電膜。
作為氧化物絕緣膜23或氧化物絕緣膜25,較佳為使用其氧含量超過化學計量組成的氧化物絕緣膜。這裡,作為氧化物絕緣膜23形成具有透氧性的氧化物絕緣膜,作為氧化物絕緣膜25形成其氧含量超過化學計量組成的氧化物絕緣膜。
氧化物絕緣膜23為具有透氧性的氧化物絕緣膜。由此,可以將從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧經過氧化物絕緣膜23移動到氧化物半導體膜19a。另外,當在後面形成氧化物絕緣膜25時,氧化物絕緣膜23被用作緩和對氧化物半導體膜19a造成的損傷的膜。
作為氧化物絕緣膜23,可以使用厚度為5nm以上且150nm以下,較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。
較佳的是,氧化物絕緣膜23是包含氮且缺陷量少的氧化物絕緣膜。
作為包含氮且缺陷量少的氧化物絕緣膜的典型例,有氧氮化矽膜、氧氮化鋁膜等。
關於缺陷少的氧化物絕緣膜,在以100K以下的ESR測得的ESR譜中觀察到:g值為2.037以上且2.039以下的第一信號;g值為2.001以上且2.003以下的第二信號;以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中,第一信號與第二信號的***寬度及第二信號與第三信號的***寬度大約為5mT。另外,g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3,典型為1×1017spins/cm3以上且低於1×1018spins/cm3
在100K以下的ESR譜中,g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx,x為0以上且2以下,較佳為1以上且2以下)的信號。作為氮氧化物的典型例子,有一氧化氮、二氧化氮等。就是說,g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少,氧化物絕緣膜中的氮氧化物含量越少。
如上所述,氧化物絕緣膜23中的氮氧化物含 量少,由此可以減少氧化物絕緣膜23與氧化物半導體膜之間的介面的載子陷阱。其結果是,可以減少包含在半導體裝置中的電晶體的臨界電壓的變動量,而可以減少電晶體的電特性的變動。
另外,氧化物絕緣膜23的藉由SIMS(Secondary Ion Mass Spectrometry:二次離子質譜分析)測得的氮濃度較佳為6×1020atoms/cm3以下。其結果是,在氧化物絕緣膜23中不容易生成氮氧化物,而可以減少氧化物絕緣膜23與氧化物半導體膜19a之間的介面的載子陷阱。還可以減少包含在半導體裝置中的電晶體的臨界電壓的變動量,從而可以減少電晶體的電特性的變動。
當在氧化物絕緣膜23中含有氮氧化物及氨時,在製程中的加熱處理中氮氧化物及氨起反應,使得氮氧化物成為氮氣並脫離。其結果是,可以降低氧化物絕緣膜23中的氮濃度及氮氧化物含量。另外,可以減少氧化物絕緣膜23與氧化物半導體膜19a之間的介面的載子陷阱。還可以減少包含在半導體裝置中的電晶體的臨界電壓的變動量,從而可以減少電晶體的電特性的變動。
在氧化物絕緣膜23中,有時從外部進入氧化物絕緣膜23的氧不是全部移動到氧化物絕緣膜23的外部,而是其一部分殘留在氧化物絕緣膜23的內部。另外,還有時在氧從外部進入氧化物絕緣膜23的同時,氧化物絕緣膜23中含有的氧移動到氧化物絕緣膜23的外部,而在氧化物絕緣膜23中發生氧的移動。
在形成使氧透過的氧化物絕緣膜作為氧化物絕緣膜23時,可以使從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧經由氧化物絕緣膜23移動到氧化物半導體膜19a中。
氧化物絕緣膜25以與氧化物絕緣膜23接觸的方式來形成。氧化物絕緣膜25使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的氧化物絕緣膜藉由TDS分析,換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上,較佳為3.0×1020atoms/cm3以上。注意,上述TDS分析時的氧化物絕緣膜25的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為氧化物絕緣膜25可以使用厚度為30nm以上且500nm以下,較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
較佳的是,氧化物絕緣膜25中的缺陷量較少,典型的是,利用ESR測得的在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3,更佳為1×1018spins/cm3以下。由於氧化物絕緣膜25與氧化物絕緣膜23相比離氧化物半導體膜19a更遠,所以氧化物絕緣膜25的缺陷密度也可以高於氧化物絕緣膜23。
與氮化物絕緣膜15同樣地,氮化物絕緣膜27可以使用具有低透氧性的氮化物絕緣膜。另外,氮化物絕 緣膜27還可以使用具有低透氧性、低透氫性以及低透水性的氮化物絕緣膜。
作為氮化物絕緣膜27有厚度為50nm以上且300nm以下,較佳為100nm以上且200nm以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。
藉由使氧化物絕緣膜23或氧化物絕緣膜25包括其氧含量超過化學計量組成的氧化物絕緣膜,可以將包含在氧化物絕緣膜23或氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a,以降低包含在氧化物半導體膜19a中的氧缺損量。
使用其中包含氧缺損的氧化物半導體膜的電晶體的臨界電壓容易向負方向變動,而容易具有常開啟特性。這是因為由於在氧化物半導體膜中含有氧缺損而產生電荷以導致低電阻化的緣故。當電晶體具有常開啟特性時,產生各種問題,諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外,還有如下問題:由於受到隨時變化或應力測試的影響,電晶體的電特性的變動量,典型為臨界電壓的變動量增大。
但是,在本實施方式所示的電晶體102中,設置在氧化物半導體膜19a上的氧化物絕緣膜23或氧化物絕緣膜25是其氧含量超過化學計量組成的氧化物絕緣膜。並且,由氮化物絕緣膜15及氧化物絕緣膜17包圍氧化物半導體膜19a、氧化物絕緣膜23及氧化物絕緣膜25。其結果是,包含在氧化物絕緣膜23或氧化物絕緣膜 25中的氧高效地移動到氧化物半導體膜19a,使得氧化物半導體膜19a的氧缺損量得到減少。由此,得到具有常關閉特性的電晶體。另外,還可以降低起因於隨時變化或應力測試的電晶體的電特性的變動量,典型為臨界電壓的變動量。
共用電極29使用具有透光性的膜,較佳為具有透光性的導電膜。具有透光性的導電膜可以使用包含氧化鎢的銦氧化物膜、包含氧化鎢的銦鋅氧化物膜、包含氧化鈦的銦氧化物膜、包含氧化鈦的銦錫氧化物膜、ITO膜、銦鋅氧化物膜、添加有氧化矽的銦錫氧化物膜等。
共用電極29也可以使用實施方式1所示的具有導電性的氧化物半導體膜155b形成。
用作信號線的導電膜21a的延伸方向與共用電極29的延伸方向交叉。因此,在用作信號線的導電膜21a與共用電極29之間產生的電場與在由具有導電性的氧化物半導體膜19b形成的像素電極與共用電極29之間產生的電場之間發生方位的偏離,並且該偏離的角度很大。因此,當使用負型液晶分子時,用作信號線的導電膜附近的液晶分子的配向狀態與在鄰接的像素中的像素電極與共用電極之間產生的電場所引起的像素電極附近的液晶分子的配向狀態不容易互相影響。由此,像素的穿透率的變化得到抑制。其結果是,能夠減少影像的閃爍。
另外,在更新頻率低的液晶顯示裝置中,即使在保持期間中,用作信號線的導電膜21a附近的液晶分 子的配向也不容易影響到在鄰接的像素中的像素電極與共用電極29之間產生的電場所引起的像素電極附近的液晶分子的配向狀態。其結果是,可以在保持期間中保持像素的穿透率,以能夠減少影像的閃爍。
共用電極29包括在與用作信號線的導電膜21a交叉的方向上延伸的條紋形狀的區域。由此,能夠防止在具有導電性的氧化物半導體膜19b及導電膜21a附近的液晶分子的非意圖的配向,從而可以抑制漏光。其結果是,可以製造對比度高的顯示裝置。
共用電極29的形狀不侷限於圖16所示的形狀,也可以具有直線的條紋形狀。此外,當具有條紋形狀時,也可以延伸方向與用作信號線的導電膜平行。共用電極29也可以為如下:具有鋸齒形狀;形成在第一基板11的整個表面上;在其上隔著絕緣膜形成有與具有導電性的氧化物半導體膜19b不同的具有透光性的導電膜。
有機絕緣膜31的厚度較佳為500nm以上且10μm以下。圖17所示的有機絕緣膜31的厚度小於形成在第一基板11上的無機絕緣膜30與形成在第二基板342上的元件層之間的間隔。由此,在有機絕緣膜31與形成在第二基板342上的元件層之間具有液晶層320。就是說,有機絕緣膜31上的配向膜33與形成在第二基板342上的元件層所包含的配向膜352之間具有液晶層320。
此外,雖然未圖示,但是也可以採用有機絕緣膜31上的配向膜33與形成在第二基板342上的元件層 所包含的配向膜352接觸的結構。此時,有機絕緣膜31用作隔離物,所以可以使用有機絕緣膜31保持液晶顯示裝置的單元間隙。
另外,在圖17中,配向膜33設置在有機絕緣膜上,但是本發明的一個實施方式不侷限於此。根據情況或狀況,也可以在配向膜33上設置有有機絕緣膜31。在此情況下,作為一個例子,摩擦製程也可以在將有機絕緣膜31形成在配向膜33上之後進行,而不在剛形成配向膜33之後進行。
在用作閘極電極的導電膜13被施加負電壓時,產生電場。該電場不被氧化物半導體膜19a遮蔽,而影響到無機絕緣膜30,使得無機絕緣膜30的表面帶著弱的正電荷。另外,在用作閘極電極的導電膜13被施加負電壓時,包含在空氣中的帶正電荷的粒子被吸附到無機絕緣膜30的表面,使得無機絕緣膜30的表面帶著弱的正電荷。
因為無機絕緣膜30的表面帶著正電荷,所以產生電場,該電場影響到氧化物半導體膜19a與無機絕緣膜30之間的介面。其結果是,氧化物半導體膜19a與無機絕緣膜30之間的介面成為實質上被施加正偏壓的狀態,這導致電晶體的臨界電壓的向負漂移。
另一方面,本實施方式所示的電晶體102具有無機絕緣膜30上的有機絕緣膜31。因為有機絕緣膜31的厚度厚,即500nm以上,所以由於用作閘極電極的導 電膜13被施加負電壓而產生的電場的影響不到有機絕緣膜31的表面,從而有機絕緣膜31的表面不容易帶正電荷。另外,因為有機絕緣膜31的厚度厚,即500nm以上,所以即使包含在空氣中的帶正電荷的粒子被吸附到有機絕緣膜31的表面,也不容易使該帶正電荷的粒子的電場影響到氧化物半導體膜19a與無機絕緣膜30之間的介面。其結果是,氧化物半導體膜19a與無機絕緣膜30之間的介面不成為實質上被施加正偏壓的狀態,從而電晶體的臨界電壓的變動量少。
雖然在有機絕緣膜31中水等容易擴散,但是有機絕緣膜31按每個電晶體210被進行分離,從而來自外部的水不穿過有機絕緣膜31擴散到半導體裝置內。另外,無機絕緣膜30包括氮化物絕緣膜,由此可以防止從外部擴散到有機絕緣膜31中的水擴散到氧化物半導體膜19a中。
在共用電極29、氮化物絕緣膜27以及有機絕緣膜31上形成有配向膜33。
接著,參照圖18A至圖21B對圖17所示的電晶體102及電容元件105的製造方法進行說明。
如圖18A所示,在第一基板11上形成將成為導電膜13的導電膜12。導電膜12藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積(ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積 (PLD)法等來形成。藉由採用有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法或原子層沉積(ALD)法,可以形成電漿所導致的損傷少的導電膜。另外,當使用實施方式1所示的具有導電性的氧化物半導體膜155b作為導電膜12時,可以適當地利用具有導電性的氧化物半導體膜155b的製造方法。
在此,作為第一基板11使用玻璃基板。作為導電膜12,利用濺射法形成厚度為100nm的鎢膜。
接著,在導電膜12上經使用第一光罩的光微影製程形成遮罩。接著,用該遮罩對導電膜12的一部分進行蝕刻來形成圖18B所示的用作閘極電極的導電膜13。然後,去除遮罩。
另外,對於用作閘極電極的導電膜13,也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
這裡,利用乾蝕刻法對鎢膜進行蝕刻來形成用作閘極電極的導電膜13。
接著,如圖18C所示,在用作閘極電極的導電膜13上形成氮化物絕緣膜15及將成為氧化物絕緣膜17的氧化物絕緣膜16。接著,在氧化物絕緣膜16上形成將成為氧化物半導體膜19a及具有導電性的氧化物半導體膜19b的氧化物半導體膜18。
氮化物絕緣膜15及氧化物絕緣膜16藉由濺射法、化學氣相沉積(CVD)法(包括有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法、原子層沉積 (ALD)法或電漿化學氣相沉積(PECVD)法)、蒸鍍法、脈衝雷射沉積(PLD)法、塗佈法、印刷法等來形成。藉由採用有機金屬化學氣相沉積(MOCVD)法、金屬化學氣相沉積法或原子層沉積(ALD)法,可以形成電漿所導致的損傷少的氮化物絕緣膜15及氧化物絕緣膜16。另外,藉由採用原子層沉積(ALD)法,可以提高氮化物絕緣膜15及氧化物絕緣膜16的覆蓋率。
這裡,作為氮化物絕緣膜15,藉由以矽烷、氮以及氨為源氣體的電漿CVD法形成厚度為300nm的氮化矽膜。
當作為氧化物絕緣膜16形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時,作為源氣體,較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
當作為氧化物絕緣膜16形成氧化鎵膜時,可以利用MOCVD法來形成。
這裡,作為氧化物絕緣膜16,藉由以矽烷及一氧化二氮為源氣體的電漿CVD法形成厚度為50nm的氧氮化矽膜。
氧化物半導體膜18可以適當地利用與實施方式1所示的氧化物半導體膜155相同的形成方法而形成。
在此,利用使用In-Ga-Zn氧化物靶材(In:Ga:Zn=1:1:1)的濺射法形成厚度為35nm的In-Ga- Zn氧化物膜以作為氧化物半導體膜。
接著,在氧化物半導體膜18上經使用第二光罩的光微影製程形成遮罩,然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻,如圖18D所示那樣,形成被進行了分離的氧化物半導體膜19a及19c。此後去除遮罩。
在此,藉由在氧化物半導體膜18上形成遮罩,並利用濕蝕刻法對氧化物半導體膜18的一部分進行蝕刻,從而形成氧化物半導體膜19a、19c。
接著,如圖19A所示,形成將成為導電膜21a、21b的導電膜20。在此,導電膜20是導電膜20_1及導電膜20_2的疊層。導電膜20_1使用Cu-X合金膜,而導電膜20_2使用包含低電阻材料的導電膜。
可以適當地使用與實施方式1所示的導電膜159同樣的方法來形成導電膜20。
這裡,利用濺射法依次層疊厚度為50nm的Cu-Mn合金膜和厚度為300nm的銅膜。
接著,在導電膜20上經使用第三光罩的光微影製程形成遮罩,然後使用該遮罩對導電膜20進行蝕刻,如圖19B所示那樣,形成用作源極電極和汲極電極的導電膜21a及導電膜21b。此後去除遮罩。導電膜21a是對導電膜20_1的一部分進行蝕刻形成的導電膜21a_1與對導電膜20_2的一部分進行蝕刻形成的導電膜21a_2的疊層。導電膜21b是對導電膜20_1的一部分進行蝕刻形成的導電膜21b_1與對導電膜20_2的一部分進行蝕刻形 成的導電膜21b_2的疊層。
這裡,在銅膜上經光微影製程形成遮罩,然後使用該遮罩對Cu-Mn合金膜及銅膜進行蝕刻來形成導電膜21a、21b。此外,藉由使用濕蝕刻法,可以在一個製程中對Cu-Mn合金膜及銅膜進行蝕刻。
接著,如圖19C所示,在氧化物半導體膜19a及氧化物半導體膜19c、導電膜21a及導電膜21b上形成將成為氧化物絕緣膜23的氧化物絕緣膜22及將成為氧化物絕緣膜25的氧化物絕緣膜24。可以適當地使用與氮化物絕緣膜15及氧化物絕緣膜16同樣的方法來形成氧化物絕緣膜22及氧化物絕緣膜24。
較佳的是,在形成氧化物絕緣膜22之後,在不暴露於大氣的狀態下連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜22之後,在不暴露於大氣的狀態下,調節源氣體的流量、壓力、高頻電力和基板溫度中的一個以上連續地形成氧化物絕緣膜24,由此可以在降低氧化物絕緣膜22與氧化物絕緣膜24之間的介面的來源於大氣成分的雜質濃度的同時使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜19a中,而可以減少氧化物半導體膜19a的氧缺損量。
作為氧化物絕緣膜22,可以藉由如下條件的CVD法形成包含氮且缺陷量少的氧化物絕緣膜:氧化性氣體與沉積氣體的比值較佳為大於20且小於100,較佳為40以上且80以下,並且處理室內的壓力低於100Pa, 較佳為50Pa以下。
作為氧化物絕緣膜22的源氣體,較佳為使用含有矽的沉積氣體及氧化性氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件,可以形成具有透氧性的氧化物絕緣膜作為氧化物絕緣膜22。另外,藉由設置氧化物絕緣膜22,在形成氧化物絕緣膜24的製程中,可以降低對氧化物半導體膜19a造成的損傷。
在此,作為氧化物絕緣膜22,利用電漿CVD法形成厚度為50nm的氧氮化矽膜,此時採用如下條件:將流量為50sccm的矽烷及流量為2000sccm的一氧化二氮用作源氣體;將處理室的壓力設定為20Pa;將基板溫度設定為220℃;利用27.12MHz的高頻電源將100W的高頻電力供應到平行平板電極。藉由採用上述條件,可以形成包含氮且缺陷量少的氧氮化矽膜。
作為氧化物絕緣膜24,形成氧化矽膜或氧氮化矽膜,此時採用如下條件:在180℃以上且280℃以下,較佳為200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板,將源氣體導入處理室,將處理室內的壓力設定為100Pa以上且250Pa以下,較佳為100Pa以上且200Pa以下,並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下,較佳為0.25W/cm2以上且0.35W/cm2以下的高頻電 力。
作為氧化物絕緣膜24的源氣體,較佳為使用包含矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化性氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的成膜條件,在上述壓力的處理室中供應具有上述功率密度的高頻電力,由此在電漿中源氣體的分解效率得到提高,氧自由基增加,且促進源氣體的氧化,使得氧化物絕緣膜24中的含氧量超過化學計量組成。另一方面,在上述基板溫度下形成的膜中,由於矽與氧的鍵合力較低,因此,因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是,可以形成其氧含量超過化學計量組成且因加熱而釋放氧的一部分的氧化物絕緣膜。另外,因為在氧化物半導體膜19a上設置有氧化物絕緣膜22,所以在氧化物絕緣膜24的形成製程中,氧化物絕緣膜22被用作氧化物半導體膜19a的保護膜。其結果是,可以在減少對氧化物半導體膜19a造成的損傷的同時使用功率密度高的高頻電力形成氧化物絕緣膜24。
在此,作為氧化物絕緣膜24,利用電漿CVD法形成厚度為400nm的氧氮化矽膜,此時採用如下條件:將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體,將處理室的壓力設定為200Pa,將基板溫度設定為220℃,使用27.12MHz的高頻電源將 1500W的高頻電力供應到平行平板電極。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,將所供應的電功率的換算為每單位面積的電功率(電功率密度)為0.25W/cm2
另外,當形成用作源極電極和汲極電極的導電膜21a及導電膜21b時,由於導電膜的蝕刻,氧化物半導體膜19a會受到損傷而在氧化物半導體膜19a的背後通道(在氧化物半導體膜19a中與對置於用作閘極電極的導電膜13的表面相反一側的表面)一側產生氧缺損。但是,藉由作為氧化物絕緣膜24使用其氧含量超過化學計量組成的氧化物絕緣膜,可以利用加熱處理修復產生在該背後通道一側的氧缺損。由此,可以減少氧化物半導體膜19a中的缺陷,因此,可以提高電晶體102的可靠性。
接著,在氧化物絕緣膜24上經使用第四光罩的光微影製程形成遮罩。然後,使用該遮罩對氧化物絕緣膜22及氧化物絕緣膜24的一部分進行蝕刻,如圖20A所示,形成具有開口部40的氧化物絕緣膜23及氧化物絕緣膜25。此後去除遮罩。
在上述製程中,較佳為使用乾蝕刻法對氧化物絕緣膜22及氧化物絕緣膜24進行蝕刻。其結果是,在蝕刻處理中氧化物半導體膜19c被暴露於電漿,從而可以增加氧化物半導體膜19c的氧缺損量。
接著,進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下,較佳為300℃以 上且400℃以下,更佳為320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA裝置等來進行。藉由使用RTA裝置,可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此,可以縮短加熱處理時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下,較佳為1ppm以下,更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
藉由該加熱處理,可以將氧化物絕緣膜25中的氧的一部分移動到氧化物半導體膜19a中以進一步減少氧化物半導體膜19a中的氧缺損量。
在氧化物絕緣膜23及氧化物絕緣膜25包含水、氫等且氮化物絕緣膜26還具有阻水性及阻氫性等的情況下,若後續形成氮化物絕緣膜26並進行加熱處理,氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等則移動到氧化物半導體膜19a中,而在氧化物半導體膜19a中產生缺陷。然而,藉由進行上述加熱處理,可以使氧化物絕緣膜23及氧化物絕緣膜25所包含的水、氫等脫離,由此在可以減少電晶體102的電特性的不均勻的同時抑制臨界電壓的變動。
注意,邊進行加熱邊在氧化物絕緣膜22上形成氧化物絕緣膜24,從而可以將氧移動到氧化物半導體膜19a中來減少氧化物半導體膜19a中的氧缺損量,由此 不必須一定要進行上述加熱處理。
雖然也可以在形成氧化物絕緣膜22及氧化物絕緣膜24之後進行上述加熱處理,但是較佳為在形成氧化物絕緣膜23及氧化物絕緣膜25之後進行上述加熱處理。這是因為可以以如下方式形成具有更高導電性的膜的緣故:避免氧移動到氧化物半導體膜19c;因為氧化物半導體膜19c被露出,氧從氧化物半導體膜19c脫離而形成氧缺損。
在此,在氮及氧氛圍下,以350℃進行1小時的加熱處理。
接著,如圖20B所示那樣形成氮化物絕緣膜26。
可以適當地使用與氮化物絕緣膜15及氧化物絕緣膜16同樣的方法來形成氮化物絕緣膜26。藉由使用濺射法、CVD法等形成氮化物絕緣膜26,可以將氧化物半導體膜19c暴露於電漿,由此能夠增加氧化物半導體膜19c的氧缺損量。
另外,氧化物半導體膜19c的導電性得到提高而成為具有導電性的氧化物半導體膜19b。在使用電漿CVD法形成氮化矽膜作為氮化物絕緣膜26的情況下,包含在氮化矽膜中的氫擴散到氧化物半導體膜19c,由此可以提高氧化物半導體膜的導電性。此外,具有導電性的氧化物半導體膜19b的製造方法可以適當地利用實施方式1所示的具有導電性的氧化物半導體膜155b的形成方法。
當作為氮化物絕緣膜26利用電漿CVD法來形成氮化矽膜時,藉由在300℃以上且400℃以下,較佳為320℃以上且370℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室中的基板,可以形成緻密的氮化矽膜,所以是較佳的。
當形成氮化矽膜時,較佳為使用包含矽的沉積氣體、氮及氨作為源氣體。藉由使用相對於氮量的氨量少的源氣體,在電漿中氨發生解離而產生活性種,該活性種切斷包含矽的沉積氣體中含有的矽與氫的鍵合及氮的三鍵。其結果是,可以促進矽與氮的鍵合,而形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面,在使用相對於氮量的氨量多的源氣體時,包含矽的沉積氣體及氮各自的分解不進展,矽與氫的鍵合殘留,導致形成缺陷較多且不緻密的氮化矽膜。由此,在源氣體中,較佳為將氨與氮的流量比設定為1:5以上且1:50以下,較佳為1:10以上且1:50以下。
在此,作為氮化物絕緣膜26,利用電漿CVD法形成厚度為50nm的氮化矽膜,此時採用如下條件:在電漿CVD設備的處理室中,將流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨用作源氣體,將處理室的壓力設定為100Pa,將基板溫度設定為350℃,用27.12MHz的高頻電源對平行平板電極供應1000W的高頻電力。電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,將所供應的電功率的換算為每單位面積的電 功率(電功率密度)為1.7×10-1W/cm2
接著,也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下,較佳為300℃以上且400℃以下,更佳為320℃以上且370℃以下。其結果是,可以降低臨界電壓的負向漂移。另外,還可以降低臨界電壓的變動量。
接著,雖然未圖示,但藉由使用第五光罩光微影製程來形成遮罩。然後,使用該遮罩,蝕刻氮化物絕緣膜15、氧化物絕緣膜16、氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜26的每一個的一部分來形成氮化物絕緣膜27,與此同時,形成使與導電膜13同時形成的連接端子的一部分露出的開口部。或者,蝕刻氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜26的每一個的一部分來形成氮化物絕緣膜27,與此同時,形成使與導電膜21a、21b同時形成的連接端子的一部分露出的開口部。
接著,如圖20C所示,在氮化物絕緣膜27上形成將成為共用電極29的導電膜28。
導電膜28藉由濺射法、CVD法、蒸鍍法等而形成。
另外,當使用實施方式1所示的具有導電性的氧化物半導體膜155b作為導電膜28時,可以適當地利用具有導電性的氧化物半導體膜155b的製造方法。
接著,在導電膜28上經使用第六光罩的光微 影製程形成遮罩。然後使用該遮罩對導電膜28的一部分進行蝕刻,如圖21A所示那樣,形成共用電極29。注意,雖然未圖示,但共用電極29連接於與導電膜13同時形成的連接端子或者與導電膜21a、21b同時形成的連接端子。此後去除遮罩。
接著,如圖21B所示,在氮化物絕緣膜27上形成有機絕緣膜31。有機絕緣膜可以適當地使用塗佈法、印刷法等而形成。
使用塗佈法形成有機絕緣膜的條件為如下:在將光敏組成物塗佈在氮化物絕緣膜27及共用電極29上之後,藉由使用第七光罩的光微影製程對組成物進行曝光及顯影,然後,進行加熱處理,以形成有機絕緣膜31;在將非光敏組成物塗佈在氮化物絕緣膜27及共用電極29上之後,在非光敏組成物上塗佈光阻劑,藉由使用第七光罩的光微影製程對光阻劑進行加工來形成遮罩,然後使用該遮罩對非光敏組成物進行蝕刻,以形成有機絕緣膜31。
經上述製程,可以在製造電晶體102的同時製造電容元件105。
在本實施方式中,藉由在具有導電性的氧化物半導體膜19b上形成包括Cu-X合金膜的導電膜21b,可以提高具有導電性的氧化物半導體膜19b與導電膜21b的密接性且降低具有導電性的氧化物半導體膜19b與導電膜21b的接觸電阻。
本實施方式所示的顯示裝置的元件基板具有隔著無機絕緣膜與電晶體重疊的有機絕緣膜。由此,可以提高電晶體的可靠性,來可以製造保持一定顯示品質的顯示裝置。
在本實施方式所示的顯示裝置的元件基板上形成有其頂面形狀為鋸齒形狀的共用電極,該共用電極包括在與用作信號線的導電膜交叉的方向上延伸的條紋形狀的區域。因此,可以製造對比度良好的顯示裝置。另外,在更新頻率低的液晶顯示裝置中,可以減少閃爍。
在本實施方式所示的顯示裝置的元件基板上,在形成將形成電晶體的通道區域的氧化物半導體膜的同時形成用作像素電極的具有導電性的氧化物半導體膜,由此可以利用六個光罩製造電晶體102及電容元件105。具有導電性的氧化物半導體膜被用作電容元件中的一個電極。另外,共用電極被用作電容元件中的另一個電極。由此,不需要重新形成導電膜以形成電容元件,從而可以減少製程。另外,電容元件具有透光性。其結果是,可以在增大電容元件的佔有面積的同時提高像素的開口率。還可以製造耗電量低的顯示裝置。
接著,說明形成在第二基板342上的元件層。在第二基板342上形成有有色性的膜(下面稱為彩色膜346)。將彩色膜346用作濾色片。另外,與彩色膜346相鄰的遮光膜344形成在第二基板342上。將遮光膜344用作黑矩陣。此外,不一定必須要設置彩色膜346, 例如當液晶顯示裝置進行黑白顯示時等也可以不設置彩色膜346。
作為彩色膜346,可以使用使特定的波長區域的光透過的彩色膜,例如可以使用使紅色的波長區域的光透過的紅色(R)的膜、使綠色的波長區域的光透過的綠色(G)的膜或使藍色的波長區域的光透過的藍色(B)的膜等。
遮光膜344只要具有阻擋特定的波長區域的光的功能即可,則作為遮光膜344可以使用金屬膜或包含黑色顏料等的有機絕緣膜等。
此外,在彩色膜346上形成有絕緣膜348。絕緣膜348具有平坦化層的功能或抑制彩色膜346可能包含的雜質擴散到液晶元件一側的功能。
另外,也可以在絕緣膜348上形成有導電膜350。導電膜350可以使用具有透光性的導電膜而形成。導電膜350的電位較佳為與共用電極29相等。就是說,導電膜350較佳為被施加共用電位。
在導電膜21b被施加驅動液晶分子的電壓時,在導電膜21b與共用電極29之間會發生電場。由於受到該電場的影響,導電膜21b與共用電極29之間的液晶分子配向,這導致閃爍。
但是,藉由設置隔著液晶層320與共用電極29對置的導電膜350,並使共用電極29和導電膜350的電位相等,能夠抑制導電膜21b與共用電極29之間的電 場所引起的液晶分子的在與基板垂直的方向上的配向變化,從而該區域中的液晶分子的配向狀態變得穩定。其結果是,可以減少閃爍。
在導電膜350上形成有配向膜352。
在配向膜33與配向膜352之間形成有液晶層320。使用密封材料(未圖示)將液晶層320密封在第一基板11與第二基板342之間。密封材料較佳為與無機材料接觸以抑制來自外部的水分等侵入。
另外,也可以在配向膜33與配向膜352之間設置用來保持液晶層320的厚度(也稱為單元間隙)的間隔物。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
<變形例1>
圖22示出圖17所示的顯示裝置的變形例。
在圖22所示的顯示裝置中,在無機絕緣膜30上沒有形成有機絕緣膜,配向膜33與無機絕緣膜30的整個部分接觸。其結果,可以減少用來製造第一基板11上的元件部的一個光罩,從而可以使具有元件部的第一基板11的製程簡化。
<變形例2>
圖23示出圖17所示的顯示裝置的變形例。
在圖23所示的顯示裝置中,在氮化物絕緣膜27上形成有連續的有機樹脂膜31a。在有機樹脂膜31a上形成有共用電極29。有機樹脂膜31a具有平坦化膜的功能,由此可以減少包含於液晶層的液晶分子的配向的不整齊。
<變形例3>
圖24示出圖17所示的顯示裝置的變形例。
圖24所示的用作像素電極且具有導電性的氧化物半導體膜19b可以是具有開口的形狀。另外,具有導電性的氧化物半導體膜19b也可以是梳齒狀。
<變形例4>
圖25示出圖17所示的顯示裝置的變形例。
圖25所示的共用電極29隔著氮化物絕緣膜27與導電膜21b重疊。由共用電極29、氮化物絕緣膜27以及導電膜21b構成電容元件105b。藉由設置電容元件105b,可以增加電容值。
<變形例5>
圖26A和26B示出圖17所示的電晶體102的變形例。
圖26A所示的電晶體102d的特徵在於:包括使用多灰階級遮罩而形成的氧化物半導體膜19g、一對導 電膜21c、21d。導電膜21c具有導電膜21c_1及導電膜21c_2的疊層結構。導電膜21d具有導電膜21d_1及導電膜21d_2的疊層結構。導電膜21c_1及導電膜21d_1使用Cu-X合金膜。導電膜21c_2及導電膜21d_2使用包含低電阻材料的導電膜。
藉由使用多灰階級遮罩,可以形成具有多個厚度的光阻遮罩,使用光阻遮罩形成氧化物半導體膜19g,然後將光阻遮罩暴露於氧電漿等,以去除光阻遮罩的一部分來得到用來形成一對導電膜的光阻遮罩。由此,可以減少氧化物半導體膜19g、一對導電膜21c及21d的製程中的光微影製程數。
使用多灰階級遮罩而形成的氧化物半導體膜19g在平面上呈現其一部分露出於一對導電膜21c及21d的外側的形狀。
圖26B所示的電晶體102e的特徵在於:該電晶體為通道保護型電晶體。
圖26B所示的電晶體102e包括:設置在第一基板11上的用作閘極電極的導電膜13;形成在第一基板11及用作閘極電極的導電膜13上的閘極絕緣膜14;隔著閘極絕緣膜14與用作閘極電極的導電膜13重疊的氧化物半導體膜19a;覆蓋氧化物半導體膜19a的通道區域及側面的無機絕緣膜30a;以及在無機絕緣膜30a的開口部中與氧化物半導體膜19a接觸的用作源極電極及汲極電極的導電膜21e及21f。導電膜21e具有導電膜21e_1及導電 膜21e_2的疊層結構。導電膜21f具有導電膜21f_1及導電膜21f_2的疊層結構。導電膜21e_1及導電膜21f_1使用Cu-X合金膜。導電膜21e_2及導電膜21f_2使用包含低電阻材料的導電膜。
在通道保護型電晶體中,因為氧化物半導體膜19a被無機絕緣膜30a覆蓋,所以在用來形成導電膜21e及21f的蝕刻中氧化物半導體膜19a不受到傷害。由此,可以減少氧化物半導體膜19a的缺陷。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式5
在本實施方式中,說明作為顯示裝置的一個例子使用VA驅動的液晶顯示裝置的情況。首先,圖27示出包含在該液晶顯示裝置中的多個像素103的俯視圖。
在圖27中,用作掃描線的導電膜13在與用作信號線的導電膜大致正交的方向(圖式中的左右方向)上延伸地設置。用作信號線的導電膜21a在與用作掃描線的導電膜大致正交的方向(圖式中的上下方向)上延伸地設置。用作電容線的導電膜21g在與信號線平行的方向上延伸地設置。用作掃描線的導電膜13與掃描線驅動電路104(參照圖15A)電連接,而用作信號線的導電膜21a及用作電容線的導電膜21g與信號線驅動電路106(參照圖15A)電連接。
電晶體102設置在用作掃描線的導電膜和用作信號線的導電膜的交叉區域。電晶體102由用作閘極電極的導電膜13、閘極絕緣膜(在圖27中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a、用作一對電極的導電膜21a及21b構成。導電膜13不僅是被用作掃描線,而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的閘極電極。導電膜21a不僅是被用作信號線,而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體102的源極電極或汲極電極。在圖27所示的俯視圖中,用作掃描線的導電膜的端部位於氧化物半導體膜19a的端部的外側。由此,用作掃描線的導電膜被用作阻擋來自背光等光源的光的遮光膜。其結果是,電晶體所包括的氧化物半導體膜19a不被照射光而電晶體的電特性的變動可以得到抑制。
另外,與實施方式4同樣,電晶體102具有與氧化物半導體膜19a重疊的有機絕緣膜31。有機絕緣膜31隔著無機絕緣膜(在圖27中未圖示)與氧化物半導體膜19a,尤其是氧化物半導體膜19a中的導電膜21a與導電膜21b之間的區域重疊。
導電膜21b在開口部41中與用作像素電極的具有透光性的導電膜29c電連接。
電容元件105與用作電容線的導電膜21g連接。電容元件105由形成在閘極絕緣膜上的具有導電性的氧化物半導體膜19d、設置在電晶體102上的介電膜以及 用作像素電極的具有透光性的導電膜29c構成。形成在閘極絕緣膜上的具有導電性的氧化物半導體膜19d具有透光性。就是說,電容元件105具有透光性。
因為電容元件105具有透光性,所以可以在像素103中形成較大(大面積)的電容元件105。由此,可以得到能夠在提高開口率(典型地提高到55%以上,較佳為60%以上)的同時增大電容的顯示裝置。例如,在解析度高的如液晶顯示裝置之類的顯示裝置中,像素的面積小,且電容元件的面積也小。因此,在解析度高的顯示裝置中,儲存在電容元件中的電容變小。但是,由於本實施方式所示的電容元件105具有透光性,所以藉由將該電容元件設置在像素中,可以在各像素中獲得充分的電容值的同時提高開口率。典型的是,電容元件105可以適當地應用於像素密度為200ppi以上,300ppi以上或500ppi以上的高解析度顯示裝置。
另外,本發明的一個方式在高解析度的顯示裝置中也可以提高開口率,因此可以有效地利用背光等光源的光,由此可以降低顯示裝置的耗電量。
接著,圖28示出沿著圖27的點劃線A-B、點劃線C-D的剖面圖。圖27所示的電晶體102是通道蝕刻型電晶體。注意,沿著點劃線A-B的截圖是通道長度方向上的電晶體102、電晶體102與用作像素電極的具有透光性的導電膜29c的連接部以及電容元件105的剖面圖,沿著點劃線C-D的剖面圖是通道寬度方向上的電晶體102 的剖面圖。
因為本實施方式所示的液晶顯示裝置為VA驅動的液晶顯示裝置,所以液晶元件322由包含在第一基板11的元件層中的用作像素電極的具有透光性的導電膜29c、包含在第二基板342的元件層中的導電膜350以及液晶層320構成。
圖28所示的電晶體102的結構與實施方式4所示的電晶體102同樣。連接於用作源極電極及汲極電極的導電膜21a及21b中的一個,這裡是導電膜21b的用作像素電極的具有透光性的導電膜29c形成在氮化物絕緣膜27上。在氮化物絕緣膜27的開口部41中,導電膜21b與用作像素電極的具有透光性的導電膜29c連接。
用作像素電極的具有透光性的導電膜29c可以適當地使用與實施方式4所示的共用電極29同樣的材料及製造方法。
圖28所示的電容元件105具有形成在氧化物絕緣膜17上的具有導電性的氧化物半導體膜19d、氮化物絕緣膜27以及用作像素電極的具有透光性的導電膜29c。
在本實施方式所示的電晶體102上形成有被進行了分離的氧化物絕緣膜23及25。被進行了分離的氧化物絕緣膜23及25與氧化物半導體膜19a重疊。
在氮化物絕緣膜27上形成有與氧化物半導體膜19a重疊的有機絕緣膜31。藉由在電晶體102上設置 與氧化物半導體膜19a重疊的有機絕緣膜31,可以使氧化物半導體膜19a的表面與有機絕緣膜31的表面相隔。其結果是,氧化物半導體膜19a的表面不受到由被吸附到有機絕緣膜31的表面的帶正電荷的粒子導致的電場的影響,從而可以提高電晶體102的可靠性。
在電容元件105中,與實施方式4不同,具有導電性的氧化物半導體膜19d不是與導電膜21b連接,而是與導電膜21d接觸。導電膜21d被用作電容線。具有導電性的氧化物半導體膜19d可以與實施方式4所示的具有導電性的氧化物半導體膜19b同樣地形成。就是說,具有導電性的氧化物半導體膜19d是具有與氧化物半導體膜19a相同的金屬元素的金屬氧化物膜。
接著,參照圖29A至圖30C對圖28所示的電晶體102及電容元件105的製造方法進行說明。
在第一基板11上形成導電膜,然後,使用實施方式4所示的經第一光微影製程得到的遮罩對該導電膜進行蝕刻,以在第一基板11上形成用作閘極電極的導電膜13(參照圖29A)。
接著,在第一基板11及用作閘極電極的導電膜13上形成氮化物絕緣膜15及氧化物絕緣膜16。接著,在氧化物絕緣膜16上形成氧化物半導體膜,然後,使用實施方式4所示的經第二光微影製程得到的遮罩對該氧化物半導體膜進行蝕刻,以形成氧化物半導體膜19a及19c(參照圖29B)。
接著,在氧化物絕緣膜16、氧化物半導體膜19a及19c上形成導電膜,然後,使用實施方式4所示的經第三光微影製程得到的遮罩對該導電膜進行蝕刻,以形成導電膜21a、21b以及21d(參照圖29C)。此時,導電膜21b形成為不與氧化物半導體膜19c接觸,而導電膜21d形成為與氧化物半導體膜19c接觸。導電膜21d與導電膜21a、21b同樣地疊層有導電膜21d_1及21d_2。
接著,在氧化物絕緣膜16、氧化物半導體膜19a及19c以及導電膜21a、21b以及21d上形成氧化物絕緣膜,然後,使用實施方式4所示的經第四光微影製程得到的遮罩對該氧化物絕緣膜進行蝕刻,以形成具有開口部40的氧化物絕緣膜23及25(參照圖30A)。
接著,在氧化物絕緣膜17、氧化物半導體膜19a及19c、導電膜21a、21b以及21d以及氧化物絕緣膜23及25上形成氮化物絕緣膜,然後,使用實施方式4所示的經第五光微影製程得到的遮罩對該氮化物絕緣膜進行蝕刻,以形成具有使導電膜21b的一部分露出的開口部41的氮化物絕緣膜27(參照圖30B)。
經上述製程,氧化物半導體膜19c成為具有導電性的氧化物半導體膜19d。在使用電漿CVD法形成氮化矽膜作為氮化物絕緣膜27的情況下,包含在氮化矽膜中的氫擴散到氧化物半導體膜19c,由此可以形成具有更高導電性的氧化物半導體膜19d。
接著,在導電膜21b及氮化物絕緣膜27上形 成導電膜,然後,使用實施方式4所示的經第六光微影製程得到的遮罩對該導電膜進行蝕刻,以形成與導電膜21b連接的導電膜29c(參照圖30C)。
經上述製程,可以獲得其電特性得到提高的使用氧化物半導體膜的半導體裝置。
在本實施方式所示的半導體裝置的元件基板上,在形成電晶體的氧化物半導體膜的同時形成電容元件中的一個電極。將用作像素電極的具有透光性的導電膜用於電容元件中的另一個電極。由此,不需要重新形成導電膜以形成電容元件,從而可以減少製程。另外,因為一對電極具有透光性,所以電容元件具有透光性。其結果是,可以在增大電容元件的佔有面積的同時提高像素的開口率。
<變形例1>
在本實施方式中,參照圖31說明與實施方式4所示的半導體裝置相比能夠以更少的遮罩個數製造的顯示裝置。
在圖31所示的顯示裝置中,藉由不對形成在電晶體102上的氧化物絕緣膜22及24進行蝕刻,可以減少遮罩個數。在氧化物絕緣膜24上形成有氮化物絕緣膜27,並在氧化物絕緣膜22及24、氮化物絕緣膜27中形成有使導電膜21b的一部分露出的開口部41a。在氮化物絕緣膜27上形成有在開口部41a中與導電膜21b連接的 用作像素電極的具有透光性的導電膜29d。
另外,在氧化物絕緣膜17上形成有導電膜21d。因為導電膜21d在導電膜21a及21b形成的同時形成,所以不需要增加專用來形成導電膜21d的光罩。導電膜21d被用作電容線。就是說,由導電膜21d、氧化物絕緣膜22及24、氮化物絕緣膜27以及用作像素電極的具有透光性的導電膜29d構成電容元件105a。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式6
在本實施方式中,參照圖式對與實施方式4不同的顯示裝置及其製造方法進行說明。本實施方式與實施方式4的不同之處在於:在電晶體中的不同閘極電極之間設置有氧化物半導體膜,即為雙閘極結構的電晶體。注意,省略與實施方式4重複的結構的說明。
對設置在顯示裝置所包括的第一基板11上的元件層的具體結構進行說明。本實施方式所示的顯示裝置所包括的電晶體與實施方式4的不同之處在於:具有用作閘極電極的導電膜29b,該導電膜29b分別與用作閘極電極的導電膜13、氧化物半導體膜19a、導電膜21a、21b以及氧化物絕緣膜25的一部分或全部重疊。用作閘極電極的導電膜29b在開口部41a中與用作閘極電極的導電膜13連接。
圖32所示的電晶體102a是通道蝕刻型電晶體。注意,沿著線A-B的剖面圖是通道長度方向上的電晶體102a以及電容元件105a的剖面圖,沿著線C-D的剖面圖是通道寬度方向上的電晶體102a、用作閘極電極的導電膜13以及用作閘極電極的導電膜29b的連接部的剖面圖。
圖32所示的電晶體102a是具有雙閘極結構的電晶體,其包括:設置在第一基板11上的用作閘極電極的導電膜13;形成在第一基板11及用作閘極電極的導電膜13上的氮化物絕緣膜15;形成在氮化物絕緣膜15上的氧化物絕緣膜17;隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的氧化物半導體膜19a;以及與氧化物半導體膜19a接觸的用作源極電極和汲極電極的導電膜21a及21b。在氧化物絕緣膜17、氧化物半導體膜19a、用作源極電極和汲極電極的導電膜21a及21b上形成有氧化物絕緣膜23,在氧化物絕緣膜23上形成有氧化物絕緣膜25。在氮化物絕緣膜15、氧化物絕緣膜23、氧化物絕緣膜25及導電膜21b上形成有氮化物絕緣膜27。另外,具有導電性的氧化物半導體膜19b形成在氧化物絕緣膜17上。具有導電性的氧化物半導體膜19b連接於用作源極電極和汲極電極的導電膜21a、21b中的一個,在此連接於導電膜21b。另外,共用電極29及用作閘極電極的導電膜29b形成在氮化物絕緣膜27上。
如沿著線C-D的剖面圖所示,在設置在氮化物絕緣膜15及氮化物絕緣膜27中的開口部41a中,用作閘極電極的導電膜29b與用作閘極電極的導電膜13連接。也就是說,用作閘極電極的導電膜13的電位與用作閘極電極的導電膜29b的電位相等。
由此,藉由對電晶體102a的各閘極電極施加同一電位的電壓,可以降低初始特性的不均勻並抑制由-GBT應力測試導致的劣化及受到汲極電壓左右的通態電流(on-state current)的上升電壓變動。另外,在氧化物半導體膜19a中,還可以在膜厚度方向上進一步增大載子流動的區域,使得載子的遷移量增多。其結果是,電晶體102a的通態電流變高,並且場效移動率變高,典型為20cm2/V.s以上。
在本實施方式所示的電晶體102a上形成有氧化物絕緣膜23、25,該氧化物絕緣膜23、25與氧化物半導體膜19a重疊。在通道寬度方向上的剖面圖中,氧化物絕緣膜23及25的端部位於氧化物半導體膜19a的外側。並且,在圖32所示的通道寬度方向上,用作閘極電極的導電膜29b位於氧化物絕緣膜23及25的端部。
氧化物半導體膜的藉由蝕刻等而被加工的端部在由於受到加工時的損傷而形成缺陷的同時,由於雜質附著等而被污染。由此,氧化物半導體膜的端部在被施加電場等壓力時容易被活化而成為n型(低電阻)。因此,與用作閘極電極的導電膜13重疊的氧化物半導體膜19a 的端部容易被n型化。在該被n型化的端部被設置在用作源極電極及汲極電極的導電膜21a與導電膜21b之間時,n型化的區域成為載子的路徑而形成寄生通道。但是,藉由如沿著線C-D的剖面圖所示那樣在通道寬度方向上使用作閘極電極的導電膜29b隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對,借助於用作閘極電極的導電膜29b的電場的影響,可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其附近的區域中。其結果是,成為臨界電壓中的汲極電流的上升急劇的電特性優良的電晶體。
在本實施方式所示的顯示裝置的元件基板上,在形成電晶體的氧化物半導體膜的同時形成用作像素電極的具有導電性的氧化物半導體膜。將具有導電性的氧化物半導體膜用作電容元件的一個電極。將共用電極用作電容元件的另一個電極。由此,不需要重新形成導電膜以形成電容元件,從而可以減少製程數。另外,電容元件具有透光性。其結果是,可以在增大電容元件所佔的面積的同時提高像素的開口率。
下面詳細說明電晶體102a的結構。省略使用與實施方式4相同的符號表示的結構的說明。
用作閘極電極的導電膜29b可以適當地使用與實施方式4所示的共用電極29同樣的材料。
接著,參照圖18A至圖20B及圖33A至圖33C對圖32所示的電晶體102a及電容元件105a的製造 方法進行說明。
與實施方式4同樣地,經圖18A至圖19B及圖20B的製程,在第一基板11上分別形成用作閘極電極的導電膜13、氮化物絕緣膜15、氧化物絕緣膜16、氧化物半導體膜19a、具有導電性的氧化物半導體膜19b、用作源極電極及汲極電極的導電膜21a及21b、氧化物絕緣膜22、氧化物絕緣膜24以及氮化物絕緣膜26。在該製程中,進行使用第一光罩至第四光罩的光微影製程。
接著,在氮化物絕緣膜26上經使用第五光罩的光微影製程形成遮罩,然後使用該遮罩對氮化物絕緣膜26的一部分進行蝕刻,如圖33A所示,形成具有開口部41a的氮化物絕緣膜27。
接著,如圖33B所示,在用作閘極電極的導電膜13及氮化物絕緣膜27上形成後面將成為共用電極29、用作閘極電極的導電膜29b的導電膜28。
接著,在導電膜28上經使用第六光罩的光微影製程形成遮罩。接著,用該遮罩對導電膜28的一部分進行蝕刻來形成圖33C所示的共用電極29及用作閘極電極的導電膜29b。然後,去除遮罩。
經上述製程,可以在製造電晶體102a的同時製造電容元件105a。
在本實施方式所示的電晶體中,在通道寬度方向上使用作閘極電極的導電膜29b隔著氧化物絕緣膜23及25與氧化物半導體膜19a的側面相對,由此借助於 用作閘極電極的導電膜29b的電場的影響,可以抑制寄生通道發生在氧化物半導體膜19a的側面或包含該側面及其附近的區域中。其結果是,成為臨界電壓中的汲極電流的上升急劇的電特性優良的電晶體。
在本實施方式所示的顯示裝置的元件基板上設置有包括在與信號線交叉的方向的延伸的條紋形狀的區域的共用電極。因此,可以製造對比度高的顯示裝置。
在本實施方式所示的顯示裝置的元件基板上,在形成電晶體的氧化物半導體膜的同時形成用作像素電極的具有導電性的氧化物半導體膜。具有導電性的氧化物半導體膜用作電容元件的一個電極。另外,共用電極用作電容元件的另一個電極。由此,不需要重新形成導電膜以形成電容元件,從而可以減少製程。另外,電容元件具有透光性。其結果是,可以在增大電容元件的佔有面積的同時提高像素的開口率。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式7
在本實施方式中,參照圖式對包括與上述實施方式相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的顯示裝置進行說明。本實施方式所說明的電晶體與實施方式4至實施方式6所說明的電晶體之間的不同之處在於:本實施方式所示的電晶體包括具有多個氧化物半導體膜的 多層膜。在此,參照實施方式4說明電晶體的詳細內容。
圖34A和34B示出顯示裝置所包括的元件基板的剖面圖。圖34A和34B是沿著圖16中的點劃線A-B及點劃線C-D的剖面圖。
圖34A所示的電晶體102b具有隔著氮化物絕緣膜15及氧化物絕緣膜17與用作閘極電極的導電膜13重疊的多層膜37a、與多層膜37a接觸的用作源極電極和汲極電極的導電膜21a及導電膜21b。在氮化物絕緣膜15及氧化物絕緣膜17、多層膜37a以及用作源極電極和汲極電極的導電膜21a及導電膜21b上形成有氧化物絕緣膜23、氧化物絕緣膜25以及氮化物絕緣膜27。
圖34A所示的電容元件105b具有形成在氧化物絕緣膜17上的多層膜37b、與多層膜37b接觸的氮化物絕緣膜27以及與氮化物絕緣膜27接觸的共用電極29。多層膜37b用作像素電極。
在本實施方式所示的電晶體102b中,多層膜37a包括氧化物半導體膜19a及氧化物半導體膜39a。即,多層膜37a為兩層結構。另外,將氧化物半導體膜19a的一部分用作通道區域。此外,以與多層膜37a接觸的方式形成有氧化物絕緣膜23,以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜25。換言之,在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。
氧化物半導體膜39a是由構成氧化物半導體 膜19a的元素中的一種以上構成的氧化物膜。因此,由於氧化物半導體膜19a與氧化物半導體膜39a之間的介面不容易產生介面散射。由此,由於在該介面中載子的移動不被阻礙,因此電晶體的場效移動率得到提高。
作為氧化物半導體膜39a,典型的是In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd),並且與氧化物半導體膜19a相比,氧化物半導體膜39a的導帶底端的能量較接近於真空能階,典型的是,氧化物半導體膜39a的導帶底端的能量和氧化物半導體膜19a的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上,且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換言之,氧化物半導體膜39a的電子親和力與氧化物半導體膜19a的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上,且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物半導體膜39a藉由包含In提高載子移動率(電子移動率),所以是較佳的。
藉由使氧化物半導體膜39a具有其原子數比高於In的原子數比的Al、Ga、Y、Zr、Sn、La、Ce或Nd,有時具有如下效果:(1)增大氧化物半導體膜39a的能隙。(2)減小氧化物半導體膜39a的電子親和力。(3)減少來自外部的雜質的擴散。(4)絕緣性比氧化物半導體膜19a高。(5)由於Al、Ga、Y、Zr、Sn、La、 Ce或Nd是與氧的鍵合力強的金屬元素,所以不容易產生氧缺損。
在氧化物半導體膜39a為In-M-Zn氧化物膜的情況下,當In和M的總和為100atomic%時,In及M的原子百分比為如下:In低於50atomic%且M高於50atomic%;更佳為In低於25atomic%且M高於75atomic%。
另外,當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時,氧化物半導體膜39a所含的M(Al、Ga、Y、Zr、Sn、La、Ce或Nd)的原子數比大於氧化物半導體膜19a所含的M的原子數比,典型的是,氧化物半導體膜39a所含的M的原子數比為氧化物半導體膜19a所含的M的原子數比的1.5倍以上,較佳為2倍以上,更佳為3倍以上。
另外,當氧化物半導體膜19a及氧化物半導體膜39a為In-M-Zn氧化物(M為Al、Ga、Y、Zr、Sn、La、Ce或Nd)時,並且氧化物半導體膜39a的原子數比為In:M:Zn=x1:y1:z1,且氧化物半導體膜19a的原子數比為In:M:Zn=x2:y2:z2的情況下,y1/x1大於y2/x2,較佳為y1/x1為y2/x2的1.5倍以上,更佳為y1/x1為y2/x2的2倍以上,進一步佳為y1/x1為y2/x2的3倍以上。
當氧化物半導體膜19a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)時,在用於形成氧化物半導體膜19a的靶材中,假設金屬元素的原子 數比為In:M:Zn=x1:y1:z1時,x1/y1較佳為1/3以上且6以下,更佳為1以上且6以下,z1/y1較佳為1/3以上且6以下,更佳為1以上且6以下。注意,藉由使z1/y1為1以上且6以下,可以使用作氧化物半導體膜19a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子,可以舉出In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2等。
當氧化物半導體膜39a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、Sn、La、Ce或Nd)時,在用於形成氧化物半導體膜39a的靶材中,假設金屬元素的原子數比為In:M:Zn=x2:y2:z2時,x2/y2<x1/y1,z2/y2較佳為1/3以上且6以下,更佳為1以上且6以下。注意,藉由使z2/y2為1以上且6以下,可以使用作氧化物半導體膜39a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子,可以舉出In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:4:7、In:M:Zn=1:4:8、In:M:Zn=1:5:5、In:M:Zn=1:5:6、In:M:Zn=1:5:7、In:M:Zn=1:5:8、In:M:Zn=1:6:8等。
另外,氧化物半導體膜19a及氧化物半導體膜39a的原子數比作為誤差包括上述原子數比的±40%的變動。
當在後面形成氧化物絕緣膜25時,氧化物半 導體膜39a還用作緩和對氧化物半導體膜19a所造成的損傷的膜。
將氧化物半導體膜39a的厚度設定為3nm以上且100nm以下,較佳為3nm以上且50nm以下。
另外,氧化物半導體膜39a可以適當地使用氧化物半導體膜19a的結晶結構。
此外,也可以在氧化物半導體膜19a及氧化物半導體膜39a中分別構成具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外,混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此,在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此,在氧化物半導體膜39a與氧化物絕緣膜23之間即使因雜質及缺陷形成載子陷阱,也在該載子陷阱與氧化物半導體膜19a之間有間隔。其結果是,在氧化物半導體膜19a中流過的電子不容易被載子陷阱俘獲,所以不僅能夠增大電晶體的通態電流,而且能夠提高場效移動率。此外,當電子被載子陷阱俘獲時,該電子成為固定負電荷。其結果是,導致電 晶體的臨界電壓發生變動。然而,當氧化物半導體膜19a與載子陷阱之間有間隔時,能夠抑制電子被載子陷阱俘獲,從而能夠抑制臨界電壓的變動量。
此外,由於氧化物半導體膜39a能夠遮蔽來自外部的雜質,所以可以減少從外部移動到氧化物半導體膜19a中的雜質量。另外,在氧化物半導體膜39a中不容易形成氧缺損。由此,能夠減少氧化物半導體膜19a中的雜質濃度及氧缺損量。
此外,氧化物半導體膜19a及氧化物半導體膜39a不以簡單地層疊各膜的方式來形成,而是以形成連續接合(在此,特指在各膜之間導帶底端的能量產生連續的變化的結構)的方式來形成。換而言之,採用在各膜之間的介面不存在雜質的疊層結構,該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半導體膜19a與氧化物半導體膜39a之間,則能帶則失去連續性,因此,載子在介面被俘獲或者因再結合而消失。
為了形成連續接合,需要使用具備負載鎖定室的多腔室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各腔室中,較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(從5×10-7Pa抽空至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者,較佳為組合渦輪分子泵和冷阱來防止氣體,尤其是包含碳或氫的氣體從抽氣系統倒流到腔室內。
另外,如圖34B所示的電晶體102c那樣,也可以具有多層膜38a代替多層膜37a。
另外,如圖34B所示的電容元件105c那樣,也可以具有多層膜38b代替多層膜37b。
多層膜38a包括氧化物半導體膜49a、氧化物半導體膜19a及氧化物半導體膜39a。即,多層膜38a具有三層結構。此外,氧化物半導體膜19a用作通道區域。
氧化物半導體膜49a可以適當地使用與氧化物半導體膜39a同樣的材料及形成方法。
多層膜38b包括具有導電性的氧化物半導體膜49b、具有導電性的氧化物半導體膜19f及具有導電性的氧化物半導體膜39b。即,多層膜38b為三層結構。另外,多層膜38b用作像素電極。
氧化物半導體膜49b可以適當地使用與氧化物半導體膜39b同樣的材料及形成方法。
此外,氧化物絕緣膜17與氧化物半導體膜49a相接觸。即,在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a。
此外,多層膜38a與氧化物絕緣膜23相接觸。另外,氧化物半導體膜39a與氧化物絕緣膜23相接觸。即,在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。
較佳為氧化物半導體膜49a的厚度比氧化物半導體膜19a的厚度薄。藉由將氧化物半導體膜49a的厚 度設定為1nm以上且5nm以下,較佳為1nm以上且3nm以下,可以減少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a。因此,在氧化物半導體膜39a與氧化物絕緣膜23之間即使因雜質及缺陷形成載子陷阱,也在該載子陷阱與氧化物半導體膜19a之間有間隔。其結果是,在氧化物半導體膜19a中流過的電子不容易被載子陷阱俘獲,所以不僅能夠增大電晶體的通態電流,而且能夠提高場效移動率。此外,當電子被載子陷阱俘獲時,該電子成為固定負電荷。其結果是,導致電晶體的臨界電壓發生變動。然而,當氧化物半導體膜19a與載子陷阱之間有間隔時,能夠抑制電子被載子陷阱俘獲,從而能夠減少臨界電壓的變動量。
此外,由於氧化物半導體膜39a能夠遮蔽來自外部的雜質,所以可以減少從外部移動氧化物半導體膜19a的雜質量。此外,在氧化物半導體膜39a中不容易形成氧缺損。由此,能夠減少氧化物半導體膜19a中的雜質濃度及氧缺損量。
另外,由於在氧化物絕緣膜17與氧化物半導體膜19a之間設置有氧化物半導體膜49a,並且在氧化物半導體膜19a與氧化物絕緣膜23之間設置有氧化物半導體膜39a,因此,能夠降低氧化物半導體膜49a與氧化物半導體膜19a之間的介面附近的矽或碳的濃度、氧化物半導體膜19a中的矽或碳的濃度或者氧化物半導體膜39a與 氧化物半導體膜19a之間的介面附近的矽或碳的濃度。其結果是,在多層膜38a中,利用恆定光電流法導出的吸收係數低於1×10-3/cm,較佳低於1×10-4/cm,即定域態密度極低。
在具有這種結構的電晶體102c中,因為包含氧化物半導體膜19a的多層膜38a中的缺陷極少,因此,能夠提高電晶體的電特性,典型的是能夠實現通態電流的增大及場效移動率的提高。另外,當進行應力測試的一個例子,即BT應力測試及光BT應力測試時,臨界電壓的變動量少,由此可靠性較高。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式8
在本實施方式中,參照圖35及圖36說明使用實施方式4至7所示的形成在第一基板11上的元件層的一部分的發光裝置。在此,使用實施方式4及5所示的元件層的一部分進行說明,但是也可以適當地使用具有其他結構的元件層作為發光裝置。
在圖35所示的發光裝置中,實施方式4中圖17所示的形成在第一基板11上的元件層包括:設置在無機絕緣膜30上的絕緣膜371;設置在無機絕緣膜30及具有導電性的氧化物半導體膜19b上的EL層373;以及設置在EL層373及絕緣膜371上的導電膜375。由具有導 電性的氧化物半導體膜19b、EL層373以及導電膜375構成發光元件370a。
在圖36所示的發光裝置中,實施方式5中圖28所示的形成在第一基板11上的元件層包括:設置在無機絕緣膜30及具有透光性的導電膜29c上的絕緣膜371;設置在無機絕緣膜30及具有透光性的導電膜29c上的EL層373;以及設置在EL層373及絕緣膜371上的導電膜375。由具有透光性的導電膜29c、EL層373以及導電膜375構成發光元件370b。
在本實施方式所示的發光裝置的元件基板上,在形成電晶體的氧化物半導體膜的同時形成用作像素電極的具有導電性的氧化物半導體膜。因此,可以以比習知的製程個數少的製程個數製造發光裝置。
在本實施方式所示的發光裝置的元件基板上,在形成電晶體的氧化物半導體膜的同時形成用作電容元件的電極的具有導電性的氧化物半導體膜。具有導電性的氧化物半導體膜被用作電容元件中的一個電極。由此,不需要重新形成導電膜以形成電容元件,從而可以減少製程。另外,電容元件的另一個電極是用作電極的具有透光性的導電膜。由此,電容元件具有透光性。其結果是,可以在增大電容元件的佔有面積的同時提高像素的開口率。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式9
在本實施方式中,對能夠用於包含在上述實施方式所說明的顯示裝置中的電晶體的氧化物半導體膜的一實施方式進行說明。
<氧化物半導體的結構>
下面說明氧化物半導體的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體等。
從其他觀點看來,氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及微晶氧化物半導體等。
<CAAC-OS>
首先,對CAAC-OS進行說明。注意,也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals:c軸配向奈米晶)的氧化物半導體。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM:Transmission Electron Microscope)觀察所得到的CAAC-OS的明視場影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中,觀察到多個顆粒。然而,在高解析度TEM影像中,觀察不到顆粒與顆粒之間的明確的邊界,即晶界(grain boundary)。因此,可以說在CAAC-OS中,不容易發生起因於晶界的電子移動率的降低。
下面,對利用TEM觀察的CAAC-OS進行說明。圖37A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖37B示出將圖37A中的區域(1)放大的Cs校正高解析度TEM影像。由圖37B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖37B所示,CAAC-OS具有特有的原子排列。圖37C是以輔助線示出特有的原子排列的圖。由圖37B和圖37C可知,一個顆粒的尺寸為1nm以上且3nm以下左右,由顆粒與顆粒之間的傾斜產生的空隙的尺寸為 0.8nm左右。因此,也可以將顆粒稱為奈米晶(nc:nanocrystal)。
在此,根據Cs校正高解析度TEM影像,將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為堆積磚塊或塊體的結構(參照圖37D)。在圖37C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖37D所示的區域5161。
圖38A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖38B、圖38C和圖38D分別示出將圖38A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖38B、圖38C和圖38D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是,在不同的顆粒之間金屬原子的排列沒有規律性。
接著,說明使用X射線繞射(XRD:X-Ray Diffraction)裝置進行分析的CAAC-OS。例如,當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時,如圖39A所示,在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS中的結晶具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。
注意,當利用out-of-plane法分析CAAC-OS的結構時,除了2θ為31°附近的峰值以外,有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC- OS中的一部分包含不具有c軸配向性的結晶。較佳的是,在利用out-of-plane法分析的CAAC-OS的結構中,在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面,當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時,在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中,即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描),也如圖39B所示的那樣觀察不到明確的峰值。相比之下,在InGaZnO4的單晶氧化物半導體中,在將2θ固定為56°附近來進行Φ掃描時,如圖39C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此,由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著,說明利用電子繞射進行分析的CAAC-OS。例如,當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時,可能會獲得圖40A所示的繞射圖案(也稱為選區透過電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此,由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性,並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面,圖40B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線 時的繞射圖案。由圖40B觀察到環狀的繞射圖案。因此,由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖40B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外,可以認為圖40B中的第二環起因於(110)面等。
另外,CAAC-OS是缺陷態密度低的氧化物半導體。氧化物半導體的缺陷例如有起因於雜質的缺陷、氧缺損等。因此,可以將CAAC-OS稱為雜質濃度低的氧化物半導體或者氧缺損少的氧化物半導體。
包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外,氧化物半導體中的氧缺損有時會成為載子陷阱或因俘獲氫而成為載子發生源。
此外,雜質是指氧化物半導體的主要成分以外的元素,諸如氫、碳、矽和過渡金屬元素等。例如,與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧,由此打亂氧化物半導體的原子排列,導致結晶性下降。另外,由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大,所以會打亂氧化物半導體的原子排列,導致結晶性下降。
缺陷態密度低(氧缺損少)的氧化物半導體可以具有低載子密度。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。也就是說,CAAC-OS容易成為高純度本質或實質上高純度本質的氧化物半導體。因 此,使用CAAC-OS的電晶體很少具有負臨界電壓的電特性(很少成為常開啟)。高純度本質或實質上高純度本質的氧化物半導體的載子陷阱少。被氧化物半導體的載子陷阱俘獲的電荷需要很長時間才能被釋放,並且有時像固定電荷那樣動作。因此,使用雜質濃度高且缺陷態密度高的氧化物半導體的電晶體有時電特性不穩定。但是,使用CAAC-OS的電晶體電特性變動小且可靠性高。
由於CAAC-OS的缺陷態密度低,所以因光照射等而生成的載子很少被缺陷能階俘獲。因此,在使用CAAC-OS的電晶體中,起因於可見光或紫外光的照射的電特性的變動小。
<微晶氧化物半導體>
接著說明微晶氧化物半導體。
在微晶氧化物半導體的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。微晶氧化物半導體所包含的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是,將包含尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor:奈米晶氧化物半導體)。例如,在nc-OS的高解析度TEM影像中,有時無法明確地觀察到晶界。注意,奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此,下面有時將nc-OS的結 晶部稱為顆粒。
在nc-OS中,微小的區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外,nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此,在膜整體中觀察不到配向性。所以,有時nc-OS在某些分析方法中與非晶氧化物半導體沒有差別。例如,當利用使用其束徑比顆粒大的X射線的XRD裝置藉由out-of-plane法對nc-OS進行結構分析時,檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如,50nm以上)的電子射線對nc-OS進行電子繞射(選區電子繞射)時,觀察到類似光暈圖案的繞射圖案。另一方面,在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時,觀察到斑點。另外,在nc-OS的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,在nc-OS的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
如此,由於在顆粒(奈米晶)之間結晶定向都沒有規律性,所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals:無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals:無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此,nc-OS的缺陷態密度比非晶氧化物半導 體低。但是,在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以,nc-OS的缺陷態密度比CAAC-OS高。
<非晶氧化物半導體>
接著,說明非晶氧化物半導體。
非晶氧化物半導體是膜中的原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形態的氧化物半導體。
在非晶氧化物半導體的高解析度TEM影像中無法發現結晶部。
在使用XRD裝置藉由out-of-plane法對非晶氧化物半導體進行結構分析時,檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子繞射時,觀察到光暈圖案。在對非晶氧化物半導體進行奈米束電子繞射時,觀察不到斑點而只觀察到光暈圖案。
關於非晶結構有各種見解。例如,有時將原子排列完全沒有規律性的結構稱為完全的非晶結構(completely amorphous structure)。也有時將到最接近原子間距或到第二接近原子間距具有規律性,並且不是長程有序的結構稱為非晶結構。因此,根據最嚴格的定義,即使是略微具有原子排列的規律性的氧化物半導體也不能被稱為非晶氧化物半導體。至少不能將長程有序的氧化物半導體稱為非晶氧化物半導體。因此,由於具有結晶部, 例如不能將CAAC-OS和nc-OS稱為非晶氧化物半導體或完全的非晶氧化物半導體。
<amorphous-like氧化物半導體>
注意,氧化物半導體有時具有介於nc-OS與非晶氧化物半導體之間的結構。將具有這樣的結構的氧化物半導體特別稱為amorphous-like氧化物半導體(a-like OS:amorphous-like Oxide Semiconductor)。
在a-like OS的高解析度TEM影像中有時觀察到空洞(void)。另外,在高解析度TEM影像中,有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞,所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構,下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本,準備a-like OS(樣本A)、nc-OS(樣本B)和CAAC-OS(樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先,取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知,每個樣本都具有結晶部。
注意,如下那樣決定將哪個部分作為一個結晶部。例如,已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的9個層在c軸方向上以層 狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的,由結晶結構分析求出其值為0.29nm。由此,可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖41示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意,結晶部尺寸對應於上述晶格條紋的長度。由圖41可知,在a-like OS中,結晶部根據電子的累積照射量逐漸變大。明確而言,如圖41中的(1)所示,可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面,可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內,結晶部的尺寸都沒有變化。明確而言,如圖41中的(2)及(3)所示,可知無論電子的累積照射量如何,nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此,有時電子照射引起a-like OS中的結晶部的生長。另一方面,可知在nc-OS和CAAC-OS中,幾乎沒有電子照射所引起的結晶部的生長。也就是說,a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外,由於a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具體地,a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於 92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意,難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外,例如,在原子數比滿足In:Ga:Zn=1:1:1的氧化物半導體中,nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3
注意,有時不存在相同組成的單晶。此時,藉由以任意比例組合組成不同的單晶氧化物半導體,可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意,較佳為盡可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述,氧化物半導體具有各種結構及各種特性。注意,氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、微晶氧化物半導體和CAAC-OS中的兩種以上的疊層膜。
<成膜模型>
下面對CAAC-OS和nc-OS的成膜模型的一個例子進行說明。
圖42A是示出利用濺射法形成CAAC-OS的狀況的成膜室內的示意圖。
靶材5130被黏合到底板上。在隔著底板與靶材5130相對的位置配置多個磁鐵。由該多個磁鐵產生磁場。利用磁鐵的磁場提高沈積速度的濺射法被稱為磁控濺射法。
基板5120以與靶材5130相對的方式配置,其距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下,較佳為0.02m以上且0.5m以下。成膜室內幾乎被成膜氣體(例如,氧、氬或包含5vol%以上的氧的混合氣體)充滿,並且成膜室內的壓力被控制為0.01Pa以上且100Pa以下,較佳為0.1Pa以上且10Pa以下。在此,藉由對靶材5130施加一定程度以上的電壓,開始放電且確認到電漿。由磁場在靶材5130附近形成高密度電漿區域。在高密度電漿區域中,因成膜氣體的離子化而產生離子5101。離子5101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
這裡,靶材5130具有包括多個晶粒的多晶結構,其中至少一個晶粒包括劈開面。作為一個例子,圖43A示出靶材5130所包含的InGaZnO4結晶的結構。注意,圖43A示出從平行於b軸的方向觀察InGaZnO4結晶時的結構。由圖43A可知,在靠近的兩個Ga-Zn-O層 中,每個層中的氧原子彼此配置得很近。並且,藉由氧原子具有負電荷,在靠近的兩個Ga-Zn-O層之間產生斥力。其結果,InGaZnO4結晶在靠近的兩個Ga-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5101由電場向靶材5130一側被加速而碰撞到靶材5130。此時,平板狀或顆粒狀的濺射粒子的顆粒5100a和顆粒5100b從劈開面剝離而濺出。注意,顆粒5100a和顆粒5100b的結構有時會因離子5101碰撞的衝擊而產生畸變。
顆粒5100a是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。顆粒5100b是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意,將顆粒5100a和顆粒5100b等平板狀或顆粒狀的濺射粒子總稱為顆粒5100。顆粒5100的平面的形狀不侷限於三角形或六角形。例如,有時為組合多個三角形的形狀。例如,還有時為組合兩個三角形(例如正三角形)的四角形(例如菱形)。
根據成膜氣體的種類等決定顆粒5100的厚度。顆粒5100的厚度較佳為均勻的,其理由在後面說明。另外,與厚度大的骰子狀相比,濺射粒子較佳為厚度小的顆粒狀。例如,顆粒5100的厚度為0.4nm以上且1nm以下,較佳為0.6nm以上且0.8nm以下。另外,例如,顆粒5100的寬度為1nm以上且3nm以下,較佳為1.2nm以上且2.5nm以下。顆粒5100相當於在上述圖41 中的(1)所說明的初始晶核。例如,在使離子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情況下,如圖43B所示,包含Ga-Zn-O層、In-O層和Ga-Zn-O層的三個層的顆粒5100剝離。圖43C示出從平行於c軸的方向觀察剝離的顆粒5100時的結構。可以將顆粒5100的結構稱為包含兩個Ga-Zn-O層和In-O層的奈米尺寸的三明治結構。
有時顆粒5100在穿過電漿時,其側面帶負電或帶正電。例如,在顆粒5100中,位於其側面的氧原子有可能帶負電。因側面帶相同極性的電荷而電荷相互排斥,從而可以維持平板形狀或顆粒形狀。當CAAC-OS是In-Ga-Zn氧化物時,與銦原子鍵合的氧原子有可能帶負電。或者,與銦原子、鎵原子或鋅原子鍵合的氧原子有可能帶負電。另外,有時顆粒5100在穿過電漿時與電漿中的銦原子、鎵原子、鋅原子和氧原子等鍵合而生長。上述圖41中的(2)和(1)的尺寸的差異相當於電漿中的生長程度。在此,當基板5120的溫度為室溫左右時,不容易產生基板5120上的顆粒5100的生長,因此成為nc-OS(參照圖42B)。由於能夠在室溫左右的溫度下進行成膜,即使基板5120的面積大也能夠形成nc-OS。注意,為了使顆粒5100在電漿中生長,提高濺射法中的成膜功率是有效的。藉由提高成膜功率,可以使顆粒5100的結構穩定。
如圖42A和圖42B所示,例如顆粒5100像風箏那樣在電漿中飛著,並輕飄飄地飛到基板5120上。由 於顆粒5100帶有電荷,所以在它靠近其他顆粒5100已沉積的區域時產生斥力。在此,在基板5120的頂面產生平行於基板5120頂面的磁場(也稱為水平磁場)。另外,由於在基板5120與靶材5130之間有電位差,所以電流從基板5120向靶材5130流過。因此,顆粒5100在基板5120頂面受到由磁場和電流的作用引起的力量(勞侖茲力)。這可以由弗萊明左手定則得到解釋。
顆粒5100的質量比一個原子大。因此,為了在基板5120頂面移動,重要的是從外部施加某些力量。該力量之一有可能是由磁場和電流的作用產生的力量。為了對顆粒5100施加充分的力量以便顆粒5100在基板5120頂面移動,較佳為在基板5120頂面設置平行於基板5120頂面的磁場為10G以上,較佳為20G以上,更佳為30G以上,進一步佳為50G以上的區域。或者,較佳為在基板5120頂面設置平行於基板5120頂面的磁場為垂直於基板5120頂面的磁場的1.5倍以上,較佳為2倍以上,更佳為3倍以上,進一步佳為5倍以上的區域。
此時,藉由磁鐵與基板5120相對地移動或旋轉,基板5120頂面的水平磁場的方向不斷地變化。因此,在基板5120頂面,顆粒5100受到各種方向的力量而可以向各種方向移動。
另外,如圖42A所示,當基板5120被加熱時,顆粒5100與基板5120之間的由摩擦等引起的電阻小。其結果,顆粒5100在基板5120頂面下滑。顆粒 5100的移動發生在使其平板面朝向基板5120的狀態下。然後,當顆粒5100到達已沉積的其他顆粒5100的側面時,它們的側面彼此鍵合。此時,顆粒5100的側面的氧原子脫離。CAAC-OS中的氧缺損有時被所脫離的氧原子填補,因此形成缺陷態密度低的CAAC-OS。注意,基板5120的頂面溫度例如為100℃以上且小於500℃、150℃以上且小於450℃或170℃以上且小於400℃即可。因此,即使基板5120的面積大也能夠形成CAAC-OS。
另外,藉由在基板5120上加熱顆粒5100,原子重新排列,從而離子5101的碰撞所引起的結構畸變得到緩和。畸變得到緩和的顆粒5100幾乎成為單晶。由於顆粒5100幾乎成為單晶,即使顆粒5100在彼此鍵合之後被加熱也幾乎不會發生顆粒5100本身的伸縮。因此,不會發生顆粒5100之間的空隙擴大導致晶界等缺陷的形成而成為裂縫(crevasse)的情況。
CAAC-OS不是如一張平板的單晶氧化物半導體,而是具有如磚塊或塊體堆積起來那樣的顆粒5100(奈米晶)的集合體的排列的結構。另外,顆粒5100之間沒有晶界。因此,即使因成膜時的加熱、成膜後的加熱或彎曲等而發生CAAC-OS的收縮等變形,也能夠緩和局部應力或解除畸變。因此,這是適合用於具有撓性的半導體裝置的結構。注意,nc-OS具有顆粒5100(奈米晶)無序地堆積起來那樣的排列。
當使離子5101碰撞靶材5130時,有時不僅 是顆粒5100,氧化鋅等也剝離。氧化鋅比顆粒5100輕,因此先到達基板5120的頂面。並且形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化鋅層5102。圖44A至圖44D示出剖面示意圖。
如圖44A所示,在氧化鋅層5102上沉積顆粒5105a和顆粒5105b。在此,顆粒5105a和顆粒5105b的側面彼此接觸。另外,顆粒5105c在沉積到顆粒5105b上後,在顆粒5105b上滑動。此外,在顆粒5105a的其他側面上,與氧化鋅一起從靶材剝離的多個粒子5103因來自基板5120的熱量而晶化,由此形成區域5105a1。注意,多個粒子5103有可能包含氧、鋅、銦和鎵等。
然後,如圖44B所示,區域5105a1與顆粒5105a變為一體而成為顆粒5105a2。另外,顆粒5105c的側面與顆粒5105b的其他側面接觸。
接著,如圖44C所示,顆粒5105d在沉積到顆粒5105a2上和顆粒5105b上後,在顆粒5105a2上和顆粒5105b上滑動。另外,顆粒5105e在氧化鋅層5102上向顆粒5105c的其他側面滑動。
然後,如圖44D所示,顆粒5105d的側面與顆粒5105a2的側面接觸。另外,顆粒5105e的側面與顆粒5105c的其他側面接觸。此外,在顆粒5105d的其他側面上,與氧化鋅一起從靶材5130剝離的多個粒子5103因來自基板5120的熱量而晶化,由此形成區域5105d1。
如上所述,藉由所沉積的顆粒彼此接觸,並且在顆粒的側面發生生長,在基板5120上形成CAAC-OS。因此,CAAC-OS的顆粒的每一個都比nc-OS的顆粒大。上述圖41中的(3)和(2)的尺寸的差異相當於沉積之後的生長程度。
當顆粒彼此之間的空隙極小時,有時形成有一個大顆粒。一個大顆粒具有單晶結構。例如,從頂面看來顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。此時,有時在用於微細的電晶體的氧化物半導體中,通道形成區域容納在一個大顆粒中。也就是說,可以將具有單晶結構的區域用作通道形成區域。另外,當顆粒變大時,有時可以將具有單晶結構的區域用作電晶體的通道形成區域、源極區域和汲極區域。
如此,藉由電晶體的通道形成區域等形成在具有單晶結構的區域中,有時可以提高電晶體的頻率特性。
如上述模型那樣,可以認為顆粒5100沉積到基板5120上。因此,可知即使被形成面不具有結晶結構,也能夠形成CAAC-OS,這是與磊晶生長不同的。此外,CAAC-OS不需要雷射晶化,並且在大面積的玻璃基板等上也能夠均勻地進行成膜。例如,即使基板5120的頂面(被形成面)結構為非晶結構(例如非晶氧化矽),也能夠形成CAAC-OS。
另外,可知即使作為被形成面的基板5120頂面具有凹凸,在CAAC-OS中顆粒5100也根據基板5120頂面的形狀排列。例如,當基板5120的頂面在原子級別上平坦時,顆粒5100以使其平行於a-b面的平板面朝下的方式排列。當顆粒5100的厚度均勻時,形成厚度均勻、平坦且結晶性高的層。並且,藉由層疊n個(n是自然數)該層,可以得到CAAC-OS。
另一方面,在基板5120的頂面具有凹凸的情況下,CAAC-OS也具有顆粒5100沿凹凸排列的層層疊為n個(n是自然數)層的結構。由於基板5120具有凹凸,在CAAC-OS中有時容易在顆粒5100之間產生空隙。注意,此時,由於在顆粒5100之間產生分子間力,所以即使有凹凸,顆粒也以盡可能地減小它們之間的空隙的方式排列。因此,即使有凹凸也可以得到結晶性高的CAAC-OS。
因為根據這樣的模型形成CAAC-OS,所以濺射粒子較佳為厚度小的顆粒狀。注意,當濺射粒子為厚度大的骰子狀時,朝向基板5120上的面不固定,所以有時不能使厚度或結晶的配向均勻。
根據上述成膜模型,即使在具有非晶結構的被形成面上也可以形成結晶性高的CAAC-OS。
<劈開面>
下面,對在CAAC-OS的成膜模型中所說明的靶材的 劈開面進行說明。
首先,參照圖45A和45B說明靶材的劈開面。圖45A和45B示出InGaZnO4的結晶的結構。另外,圖45A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO4的結晶時的結構。此外,圖45B是從平行於c軸的方向觀察InGaZnO4的結晶時的結構。
藉由第一原理計算算出InGaZnO4的結晶的各結晶面的劈開所需要的能量。注意,至於計算,採用使用準位能和平面波基底的密度泛函程式(CASTEP)。注意,作為準位能使用超軟型準位能。此外,作為泛函使用GGA/PBE。另外,將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構的能量。此外,在固定單元尺寸的狀態下進行原子配置的結構最適化,之後導出在各表面上劈開之後的結構的能量。
根據圖45A和45B所示的InGaZnO4的結晶的結構,製造在第一面、第二面、第三面和第四面中的任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此,第一面是Ga-Zn-O層和In-O層之間的結晶面,且是平行於(001)面(或ab面)的結晶面(參照圖45A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面,且是平行於(001)面(或ab面)的結晶面(參照圖45A)。第三面是平行於(110)面的結晶面(參照圖45B)。第四面是平行於(100)面(或bc面)的結晶面 (參照圖45B)。
以上述條件算出在各表面上劈開之後的結構的能量。接著,藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積,算出每個面的劈開容易性的指標的劈開能量。注意,結構的能量根據結構所包括的原子和電子算出,就是說,在計算中,考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用。
由計算的結果可知,第一面的劈開能量為2.60J/m2,第二面的劈開能量為0.68J/m2,第三面的劈開能量為2.18J/m2,第四面的劈開能量為2.12J/m2(參照以下表)。
由上述計算可知,在圖45A和45B所示的InGaZnO4的結晶的結構中第二面的劈開能量最低。也就是說,可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此,在本說明書中,劈開面是指最容易劈開的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面 是劈開面,所以圖45A所示的InGaZnO4的結晶可以在兩個與第二面相等的面分開。因此,可以認為在使離子等碰撞到靶材時在劈開能量最低的面劈開的威化餅狀的單元(將其稱為顆粒)作為最小單位飛出來。在這種情況下,InGaZnO4的顆粒包括Ga-Zn-O層、In-O層和Ga-Zn-O層的三層。
此外,因為第三面(平行於(110)面的結晶面)和第四面(平行於(100)面(或bc面)的結晶面)的劈開能量低於第一面(平行於(001)面(或ab面)的Ga-Zn-O層和In-O層之間的結晶面)的劈開能量,所以可以知道在很多情況下顆粒的平面形狀為三角形狀或六角形狀。
接著,利用古典分子動力學計算,作為靶材假定具有同系結構(homologous structure)的InGaZnO4的結晶並評價使用氬(Ar)或氧(O)濺射該靶材時的劈開面。圖46A示出用於計算的InGaZnO4的結晶(2688原子)的剖面結構,而圖46B示出其俯視結構。另外,圖46A所示的固定層是以位置不會發生變動的方式固定原子配置的層。此外,圖46A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Limited)製造的Materials Explorer5.0進行古典分子動力學計算。另外,將初期溫度設定為300K,將單元尺寸設定為一定,將時間步長設定為0.01毫微微秒,將步驟數設定為1000萬 次。在計算中,根據該條件對原子施加300eV的能量,並將原子從垂直於InGaZnO4的結晶的ab面的方向入射到單元中。
圖47A示出氬入射到具有圖46A和46B所示的InGaZnO4的結晶的單元中到99.9微微秒(psec)之後的原子排列。此外,圖47B示出氧入射到單元中到99.9微微秒之後的原子排列。另外,在圖47A和47B中省略圖46A所示的固定層的一部分而示出。
由圖47A可知,從氬入射到單元中到99.9微微秒在對應於圖45A所示的第二面的劈開面產生裂縫。因此,可以知道在氬碰撞到InGaZnO4的結晶時,以最頂面為第二面(第0第二面),在第二面(第2第二面)中產生大裂縫。
另一方面,由圖47B可知,從氧入射到單元中到99.9微微秒在對應於圖45A所示的第二面的劈開面產生裂縫。注意,可以知道在氧碰撞到單元時,在InGaZnO4的結晶的第二面(第1第二面)中產生大裂縫。
由此可知,在原子(離子)從包括具有同系結構的InGaZnO4的結晶的靶材的頂面碰撞時,InGaZnO4的結晶沿著第二面劈開且平板狀粒子(顆粒)剝離。此外,還可以知道此時使氧碰撞到單元時的顆粒尺寸小於使氬碰撞到單元時的顆粒尺寸。
另外,由上述計算可知剝離了的顆粒包括損 傷區域。有時可以藉由使因損傷產生的缺陷和氧起反應修復包括在顆粒中的損傷區域。
因此,調查了顆粒尺寸根據碰撞的原子的種類而不同的情況。
圖48A示出從氬入射到具有圖46A和46B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此,圖48A對應於圖46A和46B至圖47A的期間。
由圖48A可知,在氬碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時,在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後,該鋅達到第六層(Ga-Zn-O層)附近。另外,與鎵碰撞的氧被彈出到外面。因此,可以認為在使氬碰撞到包括InGaZnO4的結晶的靶材時,在圖46A中的第二面(第2第二面)產生裂縫。
圖48B示出從氧入射到具有圖46A和46B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此,圖48B對應於圖46A和46B至圖47A的期間。
另一方面,由圖48B可知,在氧碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時,在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後,該鋅達不到第五層(In-O層)。另外,與鎵碰撞的氧被彈出到外面。因此,可以認為在使氧碰撞到包括InGaZnO4的結晶的靶材時,在圖46A中的第二面(第1第二面)產生裂縫。
由本計算也可知在原子(離子)碰撞時InGaZnO4的結晶從劈開面剝離。
此外,從守恆定律的觀點討論裂縫的深度。可以由公式(1)及公式(2)表示能量守恆定律及動量守恆定律。在此,E是碰撞之前的氬或氧所具有的能量(300eV),mA是氬或氧的質量,vA是碰撞之前的氬或氧的速度,v' A是碰撞之後的氬或氧的速度,mGa是鎵的質量,vGa是碰撞之前的鎵的速度,v' Ga是碰撞之後的鎵的速度。
m A v A +m Ga v Ga =m A v' A +m Ga v' Ga (2)
當將氬或氧的碰撞假定為彈性碰撞時,可以由公式(3)表示vA、v' A、vGa和v' Ga的關係。
v' A -v' Ga =-(v A -v Ga ) (3)
根據公式(1)、公式(2)及公式(3),在vGa為0的情況下,可以由公式(4)表示氬或氧碰撞之後的鎵的速度v' Ga
在公式(4)中,將氬的質量或氧的質量代入 mA並對各原子碰撞之後的鎵的速度進行比較。在氬及氧的碰撞之前的能量相同時,氬碰撞時的鎵的速度為氧碰撞時的鎵的速度的1.24倍。因此,氬碰撞時的鎵的能量也比氧碰撞時的鎵的能量高鎵的速度的平方。
可以知道氬碰撞時的碰撞後的鎵的速度(能量)高於氧碰撞時的碰撞後的鎵的速度(能量)。因此,可以認為與在氧碰撞時相比,在氬碰撞時在較深的位置產生裂縫。
由上述計算可知藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材,從劈開面剝離而形成顆粒。另一方面,即使濺射沒有劈開面的靶材的其他結構的區域也不形成顆粒,而形成比顆粒微細的原子級的尺寸的濺射粒子。因為該濺射粒子比顆粒小,所以被認為藉由連接到濺射裝置的真空泵被排出。因此,在藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材時,難以考慮到各種尺寸或形狀的粒子飛到基板並沉積而形成膜的模型。被濺射的顆粒沉積而形成CAAC-OS的圖43A等所示的模型更有道理。
藉由上述步驟形成的CAAC-OS的密度與單晶OS的密度大致相同。例如,具有InGaZnO4的同系結構的單晶OS的密度為6.36g/cm3,而具有大致相同的原子數比的CAAC-OS的密度為6.3g/cm3左右。
圖49A和49B示出藉由濺射法形成的CAAC-OS的In-Ga-Zn氧化物(參照圖49A)及其靶材(參照圖 49B)的剖面的原子排列。利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM:High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。注意,在HAADF-STEM中,各原子的影像的濃淡與原子序數的平方成比例。因此,原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM,使用日立掃描穿透式電子顯微鏡HD-2700。
在對圖49A和49B進行比較時,可以知道CAAC-OS和靶材都具有同系結構,並且,CAAC-OS中的原子的配置對應於靶材。因此,如圖43A等的成膜模型所示,靶材的結晶結構被轉寫而形成CAAC-OS。
<氧化物半導體膜及氧化物導電體膜>
接著,參照圖50說明使用氧化物半導體形成的膜(以下稱為氧化物半導體膜(OS))及使用具有導電性的氧化物半導體膜19b、155b等由氧化物導電體形成的膜(以下稱為氧化物導電體膜(OC))的電阻率的溫度依賴性。在圖50中,橫軸示出測定溫度,縱軸示出電阻率。另外,三角形示出氧化物半導體膜(OS)的測定結果,圓圈示出氧化物導電體膜(OC)的測定結果。
以如下方法製造包含氧化物半導體膜(OS)的樣本:在玻璃基板上,藉由使用原子數比為In:Ga:Zn=1:1:1.2的濺射靶材的濺射法形成厚度為35nm 的In-Ga-Zn氧化物膜,藉由使用原子數比為In:Ga:Zn=1:4:5的濺射靶材的濺射法形成厚度為20nm的In-Ga-Zn氧化物膜,在450℃的氮氛圍下進行加熱處理之後,在450℃的氮及氧的混合氣體氛圍下進行加熱處理,並且利用電漿CVD法形成氧氮化矽膜。
此外,以如下方法製造包含氧化物導電體膜(OC)的樣本:在玻璃基板上,藉由使用原子數比為In:Ga:Zn=1:1:1的濺射靶材的濺射法形成厚度為100nm的In-Ga-Zn氧化物膜,在450℃的氮氛圍下進行加熱處理之後,在450℃的氮及氧的混合氣體氛圍下進行加熱處理,並且利用電漿CVD法形成氮化矽膜。
從圖50可知,氧化物導電體膜(OC)的電阻率的溫度依賴性低於氧化物半導體膜(OS)的電阻率的溫度依賴性。典型的是,80K以上且290K以下的氧化物導電體膜(OC)的電阻率的變化率低於±20%。或者,150K以上且250K以下的電阻率的變化率低於±10%。也就是說,氧化物導電體是簡併半導體,可以推測其傳導帶邊緣能階與費米能階一致或大致一致。因此,可將氧化物導電體膜(OC)用於電阻元件、電容元件的電極、像素電極、共用電極、佈線等。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施方式10
在本實施方式中,對應用本發明的一個方式的顯示裝置的電子裝置的結構實例進行說明。另外,在本實施方式中,參照圖51對應用本發明的一個方式的顯示裝置的顯示模組進行說明。
圖51所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷基板8010、電池8011。另外,有時不設置背光單元8007、電池8011、觸控面板8004等。
本發明的一個方式的顯示裝置例如可以用於顯示面板8006。
上蓋8001及下蓋8002根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或靜電容量式觸控面板,並且能夠被形成為與顯示面板8006重疊。此外,也可以使顯示面板8006的反基板(密封基板)具有觸控面板的功能。或者,也可以在顯示面板8006的各像素內設置光感測器,而用作光學觸控面板。或者,也可以在顯示面板8006的各像素內設置觸摸感測器用電極,而用作電容量式觸控面板。
背光單元8007包括光源8008。光源8008也可以設置在背光單元8007的端部,並使用光擴散板。
框架8009具有保護顯示面板8006的功能以及用來遮斷因印刷基板8010的工作而產生的電磁波的電 磁屏蔽的功能。此外,框架8009也可以具有作為散熱板的功能。
印刷基板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源,既可以使用外部的商業電源,又可以使用另行設置的電池8011的電源。當使用商用電源時,可以省略電池8011。
此外,在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖52A至52E是包括本發明的一個方式的顯示裝置的電子裝置的外觀圖。
作為電子裝置,例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、彈珠機(pachinko machine)等大型遊戲機等。
圖52A示出可攜式資訊終端,其包括主體1001、外殼1002、顯示部1003a和顯示部1003b等。顯示部1003b是觸控面板,藉由觸摸顯示在顯示部1003b上的鍵盤按鈕1004,可以操作螢幕且輸入文字。當然,也可以採用顯示部1003a是觸控面板的結構。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板,並將其用於顯示部1003a、顯示部1003b,可以 實現可靠性高的可攜式資訊終端。
圖52A所示的可攜式資訊終端可以具有如下功能:顯示各種資訊(靜止影像、動態影像、文字影像等);將日曆、日期或時刻等顯示在顯示部上;對顯示在顯示部上的資訊進行操作或編輯;以及利用各種軟體(程式)控制處理;等。另外,也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、儲存介質***部等的結構。
另外,圖52A所示的可攜式資訊終端可以採用以無線方式發送且接收資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。
圖52B示出可攜式音樂播放機,其中主體1021包括顯示部1023、用來戴在耳朵上的固定部1022、揚聲器、操作按鈕1024以及外部儲存槽1025等。藉由將上述實施方式所示的電晶體用作切換元件製造液晶面板或有機發光面板,並將其用於顯示部1023,可以實現可靠性高的可攜式音樂播放機。
另外,當對圖52B所示的可攜式音樂播放機添加天線、麥克風功能及無線功能且與行動電話一起使用時,可以在開車的同時進行無線免提通話。
圖52C示出行動電話,由外殼1030及外殼1031的兩個外殼構成。外殼1031具備顯示面板1032、揚聲器1033、麥克風1034、指向裝置1036、攝像頭1037、 外部連接端子1038等。另外,外殼1030具備進行行動電話的充電的太陽能電池1040、外部儲存槽1041等。另外,天線內置於外殼1031內部。藉由將上述實施方式所示的電晶體用於顯示面板1032,可以實現可靠性高的行動電話。
另外,顯示面板1032具備觸控面板,在圖52C中,使用虛線示出作為影像被顯示出來的多個操作鍵1035。另外,還安裝有用來將由太陽能電池1040輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板1032根據使用方式適當地改變顯示的方向。另外,由於在與顯示面板1032同一面上設置有攝像頭1037,所以可以實現視頻電話。揚聲器1033及麥克風1034不侷限於音訊通話,還可以進行視頻通話、錄音、再生等。再者,外殼1030和外殼1031可以滑動而從如圖52C那樣的展開狀態變成為重疊狀態,所以可以實現便於攜帶的小型化。
外部連接端子1038可以與AC轉接器及各種電纜如USB電纜等連接,由此可以進行充電及與個人電腦等的資料通訊。另外,藉由將儲存介質***外部儲存槽1041,可以對應於更大量資料的保存及移動。
另外,除了上述功能之外,還可以具有紅外線通信功能、電視接收功能等。
圖52D示出電視機的一個例子。在電視機1050中,外殼1051組裝有顯示部1053。可以用顯示部 1053顯示影像。此外,將CPU內置於支撐外殼1051的支架1055。藉由將上述實施方式所示的電晶體用於顯示部1053及CPU,可以實現可靠性高的電視機1050。
可以藉由外殼1051所具備的操作開關或另行提供的遙控器進行電視機1050的操作。此外,也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外,電視機1050採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
另外,電視機1050具備外部連接端子1054、儲存介質再現錄影部1052、外部儲存槽。外部連接端子1054可以與各種電纜如USB電纜等連接,由此可以進行與個人電腦等的資料通訊。藉由將盤狀儲存介質***儲存介質再現錄影部1052中,可以進行對儲存在儲存介質中的資料的讀出以及對儲存介質的寫入。另外,也可以將***外部儲存槽中的外部記憶體1056所儲存的影像或影像等顯示在顯示部1053上。
在上述實施方式所示的電晶體的關態洩漏電流極低的情況下,藉由將該電晶體應用於外部記憶體1056或CPU,可以提供耗電量充分降低的高可靠性電視機1050。
圖52E所示的可攜式資訊終端具備外殼1101以及設置在外殼1101的表面上的能夠進行顯示的顯示面板1110。
外殼1101具有頂面、背面、第一側面、與第一側面接觸的第二側面、與第一側面對置的第三側面、以及與第二側面對置的第四側面。
顯示面板1110包括與外殼1101的頂面重疊的第一顯示區域1111、與外殼1101的側面中之一重疊的第二顯示區域1112、與外殼1101的側面中之另一重疊的第三顯示區域1113、以及與第二顯示區域1112對置的第四顯示區域1114。
外殼1101的四個側面中的至少與顯示面板1110重疊的區域較佳為具有曲面形狀。例如,較佳為如下情況:在上面與側面之間以及側面與背面之間不具有角部,這種面連續的情況。另外,側面的形狀較佳為具有從外殼1101的上面到背面切線的傾斜連續的曲面。
另外,除了顯示面板1110以外,在外殼1101的表面上還可以具有硬體按鈕及外部連接端子等。此外,在與顯示面板1110重疊的位置上,具體地,在與各顯示區域重疊的區域中較佳為具有觸感器。
圖52E所示的可攜式資訊終端除了在平行於外殼的頂面的面上以外,還能夠在外殼的側面上進行顯示。尤其是,藉由沿著外殼的兩個以上的側面設置顯示區域,可以增加顯示的種類,所以是較佳的。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
實施例1
在本實施例中,對氧化物半導體膜、導電膜及絕緣膜的疊層結構的剖面形狀進行觀察。此外,對導電膜的金屬元素的組成進行分析。下面說明本實施例中所製造的樣本的詳細內容。
<樣本A1>
首先,準備基板。基板使用玻璃基板,在基板上形成絕緣膜601。
利用PECVD設備連續地形成厚度為50nm的氮化矽膜、厚度為300nm的氮化矽膜、厚度為50nm的氮化矽膜以及厚度為50nm的氧氮化矽膜而形成絕緣膜601。
接著,在絕緣膜601上形成多層膜603。層疊厚度為35nm的第一IGZO膜、厚度為10nm的第二IGZO膜以及厚度為20nm的IGO膜形成多層膜603。
下面說明多層膜603的形成方法。在如下條件下形成厚度為35nm的第一IGZO膜:將基板溫度設定為300℃;作為濺射靶材使用In:Ga:Zn=1:1:1(原子數比)的金屬氧化物靶材;作為濺射氣體使用33vol%的氧(以氬稀釋)而將該氧供應給濺射裝置的處理室內;將 處理室內的壓力控制為0.4Pa;以及供應200W的功率。接著,在如下條件下形成厚度為10nm的第二IGZO膜:將基板溫度設定為200℃;作為濺射靶材使用In:Ga:Zn=1:3:6(原子數比)的金屬氧化物靶材;作為濺射氣體使用33vol%的氧(以氬稀釋)而將該氧供應給濺射裝置的處理室內;將處理室內的壓力控制為0.4Pa;以及供應200W的功率。接著,在如下條件下形成厚度為20nm的IGO膜:將基板溫度設定為170℃;作為濺射靶材使用In:Ga=7:93(原子數比)的金屬氧化物靶材;作為濺射氣體使用75vol%的氧(以氬稀釋)而將該氧供應給濺射裝置的處理室內;將處理室內的壓力控制為0.4Pa;以及供應200W的功率。接著,在藉由光微影製程將遮罩形成在第一IGZO膜、第二IGZO膜以及IGO膜上之後,進行蝕刻處理,來形成多層膜603。
然後,去除遮罩。
接著,在450℃的氮氛圍下進行1小時的加熱處理,然後在450℃的氧和氮的混合氛圍下進行1小時的加熱處理。
接著,在多層膜603上形成導電膜605。層疊厚度為30nm的第一Cu-Mn合金膜、厚度為200nm的Cu膜以及厚度為100nm的第二Cu-Mn合金膜形成導電膜605。
下面說明導電膜605的形成方法。在如下條件下藉由濺射法形成第一Cu-Mn合金膜:將基板溫度設 定為室溫;將流量為100sccm的Ar氣體供應給處理室;將處理室的壓力調整為0.4Pa;以及使用直流(DC)電源將2000W的功率供應給靶材。此外,使用的靶材的組成為Cu:Mn=90:10[原子%]。接著,藉由如下濺射法形成Cu膜:將基板溫度設定為100℃;將流量為75sccm的Ar氣體供應給處理室;將處理室的壓力調整為1.0Pa;以及使用直流(DC)電源將15000W的功率供應給靶材。接著,採用與第一Cu-Mn合金膜相同的條件形成第二Cu-Mn合金膜。接著,在第二Cu-Mn合金膜上形成光阻遮罩,在該光阻遮罩上塗佈蝕刻劑進行濕蝕刻處理,來形成導電膜605。作為蝕刻劑,使用包含有機酸水溶液及過氧化氫水的蝕刻劑。
然後,去除遮罩。
接著,在導電膜605上形成絕緣膜607。利用PECVD設備在真空中連續地形成厚度為50nm的氧氮化矽膜、厚度為400nm的氧氮化矽膜,來形成絕緣膜607。
接著,在350℃的氧和氮的混合氛圍下進行1小時的加熱處理。
經過上述步驟,製造樣本A1。
接著,利用掃描穿透式電子顯微鏡(STEM:Scanning Transmission Electron Microscopy)觀察樣本A1的剖面。圖53A示出樣本A1的剖面觀察影像。注意,圖53A是位相差影像(TE影像)。
由圖53A所示的剖面影像可知,確認到在多 層膜603上本實施例中所製造的樣本A1的導電膜605具有良好的剖面形狀。
接著,對圖53A的(1)地點、(2)地點以及(3)地點進行能量色散型X射線分析(EDX:Energy Dispersive X-ray Spectroscopy)。圖53B示出藉由EDX分析獲得的Cu及Mn的組成。由圖53B可知,在Cu膜的內部(圖53A的(1)地點)中沒有檢出Mn,而在Cu膜的側壁(圖53A的(2)地點)中檢出2atoms%至4atoms%的Mn。
151‧‧‧基板
153‧‧‧絕緣膜
153a‧‧‧絕緣膜
155b‧‧‧氧化物半導體膜
156‧‧‧覆蓋膜
156a‧‧‧覆蓋膜
157‧‧‧絕緣膜
157a‧‧‧絕緣膜
159‧‧‧導電膜
159a‧‧‧導電膜
159b‧‧‧導電膜

Claims (20)

  1. 一種半導體裝置,包括:具有導電性的氧化物半導體膜;以及接觸於該具有導電性的氧化物半導體膜的第一導電膜,其中,該第一導電膜包括Cu-X合金膜,X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti,並且,該具有導電性的氧化物半導體膜的氫濃度為8×1019atoms/cm3以上。
  2. 根據申請專利範圍第1項之半導體裝置,其中該具有導電性的氧化物半導體膜的電阻率為1×10-3Ωcm以上且低於1×104Ωcm。
  3. 根據申請專利範圍第1項之半導體裝置,其中該第一導電膜包括Cu-Mn合金膜。
  4. 根據申請專利範圍第1項之半導體裝置,其中該具有導電性的氧化物半導體膜包括氫及氧缺損,並且該氫位於該氧缺損中。
  5. 根據申請專利範圍第1項之半導體裝置,還包括電阻元件,其中該電阻元件包括該具有導電性的氧化物半導體膜、該第一導電膜及第二導電膜,並且該第二導電膜與該具有導電性的氧化物半導體膜接觸。
  6. 根據申請專利範圍第1項之半導體裝置,還包括電容元件,其中該電容元件包括該具有導電性的氧化物半導體膜、該第一導電膜、絕緣膜及第二導電膜,該絕緣膜在該具有導電性的氧化物半導體膜及該第一導電膜上,並且該第二導電膜在該絕緣膜上且與該具有導電性的氧化物半導體膜重疊。
  7. 根據申請專利範圍第6項之半導體裝置,其中該絕緣膜是氮化物絕緣膜。
  8. 一種半導體裝置,包括:具有導電性的氧化物半導體膜;以及該具有導電性的氧化物半導體膜上的第一導電膜,其中,該第一導電膜包括Cu-Mn合金膜及該Cu-Mn合金膜上的Cu膜,該第一導電膜的外周被包括氧化錳的膜覆蓋,該包括氧化錳的覆蓋膜與該具有導電性的氧化物半導體膜、該Cu-Mn合金膜及該Cu膜接觸,並且,該具有導電性的氧化物半導體膜的氫濃度為8×1019atoms/cm3以上。
  9. 根據申請專利範圍第8項之半導體裝置,其中該具有導電性的氧化物半導體膜的電阻率為1×10-3Ωcm以上且低於1×104Ωcm。
  10. 根據申請專利範圍第8項之半導體裝置, 其中該具有導電性的氧化物半導體膜包括氫及氧缺損,並且該氫位於該氧缺損中。
  11. 根據申請專利範圍第8項之半導體裝置,還包括電阻元件,其中該電阻元件包括該具有導電性的氧化物半導體膜、該第一導電膜及第二導電膜,並且該第二導電膜與該具有導電性的氧化物半導體膜接觸。
  12. 根據申請專利範圍第8項之半導體裝置,還包括電容元件,其中該電容元件包括該具有導電性的氧化物半導體膜、該第一導電膜、絕緣膜及第二導電膜,該絕緣膜該具有導電性的氧化物半導體膜及該第一導電膜上,並且該第二導電膜該絕緣膜上且與該具有導電性的氧化物半導體膜重疊。
  13. 根據申請專利範圍第12項之半導體裝置,其中該絕緣膜是氮化物絕緣膜。
  14. 一種半導體裝置,包括:第一氧化物半導體膜;包括第二氧化物半導體膜的電晶體;以及與該第一氧化物半導體膜及該第二氧化物半導體膜接觸的第一導電膜, 其中,該第一導電膜包括Cu-X合金膜及該Cu-X合金膜上的Cu膜,X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti,該第一氧化物半導體膜具有導電性,該第一氧化物半導體膜的氫濃度為8×1019atoms/cm3以上,該第二氧化物半導體膜的氫濃度為5×1019atoms/cm3以下,並且,該第一氧化物半導體膜的電阻率為該第二氧化物半導體膜的1×10-8倍以上且低於1×10-1倍。
  15. 根據申請專利範圍第14項之半導體裝置,其中該第一氧化物半導體膜的該電阻率為1×10-3Ωcm以上且低於1×104Ωcm。
  16. 根據申請專利範圍第14項之半導體裝置,其中該第一導電膜包括Cu-Mn合金膜。
  17. 根據申請專利範圍第16項之半導體裝置,其中該Cu膜的一部分被包括氧化錳的膜覆蓋,並且該Cu膜的該一部分與該包括氧化錳的膜接觸。
  18. 根據申請專利範圍第14項之半導體裝置,其中該第一氧化物半導體膜包括氫及氧缺損,並且該氫位於該氧缺損中。
  19. 根據申請專利範圍第14項之半導體裝置,還包括電容元件,其中該電容元件包括該第一氧化物半導體膜、該第一 導電膜、絕緣膜及第二導電膜,該絕緣膜在該第一氧化物半導體膜及該第一導電膜上,並且該第二導電膜在該絕緣膜上且與該第一氧化物半導體膜重疊。
  20. 根據申請專利範圍第19項之半導體裝置,其中該絕緣膜是氮化物絕緣膜。
TW103140067A 2013-11-29 2014-11-19 半導體裝置 TWI664728B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-248284 2013-11-29
JP2013248284 2013-11-29
JP2014-038615 2014-02-28
JP2014038615 2014-02-28

Publications (2)

Publication Number Publication Date
TW201528505A true TW201528505A (zh) 2015-07-16
TWI664728B TWI664728B (zh) 2019-07-01

Family

ID=53198434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140067A TWI664728B (zh) 2013-11-29 2014-11-19 半導體裝置

Country Status (7)

Country Link
US (2) US20150155313A1 (zh)
JP (5) JP2015179815A (zh)
KR (1) KR102306201B1 (zh)
CN (2) CN113675275A (zh)
DE (1) DE112014005438T5 (zh)
TW (1) TWI664728B (zh)
WO (1) WO2015079362A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885383A (zh) * 2016-09-30 2018-04-06 三星显示有限公司 显示模块

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109524303B (zh) * 2018-11-23 2021-03-19 京东方科技集团股份有限公司 导电图形及其制作方法、显示基板、显示装置
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
JP7461129B2 (ja) * 2019-10-17 2024-04-03 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04127128A (ja) * 1990-09-18 1992-04-28 Sharp Corp アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
FR2737314B1 (fr) * 1995-07-28 1997-08-29 Thomson Lcd Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100685312B1 (ko) * 2000-02-25 2007-02-22 엘지.필립스 엘시디 주식회사 액정표시패널 및 그의 제조방법
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6909145B2 (en) 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US20060178007A1 (en) 2005-02-04 2006-08-10 Hiroki Nakamura Method of forming copper wiring layer
JP2006245558A (ja) 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP2051287A4 (en) 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5196467B2 (ja) 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US9047815B2 (en) * 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR102195170B1 (ko) 2009-03-12 2020-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI422035B (zh) * 2009-12-22 2014-01-01 Au Optronics Corp 半導體元件結構及其製造方法
WO2012002574A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 薄膜トランジスタ
WO2012002292A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5403527B2 (ja) 2010-07-02 2014-01-29 合同会社先端配線材料研究所 半導体装置
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012128030A1 (en) 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
JP2012222171A (ja) 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
KR20140101817A (ko) * 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TW201901972A (zh) * 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Shカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
WO2013115052A1 (ja) 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
JP5824535B2 (ja) 2012-01-31 2015-11-25 シャープ株式会社 半導体装置およびその製造方法
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102069158B1 (ko) 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201523877A (zh) 2013-11-29 2015-06-16 Semiconductor Energy Lab 半導體裝置、半導體裝置的製造方法以及顯示裝置
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885383A (zh) * 2016-09-30 2018-04-06 三星显示有限公司 显示模块
CN107885383B (zh) * 2016-09-30 2021-05-25 三星显示有限公司 显示模块

Also Published As

Publication number Publication date
US20150155313A1 (en) 2015-06-04
KR20160089520A (ko) 2016-07-27
DE112014005438T5 (de) 2016-08-25
CN113675275A (zh) 2021-11-19
JP2022140509A (ja) 2022-09-26
WO2015079362A1 (en) 2015-06-04
CN105793994A (zh) 2016-07-20
JP2024026089A (ja) 2024-02-28
JP2015179815A (ja) 2015-10-08
US20180012912A1 (en) 2018-01-11
CN105793994B (zh) 2021-10-29
TWI664728B (zh) 2019-07-01
KR102306201B1 (ko) 2021-09-30
US11430817B2 (en) 2022-08-30
JP6788080B2 (ja) 2020-11-18
JP2019197922A (ja) 2019-11-14
JP2021036599A (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI664728B (zh) 半導體裝置
TWI665814B (zh) 可攜式資訊終端
KR102669385B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
JP7302067B2 (ja) 表示装置
TWI645568B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
JP2019192929A (ja) 半導体装置
TW201523877A (zh) 半導體裝置、半導體裝置的製造方法以及顯示裝置
TW201531781A (zh) 半導體裝置
JP6382566B2 (ja) 半導体装置、表示装置及び電子機器
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees