TW201525492A - 自動測試設備及其控制方法 - Google Patents
自動測試設備及其控制方法 Download PDFInfo
- Publication number
- TW201525492A TW201525492A TW102148866A TW102148866A TW201525492A TW 201525492 A TW201525492 A TW 201525492A TW 102148866 A TW102148866 A TW 102148866A TW 102148866 A TW102148866 A TW 102148866A TW 201525492 A TW201525492 A TW 201525492A
- Authority
- TW
- Taiwan
- Prior art keywords
- module
- signal
- automatic test
- test
- test device
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本發明揭露一種自動測試設備及其控制方法,所述自動測試設備包括儲存模組、多工模組、控制模組與數位類比轉換模組。儲存模組用以儲存複數個資料訊號。多工模組用以接收具有不同頻率的複數個時脈訊號,並依據控制訊號由所述多個時脈訊號中選擇其中之一輸出。控制模組用以產生控制訊號,並選擇性地讀取所述多個資料訊號其中之一。數位類比轉換模組用以依據多工模組所輸出的時脈訊號與被控制模組讀取的資料訊號產生測試訊號,並輸出測試訊號至待測裝置。藉此,本發明僅需單一個記憶體即能一次測試複數個待測裝置。
Description
本發明有關於一種自動測試設備及其控制方法,且特別是有關於一種適用於平行測試架構的自動測試設備及其控制方法。
目前市面上的自動測試設備(automatic test equipment,ATE)在對待測裝置(device under test,DUT)進行類比波形(analog waveform)的測試時,測試人員僅需依照測試需求輸入所需之資料與其所需測試的參數(例如類比波形的頻率),自動測試設備即可依照上述輸入之資料與參數對待測裝置輸入類比波形,並接收由待測裝置所反饋的波形,以作為類比測試用途。
上述這種類比波形的產生方式是透過軟體的演算後載入硬體記憶體而達成,此硬體記憶體需事先寫入對應的資料,且一組測試的參數所對應的資料僅能儲存於一個硬體記憶體中。
然而,隨著現今半導體製程的進步,自動測試設備已漸漸朝向高密度且複雜的平行測試架構演進,以符合高
密度測試通道的需求,但目前的自動測試設備針對類比測試有很多資源的限制(例如測試深度與不同site間的測試頻率),這些限制會使得原本已為數不多的類比通道的自動測試設備在使用上更顯出窘境。
有鑒於以上的問題,本揭露提出一種自動測試設備及其控制方法,其透過多工模組與控制模組之設計,使得自動測試設備僅需單一個實體記憶體即能實現平行測試架構,增加了此實體記憶體的使用效率。
根據本揭露一實施例中的一種自動測試設備,此自動測試設備用於測試第一待測裝置。此自動測試設備主要包括儲存模組、第一多工模組、控制模組以及第一數位類比轉換模組,其中控制模組電性連接儲存模組與第一多工模組,第一數位類比轉換模組電性連接第一多工模組的輸出端與控制模組。儲存模組用以儲存複數個資料訊號。第一多工模組用以接收具有不同頻率的複數個時脈訊號並依據控制訊號由所述多個時脈訊號中選擇其中之一輸出。控制模組用以產生控制訊號,並選擇性地讀取儲存模組中的所述多個資料訊號其中之一。第一數位類比轉換模組用以依據第一多工模組所輸出的時脈訊號與被控制模組讀取的資料訊號產生第一測試訊號,並輸出此第一測試訊號至第一待測裝置。
於一實施例中,自動測試設備於接收到第一待測
裝置所輸出的反饋訊號時,第一數位類比轉換模組會至少依據所述多個時脈訊號其中之一對反饋訊號進行取樣,並據以產生測試結果訊號。
根據本揭露一實施例中的一種自動測試設備控制方法,此自動測試設備控制方法用於以自動測試設備測試第一待測裝置。此自動測試設備控制方法的步驟流程如下所述。接收具有不同頻率的複數個時脈訊號,並由所述多個時脈訊號中選擇其中之一。選擇性地讀取自動測試設備中的複數個資料訊號其中之一。依據被選擇的時脈訊號與被讀取的資料訊號產生第一測試訊號,並輸出此第一測試訊號至第一待測裝置。
於一實施例中,自動測試設備於接收到第一待測裝置所輸出的反饋訊號時,此自動測試設備更至少依據所述多個時脈訊號其中之一對此反饋訊號進行取樣,並據以產生測試結果訊號。
綜合以上所述,本揭露提供一種自動測試設備及其控制方法,此自動測試設備透過多工模組可以由複數個時脈訊號選擇其中之一來給對應的數位類比轉換模組之特性,使得數位類比轉換模組可依據多工模組所選擇的時脈訊號與儲存模組中所儲存的複數個資料訊號其中之一來產生一種提供給待測裝置的測試訊號。另一方面,在自動測試設備接收到待測裝置所輸出的反饋訊號時,數位類比轉換模組更可以
依據多工模組所選擇的時脈訊號來對此反饋訊號進行取樣,以將反饋訊號解調回測試結果訊號。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
1、1’‧‧‧自動測試設備
100‧‧‧儲存模組
102、102a、102b‧‧‧多工模組
104‧‧‧控制模組
106、106a、106b‧‧‧數位類比轉換模組
108‧‧‧切換模組
2、2a、2b‧‧‧待測裝置
S300~S304‧‧‧步驟流程
第1圖係為根據本揭露一實施例之自動測試設備的功能方塊圖。
第2圖係為根據本揭露另一實施例之自動測試設備的功能方塊圖。
第3圖係為根據本揭露一實施例之自動測試設備控制方法的步驟流程圖。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參照第1圖,第1圖係為根據本揭露一實施例
之自動測試設備的功能方塊圖。如第1圖所示,此自動測試設備1用於測試第一待測裝置2,此自動測試設備1主要包括儲存模組100、第一多工模組102、控制模組104以及第一數位類比轉換模組106,其中第一多工模組102與第一數位類比轉換模組106互相電性連接,且儲存模組100、第一多工模組102以及第一數位類比轉換模組106皆與控制模組104電性連接。以下將分別就自動測試設備1中的各部功能模組作詳細的說明。
儲存模組100用以儲存複數個資料訊號,其中此資料訊號係為自動測試設備1欲對第一待測裝置2進行測試的數位資料。於實務上,儲存模組100可以為一種可程式化唯讀記憶體(programmable read-only memory,PROM)、可擦可程式化唯讀記憶體(erasable programmable read-only memory,EPROM)、可電擦可程式化唯讀記憶體(electrically erasable programmable read-only memory,EEPROM)、快閃記憶體(flash memory)等非揮發性記憶體(non-volatile memory),或者是可以為一種動態隨機存取記憶體(dynamic random access memory,DRAM)、靜態隨機存取記憶體(static random access memory,SRAM)等揮發性記憶體(volatile memory),本發明在此不加以限制。
第一多工模組102用以接收具有不同頻率的複數個時脈訊號,並依據控制模組104所產生的控制訊號而由
所述多個時脈訊號中選擇其中之一輸出。於實務上,第一多工模組102可以為一種多工器(multiplexer,MUX),由於多工器技術已為於所屬技術領域具有通常知識者所慣用技術,故在此不再特別贅述。
此外,自動測試設備1更可以包括有時脈產生模組(未繪示於圖式),此時脈產生模組電性連接第一多工模組102,且此時脈產生模組用以對第一多工模組102提供所述多個時脈訊號。於實務上,時脈產生模組為一種振盪器(oscillator),且此振盪器可以依據自動測試設備1的實際需求而逕行設定所輸出時脈訊號的頻率以及數量。
控制模組104用以產生上述的控制訊號,並選擇性地從儲存模組100中讀取所述多個資料訊號其中之一。於實務上,控制模組可以為一種場可程式邏輯閘陣列(field programmable gate array,FPGA)、微控制器(microcontroller,MCU)或中央處理器(central processing unit,CPU),本發明在此不加以限制。
第一數位類比轉換模組106用以依據第一多工模組102所輸出的時脈訊號與被控制模組104讀取的資料訊號而產生一個第一測試訊號,並輸出此第一測試訊號至第一待測裝置2。換句話說,第一數位類比轉換模組106用以將第一多工模組102所輸出的時脈訊號的頻率以及被控制模組104讀取的資料訊號的數位資料進行調變,並據以產生一種類比
測試訊號,並將此類比測試訊輸出至第一待測裝置2,使得第一待測裝置2可以依據此類比測試訊號進行測試程序。
此外,當自動測試設備1接收到第一待測裝置2所輸出的反饋訊號(即第一待測裝置2依據第一測試訊號進行測試程序時所產生的訊號)時,第一數位類比轉換模組106至少會依據所述多個時脈訊號其中之一對上述的反饋訊號進行取樣,並據以產生一個測試結果訊號。換句話說,當自動測試設備1接收到第一待測裝置2所輸出的反饋訊號時,第一數位類比轉換模組106會依據所述多個時脈訊號其中之一的頻率,將屬於類比訊號的反饋訊號進行取樣,以將上述的反饋訊號解調為具有複數個取樣點的測試結果訊號。於實務上,第一數位類比轉換模組106可以為一種數位類比轉換器(digital to analog converter,DAC)與類比數位轉換器(analog to digital converter,ADC)所組成之組合電路。
在實際的操作中,第一數位類比轉換模組106更可透過探針(probe)或是其他傳輸埠來與第一待測裝置2電性連接,本發明在此不加以限制。此外,當第一數位類比轉換模組106將反饋訊號解調回測試結果訊號後,控制模組104更可以將屬於數位訊號的測試結果訊號寫入至儲存模組100中,或是直接將此測試結果訊號以圖像、數值或聲音的方式提供給測試人員,本發明在此不加以限制。
因此,自動測試設備1更可包括有提示模組(未
繪示於圖式),此提示模組電性連接控制模組104,此提示模組用以依據上述的測試結果訊號而產生一組提示訊號,此提示訊號用以指示測試結果訊號中的資訊。於實務上,提示模組可以為一種顯示模組(例如發光二極體、顯示面板、七段顯示器等電子顯示元件)或是發聲模組(例如喇叭、蜂鳴器等電子發聲元件),本發明在此不加以限制。若提示模組為顯示模組的話,則提示訊號係以影像或是光線之型式呈現給測試人員;若提示模組為發聲模組的話,則提示訊號係以聲音之型式呈現給測試人員。
請參照第2圖,第2圖係為根據本揭露另一實施例之自動測試設備的功能方塊圖。如第2圖所示,此自動測試設備1’用於測試第一待測裝置2a與第二待測裝置2b,此自動測試設備1’主要包括儲存模組100、第一多工模組102a、第二多工模組102b、控制模組104、第一數位類比轉換模組106a、第二數位類比轉換模組106b以及切換模組108,其中第一多工模組102a與第一數位類比轉換模組106a互相電性連接,第二多工模組102b與第二數位類比轉換模組106b互相電性連接,切換模組108電性連接於第一數位類比轉換模組106a與第二數位類比轉換模組106b之間,且儲存模組100、第一多工模組102a、第二多工模組102b以及切換模組108皆與控制模組104電性連接。
由於本實施例之自動測試設備1’之大部份的功能模組與前一實施例之自動測試設備1相同,其主要差別僅在於功能模組的個數不同,例如本實施例之自動測試設備1’中的第一多工模組102a與第二多工模組102b皆相同於前一實施例之自動測試設備1的第一多工模組102,本實施例之自動測試設備1’中的第一數位類比轉換模組106a與第二數位類比轉換模組106b皆相同於前一實施例之自動測試設備1的第一數位類比轉換模組106,故本實施例在此不再加以贅述相同的功能模組的作動方式。
與前一實施例之自動測試設備1不同的是,本實施例之自動測試設備1’更包括有切換模組108,此切換模組108受控於控制模組101,而使得切換模組108可以選擇性地導通儲存模組100與第一數位類比轉換模組106a之間的路徑或儲存模組100與第二數位類比轉換模組106b之間的路徑。
藉此,在實際的操作中,本實施例之自動測試設備1’可以透過切換模組108對第一待測裝置2a與第二待測裝置2b進行平行測試的動作。舉例來說,於自動測試設備1’接收到第一待測裝置2a所輸出的反饋訊號而使第一數位類比轉換模組106a對此反饋訊號進行取樣的過程中,切換模組108會導通儲存模組100與第二數位類比轉換模組106b之間的路徑,使得第二數位類比轉換模組106b可以依據第二多工模組102b所輸出的時脈訊號與被控制模組104讀取的資料訊號而
產生一個第二測試訊號。接著,於第二數位類比轉換模組106b輸出第二測試訊號至第二待測裝置2b的過程中,切換模組108會導通儲存模組100與第一數位類比轉換模組106b之間的路徑,以使控制模組104可以將第一數位類比轉換模組106a所產生的測試結果訊號寫入至儲存模組100,或是將測試結果訊號以圖像、數值或聲音的方式提供給測試人員。
此外,雖然本實施例之自動測試設備1’係為具有兩個多工模組(即第一多工模組102a與第二多工模組102b)與兩個數位類比轉換模組(即第一數位類比轉換模組106a與第二數位類比轉換模組106b),但本發明在此不加以限制自動測試設備中的多工模組與數位類比轉換模組的個數,於所屬技術領域具有通常知識者可以依據所欲同時測試之待測裝置的個數而逕行設計出合理之結構。
值得注意的是,由於本發明實施例之自動測試設備1’可以透過控制模組104與切換模組108之作用來達成儲存模組100的資源分配,使得本發明實施例之儲存模組100可以為一種單一記憶體,此單一記憶體具有複數個記憶區塊(memory block),每一個記憶區塊儲存有所述多個資料訊號其中之一。此外,某些情況下,控制模組104可將測試結果訊號寫入至儲存模組100中的其中一個記憶區塊中。
請第3圖,第3圖係為根據本揭露一實施例之自
動測試設備控制方法的步驟流程圖。如第3圖所示,此自動測試設備控制方法適用於第1圖所繪示之自動測試設備1或第2圖所繪示之自動測試設備1’。以下將分別就自動測試設備控制方法中的各步驟流程作詳細的說明。
在步驟S300中,自動測試設備1(或自動測試設備1’)會接收具有不同頻率的複數個時脈訊號,並由這些時脈訊號中選擇其中之一。在步驟S302中,自動測試設備1(或自動測試設備1’)會選擇性地讀取自動測試設備1(或自動測試設備1’)中的複數個資料訊號其中之一。在步驟S304中,自動測試設備1(或自動測試設備1’)會依據被選擇的時脈訊號與被讀取的資料訊號來產生一個第一測試訊號,並輸出此第一測試訊號至第一待測裝置2(或第一待測裝置2a)。
值得注意的是,本實施例之自動測試設備控制方法在此不加以限制步驟S300與步驟S302的先後順序,換句話說,步驟S302可以執行於步驟S300之前,或是步驟S300與步驟S302可以同時一起被執行。此外,自動測試設備1(或自動測試設備1’)中的記憶體個數僅具有一個實體記憶體,此實體記憶體具有複數個記憶區塊,此記憶區塊儲存有所述多個資料訊號其中之一。
除此之外,自動測試設備1(或自動測試設備1’)於接收到第一待測裝置2(或第一待測裝置2a)所輸出的反饋訊號時,自動測試設備1(或自動測試設備1’)更至少依據所述
多個時脈訊號其中之一對此反饋訊號進行取樣,並據以產生一個測試結果訊號。在某些情況下,上述的測試結果訊號會被寫入至自動測試設備1(或自動測試設備1’)的實體記憶體中。
承接上述,於自動測試設備1’接收到第一待測裝置2a所輸出的反饋訊號而對反饋訊號進行取樣的步驟中,自動測試設備1’更可以依據被第二多工模組102b所選擇的時脈訊號與被讀取的資料訊號產生一個第二測試訊號,並輸出此第二測試訊號至第二待測裝置2b。
綜合以上所述,本發明實施例提供一種自動測試設備及其控制方法,此自動測試設備透過多工模組可以由複數個時脈訊號選擇其中之一來給對應的數位類比轉換模組之特性,使得數位類比轉換模組可依據多工模組所選擇的時脈訊號與儲存模組中所儲存的複數個資料訊號其中之一來產生一種提供給待測裝置的測試訊號。另一方面,在自動測試設備接收到待測裝置所輸出的反饋訊號時,數位類比轉換模組更可以依據多工模組所選擇的時脈訊號來對此反饋訊號進行取樣,以將反饋訊號解調回測試結果訊號。藉此,本發明實施例之自動測試設備及其控制方法可以對儲存模組進行有效率的資源分配,使得儲存模組僅需單一個記憶體即能達成一次測試複數個待測裝置的平行測試架構,除了可以降低自動
測試設備的製造成本與減少PCB在設計上的總面積外,更可以增加記憶體的使用效率,十分具有實用性。
雖然本發明以上述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1‧‧‧自動測試設備
100‧‧‧儲存模組
102‧‧‧多工模組
104‧‧‧控制模組
106‧‧‧數位類比轉換模組
2‧‧‧待測裝置
Claims (10)
- 一種自動測試設備,用於測試一第一待測裝置,該自動測試設備包括:一儲存模組,用以儲存複數個資料訊號;一第一多工模組,用以接收具有不同頻率的複數個時脈訊號,並依據一控制訊號由該些時脈訊號中選擇其中之一輸出;一控制模組,電性連接該儲存模組與該第一多工模組,用以產生該控制訊號,並選擇性地讀取該些資料訊號其中之一;以及一第一數位類比轉換模組,電性連接該第一多工模組的輸出端與該控制模組,用以依據該第一多工模組所輸出的該時脈訊號與被該控制模組讀取的該資料訊號產生一第一測試訊號,並輸出該第一測試訊號至該第一待測裝置。
- 如請求項1所述之自動測試設備,其中該自動測試設備於接收到該第一待測裝置所輸出的一反饋訊號時,該第一數位類比轉換模組至少依據該些時脈訊號其中之一對該反饋訊號進行取樣,並據以產生一測試結果訊號。
- 如請求項2所述之自動測試設備,其中該自動測試設備更包括:一第二多工模組,電性連接該控制模組,用以接收該 些時脈訊號,並依據該控制訊號由該些時脈訊號中選擇其中之一輸出;以及一第二數位類比轉換模組,電性連接該第二多工模組的輸出端與該控制模組,於該自動測試設備接收到該第一待測裝置所輸出的該反饋訊號而使該第一數位類比轉換模組對該反饋訊號進行取樣的過程中,該第二數位類比轉換模組依據該第二多工模組所輸出的該時脈訊號與被該控制模組讀取的該資料訊號產生一第二測試訊號,並輸出該第二測試訊號至一第二待測裝置。
- 如請求項3所述之自動測試設備,其中該自動測試設備更包括一切換模組,該切換模組電性連接於該控制模組、該第一數位類比轉換模組與該第二數位類比轉換模組之間,該切換模組用以選擇性地導通該儲存模組與該第一數位類比轉換模組之間的路徑或該儲存模組與該第二數位類比轉換模組之間的路徑。
- 如請求項1所述之自動測試設備,其中該自動測試設備更包括一時脈產生模組,該時脈產生模組電性連接該第一多工模組,該時脈產生模組用以提供該些時脈訊號。
- 如請求項1所述之自動測試設備,其中該儲存模組係為一單一記憶體,該單一記憶體具有複數個記憶區塊,每一該記憶區塊儲存該些資料訊號其中之一。
- 一種自動測試設備控制方法,用於以一自動測試設備測試 一第一待測裝置,該自動測試設備控制方法包括:接收具有不同頻率的複數個時脈訊號,並由該些時脈訊號中選擇其中之一;選擇性地讀取該自動測試設備中的複數個資料訊號其中之一;以及依據被選擇的該時脈訊號與被讀取的該資料訊號產生一第一測試訊號,並輸出該第一測試訊號至該第一待測裝置。
- 如請求項7所述之自動測試設備控制方法,其中該自動測試設備於接收到該第一待測裝置所輸出的一反饋訊號時,該自動測試設備更至少依據該些時脈訊號其中之一對該反饋訊號進行取樣,並據以產生一測試結果訊號。
- 如請求項8所述之自動測試設備控制方法,其中於該自動測試設備接收到該第一待測裝置所輸出的該反饋訊號而對該反饋訊號進行取樣的步驟中,更包括依據被選擇的該時脈訊號與被讀取的該資料訊號產生一第二測試訊號,並輸出該第二測試訊號至一第二待測裝置。
- 如請求項7所述之自動測試設備控制方法,其中該自動測試設備中具有一單一記憶體,該單一記憶體具有複數個記憶區塊,每一該記憶區塊儲存該些資料訊號其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102148866A TWI512309B (zh) | 2013-12-27 | 2013-12-27 | 自動測試設備及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102148866A TWI512309B (zh) | 2013-12-27 | 2013-12-27 | 自動測試設備及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201525492A true TW201525492A (zh) | 2015-07-01 |
TWI512309B TWI512309B (zh) | 2015-12-11 |
Family
ID=54197575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102148866A TWI512309B (zh) | 2013-12-27 | 2013-12-27 | 自動測試設備及其控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI512309B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1150440C (zh) * | 1995-05-18 | 2004-05-19 | 符号技术公司 | 编码数据处理***接口装置 |
TWI224197B (en) * | 2003-01-09 | 2004-11-21 | Delta Electronics Inc | Automatic test system |
US7313496B2 (en) * | 2005-02-11 | 2007-12-25 | Advantest Corporation | Test apparatus and test method for testing a device under test |
TWI314494B (en) * | 2007-01-23 | 2009-09-11 | Chroma Ate Inc | Module scanning fixture and method of performing the same |
TW201316013A (zh) * | 2011-10-12 | 2013-04-16 | Advantest Corp | 測試裝置以及測試方法 |
-
2013
- 2013-12-27 TW TW102148866A patent/TWI512309B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI512309B (zh) | 2015-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080052585A1 (en) | Integrated testing apparatus, systems, and methods | |
US7856578B2 (en) | Strobe technique for test of digital signal timing | |
US20180081775A1 (en) | Test unit and test method for efficient testing during long idle periods | |
US7661043B2 (en) | Test apparatus, and method of manufacturing semiconductor memory | |
TW201317995A (zh) | 記憶體測試系統及測試方法 | |
EP1927203A2 (en) | Strobe technique for test of digital signal timing | |
JP2008084461A (ja) | テスト制御回路 | |
US20150058685A1 (en) | Method and system of testing semiconductor memory | |
KR102409926B1 (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
JP2017037687A (ja) | 半導体装置、テスタ装置及びテスタシステム | |
TWI512309B (zh) | 自動測試設備及其控制方法 | |
CN111863114B (zh) | 芯片采样准位确定方法及装置 | |
US20140245088A1 (en) | Semiconductor test device and semiconductor test method | |
US8327090B2 (en) | Histogram generation with mixed binning memory | |
US7706999B2 (en) | Circuit testing apparatus | |
WO2016201781A1 (zh) | 一种实现时序测试的方法及装置 | |
US9384808B2 (en) | Address input circuit of semiconductor apparatus | |
JP2014164784A (ja) | 半導体集積回路装置 | |
US7433252B2 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
CN104764942A (zh) | 自动测试设备及其控制方法 | |
US8120977B2 (en) | Test method for nonvolatile memory device | |
US9229059B2 (en) | Memory test system and method | |
CN111863112A (zh) | 芯片采样准位确定方法及装置 | |
JPWO2004079816A1 (ja) | 半導体装置の試験装置 | |
US20120035877A1 (en) | Semiconductor device having test function and test method using the same |