TW201519253A - 用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統 - Google Patents

用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統 Download PDF

Info

Publication number
TW201519253A
TW201519253A TW103125843A TW103125843A TW201519253A TW 201519253 A TW201519253 A TW 201519253A TW 103125843 A TW103125843 A TW 103125843A TW 103125843 A TW103125843 A TW 103125843A TW 201519253 A TW201519253 A TW 201519253A
Authority
TW
Taiwan
Prior art keywords
boot loader
boot
soc
internal
sram
Prior art date
Application number
TW103125843A
Other languages
English (en)
Other versions
TWI652692B (zh
Inventor
Hee-Dong Shin
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201519253A publication Critical patent/TW201519253A/zh
Application granted granted Critical
Publication of TWI652692B publication Critical patent/TWI652692B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G06F9/4408—Boot device selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stored Programmes (AREA)

Abstract

一種系統單晶片(SoC)包括組配以儲存一第一啟動載入器之一內部唯讀記憶體(ROM)；組配以自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器、以及根據該第一啟動載入器之控制來執行一啟動序列之一第一內部靜態隨機存取記憶體(SRAM)；組配以自該啟動裝置接收一第三啟動載入器輸出、儲存該第三啟動載入器、以及根據該第一啟動載入器之控制以執行一喚醒序列之一第二內部SRAM；以及組配以根據該第二啟動載入器之控制，將一作業系統(OS)自該啟動裝置載入一DRAM之一動態隨機存取記憶體(DRAM)控制器。

Description

用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統 相關申請案之交互參照
本申請案係依35 U.S.C.§ 119(e)主張於2013年8月8日申請之韓國專利申請案編號第10-2013-0094442號之優先權，其揭示內容將藉此全面合併於本文中以供參考。
發明領域
本發明概念之示範實施例係有關於一種啟動技術，而更特定於，關於能夠使用針對一啟動序列之一啟動載入器以及針對一喚醒序列之一啟動載入器的一系統單晶片(SoC)、操作系統單晶片之一方法、以及包括系統單晶片之一電腦系統。
相關技術說明
於計算領域中，該等術語“啟動”與“啟動開機”可參照為包括一中央處理單元(CPU)之一電腦系統當電力供應至該CPU時所執行的操作之初始設定。電力供應至該電腦系統或者該電腦系統關機後至該電腦系統之電力供應 回復時可執行啟動。啟動完成後，該電腦系統可執行其正常操作。
該電腦系統可使用一啟動載入器來執行啟動。該啟動載入器為可將一作業系統載入一主記憶體之一電腦程式。一使用者不使用該電腦系統一預定時間週期時，該電腦系統可進入關機模式以減少電力耗損。該電腦系統可執行啟動以便自該關機模式喚醒。
發明概要
本發明概念之示範實施例可提供能夠使用彼此獨立而用於一啟動序列之一啟動載入器以及用於一喚醒序列之一啟動載入器的一系統單晶片(SoC)以便自一關機模式快速喚醒一電腦系統、操作系統單晶片之一方法、以及包括系統單晶片之一電腦系統。
根據示範實施例，有一種操作一系統單晶片(SoC)，一SoC之方法，而一應用處理器可選擇性使用儲存於不同位置來起始一作業系統(OS)編碼之兩種啟動載入器的其中之一。根據示範實施例，操作一系統單晶片(SoC)之一方法包括根據一重置信號來執行儲存於一內部唯讀記憶體(ROM)之一第一啟動載入器；使用該第一啟動載入器來選擇其中一個非依電性記憶體來作為一啟動裝置；將一第二啟動載入器自該啟動裝置載入一第一內部靜態隨機存取記憶體(SRAM)以及將一第三啟動載入器自該啟動裝置載入一第二內部SRAM；以及該第二啟動載入器受執行時，將 一作業系統(OS)自該啟動裝置載入一主記憶體。
該方法可進一步包括執行該第二啟動載入器，其中載入該第二內部SRAM之該第三啟動載入器通過整合性檢查後，該第二啟動載入器受執行。
該等非依電性記憶體可為快取式記憶體。
該方法可進一步包括使該SoC進入一關機模式；該關機模式期間切斷至該內部ROM與該第一內部SRAM之一電源供應；以及該關機模式期間繼續供應電力至該第二內部SRAM。
該方法可進一步包括根據一喚醒中斷信號來執行該第一啟動載入器；使用該第一啟動載入器來執行儲存於該第二內部SRAM之第三啟動載入器；以及使用該第三啟動載入器來跳至載入該主記憶體之OS。
該方法可進一步包括在該第二啟動載入器、該第三啟動載入器、以及該OS的至少其中之一上執行整合性檢查。
該重置信號可為一硬體重置信號、一監視器重置信號、以及一軟體重置信號的其中之一。
根據示範實施例，一種系統單晶片(SoC)包括組配來儲存一第一啟動載入器之一內部唯讀記憶體(ROM)；組配來自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器、以及根據該第一啟動載入器之控制來執行一啟動序列之一第一內部靜態隨機存取記憶體(SRAM)；組配來自該啟動裝置接收一第三啟動載入器輸出、儲存該 第三啟動載入器、以及根據該第一啟動載入器之控制來執行一喚醒序列之一第二內部SRAM；以及組配來根據該第二啟動載入器之控制來將一作業系統(OS)自該啟動裝置載入一DRAM之一動態隨機存取記憶體(DRAM)控制器。
該第一內部SRAM與該第二內部SRAM可在不同的電力領域中個別執行，該SoC可組配來控制彼此獨立之不同的電力領域。
該SoC可進一步包括一電力管理單元(PMU)，其組配來於該SoC進入一關機模式後，切斷至該內部ROM、該第一內部SRAM、以及該DRAM控制器之一電源供應、以及繼續供應電力至該第二內部SRAM。
該PMU可根據一喚醒中斷信號來回復供應電力至該內部ROM、該第一內部SRAM、以及該DRAM控制器，該第一啟動載入器可根據該喚醒中斷信號來執行；而該第三啟動載入器可跳至載入該DRAM之OS，該第一啟動載入器可由該第一啟動載入器執行。
根據示範實施例，一應用處理器可包括組配來儲存一第一啟動載入器之一內部唯讀記憶體(ROM)；組配來自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器、以及根據該第一啟動載入器之控制來執行一啟動序列之一第一內部靜態隨機存取記憶體(SRAM)；組配來自該啟動裝置接收一第三啟動載入器輸出、儲存該第三啟動載入器、以及根據該第一啟動載入器之控制來執行一喚醒序列之一第二內部SRAM；以及組配來根據該第二啟動載 入器之控制來將一作業系統(OS)自該啟動裝置載入一DRAM之一動態隨機存取記憶體(DRAM)控制器。
該應用處理器可進一步包括一電力管理單元(PMU)，其組配來於該SoC進入一關機模式後，切斷至該內部ROM、該第一內部SRAM、以及該DRAM控制器之一電源供應、以及繼續供應電力至該第二內部SRAM。
該PMU可根據一喚醒中斷信號來回復供應電力至該內部ROM、該第一內部SRAM、以及該DRAM控制器；該第一啟動載入器可根據該喚醒中斷信號來執行；而該第三啟動載入器可跳至載入該DRAM之OS，該第一啟動載入器可由該第一啟動載入器執行。
根據示範實施例，一電腦系統可包括一系統單晶片(SoC)；連接至該SoC之一啟動裝置；以及連接至該SoC之一動態隨機存取記憶體(DRAM)，其中該SoC包括組配來儲存一第一啟動載入器之一內部唯讀記憶體(ROM)；組配來自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器、以及根據該第一啟動載入器之控制來執行一啟動序列之一第一內部靜態隨機存取記憶體(SRAM)；組配來自該啟動裝置接收一第三啟動載入器輸出、儲存該第三啟動載入器、以及根據該第一啟動載入器之控制來執行一喚醒序列之一第二內部SRAM；以及組配來根據該第二啟動載入器之控制來將一作業系統(OS)自該啟動裝置載入一DRAM之一動態隨機存取記憶體(DRAM)控制器。
該第一內部SRAM與該第二內部SRAM可以不同 的電力個別執行，該SoC可組配來控制彼此獨立之不同的電力領域。
該電腦系統可進一步包括一電力管理單元(PMU)，其組配來於該SoC進入一關機模式後，切斷至該內部ROM、該第一內部SRAM、以及該DRAM控制器之一電源供應、以及繼續供應電力至該第二內部SRAM。
該PMU可根據一喚醒中斷信號來回復供應電力至該內部ROM、該第一內部SRAM、以及該DRAM控制器；該第一啟動載入器可根據該喚醒中斷信號來執行；而該第三啟動載入器可跳至載入該DRAM之OS，該第一啟動載入器可由該第一啟動載入器執行。
該電腦系統可進一步包括該SoC位於一關機模式時組配來切斷至該啟動裝置之一電力供應器以及該SoC喚醒時回復至該啟動裝置之供應電力的一電力供應控制裝置。
該電腦系統可為一智慧型手機、一平板個人電腦、一隨身電腦、以及一行動網際網路裝置的至少其中之一。
根據示範實施例，一種操作一系統單晶片(SoC)之方法包括執行儲存於該SoC之一唯讀記憶體(ROM)中的一第一啟動載入器編碼；使用該第一啟動載入器編碼來使一第二啟動載入器編碼與一第三啟動載入器編碼自一啟動裝置載入至該SoC，該等第二與第三啟動載入器編碼可個別地載入該SoC之一第一靜態隨機存取記憶體(SRAM)以及該SoC之一第二SRAM；使用該第二啟動載入器編碼來使作業 系統(OS)編碼自該啟動裝置載入至該SoC之主記憶體並執行；進入該SoC之一關機模式，其中針對該SoC之至少某些元件切斷電力，該等至少某些元件包括該第一SRAM而不包括該第二SRAM；執行該SoC之一喚醒操作，其中電力回復至該SoC之元件；以及於該喚醒操作期間使用該第三啟動載入器編碼使該OS編碼受執行。
該方法可進一步包括該喚醒模式期間，執行該第一啟動載入器編碼；以及跳至該第二SRAM中之第三啟動載入器編碼的一位址並使用該第一啟動載入器編碼使該第三啟動載入器編碼受執行。
該喚醒操作期間，該OS之執行可不需使用該第二啟動編碼或自該啟動裝置載入啟動編碼來起始。
該第二啟動載入器編碼、該第三啟動載入器編碼以及該OS可自包括在該啟動裝置中之一非依電性記憶體載入。
100A、100B‧‧‧電腦系統
200‧‧‧系統單晶片
205‧‧‧中斷控制器
210‧‧‧中央處理單元
215‧‧‧安全性子系統
220‧‧‧唯讀記憶體
225‧‧‧儲存區
230‧‧‧電力管理單元
235‧‧‧記憶體控制器
240‧‧‧第一電力領域
245‧‧‧第一內部靜態隨機存取記憶體
250‧‧‧第二電力領域
255‧‧‧第二內部靜態隨機存取記憶體
260‧‧‧第三電力領域
265‧‧‧主記憶體控制器
300‧‧‧主記憶體
400-1‧‧‧啟動裝置
400-1至400-n‧‧‧非依電性記憶體
INT1‧‧‧重置信號
INT2‧‧‧中斷信號
BL1‧‧‧第一啟動載入器
BL2‧‧‧第二啟動載入器
BL2-1‧‧‧第一子啟動載入器
BL2-2‧‧‧第二子啟動載入器
BL3‧‧‧第三啟動載入器
S110、S112、S114、S116A、S116B、S118、S120、S122、S124、S126、S128、S130、S132、S133、S133-1、S134、S138、S160、S162、S164、S166、S168、S170、S172、S174、S202、S204、S206、S208、S210、S212、S214、S216‧‧‧操作
本發明概念之示範實施例的上述與其他特徵及優點可藉由詳細說明本發明概念之示範實施例並對應該等附圖而變得更加明顯。該等伴隨圖式意欲描繪本發明概念之示範實施例且不應闡述為限制該等請求項之意欲範疇。該等伴隨圖式除非明確指明否則並不視為照比例描繪。
圖1是一根據本發明概念之示範實施例的一電腦系統之方塊圖；圖2是一圖1中繪示之該電腦系統的一啟動序列 之流程圖；圖3是一圖1中繪示之該電腦系統的一喚醒序列之流程圖；圖4是一根據本發明概念之示範實施例的一電腦系統之方塊圖；以及圖5是一圖4中繪示之該電腦系統的一啟動序列之流程圖。
較佳實施例之詳細說明
本發明概念之詳細示範實施例將於本文中揭示。然而，本文揭示之特定結構上與功能上細節僅為代表來說明本發明概念之示範實施例。然而，本發明概念之示範實施例可以許多替代型式來具體化，且不應視為僅限制在本文提出之該等實施例中。
因此，本發明概念之示範實施例可有各種不同修改與替代型式，其實施例可藉由圖式中之範例來顯示且於本文中詳細說明。然而，應了解其不意欲將本發明概念之示範實施例限制在揭示之特定型式中，相反地，本發明概念之示範實施例可涵蓋落在本發明概念之示範實施例的範疇中之所有修改、等效元件、以及替代物。所有圖形之說明中相同數字參照為相同元件。
應了解雖然該等術語第一、第二、等等於本文中用來說明各種不同的元件，但該等元件不應由該等術語來加以限制。該等術語僅用於區別一個元件以及另一個元件。 例如，在不違背本發明概念之示範實施例的範疇情況下，一第一元件可稱為一第二元件，而同樣地，一第二元件可稱為一第一元件。如本文所述，該術語“及/或”包括該等相關聯所列項目的其中之一或更多的任何與所有組合。
應了解一元件參照為“連接”或“耦合”至另一元件時，其可直接連接或耦合至其他元件或者可存在***元件。相對地，一元件參照為“直接連接”或“直接耦合”至另一元件時，其不存在***元件。用來說明元件間之關係的其他字語應以相同方式來闡述(例如，“介於之間”對照“直接介於之間”、“相鄰”對照“直接相鄰”、等等)。
本文使用之術語僅為了說明特定實施例而不意欲限制本發明概念之示範實施例。如本文所使用，除非該上下文另外清楚指出，否則該等單數型式“一”、“一個”以及“該”意欲也包括複數型式。應進一步了解本文使用之該等術語“包含”、“包含”、“包括”及/或“包括”可具體說明所述之特徵、整體、步驟、操作、元件、及/或構件的存在，但並不排除一或更多其他的特徵、整體、步驟、操作、元件、構件、及/或其群組的存在或加入。
亦應注意某些替代實施態樣中，所提之功能/動作可不依照如圖中所提的順序出現。例如，根據包含之功能/動作，連續顯示之兩圖形實際上可實質同時被執行或者有時可以相反順序來執行。
圖1是一根據本發明概念之示範實施例的一電腦 系統100A之方塊圖。
圖1A繪示之範例中，該電腦系統100A包括一系統單晶片200、一主記憶體300、以及多個非依電性記憶體400-1至400-n。該電腦系統100A可為需要啟動或啟動開機之一電子系統。該電腦系統100A可為一個人電腦(PC)、一資料伺服器、消費者電子產品(CE)、或一可攜式電子裝置。
CE之範例可包括音頻設備、電視(TV)機、智慧型TV、以及智慧型冰箱。可攜式電子裝置之範例可為一膝上型電腦、一行動電話、一智慧型手機、一平板PC、一個人數位助理(PDA)、一企業數位助理(EDA)、一數位相機、一數位攝影機、一可攜式多媒體撥放器(PMP)、一個人導航裝置或可攜式導航裝置(PND)、一手持式遊戲機、一行動網際網路裝置(MID)、一隨身電腦、或一電子書。
該SoC200可透過一介面與該主記憶體300以及每一個非依電性記憶體400-1至400-n通訊。該SoC200可作為控制該主記憶體300以及每一個非依電性記憶體400-1至400-n間之資料通訊的一控制裝置。
該SoC200可內嵌於一應用處理器中。該SoC200、該主記憶體300、以及該等非依電性記憶體400-1至400-n可安裝在一印刷電路板(PCB)或一母板上。圖1繪示之範例中，該SoC200包括一中斷控制器205、一中央處理單元(CPU)210、一安全性子系統215、一內部唯讀記憶體(ROM)220、一電力管理單元(PMU)230、一記憶體控制器235、一第一內部靜態隨機存取記憶體(SRAM)245、一第二內部 SRAM 255、以及一主記憶體控制器265。
該中斷控制器205可產生對應從該SoC200外側於該SoC200接收之一重置信號INT1的一中斷信號INT2。該重置信號INT1可為，例如，一硬體重置信號、一監視器重置信號、一軟體重置信號、或用於從關機模式喚醒之一喚醒重置信號。該中斷信號INT2可為，例如，用於硬體重置、監視器重置、或軟體重置之一中斷信號或者用於喚醒之一喚醒中斷信號。
該CPU210可控制該SoC200之操作。例如，該CPU 210可控制該等元件205、215、220、230、235、245、255、及/或265之操作。該CPU 210可作為一多核心CPU來予以執行。該安全性子系統215可在該SoC200上執行資料安全性。
一第一啟動載入器BL1可儲存於該內部ROM 220之一儲存區225中。該SoC200可從儲存於該內部ROM 220之該儲存區225中的第一啟動載入器BL1啟動來賦能安全性啟動。該第一啟動載入器BL1可由，例如，小而簡單的編碼所組成、並且可為獨立平台。一喚醒操作之一重置操作根據該中斷信號INT2來執行時，該內部ROM 220中之該第一啟動載入器BL1可使一程式計數器開始。
該PMU 230可控制一操作電壓或電力供應至任何或所有該等元件205、210、215、220、235、245、255、及265。任何或所有該等元件205、210、215、220、235、245及265(除了該第二內部SRAM 255)可在一電力領域中一起被執行或者在不同電力領域中分開被執行。
該記憶體控制器235可控制該第一內部SRAM(下 文中，參照為iSRAM1)245、該第二內部SRAM(下文中，參照為iSRAM2)255、該主記憶體控制器265、以及該等非依電性記憶體400-1至400-n間之命令及/或資料的轉移。
該iSRAM1 245可根據該記憶體控制器235之控制來接收與儲存從一啟動裝置，亦即，該非依電性記憶體400-1輸出之一第二啟動載入器BL2。該iSRAM2 255可根據該記憶體控制器235之控制來接收與儲存從該啟動裝置400-1輸出之一第三啟動載入器BL3。
關機模式中，該iSRAM2 255之容量可組配為小於該iSRAM1 245之容量以便減少電力耗損。該主記憶體控制器265可控制該CPU 210、該記憶體控制器235、以及該主記憶體300間之命令及/或資料的轉移。
為了清楚說明，可假設圖1繪示之實施例為該iSRAM1 245包括在一第一電力領域240中、該iSRAM2 255包括在一第二電力領域250中、而該主記憶體控制器265包括在一第三電力領域260中。然而，亦可使用其他安排。此外，根據示範實施例，可期待安排包括該iSRAM1 245之第一電力領域240以及包括該iSRAM2 255之第二電力領域250為彼此分開。該PMU 230可獨立控制至該等電力領域240、250、以及260之操作電壓的切斷與供應。
該主記憶體300可儲存，例如，一作業系統(OS)、一應用程式(或應用程式編碼)、以及資料。該主記憶體300可作為一動態隨機存取記憶體(DRAM)來予以執行。
該啟動裝置400-1可為一非依電性記憶體。該啟動裝置400-1可儲存該第二啟動載入器BL2、該第三啟動載入器BL3、以及該OS。該第二啟動載入器BL2可為用於包括，例如，一硬體重置、監視器重置、或軟體重置之一啟動序列的一啟動載入器。根據示範實施例，該第三啟動載入器BL3可為用於包括，例如，從一關機模式喚醒之一喚醒序列的一互斥啟動載入器。
該等非依電性記憶體400-1至400-n可為，例如，快取式記憶體。該第一非依電性記憶體400-1之範例包括一多媒體卡(MMC)、一嵌式MMC(eMMC)、或一安全數位(SD)卡。該第二非依電性記憶體400-2可為一嵌式固態驅動器(eSSD)、一NAND快取記憶體、一NOR快取記憶體、或一通用快取儲存器(UFS)。該第n非依電性記憶體400-n可為具有一通用非同步接收器/發射器(UART)或通用串列匯流排(USB)介面之一儲存裝置。
一啟動序列期間，該第一啟動載入器BL1可根據操作模式插針之一狀態OMPS來選擇該等非依電性記憶體400-1至400-n的其中之一來作為一啟動裝置。在此，假設該第一非依電性記憶體400-1由該第一啟動載入器BL1選擇來作為一啟動裝置。如一範例中，根據本發明概念之至少一示範實施例，該等操作模式插針之狀態OMPS[5：1]為5b’00010時，該第一啟動載入器BL1選擇非依電性記憶體400-1來作為一啟動裝置；該等操作模式插針之狀態OMPS[5：1]為5b’01000時，該第一啟動載入器BL1選擇非依 電性記憶體400-2來作為一啟動裝置；而該等操作模式插針之狀態OMPS[5：1]為5b’11000時，該第一啟動載入器BL1選擇非依電性記憶體400-n來作為一啟動裝置。
該記憶體控制器235可為，例如，個別控制該等非依電性記憶體400-1至400-n之一控制器組合。該記憶體控制器235可包括一MMC控制器、一eMMC控制器、一SD卡控制器、一eSSD控制器、一NAND快取控制器、一NOR快取控制器、一UFS控制器、一UART控制器、以及一USB控制器的其中之一或更多。根據示範實施例，包括在該記憶體控制器235中之控制器的類型及/或數量可根據包括在該電腦系統100A中之該等非依電性記憶體400-1至400-n的類型及數量來決定。
圖2是一圖1中繪示之該電腦系統100A的一啟動序列之流程圖。該電腦系統100A之啟動序列(或啟動)將參照圖1與圖2來詳細說明。
該PMU 230可用以響應對應，例如，該硬體重置信號、該監視器重置信號、或該軟體重置信號之重置信號INT1的中斷信號INT2而將一操作電壓供應至該等元件205、210、215、220、235、245、255、以及265。
操作S110中，該SoC200重置時，操作S112中，儲存於該內部ROM 220之該儲存區225中的第一啟動載入器BL1可根據該CPU 210之控制來執行。操作S114中，該第一啟動載入器BL1可根據操作模式插針之狀態OMPS來從該等非依電性記憶體400-1至400-n中選擇一該等非依電性 記憶體400-1以作為一啟動裝置。操作S118中，該第一啟動載入器BL1可使用該記憶體控制器235將該第二啟動載入器BL2從該啟動裝置400-1載入至該iSRAM1 245。該第二啟動載入器BL2之大小可根據軟體來決定。
操作S120中，需要安全啟動(若為YES)時，操作S122中，該第一啟動載入器BL1可在載入該iSRAM1 245之該第二啟動載入器BL2上執行整合性檢查。操作S122中，該第二啟動載入器BL2通過整合性檢查(若為YES)時，操作S126中，該第一啟動載入器BL1可使用該記憶體控制器235將該第三啟動載入器BL3從該啟動裝置400-1載入至該iSRAM2 255。
操作S122中，該第二啟動載入器BL2未通過該整合性檢查(若為NO)時，操作S124中，該第一啟動載入器BL1停止而該啟動操作停止。操作S120中，不需要安全啟動(若為NO)時，操作S126中，該第一啟動載入器BL1可使用該記憶體控制器235將該第三啟動載入器BL3從該啟動裝置400-1載入至該iSRAM2 255。
操作S128中，需要安全啟動(若為YES)時，操作S130中，該第一啟動載入器BL1可在載入該iSRAM2 255之該第三啟動載入器BL3上執行整合性檢查。操作S130中，該第三啟動載入器BL3通過整合性檢查(若為YES)時，操作S133中，該第一啟動載入器BL1可跳至載入該iSRAM1 245之該第二啟動載入器BL2的一位址。該位址可根據一使用者軟體來決定。
然而，其他實施例中，指出該CPU 210之一開始位址的一程式計數器可用以響應該喚醒中斷信號INT2來從該iSRAM2 255中之該第三啟動載入器BL3來開始以減少一啟動時間。
操作S130中，該第三啟動載入器BL3未通過該整合性檢查(若為NO)時，操作S132中，該第一啟動載入器BL1停止而該啟動停止。操作S128中，不需要安全啟動(若為NO)時，操作S133中，該第一啟動載入器BL1可跳至載入該iSRAM1 245之該第二啟動載入器BL2的位址。
該安全啟動相關該等第二與第三啟動載入器BL2與BL3來成功地完成時、或該等第二與第三啟動載入器BL2與BL3不需要安全啟動時，操作S133中，該第二啟動載入器BL2可由該CPU 210執行。操作S134中，該第二啟動載入器BL2可初始化所需的周邊裝置，包括，例如，一系統時鐘、具有UART介面之一儲存裝置、及/或該主記憶體控制器265。
在操作S136中該第二啟動載入器BL2可使用該等記憶體控制器235與265將該OS或一OS映像從該啟動裝置400-1載入至該主記憶體300。此外，該第二啟動載入器BL2可跳至載入該主記憶體300之該OS的一位址。結果是，操作S138中，該OS開始。該位址可根據一使用者軟體來決定。因此，該啟動序列完成。
圖3是一圖1中繪示之該電腦系統100A的一喚醒序列之流程圖。現將參照圖1與圖3來詳細說明該電腦系統 100A的喚醒序列。
操作S160中，已使用該啟動序列來正常啟動之該電腦系統100A可根據使用條件而進入一關機模式。該關機模式可參照為各種不同的名稱，包括低電力模式、睡眠模式、備用、睡眠、或中止。
操作S160中，該電腦系統100A進入該關機模式時，操作S162中，該PMU 230可僅供應電力至該第二電力領域250中之該iSRAM2 255並切斷至其他電力領域240與260的電力供應。再者，該電腦系統100A之關機模式期間，供應至該DRAM 300之電力不切斷。因為該電力不供應至該iSRAM1 245，故該電腦系統100A之關機模式期間，儲存於該iSRAM1 245之資料會遺失或抹除。然而，根據本發明概念之至少一示範實施例，儲存於該iSRAM2 255之資料以及儲存於該DRAM 300之資料於該電腦系統100A之關機模式期間可得以保持。
根據示範實施例，除了該中斷控制器205與該iSRAM2 255之外，該PMU 230可切斷至所有元件210、215、220、235、245、與265之電力供應。
其他實施例中，操作S160中該電腦系統100A進入該關機模式時，至該等非依電性記憶體400-1至400-n之電力供應亦可被切斷而之後用以響應該喚醒中斷信號INT2而回復。此情況中，至該等非依電性記憶體400-1至400-n之電力供應可由該PMU 230或一分開的電力供應控制裝置來控制。該電力供應控制裝置可包括在該電腦系統100A中，而 該電力供應控制裝置可作為一電力管理積體電路(PMIC)來予以執行。
該電腦系統100A進入該關機模式時，該PMU 230可將該等個別元件205、210、215、220、235、245、255、與265之電力狀態儲存於，例如，該PMU 230之一內部記憶體或暫存器中。該中斷控制器205可用以響應該喚醒重置信號INT1而產生該喚醒中斷信號INT2。
操作S164中，響應於該喚醒中斷信號INT2，該PMU 230可將一操作電壓回復供應至該等元件210、215、220、235、245、與265。如上所述，除非該電腦系統100A關機，否則該PMU 230可繼續供應電力至包括該iSRAM2 255之第二電力領域250。
操作S166中，該CPU 210可用以響應該喚醒中斷信號INT2而執行該第一啟動載入器BL1。此時，該CPU 210可參照儲存於該PMU 230之內部記憶體或內部暫存器中的電力狀態來執行對應該喚醒序列之第一啟動載入器BL1。
該第一啟動載入器BL1可根據該CPU 210之控制來跳至載入該iSRAM2 255之該第三啟動載入器BL3的一位址。該位址可根據一使用者軟體來決定。
根據示範實施例，指出該CPU 210之一開始位址的一程式計數器可用以響應該喚醒中斷信號INT2來從該iSRAM2 255中之該第三啟動載入器BL3來開始以減少一啟動時間。
操作S168中，該第三啟動載入器BL3可由該CPU 210來執行。操作S170中，該第三啟動載入器BL3初始化該主記憶體控制器265並跳至載入該主記憶體300之該OS的一位址。因此，操作S172中該OS開始而操作S174中一所需的應用程式開始。於是，該OS復原至一先前狀態。
關機模式中，該第三啟動載入器BL3不存在該iSRAM2 255中時，該SoC200需將該第二啟動載入器BL2從該啟動裝置400-1重新載入至該iSRAM1 245，並使用該第一啟動載入器BL1在載入該iSRAM1 245之該第二啟動載入器BL2上再次執行整合性檢查。透過該等程序，一喚醒時間可得以增加。
根據本發明概念之示範實施例，該關機模式中，該第三啟動載入器BL3可保持在該iSRAM2 255中，使得該SoC200可使用該第三啟動載入器BL3來開始儲存在該主記憶體300中之OS。
根據本發明概念之示範實施例，該SoC200從該關機模式喚醒時，該SoC200不需將該第二啟動載入器BL2從該啟動裝置400-1重新載入至該iSRAM1 245，且不需在該第二啟動載入器BL2上執行整合性檢查，因此，可減少該喚醒時間。
此外，該SoC200亦可避免耗損將該第二啟動載入器BL2重新載入至該iSRAM1 245所需、在該第二啟動載入器BL2上執行整合性檢查所需、以及執行該第二啟動載入器BL2所需的電力。此外，該SoC200從該關機模式喚醒時，其不需存取該啟動裝置400-1，而因此，該啟動裝置400-1 作為一快取式記憶體來執行時，該啟動裝置400-1之壽命可得以增加。
根據示範實施例，該SoC200從該關機模式喚醒時，其不需將該第二啟動載入器BL2與該第三啟動載入器BL3從該啟動裝置400-1重新載入。因次，可減少喚醒時間。
圖4是一根據本發明概念之示範實施例的一電腦系統100B之方塊圖。參照圖1與圖4，圖4繪示之該電腦系統100B的結構與操作中，除了該啟動裝置400-1可儲存第一與第二子啟動載入器BL2-1與BL2-2以及該第三啟動載入器BL3與該OS之外，其可與圖1繪示之該電腦系統100A的相同，或者，實質上相同，而該等兩個啟動載入器BL2-1與BL2-2可連續載入至該iSRAM1 245。
例如，該第一子啟動載入器BL2-1可由小而簡單的編碼所組成、可為獨立平台、且可與一安全啟動操作相關。該第二子啟動載入器BL2-1可由比該第一子啟動載入器BL2-1複雜的編碼組成、且可為特定的平台。
圖5是一圖4中繪示之該電腦系統100B的一啟動序列之流程圖。根據示範實施例，除了圖5繪示之操作S116B與S133-1可替代圖2繪示之操作S116A與S133之外，圖5繪示之該程序可與圖2繪示的相同。
現將參照圖2、圖4、與圖5來詳細說明將該等第一與第二子啟動載入器BL2-1與BL2-2從該啟動裝置400-1載入至該iSRAM1 245的一程序。
參照圖2，操作S110中該SoC200重置時，操作 S112中，儲存於該內部ROM 220之儲存區225中的第一啟動載入器BL1可根據該CPU210之控制來執行。操作S114中，該第一啟動載入器BL1可根據該等操作模式插針之狀態OMPS來選擇該等非依電性記憶體400-1至400-n的一非依電性記憶體400-1來作為一啟動裝置。參照圖5，操作S202中，該第一啟動載入器BL1可使用該記憶體控制器235來將該第一子啟動載入器BL2-1從該啟動裝置400-1載入至該iSRAM1 245。
操作S204中，需要一安全啟動操作(若為YES)時，操作S206中，該第一啟動載入器BL1可在載入該iSRAM1 245之該第一子啟動載入器BL2-1上執行整合性檢查。操作S206中，該第一子啟動載入器BL2-1通過整合性檢查(若為YES)時，操作S210中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1可使用該記憶體控制器235將該第二子啟動載入器BL2-2從該啟動裝置400-1載入至該iSRAM1 245。
操作S206中，該第一子啟動載入器BL2-1未通過該整合性檢查(若為NO)時，操作S208中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1停止而該啟動停止。
操作S204中，不需要該安全啟動(若為NO)時，操作S210中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1可使用該記憶體控制器235將該第二子啟動載入器BL2-2從該啟動裝置400-1載入至該iSRAM1 245。
操作S212中，需要安全啟動(若為YES)時，操作S214中，該第一啟動載入器BL1或該第一子啟動載入器 BL2-1可在載入該iSRAM1 245之該第二子啟動載入器BL2-2上執行整合性檢查。操作S214中，該第二子啟動載入器BL2-2通過整合性檢查(若為YES)時，操作S126中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1可將該第三啟動載入器BL3載入至該iSRAM2 255。操作S214中，該第二子啟動載入器BL2-2未通過該整合性檢查(若為NO)時，操作S216中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1停止而該啟動停止。
操作S212中，不需要安全啟動(若為NO)時，操作S126中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1可將該第三啟動載入器BL3從該啟動裝置400-1載入至該iSRAM2 255。
操作S128中，需要安全啟動(若為YES)時，操作S130中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1可在載入該iSRAM2 255之該第三啟動載入器BL3上執行整合性檢查。操作S130中，該第三啟動載入器BL3通過該整合性檢查(若為YES)時，操作S133-1中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1可跳至載入該iSRAM1 245之該第二子啟動載入器BL2-2。操作S130中，該第三啟動載入器BL3未通過該整合性檢查(若為NO)時，操作S132中，該第一啟動載入器BL1或該第一子啟動載入器BL2-1停止而該啟動停止。
操作S128中，不需要安全啟動(若為NO)時，操作S133-1中，該第一啟動載入器BL1或該第一子啟動載入器 BL2-1可跳至載入該iSRAM1 245之該第二子啟動載入器BL2-2的一位址。該位址可根據一使用者軟體來決定。
操作S134(圖2)中，該第二子啟動載入器BL2-2可初始化所需的周邊裝置，例如，一系統時鐘、具有UART介面之一儲存裝置、及/或該主記憶體控制器265。操作S136(圖2)中，該第二子啟動載入器BL2-2可使用該等記憶體控制器235與265將該OS或一OS映像從該啟動裝置400-1載入至該主記憶體300。
根據示範實施例，該第二子啟動載入器BL2-2可跳至載入該主記憶體300之該OS的一位址，而之後，操作S138(圖2)中該OS開始。該電腦系統100B之入口(S160)，其已透過該啟動序列來正常啟動而進入該關機模式，而該電腦系統100B之喚醒序列會實質與參照圖3說明的相同。
如上所述，根據本發明概念之示範實施例，一種電腦系統可獨立使用用於一啟動序列之一啟動載入器以及用於一喚醒序列之一啟動載入器，而因此，該電腦系統可快速從關機模式中喚醒，因而可減少一喚醒時間。此外，根據示範實施例之一電腦系統可減少用於該啟動序列之啟動載入器的載入、檢查與執行期間之電量。再者，因為根據示範實施例之一電腦系統從該關機模式中喚醒時，可不需存取儲存用於該啟動序列之啟動載入器的一啟動裝置，故該啟動裝置為一快取式記憶體時，該啟動裝置之壽命可得以增加。
本文已說明了示範實施例，而很明顯地相同項目 可以許多方式來加以變化。該類變化型態並不視為違背本發明概念之示範實施例的意欲精神與範疇，而很明顯地對業界熟於此技者而言，所有該類修改意欲包括在下列請求項之範疇中。
100A‧‧‧電腦系統
200‧‧‧系統單晶片
205‧‧‧中斷控制器
210‧‧‧中央處理單元
215‧‧‧安全性子系統
220‧‧‧唯讀記憶體
225‧‧‧儲存區
230‧‧‧電力管理單元
235‧‧‧記憶體控制器
240‧‧‧第一電力領域
245‧‧‧第一內部靜態隨機存取記憶體
250‧‧‧第二電力領域
255‧‧‧第二內部靜態隨機存取記憶體
260‧‧‧第三電力領域
265‧‧‧主記憶體控制器
300‧‧‧主記憶體
400-1‧‧‧啟動裝置
400-1至400-n‧‧‧非依電性記憶體

Claims (24)

  1. 一種操作一系統單晶片(SoC)之方法，該方法包含下列步驟：基於一重置信號來執行儲存於一內部唯讀記憶體(ROM)之一第一啟動載入器；使用該第一啟動載入器來選擇非依電性記憶體其中一者來作為一啟動裝置；將一第二啟動載入器自該啟動裝置載入一第一內部靜態隨機存取記憶體(SRAM)以及將一第三啟動載入器自該啟動裝置載入一第二內部SRAM；以及該第二啟動載入器受執行時，將一作業系統(OS)自該啟動裝置載入一主記憶體。
  2. 如請求項1之方法，更包含下列步驟：執行該第二啟動載入器，其中載入該第二內部SRAM之該第三啟動載入器通過整合性檢查後，該第二啟動載入器受執行。
  3. 如請求項1之方法，其中該非依電性記憶體為快取式(flash-based)記憶體。
  4. 如請求項1之方法，更包含下列步驟：使該SoC進入一關機模式；於該關機模式期間切斷至該內部ROM與該第一內部SRAM之一電源供應；以及在該關機模式時繼續供應電力至該第二內部 SRAM。
  5. 如請求項4之方法，更包含下列步驟：基於一喚醒中斷信號來執行該第一啟動載入器；使用該第一啟動載入器來執行儲存於該第二內部SRAM之第三啟動載入器；以及使用該第三啟動載入器來跳至載入該主記憶體之OS。
  6. 如請求項1之方法，更包含下列步驟：在該第二啟動載入器、該第三啟動載入器、以及該OS的至少其中之一上執行整合性檢查。
  7. 如請求項1之方法，其中該重置信號為一硬體重置信號、一監視器重置信號、以及一軟體重置信號的其中一者。
  8. 一種系統單晶片(SoC)，包含有：一內部唯讀記憶體(ROM)，組配來儲存一第一啟動載入器；一第一內部靜態隨機存取記憶體(SRAM)，組配以自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器、以及根據該第一啟動載入器之控制以執行一啟動序列；一第二內部SRAM，組配來自該啟動裝置接收一第三啟動載入器輸出、儲存該第三啟動載入器、以及根據該第一啟動載入器之控制以執行一喚醒序列；以及一動態隨機存取記憶體(DRAM)控制器，組配以根據該第二啟動載入器之控制，以將一作業系統(OS)自該 啟動裝置載入一DRAM。
  9. 如請求項8之SoC，其中該第一內部SRAM與該第二內部SRAM係分別地於不同的電力領域中執行，該SoC係組配以控制彼此獨立之不同的電力領域。
  10. 如請求項8之SoC，更包含：一電力管理單元(PMU)，其組配以於該SoC進入一關機模式後，切斷至該內部ROM、該第一內部SRAM、以及該DRAM控制器之一電源供應，以及繼續供應電力至該第二內部SRAM。
  11. 如請求項10之SoC，其中該PMU基於一喚醒中斷信號來回復供應電力至該內部ROM、該第一內部SRAM、以及該DRAM控制器；該第一啟動載入器基於該喚醒中斷信號來執行；且該第三啟動載入器跳至載入該DRAM之OS，該第一啟動載入器由該第一啟動載入器執行。
  12. 一種應用處理器，包含有：一內部唯讀記憶體(ROM)，組配以儲存一第一啟動載入器；一第一內部靜態隨機存取記憶體(SRAM)，組配以自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器、以及根據該第一啟動載入器之控制以執行一啟動序列；一第二內部SRAM，組配以自該啟動裝置接收一第三啟動載入器輸出、儲存該第三啟動載入器、以及根據該第一啟動載入器之控制以執行一喚醒序列；以及 一動態隨機存取記憶體(DRAM)控制器，組配以根據該第二啟動載入器之控制來將一作業系統(OS)自該啟動裝置載入一DRAM。
  13. 如請求項12之應用處理器，更包含有：一電力管理單元(PMU)，其組配以於該SoC進入一關機模式後，切斷至該內部ROM、該第一內部SRAM、以及該DRAM控制器之一電源供應，以及繼續供應電力至該第二內部SRAM。
  14. 如請求項13之應用處理器，其中該PMU基於一喚醒中斷信號來回復供應電力至該內部ROM、該第一內部SRAM、以及該DRAM控制器；該第一啟動載入器基於該喚醒中斷信號來執行；而該第三啟動載入器跳至載入該DRAM之OS，該第一啟動載入器由該第一啟動載入器執行。
  15. 一種電腦系統，包含有：一系統單晶片(SoC)；一啟動裝置連接至該SoC；以及一動態隨機存取記憶體(DRAM)連接至該SoC，其中該SoC包括：一內部唯讀記憶體(ROM)，組配以儲存一第一啟動載入器；一第一內部靜態隨機存取記憶體(SRAM)，組配以自一啟動裝置接收一第二啟動載入器輸出、儲存該第二啟動載入器，以及根據該第一啟動載入器之控制以執行一啟動序列； 一第二內部SRAM，組配以自該啟動裝置接收一第三啟動載入器輸出、儲存該第三啟動載入器，以及根據該第一啟動載入器之控制以執行一喚醒序列；以及一動態隨機存取記憶體(DRAM)控制器，組配以根據該第二啟動載入器之控制以將一作業系統(OS)自該啟動裝置載入一DRAM。
  16. 如請求項15之電腦系統，其中該第一內部SRAM與該第二內部SRAM係分別地於不同的電力中執行，該SoC係組配以控制彼此獨立之不同的電力領域。
  17. 如請求項15之電腦系統，更包含一電力管理單元(PMU)，其組配以於該SoC進入一關機模式後，切斷至該內部ROM、該第一內部SRAM，以及該DRAM控制器之一電源供應、以及繼續供應電力至該第二內部SRAM。
  18. 如請求項17之電腦系統，其中該PMU基於一喚醒中斷信號來回復供應電力至該內部ROM、該第一內部SRAM、以及該DRAM控制器；該第一啟動載入器基於該喚醒中斷信號來執行；且該第三啟動載入器跳至載入該DRAM之OS，該第一啟動載入器由該第一啟動載入器執行。
  19. 如請求項15之電腦系統，更包含：一電力供應控制裝置，針對該SoC位於一關機模式時組配以切斷至該啟動裝置之一電力供應器，以及該SoC喚醒時用以回復至該啟動裝置之供應電力。
  20. 如請求項15之電腦系統，其中該電腦系統為一智慧型手 機、一平板個人電腦、一隨身電腦、以及一行動網際網路裝置的至少其中一者。
  21. 一種操作一系統單晶片(SoC)之方法，該方法包含下列步驟：執行儲存於該SoC之一唯讀記憶體(ROM)中的一第一啟動載入器編碼；使用該第一啟動載入器編碼來使一第二啟動載入器編碼與一第三啟動載入器編碼自一啟動裝置載入至該SoC，該等第二與第三啟動載入器編碼係分別地載入該SoC之一第一靜態隨機存取記憶體(SRAM)以及該SoC之一第二SRAM；使用該第二啟動載入器編碼來使作業系統(OS)編碼自該啟動裝置載入至該SoC之主記憶體並執行；進入該SoC之一關機模式，其中針對該SoC之至少一些元件切斷電力，該等至少一些元件包括該第一SRAM而不包括該第二SRAM；執行該SoC之一喚醒操作，其中電力回復至該SoC之元件；以及於該喚醒操作期間使用該第三啟動載入器編碼使該OS編碼受執行。
  22. 如請求項21之方法，更包含下列步驟：於該喚醒模式期間，執行該第一啟動載入器編碼；以及跳至該第二SRAM中之第三啟動載入器編碼的 一位址，並使用該第一啟動載入器編碼使該第三啟動載入器編碼受執行。
  23. 如請求項21之方法，其中於該喚醒操作期間，該OS之執行不需使用該第二啟動編碼或自該啟動裝置載入啟動編碼來起始。
  24. 如請求項21之方法，其中該第二啟動載入器編碼、該第三啟動載入器編碼以及該OS係自包括在該啟動裝置中之一非依電性記憶體載入。
TW103125843A 2013-08-08 2014-07-29 用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統 TWI652692B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130094442A KR102060430B1 (ko) 2013-08-08 2013-08-08 웨이크-업 시간을 줄일 수 있는 시스템 온 칩. 애플리케이션 프로세서, 및 상기 시스템 온 칩을 포함하는 컴퓨터 시스템
??10-2013-0094442 2013-08-08

Publications (2)

Publication Number Publication Date
TW201519253A true TW201519253A (zh) 2015-05-16
TWI652692B TWI652692B (zh) 2019-03-01

Family

ID=52449654

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125843A TWI652692B (zh) 2013-08-08 2014-07-29 用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統

Country Status (3)

Country Link
US (6) US20150046692A1 (zh)
KR (1) KR102060430B1 (zh)
TW (1) TWI652692B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11592889B2 (en) 2021-05-12 2023-02-28 Apple Inc. Die-to-die dynamic clock and power gating

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060430B1 (ko) * 2013-08-08 2020-02-11 삼성전자주식회사 웨이크-업 시간을 줄일 수 있는 시스템 온 칩. 애플리케이션 프로세서, 및 상기 시스템 온 칩을 포함하는 컴퓨터 시스템
US9558008B2 (en) 2015-04-06 2017-01-31 Psikick, Inc Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
US9292301B1 (en) 2015-04-06 2016-03-22 Psikick, Inc. Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
US9846583B2 (en) * 2015-12-15 2017-12-19 Xilinx, Inc. Hardware power-on initialization of an SoC through a dedicated processor
CN105678191B (zh) * 2016-03-02 2018-11-13 上海瓶钵信息科技有限公司 利用SoC内部存储提高***安全性的方法、终端与***
US10846099B2 (en) * 2016-10-07 2020-11-24 Blackberry Limited Selecting a boot loader on an electronic device
CN108446139B (zh) * 2018-03-26 2021-11-16 京东方科技集团股份有限公司 一种fpga芯片的唤醒方法及装置
CN113287029A (zh) 2018-06-25 2021-08-20 看门人***公司 双磁强计校准
TWI690844B (zh) * 2019-02-01 2020-04-11 新唐科技股份有限公司 電子裝置及裝置喚醒方法
TWI749458B (zh) * 2020-02-05 2021-12-11 瑞昱半導體股份有限公司 驗證方法和驗證系統
CN112256338B (zh) * 2020-10-27 2023-12-05 记忆科技(深圳)有限公司 Soc启动方法、装置、计算机设备及存储介质
CN114327651A (zh) * 2021-12-21 2022-04-12 上海深聪半导体有限责任公司 芯片唤醒方法、***、电子设备及可读存储介质
CN114861572B (zh) * 2022-07-05 2022-09-30 上海泰矽微电子有限公司 一种多功能性使能管脚的控制***及方法
CN115544523B (zh) * 2022-11-28 2023-02-14 深圳鲲云信息科技有限公司 芯片引导程序的分段验证方法、装置、设备及可读介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694600A (en) * 1996-02-09 1997-12-02 Iomega Corporation Methods and apparatus for booting a computer having a removable media disk drive
KR20010085133A (ko) 2000-02-29 2001-09-07 서평원 메모리 전원 제어방법
US7411631B1 (en) * 2000-05-31 2008-08-12 Intel Corporation Power management for processor-based appliances
TWI228220B (en) * 2002-03-08 2005-02-21 Samsung Electronics Co Ltd System boot using NAND flash memory and method thereof
US7234052B2 (en) 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
KR100786603B1 (ko) 2002-11-28 2007-12-21 가부시끼가이샤 르네사스 테크놀로지 메모리 모듈, 메모리시스템 및 정보기기
JP2006202053A (ja) 2005-01-20 2006-08-03 Olympus Imaging Corp 電子機器
KR100693924B1 (ko) 2005-01-31 2007-03-12 삼성전자주식회사 고속 직렬 인터페이스를 이용하는 부팅 시스템 및 부팅 방법
KR100625167B1 (ko) 2005-02-02 2006-09-20 서울통신기술 주식회사 임베디드 운영체계의 부팅방법
JP2007025882A (ja) * 2005-07-13 2007-02-01 Canon Inc 省電力モードからの高速復帰手段
JP2007108402A (ja) 2005-10-13 2007-04-26 Kyocera Mita Corp 半導体集積回路
US7624260B2 (en) 2006-05-04 2009-11-24 Qnx Software Systems Gmbh & Co. Kg System executing a fast boot wake-up
US7757060B2 (en) 2006-09-11 2010-07-13 Dell Products L.P. Reducing wake latency time for power conserving state transition
US20080082752A1 (en) 2006-09-29 2008-04-03 Ram Chary Method and apparatus for saving power for a computing system by providing instant-on resuming from a hibernation state
US20080114924A1 (en) 2006-11-13 2008-05-15 Jack Edward Frayer High bandwidth distributed computing solid state memory storage system
CN102193839A (zh) 2010-03-12 2011-09-21 鸿富锦精密工业（深圳）有限公司 电子装置及其启动方法
JP5683186B2 (ja) 2010-09-22 2015-03-11 キヤノン株式会社 起動高速化方法、情報処理装置及びプログラム
JP2012216108A (ja) 2011-04-01 2012-11-08 Nec Corp 情報処理装置およびプログラム転送方法
JP5754264B2 (ja) 2011-06-24 2015-07-29 富士ゼロックス株式会社 プログラム実行装置、画像処理装置およびプログラム
CN103886246B (zh) * 2012-12-22 2018-08-31 三星电子株式会社 支持认证装置安全引导的动态改变的方法和设备
KR102060430B1 (ko) * 2013-08-08 2020-02-11 삼성전자주식회사 웨이크-업 시간을 줄일 수 있는 시스템 온 칩. 애플리케이션 프로세서, 및 상기 시스템 온 칩을 포함하는 컴퓨터 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11592889B2 (en) 2021-05-12 2023-02-28 Apple Inc. Die-to-die dynamic clock and power gating
TWI806600B (zh) * 2021-05-12 2023-06-21 美商蘋果公司 用於電力閘控之系統、方法及設備

Also Published As

Publication number Publication date
US20200233483A1 (en) 2020-07-23
KR20150018041A (ko) 2015-02-23
US11372472B2 (en) 2022-06-28
US20150046692A1 (en) 2015-02-12
US20230236654A1 (en) 2023-07-27
US20160342197A1 (en) 2016-11-24
US10642339B2 (en) 2020-05-05
US20180275740A1 (en) 2018-09-27
KR102060430B1 (ko) 2020-02-11
US11635800B2 (en) 2023-04-25
TWI652692B (zh) 2019-03-01
US9996144B2 (en) 2018-06-12
US20220317761A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
TWI652692B (zh) 用於減少喚醒時間之系統單晶片、操作系統單晶片之方法以及包括系統單晶片之電腦系統
US9098305B2 (en) Computer system and bootup and shutdown method thereof
US11995348B2 (en) Data and power management of partitioned buffer in a storage device
US20140184619A1 (en) System-on-chip performing dynamic voltage and frequency scaling
US9092150B2 (en) Systems and methods of performing a data save operation
KR102002899B1 (ko) 시스템-온 칩, 이의 동작 방법, 및 이를 포함하는 장치
US8799631B2 (en) Dynamically select operating system (OS) to boot based on hardware states
US9658863B2 (en) Information processing apparatus and control method therefor
CN114879828A (zh) 具有持久性存储器存储装置的固件接口
US10990153B2 (en) Application processor and system on chip
CN107797642B (zh) 一种备电方法及装置
US10672451B2 (en) Storage device and refresh method thereof
US11704072B2 (en) Electronic device and method of utilizing storage space thereof
US20140181495A1 (en) System on chip including boot shell debugging hardware and driving method thereof
TWI534707B (zh) 電腦系統及其開關機方法
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
US20150317181A1 (en) Operating system switching method
KR20080083878A (ko) 디바이스의 대기전류 감소를 위한 방법 및 장치
KR20230127824A (ko) 시스템 온 칩, 그것의 버스 파워 게이팅 방법 및 시스템