TW201511264A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201511264A
TW201511264A TW103125147A TW103125147A TW201511264A TW 201511264 A TW201511264 A TW 201511264A TW 103125147 A TW103125147 A TW 103125147A TW 103125147 A TW103125147 A TW 103125147A TW 201511264 A TW201511264 A TW 201511264A
Authority
TW
Taiwan
Prior art keywords
layer
electron supply
surface layer
electron
semiconductor device
Prior art date
Application number
TW103125147A
Other languages
English (en)
Other versions
TWI549296B (zh
Inventor
Masato Nishimori
Toshihide Kikkawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201511264A publication Critical patent/TW201511264A/zh
Application granted granted Critical
Publication of TWI549296B publication Critical patent/TWI549296B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種半導體裝置包括一被組構俾被形成於一基體上的電子轉渡層層；一被組構俾被形成於該電子轉渡層上的電子供應層；一被組構俾被形成於該電子供應層上的上表面層；一被組構俾被形成於該電子供應層或者該上表面上的閘極電極；被組構俾被形成於該上表面層上的一源極電極和一汲極電極；及被組構俾被形成在該上表面層和該電子供應層正好位在形成源極電極與汲極電極之區域下方的第一導電-型區域。該電子供應層是由包括In的氮化物半導體形成。該上表面層是由一種包括在B、Al、與Ga當中選擇之一個或多個元素之氮化物的材料形成。

Description

半導體裝置及其製造方法 發明領域
於此中的揭露大致係有關於於一種半導體裝置及其製造方法。
發明背景
諸如GaN、AlN、與InN，或者這些材料之混合晶體般的氮化物半導體具有寬帶隙，而且是被使用作為高輸出電子裝置、短波長發光裝置、及其類似。要被使用作為高輸出裝置，關於場效電晶體(FET)，尤其是，高電子移動率電晶體(HEMT)的技術業已被研發。一種使用如此之氮化物半導體的HEMT是被使用於高輸出、高效率放大器、高功率切換裝置或其類似因為它能夠以大電流、高電壓、和低導通-電阻(on-resistance)運作。
在如此的氮化物半導體當中，一種使用InAlN作為電子供應層之具有一InAlN/GaN結構的HEMT具有InAlN的大自發性極化，而且能夠比具有AlGaN/GaN結構的HEMT產生較大的2DEG。因此，具有一InAlN/GaN結構的HEMT能夠具有比具有一AlGaN/GaN結構之HEMT低的導通-電阻， 該半導體裝置的特性能夠因為較低的導通-電阻而被改進。
[相關技術文獻 [專利文獻]
[專利文獻1]：日本早期公開專利公告第2002-359256號
[專利文獻2]：日本專利第3740744號
然而，當InAlN被使用於半導體裝置時，在製造過程期間如果諸如加熱般的製程是在高溫下被執行的話，In(銦)傾向於被消除。如果In之如此的消除發生在使用InAlN的半導體裝置的話，其降低半導體裝置的特性，而且是不合意的。
因此，能夠在沒有降低特性之下被製成之半導體裝置及其製造方法是一直被期望用於使用InAlN的半導體裝置。
發明概要
根據本發明之至少一實施例，一種半導體裝置包括一被構裝俾可被形成於一基體上的電子轉渡層；一被構裝俾可被形成於該電子轉渡層上的電子供應層；一被構裝俾可被形成於該電子供應層上的上表面層；一被構裝俾可被形成於該電子供應層或者該上表面層上的閘極電極；被構裝俾可被形成於該上表面層上的一源極電極和一汲極電極；及被構裝俾可被形成於該上表面層與該電子供應層中剛好在形成源極電極與汲極電極之區域下方的第一導電型 區域，其中，該電子供應層是由一種包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或多種元素之氮化物的材料形成。
而且，根據本發明之至少另一實施例，一種半導 體裝置包括：一被構裝俾可形成於一基體上的電子轉渡層；一被構裝俾可形成於該電子轉渡層上的電子供應層；一被構裝俾可形成於該電子供應層上的上表面層；一被構裝俾可形成於該電子供應層或者該上表面層上的閘極電極；被構裝俾可形成於該電子供應層上的一源極電極和一汲極電極；及被構裝俾可被形成於該電子供應層中剛好在形成源極電極與汲極電極之區域下方的第一導電型區域，其中，該電子供應層是由一種包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或多種元素之氮化物的材料形成。
而且，根據本發明之至少另一特徵，一種半導體 裝置包括一被構裝俾可被形成於一基體上的電子轉渡層；一被構裝俾可被形成於該電子轉渡層上的電子供應層；一被構裝俾可被形成於該電子供應層上的上表面層；一被構裝俾可被形成於該電子供應層或者該上表面層上的閘極電極；被構裝俾可被形成於該電子轉渡層上的一源極電極和一汲極電極；及被構裝俾可被形成於該電子供應層中接觸該源極電極與該汲極電極的第一導電型區域，其中，該電子供應層是由一種包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或 多種元素之氮化物的材料形成。
而且，根據本發明之至少另一實施例，一種半導 體裝置包括一被構裝俾可被形成於一基體上的電子轉渡層；一被構裝俾可被形成於該電子轉渡層上的電子供應層；一被構裝俾可被形成於該電子供應層上的上表面層；一被構裝俾可被形成於該上表面層上的絕緣薄膜；一被構裝俾可被形成於該絕緣薄膜上的閘極電極；及被構裝俾可被形成於該上表面層或者該電子供應層上的一源極電極和一汲極電極，其中，該電子供應層是由一種包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或多種元素之氮化物的材料形成。
而且，根據本發明之至少另一實施例，一種半導 體裝置的製造方法包括依序藉磊晶生長形成一電子轉渡層、一電子供應層、和一上表面層於一基體上；植入一第一導電型之雜質元素的離子於該電子供應層與該上表面層中之剛好在形成一源極電極和一汲極電極下方的區域中；施加熱俾可活化該等離子以致於具有該等植入離子的該等區域變成第一導電類型區域；形成該源極電極和該汲極電極於該上表面層上；形成一閘極電極於該上表面層上，其中，該電子供應層是由一包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或多種元素之氮化物的材料形成。
而且，根據本發明之至少另一實施例，一種半導 體裝置的製造方法包括依序藉磊晶生長形成一電子轉渡層、 一電子供應層、和一上表面層於一基體上；植入一第一導電型之雜質元素的離子於該電子供應層與該上表面層中之剛好在形成一源極電極和一汲極電極下方的區域中；施加熱俾可活化該等離子以致於具有該等植入離子的該等區域變成第一導電類型區域；移除該上表面層的一部份或者全部；形成該源極電極和該汲極電極於該上表面層、該電子供應層、與該電子轉渡層中之一者上；及形成一閘極電極於該上表面層或者該電子供應層上，其中，該電子供應層是由一包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或多種元素之氮化物的材料形成。
而且，根據本發明之至少另一實施例，一種半導 體裝置的製造方法包括依序藉磊晶生長形成一電子轉渡層、一電子供應層、和一上表面層於一基體上；形成一絕緣薄膜於該上表面層上；在形成該絕緣薄膜之後施加熱；形成一源極電極和一汲極電極於該上表面層上；及形成一閘極電極於該絕緣薄膜上，其中，該電子供應層是由一包括In的氮化物半導體形成，其中，該上表面層是由一種包括在B、Al、與Ga當中選擇之一種或多種元素之氮化物的材料形成。
根據本發明之至少一實施例，是有可能得到一種具有良好之特性之使用InAlN的半導體裝置。
10‧‧‧基體
11‧‧‧緩衝層
20a‧‧‧區域
20b‧‧‧區域
21‧‧‧電子轉渡層
21a‧‧‧2DEG
22‧‧‧電子供應層
23‧‧‧上表面層
23a‧‧‧開孔
24a‧‧‧開孔
25‧‧‧中間層
31‧‧‧熱-保護層
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
60‧‧‧絕緣薄膜
60a‧‧‧開孔
410‧‧‧半導體晶片
420‧‧‧導線架
421‧‧‧閘極接腳
422‧‧‧源極接腳
423‧‧‧汲極接腳
430‧‧‧固晶劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
441‧‧‧閘極電極
442‧‧‧源極電極
443‧‧‧汲極電極
460‧‧‧電源供應裝置
461‧‧‧高電壓主級電路
462‧‧‧低電壓次級電路
463‧‧‧變壓器
464‧‧‧AC電源供應器
465‧‧‧橋式整流電路
466‧‧‧切換元件
467‧‧‧切換元件
468‧‧‧切換元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
910‧‧‧基體
911‧‧‧緩衝層
920a‧‧‧區域
920b‧‧‧區域
921‧‧‧電子轉渡層
921a‧‧‧2DEG
922‧‧‧電子供應層
931‧‧‧熱-保護層
941‧‧‧閘極電極
942‧‧‧源極電極
943‧‧‧汲極電極
圖1是為其之電子供應層是由InAlN形成之一半 導體裝置的結構圖；圖2A-2C是為描繪具有在圖1中所示之結構之半導體裝置之製造方法的第一製程圖；圖3A-3C是為描繪具有在圖1中所示之結構之半導體裝置之製造方法的第二製程圖；圖4是為一第一實施例之半導體裝置的結構圖；圖5A-5C是為描繪該第一實施例之半導體裝置之製造方法的第一製程圖；圖6A-6C是為描繪該第一實施例之半導體裝置之製造方法的第二製程圖；圖7是為一第二實施例之半導體裝置的結構圖；圖8A-8C是為描繪該第二實施例之半導體裝置之製造方法的第一製程圖；圖9A-9C是為描繪該第二實施例之半導體裝置之製造方法的第二製程圖；圖10A-10B是為描繪該第二實施例之半導體裝置之製造方法的第三製程圖；圖11是為一第三實施例之半導體裝置的結構圖；圖12A-12C是為描繪該第三實施例之半導體裝置之製造方法的第一製程圖；圖13A-13C是為描繪該第三實施例之半導體裝置之製造方法的第二製程圖；圖14A-14B是為描繪該第三實施例之半導體裝置之製造方法的第三製程圖； 圖15是為一第四實施例之半導體裝置的結構圖；圖16A-16C是為描繪該第四實施例之半導體裝置之製造方法的第一製程圖；圖17A至17C是為描繪該第四實施例之半導體裝置之製造方法的第二製程圖；圖18是為一第五實施例之半導體裝置的結構圖；圖19A-19C是為描繪該第五實施例之半導體裝置之製造方法的第一製程圖；圖20A-20C是為描繪該第五實施例之半導體裝置之製造方法的第二製程圖；圖21是為一第六實施例之半導體裝置的結構圖；圖22A-22C是為描繪該第六實施例之半導體裝置之製造方法的第一製程圖；圖23A-23B是為描繪該第六實施例之半導體裝置之製造方法的第二製程圖；圖24是為一第七實施例之分離封裝體內之半導體裝置的示意圖；圖25是為該第七實施例之電源裝置的電路圖；及圖26是為該第七實施例之高-輸出放大器的電路圖。
較佳實施例之詳細說明
在後面，本發明的實施例將會配合該等圖式來作描述。注意的是相同的標號標示相同的元件，而且它們的重覆描述會被省略。
[第一實施例]
首先，具有一個在其之電子供應層使用InAlN之結構的一HEMT將會被描述。圖1是為一HEMT的結構圖，該HEMT的電子供應層是由InAlN形成。具有這結構的HEMT具有形成於一由SiC或類似製成之基體910上的層，其中，該等層包括一由AIN及類似形成的緩衝層911、一由i-GaN形成的電子轉渡層921、及一由InAlN形成的電子供應層922，它們是按這順序被堆疊。藉由這結構，2DEG 921a是被產生在該在電子轉渡層921與在電子轉渡層921中之電子供應層922之間的界面附近。而且，一閘極電極941、一源極電極942、和一汲極電極943是形成在該電子供應層922上。
在具有這結構的HEMT中，InAlN具有一寬帶隙，其使得接觸電阻變大如果該源極電極942和該汲極電極943是直接形成在InAlN上的話，而這不是合意的。因此，是有一種藉著像是Si般之雜質元素在該電子供應層922與該電子轉渡層921中於形成有源極電極942與汲極電極943之區域內之雜子植入來形成n-型區域920a的方法。這使得要降低在形成有該等n-型區域920a之區域內，在該由InAlN製成之電子供應層922，與源極電極942和汲極電極943之間的接觸電阻是有可能的。
接著，對於具有在圖1中所示之結構之HEMT的一種製造方法將會以圖2A-3C為基礎來作描述。
首先，如在圖2A中所示，包括一緩衝層911、一 電子轉渡層921、和一電子供應層922是形成在一由SiC或類似製成的基體910上。注意的是該緩衝層911、該電子轉渡層921、和該電子供應層922是使用MOCVD(金屬有機化學蒸氣沉積)藉磊晶生長來被形成。該緩衝層911是由一種包括AlN及類似的材料形成，而該電子轉渡層921是由GaN形成，兩者皆是在大約1000℃的基體溫度下形成。該電子供應層922是在大約500至800℃的基體溫度下由InAlN形成，例如，In0.17Al0.83N。
接著，如在圖2B中所示，離子植入是以像是Si 般的雜質元素應用到在電子供應層922與電子轉渡層921中之正好在要形成有源極電極942與汲極電極943之區域下方之要形成有n-型區域920a的區域920b。具體地，離子植入是以像是Si般之具有大約1x1020/cm3之密度的雜質元素來被施用到在電子供應層922與電子轉渡層921中之要形成n-型區域920a的區域920b。
接著，如在圖2C中所示，具有大約200nm之厚 度的一個熱-保護薄膜931是由SiN形成在該電子供應層922上。該熱-保護薄膜931是以CVD(化學蒸氣沉積)形成，而且具有一非晶狀態。注意的是該熱-保護薄膜931在Si-活化退火稍後被執行時作用如一保護薄膜。如果活化退火是在沒有形成如此之熱-保護薄膜931之下被執行的話，由InAlN形成之電子供應層922的表面變粗糙，其降低該半導體裝置的特性。
接著，如在圖3A中所示，Si-活化退火被執行。 具體地，RTA(迅速熱退火)是被執行俾在大約1100℃的溫度下將它加熱一分鐘。這把被摻雜在該等區域920a內的Si活化，而且該等區域920b變成n-型區域920a。注意的是最好在一個大於或者相等於900℃且小於或者相等於1500℃的溫度下執行Si-活化退火，因為Si在小於900℃的溫度下不被活化。
接著，如在圖3B中所示，該熱-保護薄膜931是藉由使用一包括氫氟酸的溶劑來被移除。
接著，如在圖3C中所示，一閘極電極941、該源極電極942、與該汲極電極943是形成在該電子供應層922上。注意的是該源極電極942和該汲極電極943是形成在該電子供應層922中的n-型區域920a上。因此，具有在圖1中所示之結構的HEMT能夠被製成。
在一由如此之製造方法製成的HEMT中，於在圖3A中所示之Si-活化退火期間被包括在該電子供應層922內的In是被消除，而且In滲透到由SiN形成的熱-保護薄膜931內部。這導致在電子供應層922中之In的缺陷。如果如此的In缺陷發生在電子供應層922的話，所產生的2DEG 921a被減少，而導通-電阻變高。
(半導體裝置)
接著，本發明之一實施例的半導體裝置將以圖4為基礎來被描述。在本實施例中的半導體裝置具有形成於一由SiC或類似製成之基體10上的層，其中，該等層包括一由AIN及類似形成的緩衝層11、一由i-GaN形成的電子轉渡 層21、一由InAlN形成的電子供應層22、及一由AlGaN形成的上表面層23，它們是以這順序被堆疊。藉著這結構，2DEG 21a被產生在該在電子轉渡層21與在電子轉渡層21中之電子供應層22之間的界面附近。
該基體10除了SiC之外是可以是由一諸如Si般的 材料形成。而且，該電子轉渡層21是被形成到具有大約2μm的厚度，該電子供應層22是由具有大約10nm之厚度的In0.17Al0.83N形成，而該上表面層23是由具有大約10nm之厚度的Al0.2Ga0.8N形成。
一閘極電極41、一源極電極42、和一汲極電極43 是形成在該上表面層23上。而且，n-型區域20a是藉由以諸如Si般的雜質元素應用離子植入到位於形成源極電極42與汲極電極43之區域內的該上表面層23、該電子供應層22、與該電子轉渡層21來被形成。這使得要降低在位於形成該等n-型區域20a之區域內之源極電極42和汲極電極43，與該上表面層23之間的接觸電阻是有可能的。
在本實施例中，該電子轉渡層21是由一包括In的 氮化物半導體形成，其是為InAlN，或者是可以由InGaN或者InAlGaN形成。而且，該結構可以被改變成具有一個形成在該電子轉渡層21與該電子供應層22之間之由AIN製成的中間層。該電子供應層22可以由InAlGaN形成。在InAlN或類似中，In的消除在超過800℃的基體溫度下是被確認。因此，當形成由InAlN或類似形成的電子供應層22時，最合意的是把該基體溫度設定大於或者相等於500℃且小於或者 相等於800℃。
而且，該上表面層23可以被形成為一個不包括In 在氮化物半導體的層。例如，它可以是由在B、Al、Ga當中選擇之一個或者多個元素的氮化物形成，其包括GaN、AlN、和BGaN。而且，在本實施例中，該上表面層23是在實質上與用於形成電子供應層22之基體溫度相同的基體溫度下被形成為一薄膜。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖5A-6C為基礎來作描述。
首先，如在圖5A中所示，包括一緩衝層11、一電子轉渡層21、一電子供應層22、和一上表面層23的層是使用MOCVD以磊晶生長來被形成於一由SiC或類似製成的基體10上。該緩衝層11是由一種包括AlN及類似的材料形成，而該電子轉渡層21是由GaN形成，兩者皆是在大約1000℃的基體溫度下進行。該電子供應層22是在大約500至800℃的基體溫度下由InAlN形成，例如，In0.17Al0.83N。該上表面層23是在大約800的基體溫度下由AlGaN形成，例如，Al0.2Ga0.8N。
接著，如在圖5B中所示，離子植入是以諸如Si般的雜質元素應用到在正好位於要形成有源極電極42和汲極電極43之區域下方之區域20b內的該上表面層23、該電子供應層22、與該電子轉渡層21，而該等區域20b是要被形成為n-型區域20a。具體地，離子植入是以諸如Si般之具有大 約1x1020/cm3之密度的雜質元素被施用到該等在該上表面層23、該電子供應層22、與該電子轉渡層21中之要形成n-型區域20a的區域20b。例如，當執行Si離子植入時，Si離子是以40keV的加速電壓和1x1015/cm2的劑量被植入。例如，當執行Si離子植入時，Si離子是以40keV的加速電壓和1x1015/cm2的劑量被植入。
接著，如在圖5C中所示，一個熱-保護薄膜31是 由具有大約200nm之厚度的SiN形成在該上表面層23上。該熱-保護薄膜31是以CVD(化學蒸氣沉積)形成，而且具有一非晶質狀態。
接著，如在圖6A中所示，Si-活化退火是被執行。 具體地，RTA被執行俾在大約1100℃的溫度下把它加熱一分鐘。這活化被摻雜於該等區域20b的Si，而且該等區域20b變成n-型區域20a。
接著，如在圖6B中所示，該熱-保護薄膜31是藉 由使用一包括氫氟酸的溶劑來被移除。
接著，如在圖6C中所示，一閘極電極41、該源 極電極42、和該汲極電極43是形成在該上表面層23上。注意的是，該源極電極42和該汲極電極43是形成在該等位於上表面層23內的n-型區域20a上。因此，該半導體裝置能夠依據本實施例來被製成。
在本實施例中，該上表面層23是被形成在該由 InAlN形成的電子供應層22上成為一以磊晶生長形成之由AlGaN形成的晶體薄膜。縱使是在諸如1100℃般之高溫下 被加熱，在電子供應層22中之In的消除是藉由形成如此之由AlGaN形成之晶體薄膜在InAlN上來被抑制的一個發現是被得到。因此，在本實施例中，該等Si-摻雜區域20b能夠在沒有引起在電子供應層22中之In的缺陷下變成n-型區域20a。因此，在本實施例中，該導通-電阻未變大因為該2DEG 21a未被減少，而接觸電阻在源極電極42和汲極電極43處能夠被降低。
[第二實施例]
接著，一第二實施例將會被描述。
(半導體裝置)
接著，本發明之半導體裝置將會以圖7為基礎來被描述。在本實施例中的半導體裝置具有形成在一由SiC或類似製成之基體10上的層，該等層包括一由AIN及類似形成的緩衝層11、一由i-GaN形成的電子轉渡層21、一由InAlN形成的電子供應層22、及一由AlGaN形成的上表面層23，它們是依這順序被堆疊。藉著這結構，2DEG 21a被產生在該在電子轉渡層21與在電子轉渡層21中之電子供應層22之間的界面附近。
該基體10可以是由一種除了SiC之外之諸如Si般的材料形成。而且，該電子轉渡層21是被形成具有大約2μm的厚度，該電子供應層22是由具有大約10nm之厚度的In0.17Al0.83N形成，而該上表面層23是由具有大約10nm之厚度的Al0.2Ga0.8N形成。
一源極電極42和一汲極電極43是形成在該上表 面層23上。藉由移除該上表面層23的一部份，一開孔23a是形成在一個在它那裡是形成有閘極電極41的區域中，而該閘極電極41是形成在該電子供應層22上位於該在上表面層23中的開孔23a處。這縮短了在該閘極電極41與該2DEG 21a之間的距離，高頻特性因而能夠被改進。而且，n-型區域20a是藉由以諸如Si般的雜質元素施用離子植入到在形成有源極電極42和汲極電極43之區域內的上表面層23、電子供應層22、與電子轉渡層21來被形成。這使得要降低在該等形成有n-型區域20a之區域內的源極電極42和汲極電極43，與上表面層23之間的接觸電阻是有可能的。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖8A-10B為基礎來被描述。
首先，如在圖8A中所示，包括一緩衝層11、一電子轉渡層21、一電子供應層22、與一上表面層23的層是利用MOCVD以磊晶生長形成於一由SiC或類似製成的基體10上。該緩衝層11是由一種包括AlN及類似的材料形成，而該電子轉渡層21是由GaN形成，兩者皆是在大約1000℃的基體溫度下進行。該電子供應層22是在大約500至800℃的基體溫度下由InAlN，例如，In0.17Al0.83N形成。該上表面層23是在大約800℃的基體溫度下由AlGaN，例如，Al0.2Ga0.8N形成。
接著，如在圖8B中所示，離子植入是以諸如Si般的雜質元素施用到在正好位於要形成有源極電極42和汲 極電極43之區域下方之區域20b內的上表面層23、電子供應層22、和電子轉渡層21，而該等區域20b是要被形成為n-型區域20a。具體地，離子植入是以諸如Si般之具有大約1x1020/cm3之密度的雜質元素被施用到該等在該上表面層23、該電子供應層22、與該電子轉渡層21中之要形成n-型區域20a的區域20b。例如，當執行Si離子植入時，Si離子是以40keV的加速電壓和1x1015/cm2的劑量被植入。
接著，如在圖8C中所示，一個熱-保護薄膜31是 由具有大約200nm之厚度的SiN形成於該上表面層23上。該熱-保護薄膜31是以CVD(化學蒸氣沉積)形成，而且具有一非晶質狀態。
接著，如在圖9A中所示，Si-活化退火是被執行。 具體地，RTA是被執行俾在大約1100℃的溫度下把它加熱一分鐘。這活化被摻雜於該等區域20b內的Si，而該等區域20b變成該等n-型區域20a。
接著，如在圖9B中所示，該熱-保護薄膜31是藉由使用包括氫氟酸的溶劑來被移除。
接著，如在圖9C中所示，該源極電極42、和該汲極電極43是形成在該上表面層23上。注意的是該源極電極42與該汲極電極43是形成於該等在該上表面層23中的n-型區域20a上。
接著，如在圖10A中所示，一開孔23a是藉由把在一個在它那裡要形成有閘極電極41之區域內的上表面層23移除，並且露出該電子供應層22的表面來被形成。具體 地，藉由施加稍後以曝光裝置曝光並被顯影的光阻於該上表面層23上，一光阻圖案(圖中未示)是被形成，其具有一開孔在該要形成有該開孔23a的區域內。在那之後，該開孔23a是藉由以使用氯-基氣體的乾蝕刻把在該在它那裡未形成有光阻圖案之區域內的上表面層23移除，並且露出該電子供應層22來被形成。在那之後，該光阻圖案(圖中未示)是以有機溶劑或類似來被移除。
接著，如在圖10B中所示，該閘極電極41是形成 在該電子供應層22上位於該開孔23a處。因此，本實施例的半導體裝置能夠被製成。
注意的是除了上述之外的內容是與在該第一實 施例中的相同。
[第三實施例]
接著，一第三實施例將會被描述。
(半導體裝置)
本實施例的半導體裝置將會以圖11為基礎來被描述。在本實施例中的半導體裝置具有形成於一個由SiC或類似製成的基體10上的層，該等層包括一由AIN及類似形成的緩衝層11、一由i-GaN形成的電子轉渡層21、一由InAlN形成的電子供應層22、和一由AlGaN形成的上表面層23，該等層是依這順序來被堆疊。藉由這結構，2DEG 21a是被產生在該在電子轉渡層21與在電子轉渡層21中之電子供應層22之間的界面附近。
該基體10可以是由除了SiC之外之諸如Si般的材 料形成。而且，該電子轉渡層21是被形成具有大約2μm的厚度，該電子供應層22是由具有大約10nm之厚度的In0.17Al0.83N形成，而該上表面層23是由具有大約10nm之厚度的Al0.2Ga0.8N形成。
一閘極電極41是形成在該上表面層23上。而且該上表面層23、該電子供應層22、與該電子轉渡層21之在形成有源極電極42和汲極電極43之區域中的部份是被移除。因此，在本實施例中，該源極電極42和該汲極電極43是被形成接觸該電子轉渡層21。而且，n-型區域20a是藉由以諸如Si般的雜質元素施用離子植入到在形成有源極電極42和汲極電極43之鄰近區域中的該上表面層23、該電子供應層22、與該電子轉渡層21來被形成。這使得要進一步降低該接觸電阻是有可能的因為該電子轉渡層21直接接觸該源極電極42和該汲極電極43。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖12A-14B為基礎來被描述。
首先，如在圖12A中所示，包括一緩衝層11、一電子轉渡層21、一電子供應層22、與一上表面層23的層是利用MOCVD以磊晶生長形成於一由SiC或類似製成的基體10上。該緩衝層11是由一種包括AlN及類似的材料形成，而該電子轉渡層21是由GaN形成，兩者皆是在大約1000℃的基體溫度下進行。該電子供應層22是在大約500至800℃的基體溫度下由InAlN，例如，In0.17Al0.83N形成。該上表面層 23是在大約800℃的基體溫度下由AlGaN，例如，Al0.2Ga0.8N形成。
接著，如在圖12B中所示，離子植入是以諸如Si般的雜質元素施用到在要形成有源極電極42和汲極電極43之區域20b中的上表面層23、電子供應層22、和電子轉渡層21，而該等區域20b是要被形成為n-型區域20a。具體地，離子植入是以諸如Si般之具有大約1x1020/cm3之密度的雜質元素被施用到該等在該上表面層23、該電子供應層22、與該電子轉渡層21中之要形成n-型區域20a的區域20b。例如，當執行Si離子植入時，Si離子是以40keV的加速電壓和1x1015/cm2的劑量被植入。
接著，如在圖12C中所示，一個熱-保護薄膜31是由具有大約200nm之厚度的SiN形成於該上表面層23上。該熱-保護薄膜31是以CVD(化學蒸氣沉積)形成，而且具有一非晶質狀態。
接著，如在圖13A中所示，Si-活化退火是被執行。具體地，RTA是被執行俾在大約1100℃的溫度下把它加熱一分鐘。這活化被摻雜於該等區域20b內的Si，而該等區域20b變成該等n-型區域20a。
接著，如在圖13B中所示，該熱-保護薄膜31是藉由使用包括氫氟酸的溶劑來被移除。
接著，如在圖13C中所示，開孔24a是藉由把上表面層23、電子供應層22、與電子轉渡層21之在要形成有源極電極42和汲極電極43之區域內的部份移除來被形成。具 體地，藉由施加接著以曝光裝置曝光並顯影的光阻到上表面層23上，一光阻圖案(圖中未示)是被形成，其具有開孔在該等要形成有該等開孔24a的區域內。在那之後，該等開孔24a是藉由以使用氯-基氣體的乾蝕刻把在上表面層23、電子供應層22、與電子轉渡層21之在該等未形成有光阻圖案之區域中的部份移除，並且露出該電子轉渡層21來被形成。在那之後，該光阻圖案(圖中未示)是以有機溶劑或類似來被移除。
接著，如在圖14A中所示，該源極電極42和該汲極電極43是形成在該等開孔24a處。
接著，如在圖14B中所示，一閘極電極41是形成在該上表面層23上的預定區域。因此，本實施例的半導體裝置能夠被製成。
注意的是除了上述之外的內容是實質上與在該第一實施例中的相同。
[第四實施例]
接著，一第四實施例將會被描述。
(半導體裝置)
接著，本發明之半導體裝置將會以圖15為基礎來被描述。在本實施例中的半導體裝置具有形成於一個由SiC或類似製成之基體10上的層，該等層包括一由AIN及類似形成的緩衝層11、一由i-GaN形成的電子轉渡層21、一由InAlN形成的電子供應層22，該等層是依這順序來被堆疊。藉由這結構，2DEG 21a是被產生在該在電子轉渡層21與在電子 轉渡層21中之電子供應層22之間的界面附近。
該基體10可以是由除了SiC之外之諸如Si般的材 料形成。而且，該電子轉渡層21是被形成具有大約2μm的厚度，而該電子供應層22是由具有大約10nm之厚度的In0.17Al0.83N形成。
一閘極電極41、一源極電極42、和一汲極電極43 是形成在該電子供應層22上。而且，n-型區域20a是藉由以諸如Si般的雜質元素施用離子植入到在形成有源極電極42和汲極電極43之區域的該電子供應層22與該電子轉渡層21來被形成。這使得要降低與該源極電極42和該汲極電極43的接觸電阻是有可能的。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖16A-17C為基礎來被描述。
首先，如在圖16A中所示，包括一緩衝層11、一電子轉渡層21、一電子供應層22、與一上表面層23的層是利用MOCVD以磊晶生長形成於一由SiC或類似製成的基體10上。該緩衝層11是由一種包括AlN及類似的材料形成，而該電子轉渡層21是由GaN形成，兩者皆是在大約1000℃的基體溫度下進行。該電子供應層22是在大約500至800℃的基體溫度下由InAlN，例如，In0.17Al0.83N形成。該上表面層23是在大約800℃的基體溫度下由AlGaN，例如，Al0.2Ga0.8N形成。
接著，如在圖16B中所示，離子植入是以諸如Si 般的雜質元素施用到在正好位於要形成有源極電極42和汲極電極43之區域下方之區域20b內的上表面層23、電子供應層22、和電子轉渡層21，而該等區域20b是要被形成為n-型區域20a。具體地，離子植入是以諸如Si般之具有大約1x1020/cm3之密度的雜質元素被施用到該等在該上表面層23、該電子供應層22、與該電子轉渡層21中之要形成n-型區域20a的區域20b。例如，當執行Si離子植入時，Si離子是以40keV的加速電壓和1x1015/cm2的劑量被植入。
接著，如在圖16C中所示，一個熱-保護薄膜31 是由具有大約200nm之厚度的SiN形成於該上表面層23上。 該熱-保護薄膜31是以CVD(化學蒸氣沉積)形成，而且具有一非晶質狀態。
接著，如在圖17A中所示，Si-活化退火是被執行。 具體地，RTA是被執行俾在大約1100℃的溫度下把它加熱一分鐘。這活化被摻雜於該等區域20b內的Si，而該等區域20b變成該等n-型區域20a。
接著，如在圖17B中所示，該熱-保護薄膜31是藉 由使用包括氫氟酸的溶劑來被移除，而然後，該上表面層23是以乾蝕刻或者濕蝕刻來被移除俾露出該電子供應層22的表面。
接著，如在圖17C中所示，一閘極電極41、該源極電極42、和該汲極電極43是形成在該電子供應層22上。注意的是該源極電極42與該汲極電極43是形成於該等在該電子供應層22中的n-型區域20a上。因此，本實施例的半導 體裝置能夠被製成。
注意的是雖然在本實施例中該熱-保護薄膜31是 被形成的情況是被描述，實質上相同的半導體裝置是能夠在沒有形成一熱-保護薄膜31之下被製成。這是因為形成在該電子供應層22上的上表面層23是為一晶體薄膜，藉著它縱使一熱-保護薄膜31未被形成，該電子供應層22的表面也不會變成粗糙。注意的是除了上述之外的內容是實質上與在該第一實施例中的相同。
[第五實施例]
接著，一第五實施例將會被描述。
(半導體裝置)
接著，本實施例的半導體裝置將會以圖18為基礎來被描述。在本實施例中的半導體裝置具有形成於一個由SiC或類似製成之基體10上的層，該等層包括一由AIN及類似形成的緩衝層11、一由i-GaN形成的電子轉渡層21、一由AlN形成的中間層25、及一由InAlN形成的電子供應層22，該等層是依這順序來被堆疊。藉由這結構，2DEG 21a是被產生在該在電子轉渡層21與在電子轉渡層21中之電子供應層22之間的界面附近。
該基體10可以是由除了SiC之外之諸如Si般的材料形成。而且，該電子轉渡層21是被形成具有大約2μm的厚度，而該電子供應層22是由具有大約10nm之厚度的In0.17Al0.83N形成。而且，該中間層25具有大約1nm的厚度。
一閘極電極41、一源極電極42、和一汲極電極43 是形成在該電子供應層22上。而且，n-型區域20a是藉由以諸如Si般的雜質元素施用離子植入到在形成有源極電極42和汲極電極43之區域的該電子供應層22與該電子轉渡層21來被形成。這使得要降低與該源極電極42和該汲極電極43的接觸電阻是有可能的。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖19A-20C為基礎來被描述。
首先，如在圖19A中所示，包括一緩衝層11、一電子轉渡層21、一中間層25、一電子供應層22、與該上表面層23的層是利用MOCVD以磊晶生長形成於一由SiC或類似製成的基體10上。該緩衝層11是由一種包括AlN及類似的材料形成，該電子轉渡層21是由GaN形成，而該中間層25是由AlN形成，全部皆是在大約1000℃的基體溫度下進行。該電子供應層22是在大約500至800℃的基體溫度下由InAlN，例如，In0.17Al0.83N形成。該上表面層23是在大約800℃的基體溫度下由AlGaN，例如，Al0.2Ga0.8N形成。
接著，如在圖19B中所示，離子植入是以諸如Si般的雜質元素施用到在正好位於要形成有源極電極42和汲極電極43之區域下方之在上表面層23、電子供應層22、中間層25、和電子轉渡層21中之要被形成為n-型區域20a的區域20b。具體地，離子植入是以諸如Si般之具有大約1x1020/cm3之密度的雜質元素被施用到該等在該上表面層23、該電子供應層22、該中間層25、與該電子轉渡層21中 之要形成n-型區域20a的區域20b。例如，當執行Si離子植入時，Si離子是以40keV的加速電壓和1x1015/cm2的劑量被植入。
接著，如在圖19C中所示，一個熱-保護薄膜31是由具有大約200nm之厚度的SiN形成於該上表面層23上。該熱-保護薄膜31是以CVD(化學蒸氣沉積)形成，而且具有一非晶質狀態。
接著，如在圖20A中所示，Si-活化退火是被執行。具體地，RTA是被執行俾在大約1100℃的溫度下把它加熱一分鐘。這活化被摻雜於該等區域20b內的Si，而該等區域20b變成該等n-型區域20a。
接著，如在圖20B中所示，該熱-保護薄膜31是藉由使用包括氫氟酸的溶劑來被移除，而然後，該上表面層23是以乾蝕刻或者濕蝕刻來移除俾露出該電子供應層22的表面。
接著，如在圖20C中所示，一閘極電極41、該源極電極42、和該汲極電極43是形成在該電子供應層22上。注意的是該源極電極42與該汲極電極43是形成於該等在該電子供應層22中的n-型區域20a上。因此，本實施例的半導體裝置能夠被製成。
注意的是除了上述之外的內容是實質上與在該第四實施例中的相同。而且，具有如在本實施例中一樣之中間層25的結構是可被應用到在該第一至第三實施例中的半導體裝置。
[第六實施例]
接著，一第六實施例將會被描述。
(半導體裝置)
接著，本發明的半導體裝置將會以圖21為基礎來被描述。取代n-型區域20a是形成在一個接觸源極電極42和汲極電極43之氮化物半導體層中的一種結構，在本實施例中的半導體裝置是具有一絕緣薄膜60被形成在一閘極電極41下方的一種結構。在具有該絕緣薄膜60之如此的半導體裝置中，該半導體裝置的特性，例如，藉由在形成該絕緣薄膜60之後在800℃或類似的高溫下把它加熱而能夠被改進。
具體地，在本實施例中的半導體裝置具有形成於一個由SiC或類似製成之基體10上的層，該等層包括一由AIN及類似形成的緩衝層11、一由i-GaN形成的電子轉渡層21、一由InAlN形成的電子供應層22、和一由AlGaN形成的上表面層23，該等層是依這順序來被堆疊。藉由這結構，2DEG 21a是被產生在該在電子轉渡層21與在電子轉渡層21中之電子供應層22之間的界面附近。
該基體10可以是由除了SiC之外之諸如Si般的材料形成。而且，該電子轉渡層21是被形成具有大約2μm的厚度，該電子供應層22是由具有大約10nm之厚度的In0.17Al0.83N形成，而該上表面層23是由具有大約10nm之厚度的Al0.2Ga0.8N形成。
該源極電極42和該汲極電極43是形成在該上表 面層23上。而且，該絕緣薄膜60是形成在一個在該上表面層23上之未形成有源極電極42和汲極電極43的區域內，而該閘極電極41是形成在該絕緣薄膜60上之一預定區域內。在本實施例中，該絕緣薄膜60是由氧化鋁(Al2O3)形成具有大約40nm的厚度。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖22A-23B為基礎來被描述。
首先，如在圖22A中所示，包括一緩衝層11、一電子轉渡層21、一電子供應層22、與一上表面層23的層是利用MOCVD以磊晶生長形成於一由SiC或類似製成的基體10上。該緩衝層11是由一種包括AlN及類似的材料形成，而該電子轉渡層21是由GaN形成，兩者皆是在大約1000℃的基體溫度下進行。該電子供應層22是在大約500至800℃的基體溫度下由InAlN，例如，In0.17Al0.83N形成。該上表面層23是在大約800℃的基體溫度下由AlGaN，例如，Al0.2Ga0.8N形成。
接著，如在圖22B中所示，一絕緣薄膜60是形成在該上表面層23上。具體地，一個具有大約40nm之厚度之由氧化鋁(Al2O3)形成的薄膜是以ALD(原子層沉積)形成在該上表面層23上，俾形成該絕緣薄膜60。注意的是在形成該絕緣薄膜60之後，它是以RTA在氮大氣下以大約800℃的溫度加熱一分鐘，藉由這樣該製成之半導體裝置的特性能夠被改進。
接著，如在圖22C中所示，開孔60a是藉由把位在 要形成有源極電極42和汲極電極43之區域內的絕緣薄膜60移除來被形成。具體地，藉由施加稍後以曝光裝置曝光並被顯影的光阻於該絕緣薄膜60上，一光阻圖案(圖中未示)是被形成，其具有開孔在該等要形成有源極電極42和汲極電極43的區域內。在那之後，該等開孔60a是以使用氯-基氣體的乾蝕刻把在該等未形成有光阻圖案之區域內的絕緣薄膜60移除，並且露出該該上表面層23的表面來被形成。 在那之後，該光阻圖案(圖中未示)是以有機溶劑或類似來被移除。
接著，如在圖23A中所示，該源極電極42和該汲 極電極43是形成在該被露出的上表面層23上位於該絕緣薄膜60的開孔60a處。
接著，如在圖23B中所示，一閘極電極41是形成 在該絕緣薄膜60上。因此，本實施例的半導體裝置能夠被製成。
在本實施例的半導體裝置中，較少數目的陷阱水 平(trap levels)是被形成於該絕緣薄膜60或類似，藉著這樣穩定的運作是能夠被實施。
[第七實施例]
接著，一第七實施例將會被描述。本實施例係有關於半導體裝置、電源裝置、與高頻放大器。
在本實施例的半導體裝置包括被包含在一分離封裝體內之該第一至第六實施例中之任一者之半導體裝置， 該分離封裝體將會以圖24為基礎來被描述。注意的是圖24示意地描繪該分離封裝半導體裝置的內部，在該分離封裝半導體裝置中電極及類似的位置是會與在第一至第六實施例中的那些不同。
首先，依據該第一至第六實施例中之任一者製 成的半導體裝置是藉由切割或類似來被切開俾形成一是為一由GaN半導體材料製成之HEMT的半導體晶片410。該半導體晶片410是以像焊錫般的固晶劑430來固定在一導線架420上。
接著，一閘極電極441是由一導線431來與一閘極 接腳421連接，一源極電極442是由一導線432來與一源極極接腳422連接，而一汲極電極443是由一導線433來與一汲極接腳423連接。注意的是該等導線431,432和433是由像是Al般的金屬材料製成。而且，該閘極電極441在本實施例中是為一閘極電極墊，它是與該第一至第六實施例中之任一者之半導體裝置的閘極電極41連接。而且，該源極電極442是為一源極電極墊，它是與該源極電極42連接，而該汲極電極443是為一汲極電極墊，它是與該汲極電極43連接。
接著，樹脂密封是利用模製樹脂440以轉移模製 法來被執行。因此，由GaN半導體材料製成的HEMT能夠被製成為該分離封裝半導體裝置。
而且，在本實施例中之電源裝置和高頻放大器分 別使用在該第一至第六實施例中之一個或者多個半導體裝置。
以圖25為基礎，本實施例的電源裝置將會被描述。在本實施例中的電源裝置460包括一高電壓主級電路461、一低電壓次級電路462、和一設置在該主級電路461與該次級電路462之間的變壓器463。該主級電路461包括一AC電源供應器464、一個所謂的"橋式整流電路" 465、數個切換元件466(在圖25中的範例中為四個)、及一個切換元件467。該次級電路462包括數個切換元件468(在圖25中的範例中為三個)。在圖25中所示的範例中，該第一至第六實施例中之任一者的半導體裝置是被使用作為在該主級電路461中的切換元件466和467。注意的是在該主級電路461中的該等切換元件466和467最好是為常關半導體裝置。而且，在該次級電路462中所使用的切換元件468使用由矽形成之平常的MISFETs(金屬絕緣體半導體場效電晶體。
而且，以圖26為基礎，在本實施例中之高頻放大器將會被描述。在本實施例中的高頻放大器470可以被使用應用於，例如，在一行動電話之基地台中的功率放大器。這高頻放大器470包括一數位預失真電路471、混合器472、一功率放大器473、和一定向耦合器474。該數位預失真電路471補償一輸入訊號的非線性失真。該等混合器472中之一者把非線性失真已被補償的該輸入訊號，與一交流訊號混合。該功率放大器473把該已與交流訊號混合的輸入訊號放大。在圖26中所示的的範例中，該功率放大器473包括一HEMT，或者該第一至第六實施例中之任一者的半導體裝置。該定向耦合器474監視該輸入訊號和一輸出訊號。在圖26中 所示的電路中，藉由打開/關閉一開關，例如，是有可能藉由使用另一混合器472來把該輸出訊號與一交流訊號混合，並且把該混合訊號傳輸到該數位預失真電路471。
本發明的實施例業已在上面詳細地被描述。此外，本發明不受限為這些實施例，在沒有離開本發明的範圍之下各式變化與改變是可以被達成。
10‧‧‧基體
11‧‧‧緩衝層
20a‧‧‧區域
21‧‧‧電子轉渡層
21a‧‧‧2DEG
22‧‧‧電子供應層
23‧‧‧上表面層
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極

Claims (20)

  1. 一種半導體裝置，包含：一個要被形成於一基體上的電子轉渡層；一個要被形成於該電子轉渡層上的電子供應層；一個要被形成於該電子供應層上的上表面層；一個要被形成於該電子供應層或該上表面層上的閘極電極；要被形成於該上表面層上的一源極電極和一汲極電極；以及要被形成於該上表面層與該電子供應層中正好在形成有該源極電極和該汲極電極之區域下方的第一導電型區域，其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  2. 一種半導體裝置，包含：一個要被形成於一基體上的電子轉渡層；一個要被形成於該電子轉渡層上的電子供應層；一個要被形成於該電子供應層上的上表面層；一個要被形成於該電子供應層或該上表面層上的閘極電極；要被形成於該電子供應層上的一源極電極和一汲 極電極；以及要被形成於該電子供應層中正好在形成有該源極電極和該汲極電極之區域下方的第一導電型區域，其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  3. 如請求項1之半導體裝置，其中，該第一導電型區域也被形成於正好在該等形成有該源極電極和該汲極電極之區域下方的該電子轉渡層之一部份中。
  4. 一種半導體裝置，包含：一個要被形成於一基體上的電子轉渡層；一個要被形成於該電子轉渡層上的電子供應層；一個要被形成於該電子供應層上的上表面層；一個要被形成於該電子供應層或該上表面層上的閘極電極；要被形成於該電子轉渡層上的一源極電極和一汲極電極；以及要被形成於該電子轉渡層中接觸該源極電極和該汲極電極的第一導電型區域，其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  5. 如請求項1之半導體裝置，其中，該第一導電型是為n-型。
  6. 如請求項1之半導體裝置，其中，該等第一導電型區域具有以Si施用之離子植入。
  7. 一種半導體裝置，包含：一個要被形成於一基體上的電子轉渡層；一個要被形成於該電子轉渡層上的電子供應層；一個要被形成於該電子供應層上的上表面層；一個要被形成於該上表面層上的絕緣薄膜；一個要被形成於該絕緣薄膜上的閘極電極；以及要被形成於該上表面層或該電子供應層上的一源極電極和一汲極電極；其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  8. 如請求項7之半導體裝置，其中，該絕緣薄膜是由一包括氧化鋁的材料所形成。
  9. 如請求項1之半導體裝置，更包含：一個要被形成於該電子轉渡層與該電子供應層之間的中間層，其中，該中間層是由一包括AlN的材料所形成。
  10. 如請求項1之半導體裝置，其中，該上表面層是由一包括AlGaN、GaN、AlN、與BGaN中之一者的材料所形成。
  11. 如請求項1之半導體裝置，其中，該電子供應層是由一包括InAlN的材料所形成。
  12. 如請求項1之半導體裝置，其中，該電子轉渡層是由一包括GaN的材料所形成。
  13. 一種半導體裝置的製造方法，該方法包含下列步驟：以磊晶生長依序形成一電子轉渡層、一電子供應層、和一上表面層於一基體上；植入一第一導電型之一雜質元素的離子在該電子供應層和該上表面層中之正好位於形成有一源極電極和一汲極電極之區域下方的區域；施加熱以活化該等離子以致於具有該等植入離子的該等區域變成第一導電型區域；形成該源極電極和該汲極電極於該上表面層上；形成一閘極電極於該上表面層上，其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  14. 一種半導體裝置的製造方法，該方法包含下列步驟：以磊晶生長依序形成一電子轉渡層、一電子供應層、和一上表面層於一基體上；植入一第一導電型之一雜質元素的離子在該電子供應層和該上表面層中之正好位於形成有一源極電極和一汲極電極之區域下方的區域； 施加熱以活化該等植入離子以致於具有該等植入離子的該等區域變成第一導電型區域；把該上表面層的一部份或者全部移除；形成該源極電極和該汲極電極於該上表面層、該電子供應層、與該電子轉渡層中之一者上；以及形成一閘極電極於該上表面層或該電子供應層上，其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  15. 如請求項13之半導體裝置的製造方法，該方法更包含：在植入該第一導電型之該雜質元素的該等離子之後形成一熱-保護薄膜於該上表面層上以致於該施加熱是在形成該熱-保護薄膜之後被執行；以及在形成該閘極電極、該源極電極、與該汲極電極之前移除該熱-保護薄膜。
  16. 如請求項13之半導體裝置的製造方法，其中，該第一導電型的該雜質元素是為Si，而該施加熱是在一個大於或相等於900℃且小於或者相等於1500℃的溫度下被執行。
  17. 一種半導體裝置的製造方法，該方法包含下列步驟：以磊晶生長依序形成一電子轉渡層、一電子供應層、和一上表面層於一基體上；形成一絕緣薄膜於該上表面層上； 在形成該絕緣薄膜之後施加熱；形成一源極電極和一汲極電極於該上表面層上；以及形成一閘極電極於該絕緣薄膜上，其中，該電子供應層是由一包括In的氮化物半導體所形成，其中，該上表面層是由一包括在B、Al、與Ga當中選擇的一個或多個元素之氮化物的材料所形成。
  18. 如請求項17之半導體裝置的製造方法，其中，該絕緣薄膜是由一包括氧化鋁的材料所形成。
  19. 一種電源裝置，包含：如請求項1的半導體裝置。
  20. 一種放大器，包含：如請求項1的半導體裝置。
TW103125147A 2013-08-12 2014-07-22 半導體裝置及其製造方法 TWI549296B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013167851A JP6179266B2 (ja) 2013-08-12 2013-08-12 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201511264A true TW201511264A (zh) 2015-03-16
TWI549296B TWI549296B (zh) 2016-09-11

Family

ID=51211703

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125147A TWI549296B (zh) 2013-08-12 2014-07-22 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US9437723B2 (zh)
EP (1) EP2846358A3 (zh)
JP (1) JP6179266B2 (zh)
CN (1) CN104377239B (zh)
TW (1) TWI549296B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217831B1 (en) 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
TWI692873B (zh) * 2017-07-03 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件及其製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
CN106922200B (zh) 2014-12-18 2021-11-09 英特尔公司 N沟道氮化镓晶体管
US10211327B2 (en) 2015-05-19 2019-02-19 Intel Corporation Semiconductor devices with raised doped crystalline structures
EP3314659A4 (en) 2015-06-26 2019-01-23 INTEL Corporation HETEROSEPITAXIAL STRUCTURES WITH STABLE SUBSTRATE INTERFACE MATERIAL AT HIGH TEMPERATURE
JP6597046B2 (ja) * 2015-08-20 2019-10-30 住友電気工業株式会社 高電子移動度トランジスタ
JP6627408B2 (ja) * 2015-10-21 2020-01-08 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2017085006A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP6623684B2 (ja) * 2015-10-29 2019-12-25 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6575304B2 (ja) * 2015-10-30 2019-09-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP6623691B2 (ja) 2015-10-30 2019-12-25 富士通株式会社 化合物半導体装置及びその製造方法
US9678709B1 (en) 2015-11-25 2017-06-13 Doppler Labs, Inc. Processing sound using collective feedforward
US9584899B1 (en) 2015-11-25 2017-02-28 Doppler Labs, Inc. Sharing of custom audio processing parameters
US9703524B2 (en) 2015-11-25 2017-07-11 Doppler Labs, Inc. Privacy protection in collective feedforward
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US10388778B2 (en) * 2016-11-18 2019-08-20 Nexperia B.V. Low resistance and leakage device
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
JP7032641B2 (ja) * 2018-01-11 2022-03-09 富士通株式会社 化合物半導体装置及びその製造方法
US10964803B2 (en) * 2018-11-19 2021-03-30 Texas Instruments Incorporated Gallium nitride transistor with a doped region
JPWO2022208865A1 (zh) * 2021-04-02 2022-10-06
CN114005867A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 高电子迁移率异质结结构及制备方法、二极管、晶体管

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043778A (en) * 1986-08-11 1991-08-27 Texas Instruments Incorporated Oxide-isolated source/drain transistor
JP3740744B2 (ja) * 1996-07-12 2006-02-01 ソニー株式会社 半導体の成長方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
WO2003009392A1 (fr) * 2001-07-17 2003-01-30 Kabushiki Kaisha Watanabe Shoko Dispositif a semi-conducteur et son procede de fabrication et systeme d'application de ce dispositif
JP4330851B2 (ja) * 2001-07-17 2009-09-16 株式会社渡辺商行 半導体装置の製造方法
JP2004048818A (ja) * 2002-07-08 2004-02-12 Rohm Co Ltd モータ駆動装置
JP4050128B2 (ja) * 2002-10-24 2008-02-20 松下電器産業株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2005340417A (ja) * 2004-05-26 2005-12-08 Mitsubishi Electric Corp ヘテロ接合電界効果型半導体装置
JP2007317794A (ja) 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4621759B2 (ja) * 2008-07-30 2011-01-26 シャープ株式会社 画像処理装置及びプレビュー表示方法
JP5442272B2 (ja) 2009-02-19 2014-03-12 日本電信電話株式会社 電界効果トランジスタおよび電界効果トランジスタ製造方法
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP5707763B2 (ja) * 2010-07-26 2015-04-30 住友電気工業株式会社 半導体装置の製造方法
EP2600394B1 (en) * 2010-07-29 2017-12-27 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and production method thereof
JP5914999B2 (ja) * 2011-06-08 2016-05-11 住友電気工業株式会社 半導体装置の製造方法
JP6231730B2 (ja) * 2011-09-28 2017-11-15 富士通株式会社 化合物半導体装置及びその製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
JP2013125918A (ja) * 2011-12-16 2013-06-24 Sumitomo Electric Ind Ltd 半導体装置
WO2013095345A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Group iii-n transistors for system on chip (soc) architecture integrating power management and radio frequency circuits
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692873B (zh) * 2017-07-03 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件及其製造方法
US10217831B1 (en) 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
US10355096B2 (en) 2017-08-31 2019-07-16 Vanguard International Semiconductor Corporation High electron mobility transistor devices and method for fabricating the same

Also Published As

Publication number Publication date
TWI549296B (zh) 2016-09-11
EP2846358A3 (en) 2015-07-01
EP2846358A2 (en) 2015-03-11
US9437723B2 (en) 2016-09-06
US20150041860A1 (en) 2015-02-12
CN104377239B (zh) 2018-06-19
CN104377239A (zh) 2015-02-25
US20160343843A1 (en) 2016-11-24
JP6179266B2 (ja) 2017-08-16
JP2015037105A (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
TWI549296B (zh) 半導體裝置及其製造方法
TWI542008B (zh) 半導體裝置
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
TWI500148B (zh) 半導體裝置
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
TWI598945B (zh) 製造半導體裝置之方法
CN103077890A (zh) 半导体器件和制造方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
TW201413944A (zh) 半導體裝置及半導體裝置的製造方法
TW201413952A (zh) 化合物半導體裝置及其製造方法
JP2019192698A (ja) 半導体装置、半導体装置の製造方法及び増幅器
TWI497711B (zh) 半導體裝置及其製造方法
TW201236083A (en) Semiconductor device and method for manufacturing semiconductor device
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2017085060A (ja) 化合物半導体装置及びその製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN102651351A (zh) 半导体器件、半导体器件的制造方法和电子电路
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP6729207B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees