TW201511008A - 儲存裝置、通用快閃儲存器系統及其改變資料轉移速度的方法 - Google Patents

儲存裝置、通用快閃儲存器系統及其改變資料轉移速度的方法 Download PDF

Info

Publication number
TW201511008A
TW201511008A TW103124065A TW103124065A TW201511008A TW 201511008 A TW201511008 A TW 201511008A TW 103124065 A TW103124065 A TW 103124065A TW 103124065 A TW103124065 A TW 103124065A TW 201511008 A TW201511008 A TW 201511008A
Authority
TW
Taiwan
Prior art keywords
data
host
ufs
interface
dma
Prior art date
Application number
TW103124065A
Other languages
English (en)
Other versions
TWI620186B (zh
Inventor
Dong-Min Kim
Sang-Yoon Oh
Hyun-Soo Cho
Jeong Hur
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201511008A publication Critical patent/TW201511008A/zh
Application granted granted Critical
Publication of TWI620186B publication Critical patent/TWI620186B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)

Abstract

一種儲存系統的儲存裝置包含：裝置直接記憶體存取(direct memory access，DMA)，經組態以基於提供至DMA佇列的資料的大小資訊而計算資料轉移量；命令管理器，經組態以自所述裝置DMA接收所述資料轉移量並使用速度模式表來計算轉移速度；以及裝置介面，經組態以將所述轉移速度轉移至主機。

Description

用以改變資料轉移速度的儲存系統以及其改變資料 轉移速度的方法 【相關申請案的交叉參考】
本美國非臨時專利申請案根據35 U.S.C.§ 119主張2013年7月25日在韓國智慧財產局申請的韓國專利申請案第10-2013-0088109號的優先權，所述韓國專利申請案的全部揭露內容以引用的方式併入本文中。
本發明概念是關於一種儲存系統，且更特定別是關於一種能夠改變資料轉移速度的儲存系統以及改變所述儲存系統的資料轉移速度的方法。
儲存系統可由主機以及儲存裝置組成。主機以及儲存裝置可經由諸如以下各者的各種介面而互連：通用快閃儲存器 (Universal Flash Storage，UFS)介面、串列進階技術附接(Serial Advanced Technology Attachment，SATA)介面、小型電腦小型介面(Small Computer Small Interface，SCSI)、串列附接SCSI(Serial-attached SCSI,SAS)、嵌入式多媒體卡(embedded Multi Media Card，eMMC)介面等。當儲存系統用作移動裝置時，電力消耗可減少。
可在儲存系統的效能與電力消耗之間進行權衡。舉例而言，在資料轉移速度快速的情況下，效能提高且電力消耗增加。在資料轉移速度緩慢的情況下，效能降低且電力消耗減少。
儲存系統可在最大速度下發送資料以滿足主機以及儲存裝置的需求。在此狀況下，電力可能會不必要地消耗。
本發明概念的例示性實施例提供一種儲存系統的儲存裝置，其包括：裝置直接記憶體存取(DMA)，經組態以基於提供至DMA佇列的資料的大小資訊而計算資料轉移量；命令管理器，經組態以自所述裝置DMA接收所述資料轉移量並使用速度模式表來計算轉移速度；以及裝置介面，經組態以將所述轉移速度轉移至主機。
在本發明概念的一例示性實施例中，所述裝置DMA使用經由所述裝置介面接收的資料的大小資訊而計算所接收的資料的量，並使用待經由所述裝置介面傳輸至所述主機的資料的大小資 訊而計算待傳輸的資料的量。
所述裝置DMA包括：所述DMA佇列的接收DMA佇列，經組態以儲存經由所述裝置介面接收的資料的所述大小資訊；所述DMA佇列的傳輸DMA佇列，經組態以儲存待經由所述裝置介面傳輸至所述主機的資料的所述大小資訊；以及DMA管理器，經組態以計算儲存於所述接收DMA佇列中的資料的量，計算儲存於所述傳輸DMA佇列中的資料的量，並將所接收的資料的所述量以及待傳輸的資料的所述量作為所述資料轉移量提供至所述命令管理器。
在本發明概念的例示性實施例中，所述主機回應於所述轉移速度而改變所述主機的介面以及所述儲存裝置的介面的速度模式。
在本發明概念的例示性實施例中，當所述資料轉移量超過速度模式的裕度時，所述命令管理器基於所述裕度而改變所述速度模式。當達到預定速度模式時，所述命令管理器改變速度模式。
提供根據本發明概念的例示性實施例的一種通用快閃儲存器(Universal Flash Storage，UFS)系統，其包括：UFS裝置，包含快閃記憶體；以及UFS主機，經由介面而連接至所述UFS裝置且經組態以使用自所述UFS裝置提供的轉移速度而改變資料轉移速度，其中所述UFS裝置基於資料轉移量而計算所述轉移速度。
在本發明概念的例示性實施例中，所述UFS裝置包括： 裝置DMA，經組態以基於資料的大小資訊而計算所述資料轉移量；以及命令管理器，經組態以自所述裝置DMA接收所述資料轉移量並使用速度模式表來計算所述轉移速度。
在本發明概念的例示性實施例中，所述介面包含裝置介面，且所述裝置DMA使用經由所述裝置介面接收的資料的大小資訊而計算所接收的資料的量，並使用待經由所述裝置介面傳輸至所述UFS主機的資料的大小資訊而計算待傳輸的資料的量。所述裝置DMA包括：接收DMA佇列，經組態以儲存經由所述裝置介面接收的資料的所述大小資訊；傳輸DMA佇列，經組態以儲存待經由所述裝置介面傳輸至所述UFS主機的資料的所述大小資訊；以及DMA管理器，經組態以計算儲存於所述接收DMA佇列中的資料的量，計算儲存於所述傳輸DMA佇列中的資料的量，並將所接收的資料的所述量以及待傳輸的資料的所述量作為所述資料轉移量提供至所述命令管理器。
在本發明概念的例示性實施例中，當所述資料轉移量超過速度模式的裕度時，所述命令管理器基於所述裕度而改變所述速度模式。
在本發明概念的例示性實施例中，當達到預定速度模式時，所述命令管理器改變速度模式。
在本發明概念的例示性實施例中，所述介面包含主機介面以及裝置介面，且所述UFS主機回應於所述轉移速度而改變所述主機介面以及所述裝置介面的速度模式。所述UFS裝置使用 Ready_To_Transfer(RTT)UFS協定資訊單元(UPIU)、DATA IN UPIU或RESPONSE UPIU而向所述UFS主機提供所述轉移速度。
所述UFS主機包括：主機DMA，經組態以經由所述主機介面接收所述RTT UPIU、DATA IN UPIU或RESPONSE UPIU；以及命令管理器，經組態以剖析自所述主機DMA提供的所述RTT UPIU、DATA IN UPIU或RESPONSE UPIU以判定所述轉移速度。
所述UFS主機更包括：裝置驅動器，經組態以回應於自所述命令管理器提供的所述轉移速度而發佈速度模式改變命令；以及主機控制器，經組態以回應於所述速度模式改變命令而改變所述主機介面以及所述裝置介面的速度模式。
本發明概念的實例實施例提供一種改變包含主機以及儲存裝置的儲存系統的資料轉移速度的方法，所述方法包括：在所述儲存裝置中基於資料大小資訊而計算資料轉移量；接收所述資料轉移量以使用速度模式表而計算轉移速度；將所述轉移速度自所述儲存裝置提供至所述主機；請求裝置驅動器將介面的資料轉移速度改變為自所述儲存裝置提供的所述轉移速度；以及回應於所述裝置驅動器的轉移模式改變命令而改變所述介面的所述資料轉移速度。
在本發明概念的例示性實施例中，計算所述資料轉移量包括計算所接收的資料的量以及待傳輸的資料的量。改變所述介面的所述資料轉移速度包括在所述資料轉移量超過速度模式的裕度時，基於所述裕度而改變所述速度模式。或者，改變所述介面 的所述資料轉移速度包括在達到預定速度模式時，改變速度模式。
本發明概念的例示性實施例提供一種儲存裝置，包含：第一模組，經組態以基於在所述儲存裝置處接收的資料以及待自所述儲存裝置傳輸的資料而判定資料傳輸量；以及第二模組，經組態以藉由使用所述資料傳輸量而判定資料轉移速度模式，其中在第一資料轉移速度模式中轉移至所述儲存裝置/自所述儲存裝置轉移的資料小於在第二資料轉移速度模式中轉移至所述儲存裝置/自所述儲存裝置轉移的資料。
所述儲存裝置更包含資料轉移速度模式表。
所述儲存裝置更包含裝置介面，用以通訊方式與所述第一模組耦接。
221‧‧‧接收DMA佇列
222‧‧‧傳輸DMA佇列
223‧‧‧DMA管理器
1000‧‧‧儲存系統
1100‧‧‧主機
1101‧‧‧主機介面
1110‧‧‧應用程式
1120‧‧‧裝置驅動器
1130‧‧‧主機控制器
1140‧‧‧緩衝記憶體
1200‧‧‧儲存裝置
1201‧‧‧裝置介面
1210‧‧‧非揮發性記憶體
1230‧‧‧裝置控制器
1240‧‧‧緩衝記憶體
2000‧‧‧UFS系統
2100‧‧‧UFS主機
2101‧‧‧主機介面
2110‧‧‧應用程式
2120‧‧‧裝置驅動器
2130‧‧‧主機控制器
2131‧‧‧命令管理器
2132‧‧‧主機DMA
2133‧‧‧電力管理器
2135‧‧‧主機控制器介面(HCI)
2140‧‧‧緩衝RAM
2200‧‧‧UFS裝置
2201‧‧‧裝置介面
2210‧‧‧快閃記憶體
2230‧‧‧裝置控制器
2231‧‧‧中央處理單元(CPU)
2232‧‧‧裝置DMA
2233‧‧‧快閃DMA
2234‧‧‧命令管理器
2235‧‧‧緩衝管理器
2236‧‧‧快閃轉譯層
2237‧‧‧快閃管理器
2238‧‧‧速度模式表
2240‧‧‧緩衝RAM
DATA1‧‧‧第一資料
DATA2‧‧‧第二資料
DATA3‧‧‧第三資料
DATA4‧‧‧第四資料
DIN‧‧‧資料線
DMA R×1~DMA R×N‧‧‧資料
DMA T×1~DMA T×N‧‧‧資料
DOUT‧‧‧資料線
P2‧‧‧峰值功率
PGM‧‧‧程式化命令
PWR‧‧‧電力線
Rx‧‧‧接收單元
S110~S160‧‧‧步驟
t1‧‧‧第一轉移時間
t2‧‧‧第二轉移時間
tPROG1‧‧‧第一程式化時間
tPROG2‧‧‧第二程式化時間
tTRN1‧‧‧第一轉移時間
tTRN2‧‧‧第二轉移時間
tTRN2'‧‧‧第二轉移時間
tTRN3‧‧‧第三轉移時間
tTRN3'‧‧‧第三轉移時間
tTRN4‧‧‧第四轉移時間
tTRN4'‧‧‧第四轉移時間
Tx‧‧‧傳輸單元
UIC CMD‧‧‧UFS互連層命令
藉由參照附圖詳細描述本發明概念的例示性實施例，本發明概念的上述內容以及其他特徵將變得更顯而易見。
圖1為說明根據本發明概念的例示性實施例的儲存系統的方塊圖。
圖2為說明根據本發明概念的例示性實施例的圖1所說明的儲存系統的程式化程序的時序圖。
圖3至圖5為說明根據本發明概念的例示性實施例的在資料轉移速度緩慢時的峰值功率的降低的時序圖。
圖6為展示根據本發明概念的例示性實施例的隨時間逝去的 資料轉移的量的曲線圖。
圖7為說明根據本發明概念的例示性實施例的通用快閃儲存器(UFS)系統的方塊圖。
圖8至圖10為說明根據本發明概念的例示性實施例的圖7所說明的UFS裝置計算轉移速度的方法的方塊圖。
圖11為用於描述根據本發明概念的例示性實施例的圖7所說明的UFS主機改變資料轉移速度的方法的方塊圖。
圖12為說明根據本發明概念的例示性實施例的儲存系統的資料轉移速度改變方法的流程圖。
圖13為說明根據本發明概念的例示性實施例的隨時間逝去的資料轉移的量的曲線圖。
圖14為說明根據本發明概念的例示性實施例的儲存系統的資料轉移頻寬的增益的曲線圖。
下文中，將參照附圖來詳細描述本發明概念的例示性實施例。然而，本發明概念可按照各種不同形式來體現且不應解釋為僅限於所說明的實施例。相似參考數字可遍及附圖及書面描述表示相似元件，且因此可不重複描述。在諸圖中，為了清楚起見，可能誇示了層以及區域的大小以及相對大小。
如本文中所使用，單數形式「一個」以及「該」意欲亦包含複數形式，除非上下文另有清楚指示。
應理解，當一元件或層被稱為在另一元件或層「上」、「連接至」、「耦接至」或「鄰近於」另一元件或層時，所述元件或層可直接在所述另一元件或層上、直接連接至、耦接至或鄰近於所述另一元件或層，或可存在介入元件或層。
圖1為說明根據本發明概念的例示性實施例的儲存系統的方塊圖。參照圖1，儲存系統1000包含主機1100以及儲存裝置1200。主機1100包含主機介面1101，且儲存裝置1200包含裝置介面1201。
主機介面1101以及裝置介面1201經由用於交換資料及信號的資料線DIN及DOUT以及用於提供電力的電力線PWR而連接。主機介面1101以及裝置介面1201經由諸如以下各者的各種介面而連接：通用快閃儲存器(UFS)介面、串列進階技術附接(SATA)介面、小型電腦小型介面(SCSI)、串列附接SCSI(SAS)、嵌入式多媒體卡(eMMC)介面等。
主機1100更包含應用程式1110、裝置驅動器1120、主機控制器1130以及緩衝記憶體1140。應用程式1110可包含在主機1100上執行的應用程式。裝置驅動器1120驅動連接至主機1100的周邊裝置。舉例而言，裝置驅動器1120可驅動儲存裝置1200。應用程式1100以及裝置驅動器1120可由軟體或韌體實施。
主機控制器1130可控制主機1100的內部操作。舉例而言，主機控制器1130回應於裝置驅動器1120的寫入請求而經由主機介面1101將儲存於緩衝記憶體1140中的資料提供至儲存裝 置1200。當接收讀取請求時，主機控制器1130經由主機介面1101而將讀取命令發佈至儲存裝置1200，且自儲存裝置1200提取資料。
緩衝記憶體1140可用作主機1100的主記憶體或快取記憶體或用作用於暫時儲存待提供至儲存裝置1200的資料的記憶體。此外，緩衝記憶體1140可用作用於驅動諸如應用程式1110、裝置驅動器1120等的軟體的驅動記憶體。
儲存裝置1200經由裝置介面1201而連接至主機1100。儲存裝置1200包含非揮發性記憶體1210、裝置控制器1230以及緩衝記憶體1240。
非揮發性記憶體1210可包含快閃記憶體、磁性隨機存取記憶體(Magnetic Random Access Memory，MRAM)、相變RAM(Phase change RAM，PRAM)、鐵電RAM(Ferroelectric RAM，FRAM、F-RAM或FeRAM)等。裝置控制器1230控制非揮發性記憶體1210的整體操作，包含寫入操作、讀取操作、抹除操作等。裝置控制器1230經由位址或資料匯流排而與非揮發性記憶體1210或緩衝記憶體1240交換資料。
緩衝記憶體1240用於暫時儲存待儲存於非揮發性記憶體1210中的資料或自非揮發性記憶體1210讀取的資料。舉例而言，緩衝記憶體1240可由揮發性記憶體、非揮發性記憶體或揮發性記憶體與非揮發性記憶體的組合形成。
圖1所說明的儲存系統1000在主機1100與儲存裝置1200 互連的介面部分處消耗大量電力。特別是，當諸如動態圖像等的大量資料以高速在主機1100與儲存裝置1200之間轉移時，在介面部分處消耗大量電力。儲存系統1000可為移動裝置。
圖2為說明根據本發明概念的例示性實施例的圖1所說明的儲存系統的程式化程序的時序圖。參照圖2，主機1100(參照圖1)將程式化命令PGM以及第一資料DATA1及第二資料DATA2提供至儲存裝置1200(參照圖1)。儲存裝置1200回應於程式化命令PGM而執行第一資料DATA1以及第二資料DATA2的程式化操作。第一資料DATA1是在第一程式化時間tPROG1期間程式化，且第二資料DATA2是在第二程式化時間tPROG2期間程式化。
參照圖1及圖2，主機1100發送第一資料DATA1，且儲存裝置1200將第一資料DATA1暫時儲存於緩衝記憶體1240(參照圖1)中。儲存裝置1200將暫時儲存於緩衝記憶體1240中的第一資料程式化於非揮發性記憶體1210(參照圖1)處。舉例而言，非揮發性記憶體1210在第一程式化時間tPROG1期間對第一資料DATA1進行程式化。
在第一資料DATA1的程式化結束時，儲存裝置1200執行第二資料DATA2的程式化操作。儲存裝置1200將暫時儲存於緩衝記憶體1240中的第二資料DATA2程式化於非揮發性記憶體1210處。舉例而言，非揮發性記憶體1210在第二程式化時間tPROG2期間對第二資料DATA2進行程式化。
如圖2所說明，若主機1100發送第一資料DATA1，則非揮發性記憶體1210對第一資料DATA1進行程式化。主機1100在非揮發性記憶體1210中的第一資料DATA1的程式化期間將第二資料DATA2提供至儲存裝置1200。
參照圖2，非揮發性記憶體1210對第一資料DATA1進行程式化的程式化時間tPROG1比主機1100發送第二資料DATA2的時間t1長。主機1100轉移第二資料DATA2所花費的時間自t1改變為t2。在此狀況下，因為在第一程式化時間tPROG1中的閒置時間期間轉移第二資料DATA2，所以可不影響儲存系統1000的效能。儲存系統1000藉由延長資料轉移時間而降低峰值功率。因此，可減少熱消耗以及電力消耗。
可在資料轉移速度與峰值功率之間進行權衡。舉例而言，當資料轉移速度快速時，峰值功率提高，且當資料轉移速度緩慢時，峰值功率降低。在圖2中，說明第二資料DATA2的第二轉移時間t2比第一轉移時間t1長的實例。藉由將第二資料DATA2的轉移時間自第一轉移時間t1改變至第二轉移時間t2，峰值功率以及熱降低。
圖3至圖5為說明根據本發明概念的例示性實施例的在資料轉移速度緩慢時的峰值功率的降低的時序圖。圖4所說明的資料轉移速度比圖3所說明的資料轉移速度長。舉例而言，在圖3中，說明以高速轉移資料的實施例。在圖4中，說明以低速轉移資料的實施例。
參照圖3，主機1100(參照圖1)在第一轉移時間tTRN1期間發送第一資料DATA1。若第一資料DATA1的轉移結束，則儲存裝置1200(參照圖)將第一資料DATA1程式化於非揮發性記憶體1210(參照圖1)中。非揮發性記憶體1210在第一程式化時間tPROG1期間執行第一資料DATA1的程式化操作。
當非揮發性記憶體1210對第一資料DATA1進行程式化時，主機1100在第二轉移時間tTRN2期間轉移第二資料DATA2。以與上文所述相同的方式，主機1100在第三轉移時間tTRN3期間轉移第三資料DATA3，且在第四轉移時間tTRN4期間轉移第四資料DATA4。非揮發性記憶體1210在第二程式化時間tPROG2期間執行第二資料DATA2的程式化操作，且在第三程式化時間tPROG3期間執行第三資料DATA3的程式化操作。
參照圖4，主機在第一轉移時間tTRN1期間發送第一資料DATA1，且在第二轉移時間tTRN2'期間發送第二資料DATA2。圖4所說明的第二轉移時間tTRN2'比圖3所說明的第二轉移時間tTRN2長。換言之，與圖3所說明的主機1100發送第二資料DATA2的狀況相比，圖4所說明的主機1100相對緩慢地發送第二資料DATA2。同樣，圖4所說明的第三轉移時間tTRN3’以及第四轉移時間tTRN4’比圖3所說明的第三轉移時間tTRN3以及第四轉移時間tTRN4長。
參照圖5，在第二轉移時間tTRN2'期間產生的峰值功率P2小於在第二轉移時間tTRN2期間產生的峰值功率。當資料轉移 時間延長或資料轉移速度較緩慢時，峰值功率降低。自圖5理解，峰值功率降低達DIF(=P1-P2)。
參照圖1，藉由在資料程式化於儲存裝置1200的非揮發性記憶體1210中的同時減慢自主機1100至儲存裝置1200的資料轉移速度，根據本發明概念的例示性實施例的儲存系統1000減少熱消耗以及電力消耗。
此外，藉由將資料轉移速度改變為適用於實際資料轉移量而不僅是主機1100以及儲存裝置1200的最大轉移速度，根據本發明概念的例示性實施例的儲存系統1000可減少電力消耗。
圖6為展示根據本發明概念的例示性實施例的隨時間逝去的資料轉移的量的曲線圖。參照圖6，速度模式可根據每單位時間轉移的資料的量而劃分為多個區段。舉例而言，速度模式可劃分為第一速度模式A、第二速度模式B以及第三速度模式C。
參照圖1，當在主機1100與儲存裝置1200之間轉移資料時，儲存系統1000將速度模式設定為最大速度模式。參照圖6，儲存系統1000在時間t0至t6期間使用第三速度模式C來發送資料。在此狀況下，若資料轉移的量小於第三速度模式C的資料轉移的量，則產生儲存系統1000的資料轉移頻寬的損耗。
如圖6所說明，可在t0與t1之間的時間區段期間藉由將速度模式設定為第一速度模式A來轉移資料。然而，在t0與t1之間的時間區段期間，可將速度模式設定為第三速度模式C而非第一速度模式A。同樣，在t1與t2、t3與t4以及t5與t6之間的 時間區段期間，可將速度模式設定為第三速度模式C而非第二速度模式B。因為儲存系統1000在所有時間區段期間設定為第三速度模式C，所以在對應於以灰色畫陰影的框的區域中產生資料轉移頻寬的損耗，並將其標記為「損耗」。因此，不必要地消耗了電力。
然而，圖1所說明的儲存系統1000能夠將速度模式設定為適用於實際資料轉移量，而不僅是最大速度模式。參照圖6，例如，儲存系統1000在t0與t1之間的時間區段期間將速度模式設定為第一速度模式A，在t1與t2之間的時間區段期間將速度模式設定為第二速度模式B，並在t2與t3之間的時間區段期間將速度模式設定為第三速度模式C。此外，儲存系統1000在t3與t4之間以及t5與t6之間的時間區段期間將速度模式設定為第二速度模式B，並在t4與t5之間的時間區段期間將速度模式設定為第三速度模式C。
藉由將資料轉移速度改變為適用於實際資料轉移量而不僅是主機1100以及儲存裝置1200的最大轉移速度，根據本發明概念的例示性實施例的儲存系統1000可減少電力消耗。
下文中，描述本發明概念的各種例示性實施例，其中儲存系統經組態以將速度模式改變為適用於實際資料轉移量。特別是，描述基於快閃記憶體且用於諸如智慧型電話的行動裝置的UFS系統。
圖7為說明根據本發明概念的例示性實施例的UFS系統 的方塊圖。參照圖7，UFS系統2000包含UFS主機2100以及UFS裝置2200。
UFS主機2100包含應用程式2110、裝置驅動器2120、主機控制器2130以及緩衝RAM 2140。主機控制器2130包含命令管理器2131、主機DMA 2132(DMA可表示直接記憶體存取)以及電力管理器2133。
由UFS主機2100中的應用程式2110以及裝置驅動器2120產生的命令(例如，寫入命令)被提供至主機控制器2130的命令管理器2131。命令管理器2131使用自裝置驅動器2120提供的命令而產生待提供至UFS裝置2200的協定或命令。由命令管理器2131產生的命令被提供至主機DMA 2132。主機DMA 2132經由主機介面2101而將命令發送至UFS裝置2200。主機介面2101包含實體層以及資料鏈路層。
UFS裝置2200包含快閃記憶體2210、裝置控制器2230以及緩衝RAM 2240。裝置控制器2230包含中央處理單元(Central Processing Unit，CPU)2231、裝置DMA 2232、快閃DMA 2233、命令管理器2234、緩衝管理器2235、快閃轉譯層2236、快閃管理器2237以及速度模式表2238。
自UFS主機2100轉移至UFS裝置2200的命令經由裝置介面2201而提供至裝置DMA 2232。裝置介面2201包含實體層以及資料鏈路層。裝置DMA 2232將輸入命令轉移至命令管理器2234。命令管理器2234分配緩衝RAM 2240以經由緩衝管理器 2235而接收資料。若準備好轉移資料，則命令管理器2234將Ready_To_Transfer(RTT)UFS協定資訊單元(UPIU)發送至UFS主機2100。
UFS主機2100回應於RTT UPIU而將資料發送至UFS裝置2200。資料經由主機DMA 2132以及主機介面2101而發送至UFS裝置2200。UFS裝置2200經由裝置DMA 2232以及緩衝管理器2235而將所接收的資料儲存於緩衝RAM 2240中。儲存於緩衝RAM 2240中的資料經由快閃DMA 2233而提供至快閃管理器2237。快閃管理器2237基於快閃轉譯層2236的位址映射表而將資料儲存於快閃記憶體2210的位址處。
若完成針對命令以及程式化的資料轉移，則UFS裝置2200經由介面而將回應發送至UFS主機2100，並通知UFS主機2100命令完成。UFS主機2100基於回應信號而通知裝置驅動器2120以及應用程式2110命令是否完成，並終止對應於所述命令的操作。
圖7所說明的UFS系統2000將速度模式改變為適用於實際資料轉移量。UFS裝置2200計算提供至裝置DMA 2232的資料的轉移量，並使用速度模式表2238來搜尋最佳速度模式以及有效轉移速度。UFS裝置2200向UFS主機2100提供有效轉移速度。UFS主機2100將介面的速度模式改變為適用於有效轉移速度。
圖8至圖10為說明根據本發明概念的例示性實施例的圖7所說明的UFS裝置計算有效轉移速度的方法的方塊圖。
參照圖8，裝置DMA 2232包含接收DMA佇列221、傳輸DMA佇列222以及DMA管理器223。
接收DMA佇列221依序儲存經由主機介面2101的傳輸單元Tx以及裝置介面2201的接收單元Rx而輸入的資料的大小資訊。如圖9所說明，資料DMA R×1至DMA R×N的大小資訊可儲存於接收DMA佇列221中。舉例而言，DMA R×1具有512千位元(KB)的資料大小，DMA R×2具有256千位元的資料大小，且DMA R×N具有512千位元的資料大小。
傳輸DMA佇列222依序儲存待自裝置介面2201的傳輸單元Tx轉移至主機介面2101的接收單元Rx的資料的大小資訊。如圖9所說明，資料DMA T×1至DMA T×N的大小資訊可儲存於傳輸DMA佇列222中。舉例而言，DMA T×1具有128千位元的資料大小，DMA T×2具有512千位元的資料大小，且DMA T×N具有256千位元的資料大小。
DMA管理器223將儲存於接收DMA佇列221中的資料DMA R×1至DMA R×N的大小相加以計算所接收的資料的總量。同樣，DMA管理器223將儲存於傳輸DMA佇列222中的資料DMA T×1至DMA T×N的大小相加以計算待傳輸的資料的總量。DMA管理器223向命令管理器2234提供所接收的資料的總量以及待傳輸的資料的總量。
命令管理器2234基於與自裝置DMA 2232提供的資料的總量相關聯的資訊以及速度模式表2238(參照圖7或圖10)而判 定最佳速度模式以及有效速度模式。
圖10為說明根據本發明概念的例示性實施例的圖7所說明的速度模式表的表。參照圖10，速度模式以及有效轉移速度記錄於速度模式表2238中。舉例而言，若所接收的資料的總量或待傳輸的資料的總量小於128兆位元(MB)，則速度模式設定為第一速度模式A且有效轉移速度設定為1.5千兆位元/秒(Gbps)。當所接收的資料的總量或待傳輸的資料的總量介於128兆位元與256兆位元之間時，速度模式設定為第二速度模式B且有效轉移速度設定為3千兆位元/秒。在所接收的資料的總量或待傳輸的資料的總量介於256兆位元與512兆位元之間的情況下，速度模式設定為第三速度模式C且有效轉移速度設定為6千兆位元/秒。
返回圖7，UFS裝置2200向UFS主機2100提供使用總資料量而計算的有效轉移速度。舉例而言，裝置控制器2230的命令管理器2234使用RTT UPIU、DATA IN UPIU、RESPONSE UPIU等而將有效轉移速度提供至主機控制器2130。只要裝置控制器2230轉移RTT UPIU、DATA IN UPIU、RESPONSE UPIU等，裝置控制器2230便發送有效轉移速度。電力消耗以及資料轉移頻寬的損耗與藉以傳輸有效轉移速度的頻率的提高成比例地減少。
主機控制器2130的主機DMA 2132向命令管理器2131提供包含有效轉移速度的輸入的RTT UPIU、DATA IN UPIU或RESPONSE UPIU。命令管理器2131剖析RTT UPIU、DATA IN UPIU或RESPONSE UPIU等以決定有效轉移速度。命令管理器 2131將有效轉移速度發送至裝置驅動器2120。
裝置驅動器2120基於有效轉移速度而將速度模式改變命令發佈至主機控制器2130。主機控制器2130回應於速度模式改變命令而改變主機介面2101以及裝置介面2201的資料轉移速度。
圖11為用於描述根據本發明概念的例示性實施例的圖7所說明的UFS主機改變資料轉移速度的方法的方塊圖。參照圖111，裝置驅動器2120將UFS互連層命令UIC CMD提供至主機控制器介面(Host Controller Interface，HCI)2135。UFS互連層命令UIC CMD包含用於改變介面的速度模式的命令。HCI 2135包含主機控制器能力、中斷及主機狀態、……、UIC命令暫存器以及廠商專用(Vender Specific)資訊。
UFS互連層命令UIC CMD被提供至UIC命令暫存器。主機控制器2130可藉由設定UIC屬性而改變資料轉移速度。主機控制器2130藉由設定UIC命令暫存器而將主機介面2101以及裝置介面2201的資料轉移速度改變為有效轉移速度。
主機介面2101以及裝置介面2201包含鏈路層以及實體層作為UFS互連層(UIC)。鏈路層可被稱為「MIPI UniPro」且檢查經由實體層而接收的資料或信號是否有效。若無效，則鏈路層再次請求針對UFS主機2100或UFS裝置2200的資料。若有效，則鏈路層發送確認ACK。實體層可被稱為「MIPI M-PHY」且包含傳輸單元Tx以及接收單元Rx。
圖12為說明根據本發明概念的例示性實施例的儲存系統 的資料轉移速度改變方法的流程圖。下文中，描述圖7所說明的UFS系統2000的資料轉移速度改變方法。
在步驟S110中，計算裝置DMA 2232的總資料量。參照圖8，DMA管理器223將儲存於接收DMA佇列221以及傳輸DMA佇列222中的資料的大小相加以計算所接收的資料的總量以及待傳輸的資料的總量。DMA管理器223向命令管理器2234提供與所接收的資料的總量以及待傳輸的資料的總量相關聯的資訊。
在步驟S120中，基於速度模式表2238而計算有效轉移速度。參照圖8，命令管理器2234基於與自裝置DMA 2232提供的資料的總量相關聯的資訊以及速度模式表2238而判定有效轉移速度。
在步驟S130中，將關於有效轉移速度的資訊自UFS裝置2200發送至UFS主機2100。UFS裝置2200使用RTT UPIU或DATA IN UPIU而將關於有效轉移速度的資訊提供至UFS主機2100。
在步驟S140中，UFS主機2100請求裝置驅動器2120將資料轉移速度改變為自UFS裝置2200提供的有效轉移速度。
在步驟S150中，裝置驅動器2120將通知主機介面2101以及裝置介面2201的資料轉移速度的改變的命令發佈至主機控制器2130。主機控制器2130根據速度改變命令而改變介面2101及2201的資料轉移速度。
在步驟S160中，根據所改變的速度而在UFS主機2100與UFS裝置2200之間交換資料。
圖7所說明的UFS系統2000基於由UFS裝置2200計算的資料轉移的量而改變主機介面2101以及裝置介面2201的速度模式。因此，可藉由將速度模式改變為適用於實際資料轉移量而不僅是最大速度模式來減少資料轉移頻寬的損耗且減少電力消耗。
圖13為說明根據本發明概念的例示性實施例的隨時間逝去的資料轉移的量的曲線圖。在圖13中，說明頻繁地改變速度模式的實施例。如上所述，根據本發明概念的例示性實施例的儲存系統1000(參照圖1)將速度模式改變為適用於實際資料轉移量，而不僅是最大速度模式。
參照圖13，根據本發明概念的例示性實施例的儲存系統1000可在ta至tf之間的時間區段期間頻繁地改變速度模式。在圖13中，a至f指示速度模式自第二速度模式B改變為第三速度模式C。若資料轉移的量在速度模式邊界處頻繁變化，則儲存系統1000的效能由於速度模式的頻繁改變而降低。
藉由基於裕度來改變速度模式，儲存系統1000的效能可並不由於速度模式的頻繁改變而降低。參照圖13，當資料轉移的量超過裕度時，儲存系統1000將速度模式自第二速度模式B改變為第三速度模式C。
此外，當改變N次時，根據本發明概念的例示性實施例的儲存系統1000可改變速度模式。舉例而言，當速度模式改變三次時，儲存系統1000將速度模式改變為第三速度模式C。在此狀 況下，速度模式在圖13所說明的時間點d改變為第三速度模式C。因此，儲存系統1000的效能可並不由於速度模式的頻繁改變而降低。
圖14為說明根據本發明概念的例示性實施例的儲存系統的資料轉移頻寬的增益的曲線圖。
參照圖14，速度模式在t0與t1之間的時間區段期間設定為第一速度模式A且在t1與t2之間、t3與t4之間以及t5與t6之間的時間區段期間設定為第二速度模式B。因為儲存系統1000的速度模式在t0與t6之間的整個區段期間未設定為第三速度模式C，所以在以灰色畫陰影的框所標記的區域中獲得了資料轉移頻寬的增益，並將其標記為「增益」，且電力消耗減少。
在t0與t1之間的時間區段，計算速度模式一次。在t1與t2之間的時間區段期間，計算速度模式四次，在t2與t3之間的時間區段期間，計算速度模式八次，在t3與t4之間的時間區段期間，計算速度模式六次，在t4與t5之間的時間區段期間，計算速度模式兩次，且在t5與t6之間的時間區段期間，計算速度模式三次。在計算速度模式時，藉由使時間間隔變窄而獲得資料轉移頻寬的較高增益。
根據本發明概念的例示性實施例的UFS系統2000可使用頻繁地自UFS裝置2200提供至UFS主機2100的信號而提供關於有效轉移速度的資訊，以提高資料轉移頻寬的增益。舉例而言，圖7所說明的UFS系統2000藉由使用RTT UPIU、DATA IN UPIU 或RESPONSE UPIU信號而非回應信號來向UFS主機2100提供關於有效轉移速度的資訊而提高資料轉移頻寬的增益。
根據本發明概念的例示性實施例的儲存系統1000可藉由改變通道的數目而改變資料轉移速度。此處，通道可為藉由傳輸單元Tx以及接收單元Rx來獨立地轉移資料的單元。圖8展示由通道連接的UFS系統。
根據本發明概念的例示性實施例的儲存系統1000可具有多通道(multi-lane)結構。當儲存系統1000經由多個通道而發送資料時，通道獨立地劃分以轉移資料。具有多通道結構的儲存系統1000可藉由改變單個通道的資料轉移速度或改變所啟動的通道的數目而減少電力消耗。
雖然已參考本發明概念的例示性實施例特定地展示且描述了本發明概念，但對於本領域具有通常知識者而言將顯而易見的是，可對本發明概念進行各種改變及修改，而不脫離如由所附申請專利範圍界定的本發明概念的精神以及範疇。
221‧‧‧接收DMA佇列
222‧‧‧傳輸DMA佇列
223‧‧‧DMA管理器
2101‧‧‧主機介面
2201‧‧‧裝置介面
2232‧‧‧裝置DMA
2234‧‧‧命令管理器
2238‧‧‧速度模式表
DIN‧‧‧資料線
DOUT‧‧‧資料線
Rx‧‧‧接收單元
Tx‧‧‧傳輸單元

Claims (23)

  1. 一種儲存系統的儲存裝置，包括：裝置直接記憶體存取(DMA)，經組態以基於提供至DMA佇列的資料的大小資訊而計算資料轉移量；命令管理器，經組態以自所述裝置DMA接收所述資料轉移量並使用速度模式表來計算轉移速度；以及裝置介面，經組態以將所述轉移速度轉移至主機。
  2. 如申請專利範圍第1項所述的儲存裝置，其中所述裝置DMA使用經由所述裝置介面接收的資料的大小資訊而計算所接收的資料的量，並使用待經由所述裝置介面傳輸至所述主機的資料的大小資訊而計算待傳輸的資料的量。
  3. 如申請專利範圍第2項所述的儲存裝置，其中所述裝置DMA包括：所述DMA佇列的接收DMA佇列，經組態以儲存經由所述裝置介面接收的資料的所述大小資訊；所述DMA佇列的傳輸DMA佇列，經組態以儲存待經由所述裝置介面傳輸至所述主機的資料的所述大小資訊；以及DMA管理器，經組態以計算儲存於所述接收DMA佇列中的資料的量，計算儲存於所述傳輸DMA佇列中的資料的量，並將所接收的資料的所述量以及待傳輸的資料的所述量作為所述資料轉移量提供至所述命令管理器。
  4. 如申請專利範圍第1項所述的儲存裝置，其中所述主機 回應於所述轉移速度而改變所述主機的介面以及所述儲存裝置的介面的速度模式。
  5. 如申請專利範圍第1項所述的儲存裝置，其中當所述資料轉移量超過速度模式的裕度時，所述命令管理器基於所述裕度而改變所述速度模式。
  6. 如申請專利範圍第1項所述的儲存裝置，其中當達到預定速度模式時，所述命令管理器改變速度模式。
  7. 一種通用快閃儲存器(UFS)系統，包括：UFS裝置，包含快閃記憶體；以及UFS主機，經由介面而連接至所述UFS裝置且經組態以使用自所述UFS裝置提供的轉移速度而改變資料轉移速度，其中所述UFS裝置基於資料轉移量而計算所述轉移速度。
  8. 如申請專利範圍第7項所述的UFS系統，其中所述UFS裝置包括：裝置直接記憶體存取(DMA)，經組態以基於資料的大小資訊而計算所述資料轉移量；以及命令管理器，經組態以自所述裝置DMA接收所述資料轉移量並使用速度模式表來計算所述轉移速度。
  9. 如申請專利範圍第8項所述的UFS系統，其中所述介面包含裝置介面，且所述裝置DMA使用經由所述裝置介面接收的資料的大小資訊而計算所接收的資料的量，並使用待經由所述裝置介面傳輸至所述UFS主機的資料的大小資訊而計算待傳輸的資料 的量。
  10. 如申請專利範圍第9項所述的UFS系統，其中所述裝置DMA包括：接收DMA佇列，經組態以儲存經由所述裝置介面接收的資料的所述大小資訊；傳輸DMA佇列，經組態以儲存待經由所述裝置介面傳輸至所述UFS主機的資料的所述大小資訊；以及DMA管理器，經組態以計算儲存於所述接收DMA佇列中的資料的量，計算儲存於所述傳輸DMA佇列中的資料的量，並將所接收的資料的所述量以及待傳輸的資料的所述量作為所述資料轉移量提供至所述命令管理器。
  11. 如申請專利範圍第10項所述的UFS系統，其中當所述資料轉移量超過速度模式的裕度時，所述命令管理器基於所述裕度而改變所述速度模式。
  12. 如申請專利範圍第10項所述的UFS系統，其中當達到預定速度模式時，所述命令管理器改變速度模式。
  13. 如申請專利範圍第7項所述的UFS系統，其中所述介面包含主機介面以及裝置介面，且所述UFS主機回應於所述轉移速度而改變所述主機介面以及所述裝置介面的速度模式。
  14. 如申請專利範圍第13項所述的UFS系統，其中所述UFS裝置使用Ready_To_Transfer(RTT)UFS協定資訊單元(UPIU)、DATA IN UPIU或RESPONSE UPIU而向所述UFS主機提供所述 轉移速度。
  15. 如申請專利範圍第14項所述的UFS系統，其中所述UFS主機包括：主機DMA，經組態以經由所述主機介面接收所述RTT UPIU、DATA IN UPIU或RESPONSE UPIU；以及命令管理器，經組態以剖析自所述主機DMA提供的所述RTT UPIU、DATA IN UPIU或RESPONSE UPIU以判定所述轉移速度。
  16. 如申請專利範圍第15項所述的UFS系統，其中所述UFS主機更包括：裝置驅動器，經組態以回應於自所述命令管理器提供的所述轉移速度而發佈速度模式改變命令；以及主機控制器，經組態以回應於所述速度模式改變命令而改變所述主機介面以及所述裝置介面的速度模式。
  17. 一種改變包含主機以及儲存裝置的儲存系統的資料轉移速度的方法，所述方法包括：在所述儲存裝置中基於資料大小資訊而計算資料轉移量；接收所述資料轉移量以使用速度模式表而計算轉移速度；將所述轉移速度自所述儲存裝置提供至所述主機；請求裝置驅動器將介面的資料轉移速度改變為自所述儲存裝置提供的所述轉移速度；以及回應於所述裝置驅動器的轉移模式改變命令而改變所述介面的所述資料轉移速度。
  18. 如申請專利範圍第17項所述的方法，其中計算所述資料轉移量包括：計算所接收的資料的量以及待傳輸的資料的量。
  19. 如申請專利範圍第18項所述的方法，其中改變所述介面的所述資料轉移速度包括：在所述資料轉移量超過速度模式的裕度時，基於所述裕度而改變所述速度模式。
  20. 如申請專利範圍第18項所述的方法，其中改變所述介面的所述資料轉移速度包括：在達到預定速度模式時，改變速度模式。
  21. 一種儲存裝置，包括：第一模組，經組態以基於在所述儲存裝置處接收的資料以及待自所述儲存裝置傳輸的資料而判定資料傳輸量；以及第二模組，經組態以藉由使用所述資料傳輸量而判定資料轉移速度模式，其中在第一資料轉移速度模式中轉移至所述儲存裝置/自所述儲存裝置轉移的資料小於在第二資料轉移速度模式中轉移至所述儲存裝置/自所述儲存裝置轉移的資料。
  22. 如申請專利範圍第21項所述的儲存裝置，更包括資料轉移速度模式表。
  23. 如申請專利範圍第21項所述的儲存裝置，更包括裝置介面，以通訊方式與所述第一模組耦接。
TW103124065A 2013-07-25 2014-07-14 儲存裝置、通用快閃儲存器系統及其改變資料轉移速度的方法 TWI620186B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0088109 2013-07-25
KR1020130088109A KR102145420B1 (ko) 2013-07-25 2013-07-25 데이터 전송 속도를 변경하는 스토리지 시스템 및 그것의 데이터 전송 속도 변경 방법

Publications (2)

Publication Number Publication Date
TW201511008A true TW201511008A (zh) 2015-03-16
TWI620186B TWI620186B (zh) 2018-04-01

Family

ID=52391458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124065A TWI620186B (zh) 2013-07-25 2014-07-14 儲存裝置、通用快閃儲存器系統及其改變資料轉移速度的方法

Country Status (4)

Country Link
US (1) US9477620B2 (zh)
KR (1) KR102145420B1 (zh)
CN (1) CN104346421B (zh)
TW (1) TWI620186B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712951B (zh) * 2018-05-29 2020-12-11 新加坡商聯發科技（新加坡）私人有限公司 電子存放裝置的任務管理方法、主機和存儲裝置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150112075A (ko) * 2014-03-26 2015-10-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102371557B1 (ko) * 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
KR102498223B1 (ko) * 2015-10-13 2023-02-09 삼성전자주식회사 Ufs 장치의 작동 방법, ufs 호스트의 작동 방법, 및 이들을 포함하는 시스템의 작동 방법
US12001676B2 (en) 2016-09-01 2024-06-04 Samsung Electronics Co., Ltd. Storage device and host for the same
US10969960B2 (en) 2016-09-01 2021-04-06 Samsung Electronics Co., Ltd. Storage device and host for the same
CN108170370B (zh) * 2016-12-07 2021-01-26 慧荣科技股份有限公司 数据储存装置与数据传输速率控制方法
US10635154B2 (en) * 2016-12-19 2020-04-28 Western Digital Technologies, Inc. Intelligent SAS phy power management
US10318175B2 (en) * 2017-03-07 2019-06-11 Samsung Electronics Co., Ltd. SSD with heterogeneous NVM types
US10848263B2 (en) 2017-06-30 2020-11-24 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10630424B2 (en) 2017-06-30 2020-04-21 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
CN109213436B (zh) 2017-06-30 2021-08-24 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
US10637509B2 (en) * 2017-06-30 2020-04-28 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
KR102535243B1 (ko) * 2017-12-18 2023-05-23 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP6983670B2 (ja) * 2018-01-15 2021-12-17 キオクシア株式会社 情報処理装置およびストレージデバイス
US10769079B2 (en) 2018-03-27 2020-09-08 Qualcomm Incorporated Effective gear-shifting by queue based implementation
US10719647B2 (en) 2018-06-07 2020-07-21 Synopsys, Inc. Speed converter for FPGA-based UFS prototypes
CN112513822B (zh) * 2018-08-01 2024-05-10 华为技术有限公司 信息处理方法及装置、设备、***
EP3611722A1 (en) 2018-08-13 2020-02-19 Axis AB Controller and method for reducing a peak power consumption of a video image processing pipeline
KR20200124937A (ko) * 2019-04-25 2020-11-04 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작방법
US11269524B2 (en) 2019-10-07 2022-03-08 Samsung Electronics Co., Ltd. Methods and systems for managing data transfer between a UFS host and a UFS target
KR20220046948A (ko) 2020-10-08 2022-04-15 삼성전자주식회사 스토리지 컨트롤러, 스토리지 시스템 및 그 동작방법
EP4002133B1 (en) * 2020-11-20 2024-03-20 Samsung Electronics Co., Ltd. Performing save state switching in selective lanes between electronic devices in ufs system
KR20220093983A (ko) 2020-12-28 2022-07-05 삼성전자주식회사 데이터 전송률을 조정하는 스토리지 장치 및 이를 포함하는 스토리지 시스템
US11886702B2 (en) * 2021-02-03 2024-01-30 Micron Technology, Inc. Speed bins to support memory compatibility

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675785A (ja) * 1992-06-29 1994-03-18 Fujitsu Ltd プレステージング処理方法、バッファ管理方法及びファイルシステム
US6275896B1 (en) * 1996-11-27 2001-08-14 Sony Corporation Data transfer apparatus and method of the same and data input and output controlling apparatus and method of same
JP3868250B2 (ja) * 2001-10-09 2007-01-17 松下電器産業株式会社 データ転送装置、データ転送システム、およびデータ転送方法
JP2003256355A (ja) 2002-02-27 2003-09-12 Canon Inc Ｄｍａ制御装置、印刷装置、及びｄｍａ制御方法
EP1627384B1 (en) 2003-05-19 2007-09-19 Koninklijke Philips Electronics N.V. Method for setting data carrier speed in a data carrier drive apparatus
WO2004102558A2 (en) 2003-05-19 2004-11-25 Koninklijke Philips Electronics N.V. Method for setting data carrier speed in a data carrier drive apparatus
TW200604810A (en) 2004-02-20 2006-02-01 Renesas Tech Corp Nonvolatile memory and data processing system
KR100606577B1 (ko) 2004-07-29 2006-07-28 삼성전자주식회사 직렬 에이티에이 인터페이스의 데이터 전송속도 조절장치및 그 방법
US7461183B2 (en) * 2004-08-03 2008-12-02 Lsi Corporation Method of processing a context for execution
JP4627182B2 (ja) * 2004-12-03 2011-02-09 富士通株式会社 データ通信システム及び通信端末装置
JP2006195569A (ja) 2005-01-11 2006-07-27 Sony Corp 記憶装置
JP4387970B2 (ja) * 2005-03-31 2009-12-24 富士通株式会社 データ入出力プログラム，装置，および方法
US7634585B2 (en) 2005-11-04 2009-12-15 Sandisk Corporation In-line cache using nonvolatile memory between host and disk device
US7573940B2 (en) 2005-12-07 2009-08-11 Intel Corporation Data transmission at energy efficient rates
JP4391548B2 (ja) 2007-04-20 2009-12-24 株式会社メディアロジック デバイスドライバ
KR100952947B1 (ko) 2008-12-12 2010-04-15 주식회사 히타치엘지 데이터 스토리지 코리아 광 디스크 장치에서 속도 조절 방법
US8478928B2 (en) * 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
CN101634975B (zh) * 2009-08-20 2011-09-14 广东威创视讯科技股份有限公司 一种实现dma数据传输的方法及装置
JP2012133643A (ja) * 2010-12-22 2012-07-12 Sony Corp 情報処理装置、情報処理システム、情報処理方法、およびプログラム
JP2012234428A (ja) 2011-05-06 2012-11-29 Nec Saitama Ltd メモリ制御装置、メモリ制御方法、プログラム
JP2012252485A (ja) 2011-06-02 2012-12-20 Nec Corp 記憶制御装置、及び、記憶制御方法
US8879571B2 (en) * 2011-11-01 2014-11-04 Hewlett-Packard Development Company, L.P. Delays based on packet sizes
TW201321994A (zh) 2011-11-18 2013-06-01 威剛科技股份有限公司 行動儲存裝置及動態調整其工作模式之方法
JP6083687B2 (ja) 2012-01-06 2017-02-22 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 分散計算方法、プログラム、ホストコンピュータおよび分散計算システム（アクセラレータ装置を用いた分散並列計算）

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712951B (zh) * 2018-05-29 2020-12-11 新加坡商聯發科技（新加坡）私人有限公司 電子存放裝置的任務管理方法、主機和存儲裝置
US11010094B2 (en) 2018-05-29 2021-05-18 Mediatek Singapore Pte. Ltd. Task management method and host for electronic storage device

Also Published As

Publication number Publication date
CN104346421B (zh) 2019-04-26
US20150032913A1 (en) 2015-01-29
KR102145420B1 (ko) 2020-08-18
TWI620186B (zh) 2018-04-01
KR20150012518A (ko) 2015-02-04
US9477620B2 (en) 2016-10-25
CN104346421A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI620186B (zh) 儲存裝置、通用快閃儲存器系統及其改變資料轉移速度的方法
US20150032915A1 (en) Storage system including data transfer speed manager and method for changing data transfer speed thereof
US9459687B2 (en) Storage systems and UFS systems configured to change interface idle mode to active state based on estimated time to execute at least one operation
US11775455B2 (en) Storage device for interfacing with host and method of operating the host and the storage device
US20190102086A1 (en) Memory system and method for controlling nonvolatile memory
TWI428917B (zh) 快閃記憶裝置、資料儲存系統、以及資料儲存系統之運作方法
TWI626544B (zh) 用於控制非揮發性記憶卡的主機、以及操作主機及系統的方法
JP6265706B2 (ja) 記憶装置及びそれを含むコンピューティングシステムと、それのデータ転送方法
KR20160049200A (ko) 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법
US10671141B2 (en) Storage device and method of controlling link state thereof
KR20140067405A (ko) 저장 장치 및 그것의 데이터 전송 방법
US20140244904A1 (en) Memory device and computer system
US10740000B2 (en) Adaptive transaction layer packet for latency balancing
US8281054B2 (en) Methods and apparatus for improved host/initiator utilization in serial advanced technology attachment communication
KR102100707B1 (ko) 데이터 저장 장치
TWI760403B (zh) 資料儲存裝置及其操作方法
US11132308B2 (en) Semiconductor device and semiconductor system
KR20200129700A (ko) 컨트롤러 및 이를 포함하는 메모리 시스템
US10216421B2 (en) Method of operating storage device using serial interface and method of operating data processing system including the same
KR20200029085A (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR20190099879A (ko) 메모리 컨트롤러 및 그 동작 방법
TWI416339B (zh) 通用序列匯流排傳輸轉譯器及輸入請求同步傳輸方法
KR20220032816A (ko) 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법
US20080140879A1 (en) Apparatus and Methods for Controlling Memory Access Responsive to an ATA Transmission Parameter