JP6265706B2 - 記憶装置及びそれを含むコンピューティングシステムと、それのデータ転送方法 - Google Patents
記憶装置及びそれを含むコンピューティングシステムと、それのデータ転送方法 Download PDFInfo
- Publication number
- JP6265706B2 JP6265706B2 JP2013243556A JP2013243556A JP6265706B2 JP 6265706 B2 JP6265706 B2 JP 6265706B2 JP 2013243556 A JP2013243556 A JP 2013243556A JP 2013243556 A JP2013243556 A JP 2013243556A JP 6265706 B2 JP6265706 B2 JP 6265706B2
- Authority
- JP
- Japan
- Prior art keywords
- interface
- host
- storage device
- data
- fis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 31
- 230000002457 bidirectional effect Effects 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 16
- 239000000872 buffer Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 32
- 230000005540 biological transmission Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 4
- 101100327837 Arabidopsis thaliana CHLH gene Proteins 0.000 description 3
- CVRALZAYCYJELZ-UHFFFAOYSA-N O-(4-bromo-2,5-dichlorophenyl) O-methyl phenylphosphonothioate Chemical compound C=1C=CC=CC=1P(=S)(OC)OC1=CC(Cl)=C(Br)C=C1Cl CVRALZAYCYJELZ-UHFFFAOYSA-N 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013403 standard screening design Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
Description
本発明はホストバッファアダプタを備える記憶装置を提供する。
また、本発明の実施形態による記憶装置は双方向のデータ転送を行うことにより、データ転送の効率を極大化することができる。
図1は本発明によるコンピューティングシステム1000の第1実施形態を示すブロック図である。図1を参照すると、コンピューティングシステム1000は、ホストバス1001、少なくとも1つのホストプロセッサ1100、少なくとも1つのホストメモリ1200及び記憶装置1300を備える。以下では、ホストバス1001、ホストプロセッサ1100及びホストメモリ1200をホスト(Host)と称する。
ホストメモリ1200はホストプロセッサ1100に接続され、ホストプロセッサ1100の制御によって動作中に必要なデータを保存することができる。ホストメモリ1200はDRAMのような不揮発性メモリ装置またはPRAMのような不揮発性メモリ装置から構成できる。
ホストバスアダプタ1320は第1インターフェースによって第1インターフェース回路1310と通信する。ホストバスアダプタ1320はホストプロセッサ1100から出力された少なくとも1つのコマンドを記憶装置1300が検知できるように構成されるハードウェア及び/またはソフトウェアからなる。実施形態では、ホストバスアダプタ1320はAHCI(advanced host controller interface)から構成される。
少なくとも1つの不揮発性メモリ装置1350はデータを保存する装置として、フラッシュメモリ(例えば、NAND型フラッシュメモリ)、PRAM(phase−change RAM)、MRAM(magnetic RAM)、RRAM(登録商標)(Resistive RAM)、FRAM(登録商標)(ferroelectric RAM)、VNAND(vertical NAND)などからなる。
メモリコントローラ1360は第2インターフェースエミュレータ1330から出力されたFISトランザクションによって、不揮発性メモリ装置1350を制御する。
ホストプロセッサ1100は記憶装置1300にデータ転送に関するNCQコマンド(書き込みコマンドまたは読み取りコマンド、CMD)を実行できるかどうかをまず判断する。このために、ホストプロセッサ1100は前のコマンド(prior CMD)が完了したことを確認するためのホストバスアダプタ1320のレジスタを読み取る(S11)。もし、ホストバスアダプタ1320のレジスタを読み取った結果として前のコマンド(prior CMD)が完了したら、ホストプロセッサ1100はコマンド(CMD)をホストメモリ1200に発行する(S12)。この後、ホストプロセッサ1100はホストメモリ1200のコマンド(CMD)が発行されたことを通知するコマンドFIS(CMDFIS)をホストバスアダプタ1320に送信する(S13)。その後、第2インターフェースエミュレータ1330はホストメモリ1200にコマンドFIS関連情報(例えば、コマンドの種類、アドレス、データなど)を保存することによりコマンドをフェッチ(CMD Fetching)する(S14)。これによって、ホストメモリ1200は記憶装置1300へデータを転送することができる領域を設定する。
本発明によるコンピューティングシステム1000はNCQコマンド(CMD)によって双方向のデータ転送を行うことができる。
DMA回路1340の送信DMA回路は書き込みコマンド(Write CMD)によって、ホストバス1001の送信チャネル(TX)を使用して書き込みデータ(Write Data)をホストメモリ1200から受信し、DMA回路1340の受信DMA回路は読み取りコマンド(Read CMD)によって、ホストバス1001の受信チャネル(RX)を使用して読み取りデータ(Read Data)をホストメモリ1200に転送する(S21)。即ち、書き込みデータ(Write Data)と読み取りデータ(Read Data)の転送は並列に処理される。
実施形態において、書き込みデータFIS(Write Data FIS)と読み取りデータ(Read Data FIS)のそれぞれは、DMA Setup FIS、Non−Data FIS、SDB FISを順次に発生する。
ホストプロセッサ1100は記憶装置1300にNCQコマンド(読み取り/書き込み)を発行する(S110)。ここで、NCQコマンドは書き込みコマンドと読み取りコマンドを同時に発行したり、順次に発行したりする。NCQコマンドに応じてホストメモリ1200と記憶装置1300との間で第1インターフェースを使用して並列的に書き込みDMA動作と読み取りDMA動作が実行される(S120)。書き込みDMA動作と読み取るDMA動作が完了した後、第2インターフェースを満足するためのデータFISシーケンス(例えば、DMA Setup FIS ⇒ Non−Data FIS ⇒ SDB FIS)が記憶装置1300からホストメモリ1200に転送される(S130)。
図1〜図4で説明されたコンピューティングシステム1000は外部から第1インターフェースの規定によりホストバス1001に接続され、内部に第2インターフェースの規定によって動作する記憶装置1300を備えている。本発明の実施形態によるコンピューティングシステムは第1インターフェースの規定によってホストバスに接続されて動作する記憶装置をさらに備える。
一方、第2記憶装置2400は第1インターフェース記憶装置と呼ばれる。このとき、第1記憶装置2300はホストが第1インターフェース記憶装置とみなすので、疑似(pseudo)第1インターフェース記憶装置と呼ばれる。
図6に図示されたコンピューティングシステム3000には2つの記憶装置3400、3500が示されている。しかし、本発明のRAID機能を実行するための記憶装置の数はこれに限定されない。本発明のコンピューティングシステム3000は3つ以上の疑似第1インターフェース記憶装置を使用してRAID機能を実行することができる。
本発明の実施形態によるコンピューティングシステムにおいて、第1インターフェースはPCIeインターフェースからなり、第2インターフェースはSATAインターフェースからなる。
ホストチップセット5100はAHCIコントローラ5110、PCIeルートポート5120及びPCIeレーン5130を備える。SSDe記憶装置5300はSSDコントローラ5301を備える。SSDコントローラ5301は、PCIe物理層5310、PCIeリンク層5320、PCIe転送層5330及びAHCIコントローラ5340を備える。
PCIeリンク層5320は、PCIe物理層5310のデジタルデータをPCIe標準符号化/復号化する。
AHCIコントローラ5340はSSDe記憶装置5300をPCIeリンクを介してホストに接続されているPCIe記憶装置とみなすようにする。
本発明の実施形態によるコンピューティングシステムは、疑似第1インターフェース記憶装置と第2インターフェース記憶装置の両方を備えることもできる。
AHCI記憶装置6400は、PCIeインターフェースを介して内部チャネルコントローラ6300に接続され、PCIe規定のデータパケットをSATA規定のデータパケットに変換するAHCIコントローラ6410を含む。AHCI記憶装置6400は、外部からはPCIe記憶装置とみなされるが、内部的にはSATA記憶装置である。AHCI記憶装置6400は、図1に図示された記憶装置1300と同様に動作するように構成される。
図10は本発明の実施形態による入出力要求(IO RQ)の観点から見たコンピューティングシステム7000を示す図である。図10を参照すると、コンピューティングシステム7000は、中央処理装置7100、メインメモリ7200及びSATAe記憶装置7300を備える。
図11は図10に図示されたAHCIエンジン7320に入出力されるデータパケットのPCIヘッダを例示的に示す図である。図11を参照すると、ABARはAHCIベースアドレスとして、ホスト制御レジスタの開始アドレスはABARに0x0000を加えた値になり、ポートレジスタの開始アドレスはABARに0x0100を加えた値になる。
1100・・・ホストプロセッサ
1200・・・ホストメモリ
1001・・・ホストバス
1300・・・記憶装置
1310・・・第1インターフェース回路
1320・・・ホストバスアダプタ
1330・・・第2インターフェースエミュレータ
1340・・・ダイレクトメモリアクセス回路
1350・・・不揮発性メモリ装置
1360・・・メモリコントローラ
FIS・・・フレーム情報構造
CH・・・コマンドヘッダ
CFIS・・・コマンドFIS
PRDT・・・物理領域ディスクリプタテーブル
Claims (10)
- 少なくともホストプロセッサ及びホストメモリを含む外部のホストと第1インターフェースを介して通信し、内部に第2インターフェースを介して通信するホストバスアダプタを備える記憶装置のデータ転送方法に於いて、
前記ホストプロセッサから前記ホストメモリに入出力要求に対応するコマンドキューを送信する段階と、
前記ホストプロセッサが、前記ホストバスアダプタに書き込みコマンドと読み取りコマンドを発行する段階と、
前記記憶装置から、前記発行された書き込みコマンドと読み取りコマンド情報に応答して前記ホストメモリに前記入出力要求に対応するフレーム情報構造を転送することによって前記入出力要求をフェッチする段階と、
前記記憶装置が前記ホストメモリとの間で、前記書き込みコマンドに応答して前記第1インターフェースを使用して読み取りダイレクトメモリアクセスの動作を実行するとともに、前記読み取りコマンドに応答して前記第1インターフェースを使用して書き込みダイレクトメモリアクセスの動作を実行する段階と、
前記記憶装置が、前記書き込みコマンド及び前記読み取りコマンドに応答して前記第2インターフェースの規定による書き込み及び読み取りデータフレーム情報構造のシーケンス(DMAセットアップFIS,ノンデータFIS、及びSDB−FISをこの順に含む)を生成し、前記ホストメモリに送信する段階と、
但し、書き込みの際のノンデータFISのみは、前記ホストメモリにより生成されて前記記憶装置に送信され、
前記記憶装置のホストバスアダプタから割り込みを発生して前記ホストメモリに送信する段階と、
前記ホストプロセッサから前記発生された割り込みをもとにして前記入出力要求を完了する段階と、を含み、
前記第1インターフェースは双方向のデータ転送を実行し、前記第2インターフェースは単方向のデータ転送を実行することを特徴とするデータ転送方法。 - 前記書き込みコマンド及び前記読み取りコマンドは、ネイティブコマンドキューイング(native command queuing;NCQ)によって前記ホストバスアダプタに入力されることを特徴とする請求項1に記載のデータ転送方法。
- 前記書き込み及び読み取りコマンドを発行する前に、前記記憶装置の前のコマンドが完了したことを判別するために前記ホストバスアダプタの第1レジスタを読み取る段階をさらに含むことを特徴とする請求項1に記載のデータ転送方法。
- 前記ホストに前記発行された書き込みコマンドと読み取りコマンドに対応するフレーム情報構造を転送することによってコマンドをフェッチする段階をさらに含むことを特徴とする請求項1に記載のデータ転送方法。
- 前記フレーム情報構造のシーケンスはそれぞれダイレクトメモリアクセスセットアップのフレーム情報構造(DMA Setup FIS)、プログラムアイオーフレーム情報構造(PIO Setup FIS)、データフレーム情報構造(Data FIS)、セット装置ビットフレーム情報構造(SDB FIS)を含むことを特徴とする請求項1に記載のデータ転送方法。
- 前記データフレーム情報構造は、ノン−データ(non−data)フレーム情報構造であることを特徴とする請求項5に記載のデータ転送方法。
- 前記読み取り及び書き込みのダイレクトメモリアクセス動作が完了した後に、前記フレーム情報構造のシーケンスが発生されることを特徴とする請求項1に記載のデータ転送方法。
- 中央処理装置、メインメモリ、前記中央処理装置と第1インターフェースを介して通信し、内部に第2インターフェースを介して通信するホストバッファアダプタを備える記憶装置を含むコンピューティングシステムのデータ転送方法に於いて、
前記中央処理装置から前記メインメモリに入出力要求に対応するコマンドキューを送信する段階と、
前記中央処理装置から、前記メインメモリに前記入出力要求された情報を前記ホストバッファアダプタに送信する段階と、
前記記憶装置から前記情報に応答して前記メインメモリに前記入出力要求に対応するフレーム情報構造を転送することによって前記入出力要求をフェッチする段階と、
前記記憶装置から前記第1インターフェースによって前記メインメモリと前記記憶装置との間でデータを転送する段階と、
前記記憶装置が、前記データ転送後に前記第2インターフェースの規定によって書き込み及び読み取りフレーム情報構造のシーケンス(DMAセットアップFIS,ノンデータFIS、及びSDB−FISをこの順に含む)を発生し、前記メインメモリに送信する段階と、
但し、書き込みの際のノンデータFISのみは前記メインメモリから前記記憶装置に送信され、
前記記憶装置のホストバスアダプタから割り込みを発生してホストメモリに送信する段階と、
前記中央処理装置から前記発生された割り込みをもとにして前記入出力要求を完了する段階と、を含むことを特徴とするデータ転送方法。 - 前記第1インターフェースは双方向のデータ転送を実行し、
前記第2インターフェースは単方向のデータ転送を実行することを特徴とする請求項8に記載のデータ転送方法。 - 前記第1インターフェースはPCIe(peripheral component interconnect express)インターフェースであり、前記第2インターフェースはSATA(serial advanced technology attachment)インターフェースであることを特徴とする請求項9に記載のデータ転送方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120134589A KR101988287B1 (ko) | 2012-11-26 | 2012-11-26 | 저장 장치 및 그것을 포함하는 컴퓨팅 시스템, 및 그것의 데이터 전송 방법 |
KR10-2012-0134589 | 2012-11-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014106977A JP2014106977A (ja) | 2014-06-09 |
JP6265706B2 true JP6265706B2 (ja) | 2018-01-24 |
Family
ID=50514009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013243556A Active JP6265706B2 (ja) | 2012-11-26 | 2013-11-26 | 記憶装置及びそれを含むコンピューティングシステムと、それのデータ転送方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8990462B2 (ja) |
JP (1) | JP6265706B2 (ja) |
KR (1) | KR101988287B1 (ja) |
CN (1) | CN103838687B (ja) |
DE (1) | DE102013112894A1 (ja) |
NL (1) | NL2011838B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11176074B2 (en) | 2019-10-22 | 2021-11-16 | Via Labs, Inc. | Chip and interface conversion device |
TWI753541B (zh) * | 2019-10-22 | 2022-01-21 | 威鋒電子股份有限公司 | 晶片及介面轉換裝置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9778859B2 (en) | 2013-09-18 | 2017-10-03 | Western Digital Technologies, Inc. | Doorless protocol having multiple queue read requests in flight |
US9547472B2 (en) | 2013-09-18 | 2017-01-17 | HGST Netherlands B.V. | ACK-less protocol for noticing completion of read requests |
US9535870B2 (en) | 2013-09-18 | 2017-01-03 | HGST Netherlands B.V. | Acknowledgement-less protocol for solid state drive interface |
US10042792B1 (en) * | 2014-04-17 | 2018-08-07 | Bitmicro Networks, Inc. | Method for transferring and receiving frames across PCI express bus for SSD device |
US10025736B1 (en) | 2014-04-17 | 2018-07-17 | Bitmicro Networks, Inc. | Exchange message protocol message transmission between two devices |
TWI579762B (zh) * | 2014-05-06 | 2017-04-21 | 瑞昱半導體股份有限公司 | 固態硬碟控制電路及相關的固態硬碟裝置與固態硬碟存取系統 |
WO2016020979A1 (ja) * | 2014-08-05 | 2016-02-11 | 株式会社日立製作所 | 計算機システム及び仲介デバイス |
US9880783B2 (en) | 2015-10-28 | 2018-01-30 | Sandisk Technologies Llc | System and method for utilization of a shadow data buffer in a host where the shadow data buffer is controlled by external storage controller |
EP3374874A4 (en) * | 2015-11-12 | 2019-07-17 | Total Phase, Inc. | SERIAL DEVICE EMULATOR USING TWO MEMORY SITES WITH DYNAMIC AND CONFIGURABLE RESPONSE |
TWI615770B (zh) * | 2015-11-17 | 2018-02-21 | 群聯電子股份有限公司 | 資料存取方法、記憶體控制電路單元與記憶體儲存裝置 |
CN107145459B (zh) | 2016-03-01 | 2021-05-18 | 华为技术有限公司 | 一种级联板、ssd远程共享访问的***和方法 |
KR102683728B1 (ko) * | 2016-07-22 | 2024-07-09 | 삼성전자주식회사 | 데이터 스토리지 시스템의 낮은 쓰기 레이턴시를 얻는 방법 |
KR20180043451A (ko) * | 2016-10-19 | 2018-04-30 | 삼성전자주식회사 | 컴퓨팅 시스템 및 그것의 동작 방법 |
CN106909523B (zh) * | 2017-02-24 | 2019-11-22 | 深圳市恒扬数据股份有限公司 | 大规模数据传输方法及*** |
US10904477B2 (en) | 2018-01-19 | 2021-01-26 | Caavo Inc | Device identification using media device keys |
CN110321063A (zh) * | 2018-03-31 | 2019-10-11 | 深圳忆联信息***有限公司 | 数据处理方法及存储设备 |
CN109446015B (zh) * | 2018-10-26 | 2022-05-27 | 北京计算机技术及应用研究所 | 一种NVMe原型仿真验证结构 |
KR20200054004A (ko) * | 2018-11-09 | 2020-05-19 | 삼성전자주식회사 | 호스트와 통신을 수행하는 전자 장치 및 그 동작 방법 |
US11782616B2 (en) | 2021-04-06 | 2023-10-10 | SK Hynix Inc. | Storage system and method of operating the same |
KR102555800B1 (ko) * | 2021-04-06 | 2023-07-17 | 에스케이하이닉스 주식회사 | 스토리지 시스템 및 그 동작 방법 |
CN113703683B (zh) * | 2021-08-28 | 2022-05-13 | 江苏华存电子科技有限公司 | 一种单一的优化冗余存储***的装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU7714700A (en) * | 1999-09-22 | 2001-04-24 | Netcell Corp. | Raid controller system and method with ata emulation host interface |
US7284082B2 (en) * | 2004-08-19 | 2007-10-16 | Lsi Corporation | Controller apparatus and method for improved data transfer |
JP2006139548A (ja) | 2004-11-12 | 2006-06-01 | Hitachi Global Storage Technologies Netherlands Bv | メディア・ドライブ及びそのコマンド実行方法 |
JP2006164012A (ja) * | 2004-12-09 | 2006-06-22 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びそのパワー・セーブ・モードの制御方法 |
CN101689131B (zh) | 2006-12-06 | 2013-03-20 | 弗森-艾奥公司 | 用于共享的、前端、分布式raid的装置、***和方法 |
US8225019B2 (en) * | 2008-09-22 | 2012-07-17 | Micron Technology, Inc. | SATA mass storage device emulation on a PCIe interface |
US8244937B2 (en) | 2008-09-30 | 2012-08-14 | Micron Technology, Inc. | Solid state storage device controller with parallel operation mode |
US9128699B2 (en) * | 2008-12-22 | 2015-09-08 | Intel Corporation | Method and system for queuing transfers of multiple non-contiguous address ranges with a single command |
US8055816B2 (en) | 2009-04-09 | 2011-11-08 | Micron Technology, Inc. | Memory controllers, memory systems, solid state drives and methods for processing a number of commands |
KR20100120518A (ko) | 2009-05-06 | 2010-11-16 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 읽기 커멘드 처리 방법 |
US8341338B2 (en) | 2009-05-06 | 2012-12-25 | Samsung Electronics Co., Ltd. | Data storage device and related method of operation |
US8296480B2 (en) * | 2009-11-30 | 2012-10-23 | Lsi Corporation | Context execution in a media controller architecture |
US8131889B2 (en) | 2009-11-10 | 2012-03-06 | Apple Inc. | Command queue for peripheral component |
US20110296131A1 (en) | 2010-05-31 | 2011-12-01 | Samsung Electronics Co., Ltd | Nonvolatile memory system and the operation method thereof |
WO2012140670A2 (en) * | 2011-04-11 | 2012-10-18 | Ineda Systems Pvt. Ltd | Multi-host sata controller |
KR20120134589A (ko) | 2011-06-03 | 2012-12-12 | 이훈규 | 멀티미디어 콘텐츠 제작 시스템 및 방법 |
US8713204B2 (en) * | 2011-12-27 | 2014-04-29 | Apple Inc. | High-performance AHCI interface |
-
2012
- 2012-11-26 KR KR1020120134589A patent/KR101988287B1/ko active IP Right Grant
-
2013
- 2013-09-27 US US14/038,892 patent/US8990462B2/en active Active
- 2013-11-22 DE DE102013112894.7A patent/DE102013112894A1/de active Pending
- 2013-11-25 NL NL2011838A patent/NL2011838B1/en active
- 2013-11-26 JP JP2013243556A patent/JP6265706B2/ja active Active
- 2013-11-26 CN CN201310608184.5A patent/CN103838687B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11176074B2 (en) | 2019-10-22 | 2021-11-16 | Via Labs, Inc. | Chip and interface conversion device |
TWI753541B (zh) * | 2019-10-22 | 2022-01-21 | 威鋒電子股份有限公司 | 晶片及介面轉換裝置 |
Also Published As
Publication number | Publication date |
---|---|
KR101988287B1 (ko) | 2019-06-12 |
JP2014106977A (ja) | 2014-06-09 |
CN103838687A (zh) | 2014-06-04 |
NL2011838A (en) | 2014-05-27 |
US8990462B2 (en) | 2015-03-24 |
US20140149607A1 (en) | 2014-05-29 |
CN103838687B (zh) | 2018-10-19 |
NL2011838B1 (en) | 2016-07-15 |
DE102013112894A1 (de) | 2014-05-28 |
KR20140067404A (ko) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6265706B2 (ja) | 記憶装置及びそれを含むコンピューティングシステムと、それのデータ転送方法 | |
KR101934519B1 (ko) | 저장 장치 및 그것의 데이터 전송 방법 | |
TWI699696B (zh) | 具有介面控制機構之電子系統及其操作方法 | |
US10496281B2 (en) | Data storage device, data processing system and method of operation | |
US8601198B2 (en) | Controllable transaction synchronization for merging peripheral devices | |
CN101965559B (zh) | 包括将处理器与内部存储器连接的交叉切换器的用于闪存的存储控制器 | |
JP5128079B2 (ja) | ユニバーサルストレージバスアダプタ | |
US7356637B2 (en) | Virtual IDE storage device with PCI express interface | |
US9009395B2 (en) | Storage subsystem and its data processing method for reducing the amount of data to be stored in nonvolatile memory | |
WO2017092002A1 (zh) | 应用于计算机***的数据迁移方法和装置、计算机*** | |
US20150081967A1 (en) | Management of storage read requests | |
KR102395541B1 (ko) | 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치 | |
KR102595233B1 (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
US11074010B2 (en) | Storage system and control method thereof | |
JP2014532237A (ja) | ストレージにアクセスするためのコマンドキュー長を効率的に増やす方法及び装置 | |
TW201145037A (en) | USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch | |
KR102140297B1 (ko) | 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치 | |
KR20170094674A (ko) | 데이터 저장 장치 | |
WO2015154541A1 (zh) | Usb固态盘固件存储装置 | |
US20090083021A1 (en) | Emulation of ahci-based solid state drive using nand interface | |
JP6013609B2 (ja) | ストレージ装置及びデータ入出力方法 | |
US20240168681A1 (en) | Solving submission queue entry overflow with shadow submission queue | |
CN103914408B (zh) | 数据传输方法、存储器控制器、数据传输*** | |
US10846020B2 (en) | Drive assisted storage controller system and method | |
US20130275627A1 (en) | Methods for exchanging adminsitrative information through a communication interface with limited administrative information exchange features |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160909 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20161222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20161228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6265706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |