TW201434096A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201434096A
TW201434096A TW102126732A TW102126732A TW201434096A TW 201434096 A TW201434096 A TW 201434096A TW 102126732 A TW102126732 A TW 102126732A TW 102126732 A TW102126732 A TW 102126732A TW 201434096 A TW201434096 A TW 201434096A
Authority
TW
Taiwan
Prior art keywords
support
semiconductor
resin
semiconductor device
semiconductor wafer
Prior art date
Application number
TW102126732A
Other languages
English (en)
Inventor
Takeori Maeda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201434096A publication Critical patent/TW201434096A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明之目的係提供一種容易製造且薄型之積層型半導體裝置。本發明之特徵在於包含：複數個半導體晶片1a~1h之晶片積層體1；支持體20，其積層於該晶片積層體1之最上層之半導體晶片1h上；及樹脂封裝30，其係以使該支持體20之一主表面20A整體露出，且包圍鄰接於該主表面20A之側面20S之方式密封晶片積層體1。

Description

半導體裝置及其製造方法 [相關申請]
本申請案享有以日本專利申請案2013-39217號(申請日：2013年2月28日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置及其製造方法。
先前，揭示有一種於形成NAND型快閃記憶體等之要求高電容之元件時，積層多個經薄厚加工之半導體晶片而樹脂密封之積層型之半導體裝置技術。於如此之半導體裝置中，要求高電容化/高功能化/薄型化。較重要為不僅完成半導體裝置之薄型化，還進一步薄化最上層之半導體晶片上至半導體裝置表面為止之距離(以下為晶片上樹脂厚)。
然而，於先前技術中，存在「對半導體裝置表面進行標記時由雷射引起之半導體晶片之電路破壞」或「半導體晶片上之密封樹脂填充性」之問題。進而，作為熱硬化性樹脂(塑料)之代表性成型方法之一，存在壓縮成型方法。壓縮成型方法係將計量之成型材料放入加熱之模具之凹部(模穴)，並以壓縮成型機加壓使之硬化之成型方法。於壓縮成型中半導體晶片上樹脂厚限度為100μm。又，由半導體晶片上樹脂厚引起之填充性之限制亦起因於樹脂填充工法，於廉價之製造方法即轉移成型中限度為220~230μm。因此，於先前構造中難以實現進一步之薄型化。
本發明之一個實施形態之目的在於提供一種容易製造且薄型之積層型半導體裝置。
根據本發明之一個實施形態，其特徵在於包含：複數個半導體晶片之積層體；支持體，其積層於上述積層體之最上層之半導體晶片上；及樹脂，其係以使上述支持體之一主表面整體露出，且包圍鄰接於上述主表面之側面之方式密封上述積層體。
1‧‧‧晶片積層體
1a‧‧‧半導體晶片
1b‧‧‧半導體晶片
1c‧‧‧半導體晶片
1d‧‧‧半導體晶片
1e‧‧‧半導體晶片
1f‧‧‧半導體晶片
1g‧‧‧半導體晶片
1h‧‧‧半導體晶片
1E‧‧‧矽貫通電極
2‧‧‧接著劑
2P‧‧‧接著樹脂之圖案(感光性接著劑)
3‧‧‧凸塊電極
5‧‧‧再配線
5a‧‧‧絕緣膜
5b‧‧‧配線層
5c‧‧‧保護膜
10‧‧‧配線基板
11‧‧‧樹脂基板
11A‧‧‧第1面
11B‧‧‧第2面
12‧‧‧外部連接端子
13‧‧‧內部連接端子
20‧‧‧支持體
20A‧‧‧主表面
20S‧‧‧側面
21‧‧‧接著劑
23‧‧‧薄膜接著劑
25‧‧‧階差
26‧‧‧支持基板
26A‧‧‧主表面
26S‧‧‧側面
30‧‧‧密封樹脂
31‧‧‧密封樹脂
40‧‧‧接合線
h‧‧‧通孔
p‧‧‧電極焊墊
p1‧‧‧電極焊墊
BA‧‧‧接合區域
F1‧‧‧邊
M‧‧‧標記
圖1係模式性表示第1實施形態之半導體裝置之構成之圖，(a)為剖面圖，(b)為俯視圖，(c)為主要部分放大剖面圖。
圖2係表示第1實施形態之半導體裝置之製造步驟之步驟剖面圖，(a)~(c)係表示各步驟之圖。
圖3係表示第1實施形態之半導體裝置之製造步驟之步驟剖面圖，(a)~(c)係表示圖2(c)後續之各步驟之圖。
圖4係表示第1實施形態之半導體裝置之製造步驟之步驟剖面圖，(a)~(b)係表示圖3(c)後續之各步驟之圖。
圖5係模式性表示第2實施形態之半導體裝置之構成之圖，(a)為剖面圖，(b)為俯視圖。
圖6係模式性表示第3實施形態之半導體裝置之構成之圖，(a)為剖面圖，(b)為俯視圖。
圖7係模式性表示第4實施形態之半導體裝置之構成之圖，(a)為剖面圖，(b)為俯視圖。
圖8係表示第4實施形態之半導體裝置之製造步驟之步驟剖面圖，(a)~(d)係表示各步驟之圖。
圖9係模式性表示第5實施形態之半導體裝置之構成之圖，(a)為剖 面圖，(b)為俯視圖，(c)為主要部分放大剖面圖。
以下參照附加圖式，對實施形態之半導體裝置及其製造方法進行詳細說明。本實施形態係於半導體裝置中，於最上層之半導體晶片上，以避開接合線(導線)或埋入之狀態積層板狀之材料(矽、樹脂片、金屬片、接著材料等)，且以使板狀之材料自半導體裝置表面露出之方式進行樹脂密封。再者，於本實施形態中，雖針對使用如NAND型快閃記憶體等非揮發性記憶體之記憶體晶片作為半導體晶片之半導體記憶裝置進行說明，但並非藉由該等實施形態而限定本發明。又，於以下所示之圖式中，為了容易理解，存在各構件之比例尺與實際不同之情形。
(第1實施形態)
圖1(a)及圖1(b)係模式性表示第1實施形態之半導體裝置之剖面圖及俯視圖。圖1(c)係同半導體裝置之配線基板之主要部分放大剖面圖。本實施形態之半導體裝置包含：配線基板10；晶片積層體1，其係於該配線基板10上依序積層有8個半導體晶片1a~1h；支持體20，其積層於該晶片積層體1之最上層之半導體晶片1h上；及密封樹脂30。密封樹脂30係以使該支持體20之一主表面20A整體露出，且包圍鄰接於該主表面20A之4個側面20S之方式密封該晶片積層體1。該支持體20小於密封樹脂30之尺寸。又，支持體20覆蓋形成用以打線接合最上層之半導體晶片1h之接合區域BA之邊F1以外之至少1邊。又，配線基板10之尺寸與密封樹脂30相同。
支持體20具有形成有標記M之厚度30μm之金屬板，藉由接著劑21而貼附於最上層之半導體晶片1h上。該支持體20之膜厚較理想為以根據晶片積層體1之物性不產生翹曲之方式決定。該接著劑21可為液體材料、薄膜材料之任一者，厚度較理想係設為60μm以下。再者，藉由預先以銅箔等形成標記M，可避免藉由晶片上樹脂厚變薄而產生之對電 路之損壞。
如圖1(c)所示，配線基板10包含具有通孔h之樹脂基板11，於樹脂基板11之第1面11A上形成有外部連接端子12。於將半導體裝置作為BGA(Ball Grid Array，球柵格陣列)封裝使用之情形時，作為外部連接端子12，設置有焊料球、焊料鍍敷、Au鍍敷等突起端子。於將半導體記憶裝置作為LGA(Land Grid Array，基板柵格陣列)封裝使用之情形時，設置有金屬岸台作為外部連接端子12。於樹脂基板11之第2面11B上設置有內部連接端子13，其經由接合線40而連接於構成晶片積層體1之最下層之半導體晶片1a之電極焊墊p1。內部連接端子13係在與晶片積層體1之連接時作為連接部(連接焊墊)而發揮功能者，經由配線基板10之包含通孔之配線網(未圖示)而與外部連接端子12電性連接。
於樹脂基板11之第2面11B上，經由接著劑2而依序固著具有複數個半導體晶片1a~1h之晶片積層體1。各半導體晶片1a~1h留下形成有電極焊墊p1之接合區域BA，而依序錯開積層。於該例中，半導體晶片1a~1h係於折返部反方向錯開積層。
又，不僅配線基板10與最下層之半導體晶片1a之間，針對半導體晶片1a~1h相互間亦藉由接合線40而電性連接。於第2層以上之半導體晶片1b~1h中亦設置有電極焊墊p1，並藉由電極焊墊p1間之打線接合而完成半導體晶片1a~1h相互間之電性連接。再者，於圖1(b)中，省略電極焊墊p1。
而且，配線基板10與支持體20之間包含以使該支持體20之一主表面20A整體露出，且包圍鄰接於該主表面20A之4個側面20S之方式密封該晶片積層體1之密封樹脂30。
根據該構成，由於以露出支持體20之主表面20A，且以密封樹脂覆蓋周圍之方式形成密封樹脂30，故可消除晶片上樹脂厚，可實現樹脂封裝之薄型化。又，藉由調整支持體20之構成材料之物理性質而抑 制半導體封裝之翹曲亦變得容易。又，由於即便於樹脂密封時，必需考慮晶片上樹脂厚之區域非常小，故可不使用壓縮法而以更廉價之樹脂密封方式即轉移方式實現薄型之半導體封裝。
接著，針對本實施形態之半導體裝置之製造方法進行說明。圖2(a)~(c)、圖3(a)~(c)、圖4(a)~(b)係表示該半導體裝置之製造步驟之步驟剖面圖。首先，作為配線基板10，準備於環氧玻璃基板等具有耐熱性之樹脂基板11上形成通孔h，且於第1及2面11A、11B上於正面及背面形成有配線網者。此時，於第2面11B上形成有電極焊墊13。
於該配線基板10上之特定位置，以接著劑2接著成為積層體之第1層之半導體晶片1a。第1層之半導體晶片1a係於配線基板10之第2面11B上以特定間隔排列搭載有複數個(圖2(a))。實際上於配線基板10上預先形成銅箔等之圖案，以此為記號而搭載半導體晶片。於切割時亦可使用該圖案。
於其後，於各半導體晶片1a上依序積層特定層數之半導體晶片(1b~1d)。此時，半導體晶片1a~1d係以避開用以連接相互間之接合區域BA之方式依序錯開排列。而且，於以積層之半導體晶片1a~1d之電極焊墊p1側為正面之背面側，於用以電性連接之接合區域BA以外之部位形成有接著劑2，於積層半導體晶片1a~1d時，與另一側之半導體晶片之對應之面接著而固定(圖2(b))。
此後，於配線基板10與最下層之半導體晶片1a之間、半導體晶片1a~1d相互間，依序進行打線接合，並藉由接合線40而電性連接(圖2(c))。於第2層以上之半導體晶片1a~1d上亦設置有電極焊墊p1，並藉由電極焊墊p1間之打線接合而完成半導體晶片1a~1d相互間之電性連接。
於其後，於半導體晶片1d上一面以反方向錯開特定層數之半導體晶片(1e~1h)一面依序積層，而形成各晶片積層體1。此時，半導體晶 片1e~1h係以避開用以連接相互間之接合區域BA之方式以與下層4個依序反方向錯開而排列。而且，於以積層之半導體晶片1e~1h之電極焊墊p1側為正面之背面側，於用以電性連接之接合區域BA以外之部位形成有接著劑2，於積層半導體晶片1e~1h時，與另一側之半導體晶片之對應之面接著而固定(圖3(a))。
此後，於配線基板10與最下層之半導體晶片1a之間、半導體晶片1e~1h相互間，依序進行打線接合，並藉由接合線40而電性連接(圖3(b))。如此於第5層以上之半導體晶片1e~1h上亦設置有電極焊墊p1，並藉由電極焊墊p1間之打線接合而完成半導體晶片1e~1h相互間之電性連接。
接著，準備於金屬板表面形成有標記M(參照圖1(b))者作為支持體20。然後於晶片積層體1之位於最上層之記憶體晶片(半導體晶片1h)上固著形成有接著劑21之支持體20(圖3(c))。
然後，將配線基板10設置於設置有模穴之模具(未圖示)內，藉由使用環氧樹脂之轉移成型而形成密封樹脂30(圖4(a))。此時，藉由使支持體20之主表面20A密著於模具之模穴之底面而設置，可於主表面20A幾乎不存在樹脂之繞行而以包圍側面20S之方式形成密封樹脂30。
然後，將轉移成型後之配線基板10貼附於切割膠帶(未圖示)。自支持體20側，以預先形成於配線基板10上之辨識標記為基準進行位置對齊，利用使用刀片之刀片切割法切斷配線基板10，從而進行單片化(圖4(b))。切斷之方法並非限定於藉由刀片切割而進行之方法，亦可利用使用模具之方法、使用刀具之方法等任一者。亦可預先於配線基板10之特定位置準備設置有狹縫等之形狀，而於該位置切斷。
於此時進行刀片切割之情形時，預先將配線基板10貼附於切割膠帶上而使其不會分散。藉由如此，藉由同時切斷密封樹脂30、配線基板10，可獲得最大限度地小型化並且切斷面整齊之構造。然後，自切 割膠帶以夾頭(未圖示)等抓住成為單片之積層型半導體裝置，並自切割膠帶剝離。如此完成圖1(a)~圖1(c)所示之半導體裝置。
根據上述方法，於支持體20使用金屬板。又，於構成晶片積層體1之最上層之半導體晶片1h上，避開接合線40且經由接著劑21而貼附有支持體20，並自密封樹脂30表面露出。因此，可於支持體20上容易地形成不存在密封樹脂30之薄型構造，且可藉由更廉價之樹脂密封方式、即轉移成型而極有效且容易地進行樹脂密封。
再者，於本實施形態之半導體裝置中，支持體20只要以小於密封樹脂30之尺寸，且覆蓋以接合線40接線半導體晶片間及半導體晶片與配線基板10等之邊以外之至少1邊之方式配置即可。
又，於本實施形態之半導體裝置中，支持體20並非限定於金屬板，亦可採用矽、金屬、樹脂片、或者半硬化樹脂等任一形態。又，作為將該支持體20固著於最上層之半導體晶片1h之接著劑21，可為液體材料、薄膜材料之任一者。接著劑21之厚度較理想係設為60μm以下。其理由為若接著劑21之厚度超過60μm，則積層型半導體裝置之厚度會變大。又，接著劑21與支持體20之合計厚度較理想係設為200μm以下。此為藉由轉移成型進行樹脂密封之情形時之晶片上樹脂厚之下限，如本實施形態所述，係為了可消除晶片上樹脂厚而可完成之厚度。
又，可於大多數區域中消除晶片上樹脂厚，可實現半導體封裝之薄型化，且，藉由調整板狀材料之物理性質，半導體裝置之翹曲之控制亦變得容易。
(第2實施形態)
圖5(a)及圖5(b)係模式性表示第2實施形態之半導體裝置之構成之剖面圖及俯視圖。本實施形態之半導體裝置係支持體20大於晶片尺寸。支持體20係以覆蓋最上層之半導體晶片1h之方式配置。連接於最上層之半導體晶片1h之接合線40係埋入接著劑21中。除了該點以外， 皆形成為與上述實施形態1之半導體裝置相同。於本實施形態中必需使用絕緣性較高者作為接著劑21。
由於在本實施形態中將接合線40埋入接著劑21中，並且以支持體20保護，故電性連接變得確實，可靠性提高。又，由於採用以接著劑21保護接合線40之構成，故亦可減小支持體20之厚度，從而可實質性地減小密封樹脂30整體之厚度。
(第3實施形態)
圖6(a)及圖6(b)係模式性表示第3實施形態之半導體裝置之構成之剖面圖及俯視圖。本實施形態之半導體裝置係以代替第2實施形態中使用之使用金屬板之支持體20及接著劑21，將切斷為大於晶片尺寸之薄膜接著劑23以覆蓋最上層之半導體晶片1h之方式配置。將連接於最上層之半導體晶片1h之接合線40埋入薄膜接著劑23中，從而硬化薄膜接著劑23。除了該點以外，皆形成為與上述實施形態2之半導體裝置相同。於本實施形態中亦必須使用絕緣性較高者作為薄膜接著劑23。
由於在本實施形態中成為將接合線40埋入接著劑23中，並且以經硬化之薄膜接著劑23保護之構造，故電性連接變得確實，可靠性提高。又，由於採用以薄膜接著劑23僅1層保護接合線40之構成，故可實質性地減小密封樹脂30整體之厚度。又，於形成密封樹脂30之轉移成型步驟之前，由於固定有更易於受到轉移成型樹脂之流動阻力之最上層之接合線40，故而提高樹脂密封步驟之製造良率。
(第4實施形態)
圖7(a)及圖7(b)係模式性表示第4實施形態之半導體裝置之構成之剖面圖及俯視圖。本實施形態之半導體裝置代替第2實施形態中使用之使用金屬板之支持體20，具備支持基板26。於支持基板26中，使用切斷為大於晶片尺寸，且於周緣部設置有3μm左右之階差25之矽基板。除了該點以外，皆形成為與上述實施形態2之積層型半導體裝置相同。 於該例中，支持基板26亦以覆蓋最上層之半導體晶片1h之方式配置。於將連接於最上層之半導體晶片1h之接合線40埋入用以連接支持基板26之接著劑21中之狀態下，硬化接著劑21。
接著，針對本實施形態之半導體裝置之製造方法進行說明。圖8(a)~圖8(d)係表示該半導體裝置之製造步驟之步驟剖面圖。與圖2(a)~圖4(b)所示之實施形態1之積層型半導體裝置之製造步驟大致相同，但於本實施形態中首先準備支持基板26。
如圖8(a)所示，準備用以形成支持基板26之材料即矽基板。然後，如圖8(b)所示，使用光微影法於支持基板26之周緣部形成階差25。
然後，藉由第1實施形態之圖2(a)~圖3(b)之步驟，於各半導體晶片1a上依序積層特定層數之半導體晶片(1b~1h)與支持基板26，並且藉由接合線40電性連接(圖8(c))。於此處亦於第2層以上之半導體晶片1b~1h設置有電極焊墊p1，並藉由電極焊墊p1間之打線接合而完成半導體晶片1a~1h相互間之電性連接。又，支持基板26係藉由接著劑21而固著於最上層之半導體晶片1h上。
然後，將配線基板10設置於設置有模穴之模具(未圖示)內，藉由使用環氧樹脂之轉移成型而形成密封樹脂30(圖8(d))。此時，藉由使支持基板26之主表面26A密著於模具之模穴之底面而設置，可於主表面26A幾乎不存在樹脂之繞行而以包圍側面26S之方式形成密封樹脂30。由於在該例中於支持基板26之周緣部設置有階差25，故於轉移成型中藉由樹脂中所包含之填充材料鈎在階差25上，由於攔截效果，熔融樹脂之浸入變得緩慢，從而可降低向支持基板26之主表面26A之樹脂洩漏。因此，可儘量減少樹脂毛刺，而獲得外觀良好之積層型半導體裝置。
再者，該階差可為任意形狀，亦可為錐形面，但階差較理想係設為30μm以下。其理由為若超過30μm，則減慢熔融樹脂之流動之效果 會變弱。
(第5實施形態)
圖9(a)及圖9(b)係模式性表示第5實施形態之半導體裝置之構成之剖面圖及俯視圖。圖9(c)係該主要部分放大剖面圖。雖於第1至第4實施形態中，針對使用打線接合進行半導體晶片相互間之電性連接，並錯開接合區域BA而積層之例進行說明，但本實施形態之半導體裝置係使用貫通電極、所謂之矽貫通電極(TSV，Through Silicon Via)進行倒裝晶片連接，不較大錯開地積層半導體晶片，而可進一步實現小型化、薄型化者。
本實施形態之半導體裝置係與配線基板10相對向而配置，並利用使用與半導體晶片1為相同尺寸之金屬板之支持體20。具有複數層半導體晶片1a~1h之晶片積層體1係藉由倒裝晶片連接而相互連接。如圖9(c)中主要部分放大剖面圖所示，複數層半導體晶片1a~1h彼此之電性連接係藉由具有電極焊墊p之矽貫通電極1E、各半導體晶片1a~1h表面之再配線5、及連接於該再配線5之凸塊電極3而實現。另一方面，物理性連接以感光性接著劑2P之圖案實現。再配線5包含：絕緣膜5a；配線層5b，其以形成於該絕緣膜5a之開口連接；及保護膜5c，其保護配線層5b。因此，藉由不錯開打線接合區域而積層於1行，可完成電性及物理性連接。再者，於該例中，半導體晶片1a~1h相互間之物理性連接以感光性接著劑2P之圖案實現，於積層後對該等之間填充使用液體樹脂之密封樹脂31。然後，進而藉由轉移成型而以密封樹脂30覆蓋其外側。
因此，於本實施形態之半導體裝置中，於配線基板10上積層有晶片積層體1與支持體20，於完成電性及物理性連接之狀態下，以密封樹脂30密封。該密封樹脂30係以露出支持面20之主表面，且包圍鄰接於該主表面20A之4個側面20S之方式，密封支持體20及配線基板10間、 構成晶片積層體1之半導體晶片1a~1h間、及支持體20、配線基板10與上述晶片積層體1間。該密封樹脂30之外緣與配線基板10之外緣垂直相交。
於本實施形態中，使用容易切斷之樹脂基板等作為支持體20，並於配線基板10上積層半導體晶片1a~1h之積層體。對接著樹脂之圖案2P間供給液體樹脂。於其後將支持體20積層於最上層之半導體晶片1h上。如此，對各半導體晶片1a~1h間及晶片積層體1與上述配線基板間10之間樹脂密封，接著以切割刀片切斷而單片化。
配線基板10係使用樹脂基板11，於樹脂基板11之第2面11B上設置有內部連接端子13，其連接於最下層之半導體晶片1a之電極焊墊。內部連接端子13係在與晶片積層體1之連接時作為連接部(連接焊墊)而發揮功能者，經由配線基板10之配線網(未圖示)而與外部連接端子12電性連接。
再者，即便於本實施形態5中，仍並非將支持體20限定於金屬板，亦可使用樹脂等絕緣性基板、矽基板等半導體基板。又，如實施形態4所示，亦可將階差25設置於支持體20之周緣部。又，亦可將具有矽貫通電極之矽基板用作支持體，而連接於最上層之半導體晶片1h，並將BGA或者LGA等之外部連接端子連接於該矽基板，從而即便於支持體20側仍可實現信號之外部取出。
又，於實施形態1~5中，由於構成晶片積層體之半導體晶片較薄，故就避免由來自背面之光之繞行引起之誤動作之觀點而言，於使用樹脂作為支持體20及支持基板26之情形時較理想為使用遮光性樹脂。
雖已說明本發明之若干實施形態，但該等實施形態係作為例子而提示者，並非意圖限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明主旨之範圍內可進行各種省略、置換、變 更。該等實施形態或其變化包含在發明範圍或主旨內，且包含在申請專利範圍所揭示之發明及其均等之範圍內。
1‧‧‧晶片積層體
1a‧‧‧半導體晶片
1b‧‧‧半導體晶片
1c‧‧‧半導體晶片
1d‧‧‧半導體晶片
1e‧‧‧半導體晶片
1f‧‧‧半導體晶片
1g‧‧‧半導體晶片
1h‧‧‧半導體晶片
2‧‧‧接著劑
10‧‧‧配線基板
11‧‧‧樹脂基板
11A‧‧‧第1面
11B‧‧‧第2面
12‧‧‧外部連接端子
13‧‧‧內部連接端子
20‧‧‧支持體
20A‧‧‧主表面
20S‧‧‧側面
21‧‧‧接著劑
30‧‧‧密封樹脂
40‧‧‧接合線
h‧‧‧通孔
p1‧‧‧電極焊墊
BA‧‧‧接合區域
F1‧‧‧邊
M‧‧‧標記

Claims (9)

  1. 一種半導體裝置，其特徵在於包含：積層體，其依序積層有複數個半導體晶片；支持體，其積層於上述積層體之最上層之半導體晶片上；及樹脂，其係以使上述支持體之一主表面露出，且包圍鄰接於上述主表面之側面之方式密封上述積層體；且上述支持體係於上述主表面側之端面具有階差，且小於上述樹脂之尺寸，並且覆蓋形成用以打線接合上述最上層之上述半導體晶片之接合區域之邊以外之至少1邊。
  2. 一種半導體裝置，其包含：積層體，其依序積層有複數個半導體晶片；支持體，其積層於上述積層體之最上層之半導體晶片上；及樹脂，其係以使上述支持體之一主表面露出，且包圍鄰接於上述主表面之側面之方式密封上述積層體。
  3. 如請求項2之半導體裝置，其中上述支持體小於上述樹脂之尺寸，且以覆蓋形成用以打線接合上述最上層之上述半導體晶片之接合區域之邊以外之至少1邊之方式配置。
  4. 如請求項2之半導體裝置，其中上述支持體小於上述樹脂之尺寸，且以覆蓋上述最上層之上述半導體晶片之4邊之方式經由接著劑積層，以上述接著劑埋入接線於上述最上層之上述半導體晶片之接合區域之導線。
  5. 如請求項2之半導體裝置，其中上述支持體係薄膜接著劑，其大於上述半導體晶片之尺寸，並埋入接線於上述最上層之上述半導 體晶片之接合區域之導線，且以覆蓋上述最上層之上述半導體晶片之4邊之方式積層。
  6. 如請求項2之半導體裝置，其中上述支持體係於上述主表面側之端面具有階差。
  7. 如請求項2~4及6中任一項之半導體裝置，其中上述支持體具有金屬基板與接著劑。
  8. 如請求項2~4及6中任一項之半導體裝置，其中上述支持體具有絕緣性基板與接著劑。
  9. 一種半導體裝置之製造方法，其係於基板上積層複數個半導體晶片；於經積層之複數個上述半導體晶片中之最上層之上述半導體晶片上積層支持體；且以露出上述支持體之一主表面，且包圍鄰接於上述主表面之側面之方式對上述積層體樹脂密封。
TW102126732A 2013-02-28 2013-07-25 半導體裝置及其製造方法 TW201434096A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039217A JP2014167973A (ja) 2013-02-28 2013-02-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201434096A true TW201434096A (zh) 2014-09-01

Family

ID=51438790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126732A TW201434096A (zh) 2013-02-28 2013-07-25 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP2014167973A (zh)
CN (1) CN104022117A (zh)
TW (1) TW201434096A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6515047B2 (ja) 2016-03-11 2019-05-15 東芝メモリ株式会社 半導体装置及びその製造方法
JP6524003B2 (ja) * 2016-03-17 2019-06-05 東芝メモリ株式会社 半導体装置
CN108152298B (zh) * 2017-12-21 2020-11-03 京信通信***（中国）有限公司 一种焊点的检测方法及装置
JP7042713B2 (ja) 2018-07-12 2022-03-28 キオクシア株式会社 半導体装置
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472286B1 (ko) * 2002-09-13 2005-03-10 삼성전자주식회사 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
JP2007081127A (ja) * 2005-09-14 2007-03-29 Sharp Corp 半導体装置及び半導体装置の製造方法
JP4981625B2 (ja) * 2007-11-08 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5373713B2 (ja) * 2010-07-23 2013-12-18 三菱電機株式会社 半導体装置
JP5601282B2 (ja) * 2011-06-01 2014-10-08 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2014167973A (ja) 2014-09-11
CN104022117A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
US7560302B2 (en) Semiconductor device fabricating method
TWI545723B (zh) Semiconductor device and method for manufacturing a multilayer semiconductor device
US9570405B2 (en) Semiconductor device and method for manufacturing same
CN110718544B (zh) 半导体装置
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
EP3440698A1 (en) Semiconductor package with electromagnetic interference shielding structures
US10128153B2 (en) Method of fabricating a semiconductor device and the semiconductor device
JP2009044110A (ja) 半導体装置及びその製造方法
US11049845B2 (en) Semiconductor device having wires connecting connection pads
KR102506698B1 (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
TW201535541A (zh) 半導體裝置之製造方法及半導體裝置
TW201434096A (zh) 半導體裝置及其製造方法
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
TWI688067B (zh) 半導體裝置及其製造方法
TWI713849B (zh) 半導體製程及半導體結構
TWI750439B (zh) 半導體裝置及其製造方法
TW202008529A (zh) 半導體裝置及其製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
US8105877B2 (en) Method of fabricating a stacked type chip package structure
JP5234703B2 (ja) 半導体装置の製造方法
KR20160149733A (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법