TW201433226A - 電子元件內嵌式基板及其製造方法 - Google Patents
電子元件內嵌式基板及其製造方法 Download PDFInfo
- Publication number
- TW201433226A TW201433226A TW102140974A TW102140974A TW201433226A TW 201433226 A TW201433226 A TW 201433226A TW 102140974 A TW102140974 A TW 102140974A TW 102140974 A TW102140974 A TW 102140974A TW 201433226 A TW201433226 A TW 201433226A
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- electronic component
- insulating layer
- embedded substrate
- electrodes
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000007747 plating Methods 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims description 90
- 239000002184 metal Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 28
- 239000011810 insulating material Substances 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 2
- 238000003754 machining Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 68
- 239000003990 capacitor Substances 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910019655 synthetic inorganic crystalline material Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0242—Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本發明係有關於一種電子元件內嵌式基板,包括:一孔洞,形成於提供在該電子元件內嵌式基板內的至少一絕緣層中;一電子元件,具有至少一部分***於孔洞中;以及一孔洞電鍍部分,形成在相對於電子元件之至少一表面的孔洞之表面上。並且,即使當電子元件之外部電極的尺寸較之先前減小,仍可以改善外部電極與通孔之間的電連接性。
Description
本發明係有關於一種電子元件內嵌式基板(electronic component embedded substrate)。
由於最近所發行的如智慧型手機與平板電腦的行動裝置已在效能上顯著改善,並受到具有高度可攜帶性的要求,在這些行動裝置中所使用的電子元件(electronic component)之微小化(miniaturization)、薄型化(slimming)、與高效能之研究係持續進行。
此處,由於在專利文件1等等之中所揭露的電子元件內嵌式基板,可以藉由在基板中內嵌(embed)電子元件,確保用以在其表面上安裝另外的元件的空間,其已被當成一種實現安裝在行動裝置中之電子元件的微小化、薄型化、與高效能的重點方式。
特別是,由於半導體晶片之效能的改善,對於半導
體晶片之電源供應的穩定性被視為重要。對此,在半導體晶片與電源供應線(power supply line)之間提供去耦電容器(decoupling capacitor)或旁路電容器(bypass capacitor),以去除電源(power)之雜訊(noise),並在電源供應電流突然改變的狀態下供應穩定的電流給半導體晶片。
此時,當在電容器內嵌式基板上安裝半導體晶片
時,由於去耦電容器與半導體晶片之間的距離最小化,可能在穩定供應電源給高效能半導體晶片的同時還能實現微小化與薄型化。
同時,根據專利文件1,已揭示在電子元件欲***
的位置加工一孔洞(cavity)、使用絕緣體藉由熱壓(thermocompression)而內嵌電子元件、使用雷射加工微通孔孔洞(via hole)、並通過電鍍(plating)達成電性連接之後固定電容器之方法。
亦即,為了電性連接內嵌於基板中的電子元件與提
供於基板表面上的電路圖案,已經普遍使用以雷射加工通孔孔洞並藉由例如是電鍍之方法填充導電材料於通孔孔洞中的方法。
根據此種普遍之方法,可以依據例如是當電子元件
內嵌於基板中時所產生的置放容許度(placing tolerance)、通孔孔洞加工容許度(via hole processing tolerance)、與通孔孔洞尺寸之因子,來確定在要形成於內嵌式電子元件中之通孔接點(via
contact)之區域上的最小條件(minimum condition)。
然而,由於通孔接點尺寸應根據電子元件尺寸之減小而減小,當電子元件變得更小,通孔(via)與電子元件之匹配誤差(matching error)便會出現而成為嚴重的問題。
[相關技術文件]
[專利文件]
專利文件1:韓國專利公開號第2007-0101183號
本發明係用以克服上述問題,因此本發明之一目的係提供可以改善內嵌於基板中之電子元件之電連接性的電子元件內嵌式基板。
又,本發明之另一目的係提供可以改善內嵌於基板中之電子元件之電連接性的電子元件內嵌式基板之製造方法。
根據本發明達成目的之一方面,提供一種具有電子元件內嵌於其中的電子元件內嵌式基板,包括:一孔洞,形成於提供在電子元件內嵌式基板內的至少一絕緣層中;一電子元件,具有至少一部分***於孔洞中;以及一孔洞電鍍部分(cavity plating portion),形成在相對於電子元件之至少一表面的該孔洞之表面上。
此時,一外部電極可提供在電子元件之一側表面上,且電子元件內嵌式基板可以更包括:一導電填充部分,藉由將一導電材料填充於孔洞電鍍部分與外部電極之間所形成,以電
性連接於孔洞電鍍部分與外部電極之間。
又,電子元件內嵌式基板可以更包括一通孔,此一
通孔具有一表面接觸於選自外部電極之至少一部分、導電填充部分之至少一部分、以及孔洞電鍍部分之至少一部分的至少一區域。
又,外部電極可以由至少兩個電極所組成,這些電
極彼此分離地提供於電子元件之一表面上,複數個斷開部分係形成在連接於電極的孔洞電鍍部分中,以將電極彼此電性隔離,且一導電填充部分係填充於藉由斷開部分所電性隔離的個別的孔洞電鍍部分與藉由斷開部分電性隔離的個別的電極之間。
又,一絕緣材料可以填充於電極之間、斷開部分之
間、以及導電填充部分之間的空間中。
又,電子元件內嵌式基板可以更包括:一金屬圖案,
提供於絕緣層之一表面上且電性連接於孔洞電鍍部分;以及一通孔,具有一表面接觸於選自外部電極之至少一部分、導電填充部分之至少一部分、孔洞電鍍部分之至少一部分、以及金屬圖案之至少一部分的至少一區域。
此時,外部電極可以由至少兩個電極所組成,這些
電極彼此分離地提供於該電子元件之一表面上,複數個斷開部分係形成在連接於電極的孔洞電鍍部分中,以將電極彼此電性隔離,且一導電填充部分係填充於藉由斷開部分電性隔離的個別的孔洞電鍍部分與藉由斷開部分電性隔離的個別的電極之間。
又,一絕緣材料可以填充於電極之間、斷開部分之
間、以及導電填充部分之間的空間中。
又,複數個電子元件可以***於孔洞中,且電子元
件中的至少兩個係並聯連接。
同時,一外部電極可提供在電子元件之一側表面
上,且孔洞電鍍部分與外部電極係彼此接觸以彼此電性連接。
在此例中,電子元件內嵌式基板可以更包括一通
孔,具有一表面接觸於選自外部電極之至少一部分與孔洞電鍍部分之至少一部分的至少一區域。
又,外部電極可以由至少兩個電極所組成,這些電
極彼此分離地提供於電子元件之一表面上,且複數個斷開部分形成在連接於電極的孔洞電鍍部分中,以將電極彼此電性隔離。
又,一絕緣材料可以填充於電極之間以及斷開部分
之間的空間中。
又,電子元件內嵌式基板可以更包括:一金屬圖案,
提供於絕緣層之一表面上,且電性連接於孔洞電鍍部分;以及一通孔,具有一表面接觸於選自外部電極之至少一部分、孔洞電鍍部分之至少一部分、以及金屬圖案之至少一部分的至少一區域。
此時,外部電極可以由至少兩個電極所組成,這些
電極彼此分離地提供於電子元件之一表面上,且複數個斷開部分形成在連接於電極的孔洞電鍍部分中,以將電極彼此電性隔離。
又,一絕緣材料可以填充於電極之間以及斷開部分
之間的空間中。
根據本發明達成目的之另一方面,提供一種電子元
件內嵌式基板,一電子元件係內嵌於其中,電子元件包括一六面體本體部分以及兩個覆蓋於本體部分之相對表面的外部電極,電
子元件內嵌式基板包括:一孔洞,形成於提供在電子元件內嵌式基板內的至少一絕緣層中;以及一孔洞電鍍部分,形成在相對於外部電極的孔洞之一表面上。
根據本發明達成目的之另一方面,提供一種電子元
件內嵌式基板,包括:一第一絕緣層,具有一第一金屬圖案於一下表面上與一第二金屬圖案於一上表面上,且包括一孔洞通過上表面與下表面;一電子元件,具有至少一外部電極於一表面上,且此電子元件具有至少一部分***孔洞中;一孔洞電鍍部分,形成在孔洞中相對於該外部電極的一表面上,以電性連接於第一金屬圖案與第二金屬圖案之至少其一;一導電填充部分,藉由將一導電材料填充於孔洞電鍍部分與外部電極之間所形成;一第二絕緣層,用以覆蓋第一金屬圖案、第一絕緣層、孔洞電鍍部分、導電填充部分與電子元件的曝露表面;一第一電路圖案,形成於第二絕緣層之一表面上;以及一通孔,具有一表面接觸於選自外部電極之至少一部分、導電填充部分之至少一部分、孔洞電鍍部分之至少一部分、及第一金屬圖案中接觸於孔洞電鍍部分之部分之至少一部分的至少一區域,並具有另一表面接觸於第一電路圖案。
此時,電子元件可以具有至少兩個外部電極,形成
於電子元件之一表面上分離的區域中,複數個斷開部分係形成在連接於外部電極的孔洞電鍍部分中,以將電極彼此電性隔離,且導電填充部分係填充於藉由斷開部分電性隔離的個別的孔洞電鍍部分與藉由斷開部分電性隔離的個別的外部電極之間。
又,第二絕緣層之一材料可以填充於外部電極之
間、斷開部分之間、以及導電填充部分之間的空間中。
又,電子元件內嵌式基板可以更包括:一第五通孔,
具有一表面接觸於第一金屬圖案中除了接觸於孔洞電鍍部分的部分之外的至少一部分,並具有另一表面接觸於第一電路圖案之至少一部分。
又,電子元件內嵌式基板可以更包括:一第三絕緣
層,用以覆蓋第一絕緣層、孔洞電鍍部分、導電填充部分、與電子元件之曝露表面;一第二電路圖案,形成於第三絕緣層之一表面上;以及一第三通孔,具有一表面接觸於選自外部電極之至少一部分、導電填充部分之至少一部分、孔洞電鍍部分之至少一部分、及第二金屬圖案中接觸於孔洞電鍍部分之部分之至少一部分的至少一區域,並具有另一表面接觸於第二金屬圖案。
此時,可以將第一絕緣層之一材料與第二絕緣層之
一材料的至少其一填充於外部電極之間、斷開部分之間、與導電填充部分之間的空間中。
又,電子元件內嵌式基板可以更包括一第六通孔,
具有一表面接觸於第二金屬圖案中除了接觸於孔洞電鍍部分的部分之外的至少一部分,並具有另一表面接觸於第二電路圖案之至少一部分。
根據本發明達成目的之另一方面,提供一種電子元
件內嵌式基板之製造方法,用以製造具有一電子元件內嵌於其中的一電子元件內嵌式基板,此製造方法包括:(A)形成一孔洞於提供在電子元件內嵌式基板內的至少一絕緣層中,並藉由在孔洞的表面上電鍍一導電材料形成一孔洞電鍍部分;以及(B)將電子元件
之至少一部分***孔洞中。
此時,電子元件內嵌式基板之製造方法之步驟可以
更包括在步驟(B)之後,填充一導電材料於電子元件與孔洞電鍍部分之間的空間中。
又,步驟(A)可以包括:(A1)藉由加工彼此面對並以
一預定間距彼此分離之一第一暫時性孔洞以及一第二暫時性孔洞,形成一暫時性留下部分於將要形成孔洞的區域的一部分,其中第一暫時性孔洞具有「」形狀,且第二暫時性孔洞具有與第一暫時性孔洞對稱之形狀;(A2)電鍍一導電材料於第一暫時性孔洞與第二暫時性孔洞之表面上;以及(A3)移除暫時性留下部分。
又,步驟(A)可以包括:(a1)形成一第三暫時性孔洞
於除了一第一凸出部分與一第二凸出部分之外的一區域中,第一凸出部分係藉由在面對於孔洞之一表面的一表面的方向上突出絕緣層所形成,第二凸出部分係對稱於第一凸出部分,在面對於第一凸出部分所形成的表面之一表面上所形成;(a2)電鍍一導電材料於第三暫時性孔洞之一表面上;以及(a3)移除第一凸出部分與第二凸出部分之部分。
根據本發明達成目的之另一方面,提供一種電子元
件內嵌式基板之製造方法,包括:(a)提供一第一絕緣層,第一絕緣層具有一第一金屬圖案於一下表面上與一第二金屬圖案於一上表面上;(b)形成一孔洞於第一絕緣層中,並藉由電鍍一導電材料在孔洞之一表面上形成一孔洞電鍍部分,孔洞電鍍部分係電性連接於第一金屬圖案與第二金屬圖案之至少其一;(c)貼附一分離用薄膜(Detach Film,DF)於第一金屬圖案之一下表面;(d)藉由插
入一表面上具有複數個外部電極之一電子元件的至少一部分,將電子元件之一下表面貼附至分離用薄膜;(e)藉由填充一導電材料於孔洞電鍍部分與外部電極之間,形成一導電填充部分;(f)藉由塗上一絕緣材料於第二金屬圖案、第一絕緣層、孔洞電鍍部分、導電填充部分、與電子元件之曝露表面上,形成一第三絕緣層;(g)以穿過第三絕緣層的方式加工一通孔孔洞,通孔孔洞曝露選自外部電極之至少一部分、導電填充部分之至少一部分、孔洞電鍍部分之至少一部分、及第二金屬圖案中接觸於孔洞電鍍部分之部分之至少一部分的至少一區域;以及(h)填充一導電材料於通孔孔洞中,且形成一第二電路圖案於第三絕緣層之一上表面之上。
此時,步驟(b)可以包括:(b1)藉由加工彼此面對並
以一預定間距彼此分離之一第一暫時性孔洞以及一第二暫時性孔洞,形成一暫時性留下部分於將要形成孔洞的區域的一部分,其中第一暫時性孔洞具有「」形狀,且第二暫時性孔洞具有與第一暫時性孔洞對稱之形狀;(b2)電鍍一導電材料於第一暫時性孔洞與第二暫時性孔洞之表面上;以及(b3)移除該暫時性留下部分。
又,步驟(b)可以包括:(b1’)形成一第三暫時性孔洞
於除了一第一凸出部分與一第二凸出部分之外的一區域中,第一凸出部分係藉由在面對於孔洞之一表面的一表面的方向上突出絕緣層所形成,第二凸出部分係對稱於第一凸出部分,在面對於第一凸出部分所形成的表面之一表面上形成;(b2’)電鍍一導電材料於第三暫時性孔洞之一表面上;以及(b3’)移除第一凸出部分與第二凸出部分之部分。
根據本發明達成目的之另一方面,提供一種電子元
件內嵌式基板之製造方法,包括:(f1)藉由塗上一絕緣材料於第二金屬圖案、第一絕緣層、孔洞電鍍部分、導電填充部分、與電子元件之曝露表面上,形成一第三絕緣層;(f2)在移除分離用薄膜後,藉由塗上一絕緣材料於第一金屬圖案、第一絕緣層、孔洞電鍍部分、導電填充部分、與電子元件之曝露表面上以形成一第二絕緣層;(g1)形成通過第二絕緣層的一第一通孔,並形成一第一電路圖案,第一電路圖案提供於第二絕緣層之一下表面上以電性連接於第一通孔;以及(g2)形成通過第三絕緣層的一第三通孔,並形成一第二電路圖案,第二電路圖案提供於第三絕緣層之一上表面上以電性連接於第三通孔,其中第一通孔之一表面係接觸於選自外部電極之至少一部分、導電填充部分之至少一部分、孔洞電鍍部分之至少一部分、與第一金屬圖案接觸於孔洞電鍍部分之部分之至少一部分的至少一區域,且第三通孔之一表面係接觸於選自外部電極之至少一部分、導電填充部分之至少一部分、孔洞電鍍部分之至少一部分、與第二金屬圖案中接觸於孔洞電鍍部分之部分之至少一部分的至少一區域。
此時,步驟(d)可以藉由***複數個電子元件於孔洞中,將電子元件之下表面貼附至分離用薄膜。
又,複數個電子元件中的至少兩個可以並聯連接。
本發明之普遍概念的這些和/或其他方面以及優點,藉由下述實施例與其相應之附圖,將變得明顯且更容易領會。
100‧‧‧電子元件內嵌式基板
110‧‧‧第一絕緣層
111‧‧‧孔洞
111a‧‧‧第一暫時性孔洞
111b‧‧‧第二暫時性孔洞
111c‧‧‧第三暫時性孔洞
112‧‧‧暫時性留下部分
113‧‧‧第一凸出部分
114‧‧‧第二凸出部分
120‧‧‧第一金屬圖案
130‧‧‧第二金屬圖案
140、340‧‧‧孔洞電鍍部分
140’‧‧‧電鍍部分
141、341、342‧‧‧斷開部分
150、250、350‧‧‧導電填充部分
160‧‧‧電子元件
161‧‧‧外部電極
162‧‧‧本體部分
171‧‧‧第二絕緣層
172‧‧‧第三絕緣層
172’‧‧‧絕緣材料
181‧‧‧第一電路圖案
182‧‧‧第二電路圖案
V1‧‧‧第一通孔
V2‧‧‧第二通孔
V3‧‧‧第三通孔
V4‧‧‧第四通孔
V5‧‧‧第五通孔
V6‧‧‧第六通孔
VT‧‧‧貫穿的通孔
DF‧‧‧分離用薄膜
R‧‧‧防鍍部分
CL‧‧‧切割線
第1圖為繪示根據本發明之一實施例之電子元件內嵌式基板之剖面圖。
第2圖為繪示在根據本發明之一實施例之電子元件內嵌式基板中沿第1圖I-I’連線之該面之平面圖。
第3圖為繪示在根據本發明之另一實施例之電子元件內嵌式基板中沿第1圖I-I’連線之該面之平面圖。
第4圖為繪示在根據本發明之又一實施例之電子元件內嵌式基板中沿第1圖I-I’連線之該面之平面圖。
第5A至5I圖為繪示根據本發明之一實施例的電子元件內嵌式基板之製造方法的製程示意圖。
第5A圖為繪示其中第一金屬圖案與第二金屬圖案形成於第一絕緣層之上之狀態的剖面圖。
第5B圖為繪示其中孔洞形成於第一絕緣層中之狀態的剖面圖。
第5C圖為繪示其中孔洞電鍍部分形成於孔洞中之狀態的剖面圖。
第5D圖為繪示其中分離用薄膜貼附於第一金屬圖案之狀態的剖面圖。
第5E圖為繪示其中電子元件***於孔洞中之狀態的剖面圖。
第5F圖為繪示其中形成導電填充部分之狀態的剖面圖。
第5G圖為繪示其中形成第三絕緣層之狀態的剖面圖。
第5H圖為繪示其中形成第二絕緣層之狀態的剖面圖。
第5I圖為繪示其中形成第一至第六通孔、第一電路圖案、與第二電路圖案之狀態的剖面圖。
第6A圖至6D圖為繪示根據本發明之一實施例之製造電子元件內嵌式基板的方法,顯示在第一絕緣層中形成具有孔洞電鍍部分的孔洞之製程示意圖。
第6A圖為繪示其中形成第一暫時性孔洞與第二暫時性孔洞之狀態的平面圖。
第6B圖為繪示其中形成防鍍部分(resist portion)之狀態的平面圖。
第6C圖為繪示其中進行電鍍製程(plating process)之狀態的平面圖。
第6D圖為繪示其中移除暫時性留下部分與防鍍部分之狀態的平面圖。
第7A圖至7C圖為繪示在第一絕緣層中形成具有孔洞電鍍部分之孔洞的製程示意圖。
第7A圖為繪示其中形成第一凸出部分與第二凸出部分之狀態的平面圖。
第7B圖為繪示其中進行電鍍製程之狀態的平面圖。
第7C圖為繪示其中移除第一凸出部分與第二凸出部分之狀態的平面圖。
藉由參考以下詳細敘述的實施例和所附圖式,本發明之優點與特徵及達成其之方法將顯而易見。然而,本發明並不
受限於下述實施例,而可以各種不同形式加以實行。所提供的實施例僅用以完整揭露本發明,和用以完整地將本發明之範疇呈現予本發明所屬技術領域中具有通常知識者。在整篇說明書中,相似的元件符號係用以指示相似的元件。
此處所使用之術語係提供以解釋實施例,並非用以
限定本發明。在整篇說明書中,除非上下文有明確指出,否則單數形式係包括複數形式。當在此處使用「包括」之術語時,並不排除除了上述的元件、步驟、操作、和/或裝置之外,還存在與增添有另外的元件、步驟、操作、和/或裝置。
為了繪圖上的簡潔性與清晰性,圖式中繪示出了構
造的一般方式,並且對於眾所周知的特徵與技術,其描述與細節可能被省略,以避免不必要地模糊本發明實施例所述的討論。此外,圖式中的元件並不一定依尺寸繪示。例如,相對於其他元件而言,某些圖式中元件的尺寸可能被誇大以幫助提高對本發明實施例的理解。在不同的圖式中的相同符號表示相同的元件。
在本說明書與申請專利範圍中,若有使用任何「第
一」、「第二」、「第三」、「第四」與相似的描述,係用以區分相似的元件,而非必定用以描述特定順序或時間順序。應當理解的是,這樣使用的術語在適當情況下是可互換的,如此一來,這裡所描述的本發明的實施例能夠以不同於本文中所繪示或描述的其他方式操作。類似地,若在此處描述之方法包括有一系列之步驟,此處所示步驟之順序並不必定是該些步驟唯一可被執行的順
序,並且某些所述步驟可能會被省略和/或某些其他於此處未描述的步驟可添加至方法當中。再者,「包括」、「包含」、「具有」以及其之任何變化形係用以涵蓋非排他性之概括,使得包括有一列表之元件的製程、方法、物品、或設備並非必定限定於此些元件,而可能包括其他未列出或於此固有的製程、方法、物品、或設備之元件。
在本說明書和申請專利範圍中,如果有「左」、「右」、「前」、「後」、「頂部」、「底部」、「之上」、「之下」等類似術語,係用於描述性目的,並且不一定用於描述永久的相對位置。應理解的是,這樣使用的術語在適當的情況下可以互換,例如使得這裡所描述的本發明的實施例能夠在其它方位操作而非依本文中所繪式或描述之方式操作。如這裡使用術語「耦合」係定義為以電性或非電性的方式直接或間接地連接。這裡描述為互相「相鄰」之物件可能係指彼此間為物理性接觸、彼此靠近、或彼位於相同的一般區域或範圍,以適合於使用其之內容的上下文之用語而定。這裡「在一實施例中」之用語的出現在並不一定全部代表相同的實施例。
以下將配合所附圖式,對於本發明之結構形態與操作效果進行詳細說明。
第1圖係繪示根據本發明之一實施例之電子元件內嵌式基板100。
請參照第1圖,根據本發明之一實施例之電子元件
內嵌式基板100可包括孔洞(cavity)111形成於其中的第一絕緣層110、形成於孔洞111之一表面上的孔洞電鍍部分140、與電子元件160。
第一絕緣層110可採用一般的絕緣材料,且可為芯板(core board),例如是銅箔基板(CCL)。
金屬圖案120與130可形成於第一絕緣層110的至少一表面上。
請參照第1圖,將理解第一絕緣層120係形成於第一絕緣層110之下表面上,且第二金屬圖案130係形成於第一絕緣層110之上表面上。
此時,當使用二氧化碳雷射(CO2 laser)形成孔洞111或用於製作貫穿的通孔(through via)VT之貫穿的通孔孔洞(through via hole)時,第一金屬圖案120與第二金屬圖案130可扮演一種遮罩(mask)的角色。
當然,可使用釔鋁石榴石雷射(YAG laser)形成通孔孔洞(via hole)或孔洞111。
***於孔洞111之中的電子元件160可以是如電容器、電阻、電感、或濾波器(filter)之被動元件,或者是如積體電路(IC)之主動元件。
特別是,當在基板中內嵌在表面或側表面上具有外部電極161的電子元件160,例如是電容器,會難以確保電子元件160中執行電性連接之足夠的區域。
例如,當使用二氧化碳雷射形成通孔孔洞時,由於需要約150微米的通孔接點(via contact)區域,並且當安裝電子元件時可能發生約50微米的放置容許度(placing tolerance)的產生,會需要確保至少200微米的通孔接點尺寸。
最近廣泛使用的具有1.0 x 0.5毫米尺寸的電容器中,由於外部電極之一側邊尺寸可大於200微米,使用傳統的常見方法並不會有大問題。
然而,如小尺寸的多層陶瓷電容器(MLCC)之晶片電容器的外部電極161之寬度,在0603晶片(600微米×300微米)的案例中只有約100至200微米,且在0402晶片(400微米×200微米)的案例中只有約70至140微米。
然而,當使用二氧化碳雷射加工通孔孔洞,由於需要至少200微米的通孔接點寬度,將此種小尺寸的多層陶瓷電容器等等內嵌至基板中並使用通孔進行電性連接會極度困難。
亦即,由於如放置容許度、通孔孔洞製程容許度、與電子元件160之通孔直徑的問題可能促使誤差(error)發生,隨著電子元件160的尺寸減少,這種誤差率可能會隨之出現成為更嚴重的問題。
為了克服此問題,在根據本發明之一實施例的電子元件內嵌式基板100中,在孔洞111之表面上形成孔洞電鍍部分140。
亦即,在先前技術中,電子元件160的電性連接係
藉由使通孔接觸於電子元件160之上表面或下表面的一部分而形成,當通孔接點之區域減少便會產生問題。但是藉由確保電性連接,即便是藉由經電子元件160透過孔洞電鍍部分140的路徑,便可能克服傳統問題。特別是,多層陶瓷電容器等具有包括一磁性體(magnetic body)與一內部電極之矩形平行六面體形狀(rectangular parallelepiped-shaped)的本體部分(body portion)162,以及覆蓋彼此相對的兩表面二者的整面以及剩下之側表面的部分的兩個外部電極161。當將此多層陶瓷電容器***根據本發明之一實施例的電子元件內嵌式基板100的孔洞111中以電性連接外部電極161與孔洞電鍍部分140,可將效益最大化。
此時,當精確地控制孔洞111之尺寸、電子元件160之尺寸、孔洞電鍍部分140之厚度等等,孔洞電鍍部分140與電子元件160彼此之間可進行直接接觸。
又,若此精確控制是困難的,可使孔洞電鍍部分140與電子元件160之間具有預定的空隙。在此例中,可藉由在孔洞電鍍部分140與電子元件160之間填充導電材料而形成導電填充部分150,以確保孔洞電鍍部分140與電子元件160之間的電連接性。
同時,孔洞電鍍部分140可接觸於形成於第一絕緣層110表面上的第一金屬圖案120、第二金屬圖案130等等。
因此,根據本發明之一實施例的電子元件內嵌式基板100,當形成通孔時可能確保至少有與孔洞電鍍部分140之寬
度一般大的空間。再者,可能擴大通孔接點到導電填充部分150、與第一金屬圖案120或第二金屬圖案130。
所以,並非如同先前技術一般,由於通孔應接觸於電子元件160的外部電極161,當外部電極161之寬度減少會導致問題的產生。在根據本發明之一實施例的電子元件內嵌式基板100,由於相較於先前技術而言通孔可連接的區域可以顯著地擴大,故可能克服傳統的問題。
請繼續參照第1圖,根據本發明之一實施例的電子元件內嵌式基板100可包括第二絕緣層171、第三絕緣層172、第一電路圖案181、第二電路圖案182、第一至第六通孔V1至V6、貫穿的通孔VT等等。
形成於第一絕緣層110之下的第二絕緣層171可覆蓋第一金屬圖案120、第一絕緣層110、孔洞電鍍部分140、導電填充部分150、與電子元件160的曝露表面。
形成於第一絕緣層110之上的第三絕緣層172可覆蓋第二金屬圖案130、第一絕緣層110、孔洞電鍍部分140、導電填充部分150、與電子元件160的曝露表面。
第一電路圖案181可形成於第二絕緣層171的下表面上,且第二電路圖案182可形成於第三絕緣層172的上表面上。
第一至第四通孔V1至V4具有將內嵌於基板中的電子元件160與其他元件電性連接的功能。
此時,第一通孔V1與第二通孔V2可連接於由電子
元件160之外部電極161、導電填充部分150、孔洞電鍍部分140、與第一金屬圖案120中接觸於孔洞電鍍部分140之部分所組成的寬闊區域中的任一處。
又,第三通孔V3與第四通孔V4可連接於由電子元件160之外部電極161、導電填充部分150、孔洞電鍍部分140、與第二金屬圖案130接觸於孔洞電鍍部分140之部分所組成的寬闊區域中的任一處。
亦即,如第1圖所示,可能如第二通孔V2直接接觸於電子元件160之外部電極161,或者如第三通孔V3接觸於外部電極161的一部分、導電填充部分150、與孔洞電鍍部分140。又,可能如第一通孔V1般與第一金屬圖案120接觸於孔洞電鍍部分140的部分接觸,或者如第四通孔V4般與第二金屬圖案130中接觸於孔洞電鍍部分140的部分接觸,而進行電子元件160的電性連接。
同時,除了上述第一至第四通孔V1至V4之外,可更提供連接於第一金屬圖案120與第一電路圖案181之間的第五通孔V5、連接於第二金屬圖案130與第二電路圖案182之間的第六通孔V6、以及通過第一絕緣層110以直接連接第一金屬圖案120與第二金屬圖案130的貫穿通孔VT。
第2圖為繪示在根據本發明之一實施例之電子元件內嵌式基板100中沿第1圖I-I’連線之該面之平面圖。
請參照第2圖,將理解電子元件160設置於孔洞111
的中央,其中電子元件160具有分別覆蓋本體部分162之兩側表面並且在另外之側表面上彼此分離的兩個外部電極161。兩個導電填充部分150分別直接接觸於外部電極161的表面。並且,兩個孔洞電鍍部分140形成於孔洞111之表面上,以分別接觸於導電填充部分150的表面。
亦即,當電子元件160為電容器,由於兩個電極應彼此電性隔離,故需要採取如第2圖所示之配置。
此時,可提供斷開部分(disconnecting portion)141以確保兩個孔洞電鍍部分140以及兩個導電填充部分150之間的絕緣。絕緣材料172’可填充於斷開部分141之中。如第1圖所示的第二絕緣層171或第三絕緣層172之絕緣材料可填充於斷開部分141之中。
第3圖為繪示在根據本發明之另一實施例之電子元件內嵌式基板100中沿第1圖的I-I’連線之該面之平面圖。
請參照第3圖,在根據本發明之另一實施例的電子元件內嵌式基板100,複數個電子元件160可***於孔洞111之中。此時,複數個電子元件160可並聯連接。在第3圖中,根據此實施例,元件符號250可以是一導電填充部分。
第4圖為繪示根據本發明之又一實施例之電子元件內嵌式基板100中沿第1圖的I-I’連線之該面之平面圖。
請參照第4圖,在根據本發明之又一實施例的電子元件內嵌式基板100,複數個電子元件160可***於孔洞111中,
但應理解全部的電子元件可以不為並聯連接,且一些電子元件可以並聯連接。在第4圖中,根據此實施例,元件符號340可以是一孔洞電鍍部分,且元件符號350可以是一導電填充部分。在第4圖中,根據此實施例,元件符號341、342可以是一斷開部分。
如第3圖、第4圖所示,可以根據需求,使用量產標準化之電容器,藉由電子元件的連接,特別是以不同的組合中並聯電容器,來達成不同的電容。
第5A至5I圖為繪示根據本發明之一實施例的電子元件內嵌式基板之製造方法的製程示意圖。
請參照第5A至5B圖,使用二氧化碳雷射、釔鋁石榴石雷射(YAG laser)等等在第一絕緣層110中形成孔洞111。
此時,可在第一絕緣層110上形成第一金屬圖案120與第二金屬圖案130。
又,當使用二氧化碳雷射加工孔洞111,第一金屬圖案120或第二金屬圖案130可扮演遮罩的角色。
又,在此製程中,可加工用以形成貫穿之通孔VT的貫穿通孔孔洞。
接著,請參照第5C圖,在形成於第一絕緣層110中的孔洞111之表面上形成孔洞電鍍部分140。
接著,請參照第5D與5E圖,在分離用薄膜(DF)貼附於第一金屬圖案120的狀態下,將電子元件160***孔洞111中,以將電子元件160固定於分離用薄膜(DF)。
接著,請參照第5F圖,藉由在孔洞電鍍部分140與電子元件160之間的空間中填充導電材料而形成導電填充部分150。此時,當孔洞電鍍部分140與電子元件160彼此直接接觸,便可以不形成導電填充部分150。
在此狀態,可以測試電子元件160是否有連接好或者第一與第二金屬圖案120與130是否有斷開部分(disconnecting portion)。
接著,請參照第5G圖,第三絕緣層172形成於第二金屬圖案130、第一絕緣層110、孔洞電鍍部分140、導電填充部分150、與電子元件160的上表面上。此時,如第2至4圖所示,可將例如是樹脂(resin)的絕緣材料填充於斷開部分141中,並且第三絕緣層172可使用這種絕緣材料。
接著,請參照第5H圖,在移除分離用薄膜DF之後,藉由堆疊層間絕緣體(interlayer insulator)而形成第二絕緣層171。
接著,請參照第5I圖,形成第一至第六通孔V1至V6、第一電路圖案181、與第二電路圖案182。
如圖所示,如第一通孔V1、第二通孔V2、第三通孔V3、與第四通孔V4,通孔可以藉由在選自第一金屬圖案120或第二金屬圖案130、孔洞電鍍部分140、導電填充部分150、與外部電極161的一區域中加工通孔孔洞而形成。
在先前技術中,由於電子元件160的尺寸減少,要加工準確曝露電子元件160之外部電極161的通孔孔洞係為困
難,但根據本發明之一實施例之製造電子元件內嵌式基板的方法,將理解到即使在較先前技術更寬的區域加工通孔孔洞,仍可以確保電子元件160之電連接性。
此外,當電子元件160為電容器時,由於孔洞電鍍部分140與外部電極161以一寬闊的區域彼此接觸,可以在電子元件160的電荷移動路徑(charge moving path)實現低電阻,並且可以改善連接可靠度。
同時,雖然以上使用減量法(subtractive method)為例解釋製造製程,亦可使用加成法(additive method)執行製造製程。
第6A圖至6D圖為製程示意圖,顯示根據本發明之一實施例之製造電子元件內嵌式基板的方法,在第一絕緣層110中形成具有孔洞電鍍部分140的孔洞111。
首先,請參照第6A圖,在第一絕緣層110中加工第一暫時性孔洞111a與第二暫時性孔洞111b。
此時,第一暫時性孔洞111a可以形成為「」形狀,且第二暫時性孔洞可以形成為與第一暫時性孔洞111a水平顛倒的形狀,亦即為「」形狀。
又,第一暫時性孔洞111a與第二暫時性孔洞111b可以形成為彼此相對的開口方向(open direction),以便讓暫時性留下部分(temporary remaining portion)112可以形成於第一暫時性孔洞111a與第二暫時性孔洞111b之間。
接著,請參照第6B與6C圖,形成一防鍍部分(resist
portion)R以進行電鍍製程,並且藉由無電電鍍(electroless plating)或電鍍(electroplating)在孔洞111之表面上形成孔洞電鍍部分140。
接著,請參照第6C與6D圖,沿著切割線(cutting line)CL移除暫時性留下部分112,並且亦移除防鍍部分R,以形成具有斷開部分141的孔洞電鍍部分140。
此時,在虛線指示的區域中所形成的電鍍部分140’可以扮演改善第二金屬圖案與孔洞電鍍部分140之間之電連接性的功能。
第7A圖至7C圖為製程示意圖,顯示根據本發明之另一實施例之製造電子元件內嵌式基板的方法,在第一絕緣層110中形成具有孔洞電鍍部分140的孔洞111。
首先,請參照第7A圖,藉由加工第一絕緣層之一部分,來形成具有第一凸出部分113與第二凸出部分114的第三暫時性孔洞111c。
此時,可以對稱地形成彼此面對的第一凸出部分113與第二凸出部分114。
接著,請參照第7B與7C圖,在藉由無電電鍍或電鍍而在第三暫時性孔洞111c之表面上鍍上導電材料之後,沿切割線CL移除第一凸出部分113與第二凸出部分114之部分來形成孔洞電鍍部分140。
由於如上述之本發明的形態,即使當電子元件之外
部電極的尺寸較先前減少,也可以擴大允許電性連接於內嵌在基板中的電子元件與外部電路之間的通孔能夠接觸的區域,而可能克服由於如安裝電子元件所發生的放置容許度、當加工通孔孔洞時所發生的通孔孔洞製程容許度、以及通孔孔洞尺寸的因子所造成的電連接性之惡化。
又,由於至內嵌於基板的電子元件之電性連接路徑係增加,可能改善電性連接於電子元件之其他元件之間的電荷移動速率(charge moving speed)。
100‧‧‧電子元件內嵌式基板
110‧‧‧第一絕緣層
111‧‧‧孔洞
120‧‧‧第一金屬圖案
130‧‧‧第二金屬圖案
140‧‧‧孔洞電鍍部分
150‧‧‧導電填充部分
160‧‧‧電子元件
161‧‧‧外部電極
162‧‧‧本體部分
171‧‧‧第二絕緣層
172‧‧‧第三絕緣層
181‧‧‧第一電路圖案
182‧‧‧第二電路圖案
V1‧‧‧第一通孔
V2‧‧‧第二通孔
V3‧‧‧第三通孔
V4‧‧‧第四通孔
V5‧‧‧第五通孔
V6‧‧‧第六通孔
VT‧‧‧貫穿的通孔
Claims (35)
- 一種具有電子元件內嵌於其中的電子元件內嵌式基板,包括:一孔洞,形成於提供在該電子元件內嵌式基板內的至少一絕緣層中;一電子元件,具有至少一部分***於該孔洞中;以及一孔洞電鍍部分,形成在相對於該電子元件之至少一表面的該孔洞之表面上。
- 如申請專利範圍第1項所述之電子元件內嵌式基板,其中一外部電極係提供在該電子元件之一側表面上,且該電子元件內嵌式基板更包括:一導電填充部分,藉由將一導電材料填充於該孔洞電鍍部分與該外部電極之間所形成,以電性連接於該孔洞電鍍部分與該外部電極之間。
- 如申請專利範圍第2項所述之電子元件內嵌式基板,更包括:一通孔,具有一表面接觸於選自該外部電極之至少一部分、該導電填充部分之至少一部分、以及該孔洞電鍍部分之至少一部分的至少一區域。
- 如申請專利範圍第3項所述之電子元件內嵌式基板,其中該外部電極係由至少兩個電極所組成,該些電極彼此分離地提供於該電子元件之一表面上, 複數個斷開部分係形成在連接於該些電極的該孔洞電鍍部分中,以將該些電極彼此電性隔離,且該導電填充部分係填充於藉由該些斷開部分所電性隔離的該些個別的孔洞電鍍部分與藉由該些斷開部分電性隔離的該些個別的電極之間。
- 如申請專利範圍第4項所述之電子元件內嵌式基板,其中一絕緣材料係填充於該些電極之間、該些斷開部分之間、以及該些導電填充部分之間的空間中。
- 如申請專利範圍第2項所述之電子元件內嵌式基板,更包括:一金屬圖案,提供於該絕緣層之一表面上,且電性連接於該孔洞電鍍部分;以及一通孔,具有一表面接觸於選自該外部電極之至少一部分、該導電填充部分之至少一部分、該孔洞電鍍部分之至少一部分、以及該金屬圖案之至少一部分的至少一區域。
- 如申請專利範圍第6項所述之電子元件內嵌式基板,其中該外部電極係由至少兩個電極所組成,該些電極彼此分離地提供於該電子元件之一表面上,複數個斷開部分係形成在連接於該些電極的該孔洞電鍍部分中,以將該些電極彼此電性隔離,且該導電填充部分係填充於藉由該些斷開部分所電性隔離的該些個別的孔洞電鍍部分與藉由該些斷開部分電性隔離的該些 個別的電極之間。
- 如申請專利範圍第7項所述之電子元件內嵌式基板,其中一絕緣材料係填充於該些電極之間、該些斷開部分之間、以及該些導電填充部分之間的空間中。
- 如申請專利範圍第2項所述之電子元件內嵌式基板,其中複數個電子元件係***於該孔洞中,且該些電子元件中的至少兩個係並聯連接。
- 如申請專利範圍第1項所述之電子元件內嵌式基板,其中一外部電極係提供在該電子元件之一側表面上,且該孔洞電鍍部分與該外部電極係彼此接觸以彼此電性連接。
- 如申請專利範圍第10項所述之電子元件內嵌式基板,更包括:一通孔,具有一表面接觸於選自該外部電極之至少一部分與該孔洞電鍍部分之至少一部分的至少一區域。
- 如申請專利範圍第11項所述之電子元件內嵌式基板,其中該外部電極係由至少兩個電極所組成,該些電極彼此分離地提供於該電子元件之一表面上,且複數個斷開部分形成在連接於該些電極的該孔洞電鍍部分中,以將該些電極彼此電性隔離。
- 如申請專利範圍第12項所述之電子元件內嵌式基板,其中一絕緣材料係填充於該些電極之間以及該些斷開部分之間的空間中。
- 如申請專利範圍第10項所述之電子元件內嵌式基板,更 包括:一金屬圖案,提供於該絕緣層之一表面上,且電性連接於該孔洞電鍍部分;以及一通孔,具有一表面接觸於選自該外部電極之至少一部分、該孔洞電鍍部分之至少一部分、以及該金屬圖案之至少一部分的至少一區域。
- 如申請專利範圍第14項所述之電子元件內嵌式基板,其中該外部電極係由至少兩個電極所組成,該些電極彼此分離地提供於該電子元件之一表面上,且複數個斷開部分形成在連接於該些電極的該孔洞電鍍部分中,以將該些電極彼此電性隔離。
- 如申請專利範圍第15項所述之電子元件內嵌式基板,其中一絕緣材料係填充於該些電極之間以及該些斷開部分之間的空間中。
- 如申請專利範圍第10項所述之電子元件內嵌式基板,其中複數個電子元件係***於該孔洞中,且該些電子元件中的至少兩個係並聯連接。
- 一種電子元件內嵌式基板,一電子元件係內嵌於其中,該電子元件包括一六面體本體部分以及兩個覆蓋於該本體部分之相對表面的外部電極,該電子元件內嵌式基板包括:一孔洞,形成於提供在該電子元件內嵌式基板內的至少一絕緣層中;以及一孔洞電鍍部分,形成在相對於該外部電極的該孔洞之一表 面上。
- 一種電子元件內嵌式基板,包括:一第一絕緣層,具有一第一金屬圖案於一下表面上與一第二金屬圖案於一上表面上,且包括一孔洞通過該上表面與該下表面;一電子元件,具有至少一外部電極於一表面上,且該電子元件具有至少一部分***該孔洞中;一孔洞電鍍部分,形成在該孔洞中相對於該外部電極的一表面上,以電性連接於該第一金屬圖案與該第二金屬圖案之至少其一;一導電填充部分,藉由將一導電材料填充於該孔洞電鍍部分與該外部電極之間所形成;一第二絕緣層,用以覆蓋該第一金屬圖案、該第一絕緣層、該孔洞電鍍部分、該導電填充部分與該電子元件的曝露表面;一第一電路圖案,形成於該第二絕緣層之一表面上;以及一通孔,具有一表面接觸於選自該外部電極之至少一部分、該導電填充部分之至少一部分、該孔洞電鍍部分之至少一部分、及該第一金屬圖案接觸於該孔洞電鍍部分之部分之至少一部分的至少一區域,並具有另一表面接觸於該第一電路圖案。
- 如申請專利範圍第19項所述之電子元件內嵌式基板,其中該電子元件具有至少兩個外部電極,形成於該電子元件之一表面上分離的區域中, 複數個斷開部分係形成在連接於該些外部電極的該孔洞電鍍部分中,以將該些電極彼此電性隔離,且該導電填充部分係填充於藉由該些斷開部分電性隔離的該些個別的孔洞電鍍部分與藉由該些斷開部分電性隔離的該些個別的外部電極之間
- 如申請專利範圍第20項所述之電子元件內嵌式基板,其中該第二絕緣層之一材料係填充於該些外部電極之間、該些斷開部分之間、以及該些導電填充部分之間的空間中。
- 如申請專利範圍第20項所述之電子元件內嵌式基板,更包括:一第五通孔,具有一表面接觸於該第一金屬圖案中除了接觸於該孔洞電鍍部分的部分之外的至少一部分,並具有另一表面接觸於該第一電路圖案之至少一部分。
- 如申請專利範圍第20項所述之電子元件內嵌式基板,更包括:一第三絕緣層,用以覆蓋該第一絕緣層、該孔洞電鍍部分、該導電填充部分、與該電子元件之曝露表面;一第二電路圖案,形成於該第三絕緣層之一表面上;以及一第三通孔,具有一表面接觸於選自該外部電極之至少一部分、該導電填充部分之至少一部分、該孔洞電鍍部分之至少一部分、及該第二金屬圖案接觸於該孔洞電鍍部分之部分之至少一部分的至少一區域,並具有另一表面接觸於該第二金屬圖案。
- 如申請專利範圍第23項所述之電子元件內嵌式基板,其中該第一絕緣層之一材料與該第二絕緣層之一材料的至少其一係填充於該些外部電極之間、該些斷開部分之間、與該些導電填充部分之間的空間中。
- 如申請專利範圍第23項所述之電子元件內嵌式基板,更包括:一第六通孔,具有一表面接觸於該第二金屬圖案中除了接觸於該孔洞電鍍部分的部分之外的至少一部分,並具有另一表面接觸於該第二電路圖案之至少一部分。
- 一種電子元件內嵌式基板之製造方法,用以製造具有一電子元件內嵌於其中的一電子元件內嵌式基板,該製造方法包括:(A)形成一孔洞於提供在該電子元件內嵌式基板內的至少一絕緣層中,並藉由在該孔洞的表面上電鍍一導電材料形成一孔洞電鍍部分;以及(B)將該電子元件之至少一部分***該孔洞中。
- 如申請專利範圍第26項所述之電子元件內嵌式基板之製造方法,更包括在步驟(B)之後,填充一導電材料於該電子元件與該孔洞電鍍部分之間的空間中。
- 如申請專利範圍第26項所述之電子元件內嵌式基板之製造方法,其中步驟(A)包括:(A1)藉由加工彼此面對並以一預定間距彼此分離之一第一 暫時性孔洞以及一第二暫時性孔洞,形成一暫時性留下部分於將要形成該孔洞的區域的一部分,其中該第一暫時性孔洞具有「」形狀,且該第二暫時性孔洞具有與該第一暫時性孔洞對稱之形狀;(A2)電鍍一導電材料於該第一暫時性孔洞與該第二暫時性孔洞之表面上;以及(A3)移除該暫時性留下部分。
- 如申請專利範圍第26項所述之電子元件內嵌式基板之製造方法,其中步驟(A)包括:(a1)形成一第三暫時性孔洞於除了一第一凸出部分與一第二凸出部分之外的一區域中,該第一凸出部分係藉由在面對該孔洞之一表面的一表面的方向上突出該絕緣層所形成,該第二凸出部分係對稱於該第一凸出部分,在面對於該第一凸出部分所形成的該表面之一表面上形成;(a2)電鍍一導電材料於該第三暫時性孔洞之一表面上;以及(a3)移除該第一凸出部分與該第二凸出部分之部分。
- 一種電子元件內嵌式基板之製造方法,包括:(a)提供一第一絕緣層,該第一絕緣層具有一第一金屬圖案於一下表面上與一第二金屬圖案於一上表面上;(b)形成一孔洞於該第一絕緣層中,並藉由電鍍一導電材料在該孔洞之一表面上形成一孔洞電鍍部分,該孔洞電鍍部分係電性連接於該第一金屬圖案與該第二金屬圖案之至少其一; (c)貼附一分離用薄膜於該第一金屬圖案之一下表面;(d)藉由***一表面上具有複數個外部電極之一電子元件的至少一部分,將該電子元件之一下表面貼附至該分離用薄膜;(e)藉由填充一導電材料於該孔洞電鍍部分與該些外部電極之間,形成一導電填充部分;(f)藉由塗上一絕緣材料於該第二金屬圖案、該第一絕緣層、該孔洞電鍍部分、該導電填充部分、與該電子元件之曝露表面上,形成一第三絕緣層;(g)以穿過該第三絕緣層的方式加工一通孔孔洞,該通孔孔洞曝露選自該些外部電極之至少一部分、該導電填充部分之至少一部分、該孔洞電鍍部分之至少一部分、及該第二金屬圖案接觸於該孔洞電鍍部分之部分之至少一部分的至少一區域;以及(h)填充一導電材料於該通孔孔洞中,且形成一第二電路圖案於該第三絕緣層之一上表面之上。
- 如申請專利範圍第30項所述之電子元件內嵌式基板之製造方法,其中步驟(b)包括:(b1)藉由加工彼此面對並以一預定間距彼此分離之一第一暫時性孔洞以及一第二暫時性孔洞,形成一暫時性留下部分於將要形成該孔洞的區域的一部分,其中該第一暫時性孔洞具有「」形狀,且該第二暫時性孔洞具有與該第一暫時性孔洞對稱之形狀(b2)電鍍一導電材料於該第一暫時性孔洞與該第二暫時性孔洞之表面上;以及 (b3)移除該暫時性留下部分。
- 如申請專利範圍第30項所述之電子元件內嵌式基板之製造方法,其中步驟(b)包括:(b1’)形成一第三暫時性孔洞於除了一第一凸出部分與一第二凸出部分之外的一區域中,該第一凸出部分係藉由在面對該孔洞之一表面的一表面的方向上突出該絕緣層所形成,該第二凸出部分係對稱於該第一凸出部分,在面對於該第一凸出部分所形成的該表面之一表面上形成;(b2’)電鍍一導電材料於該第三暫時性孔洞之一表面上;以及(b3’)移除該第一凸出部分與該第二凸出部分之部分。
- 一種電子元件內嵌式基板之製造方法,包括:(a)提供一第一絕緣層,該第一絕緣層具有一第一金屬圖案於一下表面上與一第二金屬圖案於一上表面上;(b)形成一孔洞於該第一絕緣層中,並藉由電鍍一導電材料在該孔洞之一表面上形成一孔洞電鍍部分,該孔洞電鍍部分係電性連接於該第一金屬圖案與該第二金屬圖案之至少其一;(c)貼附一分離用薄膜於該第一金屬圖案之一下表面;(d)藉由***一表面上具有複數個外部電極之一電子元件的至少一部分,將該電子元件之一下表面貼附至該分離用薄膜;(e)藉由填充一導電材料於該孔洞電鍍部分與該些外部電極之間,形成一導電填充部分; (f1)藉由塗上一絕緣材料於該第二金屬圖案、該第一絕緣層、該孔洞電鍍部分、該導電填充部分、與該電子元件之曝露表面上,形成一第三絕緣層;(f2)在移除該分離用薄膜後,藉由塗上一絕緣材料於該第一金屬圖案、該第一絕緣層、該孔洞電鍍部分、該導電填充部分、與該電子元件之曝露表面上,形成一第二絕緣層;(g1)形成通過該第二絕緣層的一第一通孔,並形成一第一電路圖案,該第一電路圖案提供於該第二絕緣層之一下表面上以電性連接於該第一通孔;以及(g2)形成通過該第三絕緣層的一第三通孔,並形成一第二電路圖案,該第二電路圖案提供於該第三絕緣層之一上表面上以電性連接於該第三通孔,其中該第一通孔之一表面係接觸於選自該些外部電極之至少一部分、該導電填充部分之至少一部分、該孔洞電鍍部分之至少一部分、與該第一金屬圖案接觸於該孔洞電鍍部分之部分之至少一部分的至少一區域,且該第三通孔之一表面係接觸於選自該些外部電極之至少一部分、該導電填充部分之至少一部分、該孔洞電鍍部分之至少一部分、與該第二金屬圖案接觸於該孔洞電鍍部分之部分之至少一部分的至少一區域。
- 如申請專利範圍第33項所述之電子元件內嵌式基板之製造方法,其中步驟(d)係藉由***複數個電子元件於該孔洞中,將該電子元件之下表面貼附至該分離用薄膜。
- 如申請專利範圍第34項所述之電子元件內嵌式基板之製造方法,其中該複數個電子元件中的至少兩個係並聯連接。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20120139727A KR101483825B1 (ko) | 2012-12-04 | 2012-12-04 | 전자부품 내장기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201433226A true TW201433226A (zh) | 2014-08-16 |
Family
ID=50824330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102140974A TW201433226A (zh) | 2012-12-04 | 2013-11-12 | 電子元件內嵌式基板及其製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20140151104A1 (zh) |
JP (1) | JP2014110423A (zh) |
KR (1) | KR101483825B1 (zh) |
TW (1) | TW201433226A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI679734B (zh) * | 2014-10-16 | 2019-12-11 | 乾坤科技股份有限公司 | 電子模組及其製造方法 |
TWI698158B (zh) * | 2018-10-12 | 2020-07-01 | 大陸商慶鼎精密電子(淮安)有限公司 | 內埋式電路板及其製作方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6228851B2 (ja) * | 2014-01-10 | 2017-11-08 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
JP2015220281A (ja) * | 2014-05-15 | 2015-12-07 | イビデン株式会社 | プリント配線板 |
KR102139755B1 (ko) * | 2015-01-22 | 2020-07-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR102356810B1 (ko) * | 2015-01-22 | 2022-01-28 | 삼성전기주식회사 | 전자부품내장형 인쇄회로기판 및 그 제조방법 |
KR102380304B1 (ko) | 2015-01-23 | 2022-03-30 | 삼성전기주식회사 | 전자부품 내장 기판 및 그 제조방법 |
JP6423313B2 (ja) * | 2015-05-26 | 2018-11-14 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子装置 |
CN113424306A (zh) * | 2018-12-17 | 2021-09-21 | 艾瑞科公司 | 三维电路的形成 |
KR102199413B1 (ko) * | 2019-04-19 | 2021-01-06 | (주)심텍 | 임베디드 인쇄회로기판 및 그 제조 방법 |
WO2021217326A1 (zh) * | 2020-04-27 | 2021-11-04 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋电路板及其制造方法 |
CN117480579A (zh) * | 2021-06-15 | 2024-01-30 | 株式会社村田制作所 | 包括通风通道和多层绕组的嵌入式磁组件设备 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994938A (en) * | 1988-12-28 | 1991-02-19 | Texas Instruments Incorporated | Mounting of high density components on substrate |
JP4717316B2 (ja) * | 2002-10-08 | 2011-07-06 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
WO2004034759A1 (ja) * | 2002-10-08 | 2004-04-22 | Dai Nippon Printing Co., Ltd. | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP4319917B2 (ja) * | 2004-01-14 | 2009-08-26 | 大日本印刷株式会社 | 部品内蔵配線板の製造方法 |
KR100598275B1 (ko) * | 2004-09-15 | 2006-07-10 | 삼성전기주식회사 | 수동소자 내장형 인쇄회로기판 및 그 제조 방법 |
KR100688769B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 |
KR100674842B1 (ko) * | 2005-03-07 | 2007-01-26 | 삼성전기주식회사 | 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판 |
KR100780961B1 (ko) * | 2006-10-02 | 2007-12-03 | 삼성전자주식회사 | 리워크가 가능한 수동소자 내장형 인쇄회로기판 및 그제조방법과 반도체 모듈 |
JP5074089B2 (ja) * | 2007-04-27 | 2012-11-14 | 株式会社Jvcケンウッド | 電子部品収容基板及びその製造方法 |
US8314343B2 (en) * | 2007-09-05 | 2012-11-20 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
KR20110006525A (ko) * | 2009-07-14 | 2011-01-20 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
KR101095130B1 (ko) * | 2009-12-01 | 2011-12-16 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
JP2012216575A (ja) * | 2011-03-31 | 2012-11-08 | Nec Toppan Circuit Solutions Inc | 部品内蔵印刷配線板及びその製造方法 |
WO2012157426A1 (ja) * | 2011-05-13 | 2012-11-22 | イビデン株式会社 | 配線板及びその製造方法 |
JP5721541B2 (ja) * | 2011-05-31 | 2015-05-20 | エルナー株式会社 | 部品実装プリント配線板の製造方法 |
-
2012
- 2012-12-04 KR KR20120139727A patent/KR101483825B1/ko active IP Right Grant
-
2013
- 2013-11-12 TW TW102140974A patent/TW201433226A/zh unknown
- 2013-11-13 JP JP2013235071A patent/JP2014110423A/ja active Pending
- 2013-11-26 US US14/090,469 patent/US20140151104A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI679734B (zh) * | 2014-10-16 | 2019-12-11 | 乾坤科技股份有限公司 | 電子模組及其製造方法 |
TWI698158B (zh) * | 2018-10-12 | 2020-07-01 | 大陸商慶鼎精密電子(淮安)有限公司 | 內埋式電路板及其製作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101483825B1 (ko) | 2015-01-16 |
JP2014110423A (ja) | 2014-06-12 |
KR20140071769A (ko) | 2014-06-12 |
US20140151104A1 (en) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201433226A (zh) | 電子元件內嵌式基板及其製造方法 | |
TWI556362B (zh) | 嵌入被動元件之基板 | |
TWI522026B (zh) | 具有電子元件內嵌於其中的基板及其製造方法 | |
US8232479B2 (en) | Electronic apparatus | |
US9129733B2 (en) | Laminated inductor element and manufacturing method thereof | |
KR101343296B1 (ko) | 전자부품 내장기판 제조방법 및 전자부품 내장기판 | |
KR20140118786A (ko) | 전자 부품 및 그 제조 방법 | |
KR102186148B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
US9449762B2 (en) | Embedded package substrate capacitor with configurable/controllable equivalent series resistance | |
WO2011102134A1 (ja) | 部品内蔵基板 | |
CN103517549A (zh) | 印刷电路板和制造印刷电路板的方法 | |
KR20140051692A (ko) | 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법 | |
TW201536130A (zh) | 內建零件的配線基板及其製造方法 | |
KR101792272B1 (ko) | 반도체 기판 및 반도체 기판 제조 방법 | |
KR20140042327A (ko) | 기판 내장용 수동소자 및 수동소자 내장 기판 | |
KR20140118161A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
JP6160796B1 (ja) | 無線通信デバイス及びその製造方法、並びに、樹脂成型体 | |
TWM443934U (en) | Carrier board structure with buried electronic components | |
JP2015503843A (ja) | 印刷回路基板及びその製造方法 | |
WO2017141771A1 (ja) | 無線通信デバイス及びその製造方法、並びに、樹脂成型体 | |
CN115551194A (zh) | 三维电路结构及其制造方法 | |
TW202002729A (zh) | 構件內置基板以及構件內置基板的製造方法 | |
KR20160016032A (ko) | 인쇄회로기판 | |
KR20140114658A (ko) | 회로 기판 및 그 제조 방법 |