TW201428974A - 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器 - Google Patents

氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器 Download PDF

Info

Publication number
TW201428974A
TW201428974A TW102142372A TW102142372A TW201428974A TW 201428974 A TW201428974 A TW 201428974A TW 102142372 A TW102142372 A TW 102142372A TW 102142372 A TW102142372 A TW 102142372A TW 201428974 A TW201428974 A TW 201428974A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
electrode
metal
metal layer
Prior art date
Application number
TW102142372A
Other languages
English (en)
Other versions
TWI594432B (zh
Inventor
Fumihiko Mochizuki
Tomotake Ikada
Atsushi Tanaka
Masayuki Suzuki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201428974A publication Critical patent/TW201428974A/zh
Application granted granted Critical
Publication of TWI594432B publication Critical patent/TWI594432B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

氧化物半導體元件10包括：電極，由電極14、電極20、電極22中的任一者的金屬材料構成；氧化物半導體層18，包含選自In、Zn、Ga及Sn中的至少1種；無機絕緣層26，積層在氧化物半導體層18上；以及保護層24，由與電極相同的金屬材料構成。

Description

氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像顯示裝置
本發明是有關於氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器。
近年來，將In-Ga-Zn-O系氧化物半導體薄膜用於氧化物半導體層(通道層(channel layer))的氧化物半導體元件、尤其是薄膜電晶體(Thin Film Transistor：TFT)的研究開發盛行。氧化物半導體薄膜可進行低溫成膜，且表現出較非晶矽(amorphous silicon)高的遷移率，此外對可見光為透明，因此可在塑膠板或薄膜等基板上形成可撓性薄膜電晶體。
然而，在適於實用化而在液晶顯示器(Liquid Crystal Display，LCD)或有機電致發光(electroluminescence，EL)顯示器等的驅動電路上使用上述薄膜電晶體的情形時，薄膜電晶體驅動時的工作不穩定性(△Vth：臨限值偏移)或光照射時的工作不穩定性成為問題。
薄膜電晶體驅動時的工作不穩定性起因於如下，即由於In-Ga-Zn-O系氧化物對水分或氧、污染等的耐受性低，因此若以In-Ga-Zn-O系氧化物為主體的氧化物半導體層露出於大氣中則該氧化物會隨著時間劣化。
又，光照射時的工作不穩定性起因於如下，即液晶顯示器的背光或有機電致發光的藍色發光層具有λ=450nm左右的發光峰值，發光光譜的底部延續至420nm，被該等光照射的In-Ga-Zn-O系等包含選自In、Zn、Ga及Sn中的至少1種的氧化物半導體層，通常相對於可見光短波長區域的光(波長400nm以上且450nm以下的光)而工作不穩定。
由此，日本專利第4982619號公報中揭示有如下內容，即在以In-Ga-Zn-O系氧化物為主體的氧化物半導體層的露出面上形成保護層來保護氧化物半導體層免受水分等侵害，藉此謀求改善薄膜電晶體驅動時的工作不穩定性。又，揭示有藉由在該保護膜形成時進行氧擴散控制，而謀求改善光照射時的工作不穩定性。
又，國際公開第2009/075281號中揭示有如下薄膜電晶體，其在保護以In-Ga-Zn-O系氧化物為主體的氧化物半導體層的保護層上設置有遮光膜，該遮光膜由在波長500nm以下的區域具有大的吸收或反射的樹脂材料或金屬材料構成。
然而，僅利用日本專利第4982619號公報的保護層無法相對於水分或氧、污染等充分保護氧化物半導體層。
又，在國際公開第2009/075281號中僅在保護層上設置由樹脂材料構成的遮光膜，無法相對於水分或氧等充分保護氧化物半導體層。又，即便在保護層上僅設置由金屬材料構成的遮光膜，亦會因存在遮光膜而相應地花費多餘的製造成本。
本發明是鑒於上述情況而完成的，其目的在於提供一種確保光照射時的工作穩定性，並且抑制製造成本且提高氧化物半導體層的保護功能的氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器。
本發明的上述課題藉由下述方法解決。
<1>一種氧化物半導體元件，包括：電極，由金屬材料構成；氧化物半導體層，包含選自In、Zn、Ga及Sn中的至少1種；以及保護層，積層在上述氧化物半導體層上，且上述保護層包含無機絕緣層、及由與上述電極相同的金屬材料構成的金屬層。
<2>如<1>記載的氧化物半導體元件，其中上述金屬層的總厚度為50nm以上。
<3>如<1>或<2>記載的氧化物半導體元件，其中上述電極為夾持上述保護層而分別積層在上述氧化物半導體層且可經由上述氧化物半導體層而相互導通的源極電極及汲極電極，在上述氧化物半導體層的配置上述保護層的側的相反側包含隔著閘極絕緣層而配置的閘極電極，上述金屬層的至少一部分由與上述源極電極及上述汲極電極相同的金屬材料構成，且配置在上述保護層的頂部。
<4>如上述<1>~上述<3>中任一項記載的氧化物半導體元件，其中上述金屬層為多層。
<5>如上述<4>記載的氧化物半導體元件，其中上述為多層的金屬層包括：耗損金屬(sacrificial metal)層，配置在上述保護層的頂部；及反射金屬層，配置在上述無機絕緣層的內部，對波長400nm以上且450nm以下的光的反射率較上述耗損金屬層高。
<6>如上述<3>記載的氧化物半導體元件，其中上述金屬層由與上述閘極電極相同的金屬材料構成。
<7>如上述<1>~上述<6>中任一項記載的氧化物半導體元件，其中上述無機絕緣層包含上述金屬層的金屬材料。
<8>一種氧化物半導體元件的製造方法，包括：形成氧化物半導體層的步驟，上述氧化物半導體層包含選自In、Zn、Ga及Sn中的至少1種；形成電極的步驟，上述電極由金屬材料構成；以及形成保護層的步驟，上述保護層積層在上述氧化物半導體層上，且上述保護層包含無機絕緣層、及由與上述電極相同的金屬材料構成的金屬層。
<9>如<8>記載的氧化物半導體元件的製造方法，其中形成上述電極的步驟包括：在上述無機絕緣層及氧化物半導體層上形成金屬導電膜的步驟；以及將上述金屬導電膜圖案化而形成源極電極及汲極電極的步驟；並且在形成上述保護層的步驟中的形成上述金屬層的步驟中，在形成上述電極的步驟中，在將上 述金屬導電膜圖案化時形成上述源極電極及上述汲極電極，並且在上述無機絕緣層殘留上述金屬導電膜來形成上述金屬層。
<10>一種顯示裝置，包括如上述<1>~上述<7>中任一項記載的氧化物半導體元件。
<11>一種影像感測器，包括如上述<1>~上述<7>中任一項記載的氧化物半導體元件。
根據本發明，可確保光照射時的工作穩定性，並且抑制製造成本且提高氧化物半導體層的保護功能。
10、30、40‧‧‧薄膜電晶體
10a‧‧‧驅動用薄膜電晶體
10b‧‧‧開關用薄膜電晶體
12‧‧‧基板
14‧‧‧閘極電極
14A‧‧‧導電膜
16‧‧‧閘極絕緣層
16A、26A、34A、34B、210‧‧‧絕緣膜
18‧‧‧氧化物半導體層
18A‧‧‧氧化物半導體膜
20‧‧‧源極電極
20A、36C‧‧‧金屬導電膜
22‧‧‧汲極電極
24、32、42‧‧‧保護層
26、34、44‧‧‧無機絕緣層
28、36、46‧‧‧金屬層
36A‧‧‧反射金屬層
36B‧‧‧耗損金屬層
100‧‧‧液晶顯示裝置
102‧‧‧鈍化層
104‧‧‧畫素下部電極
106‧‧‧對向上部電極
108‧‧‧液晶層
110‧‧‧紅綠藍彩色濾光片
112、220‧‧‧閘極配線
112a、112b‧‧‧偏光板
114、222‧‧‧資料配線
116‧‧‧接觸孔
118‧‧‧電容器
200‧‧‧有機電致發光顯示裝置
202‧‧‧基板絕緣層
204‧‧‧彩色濾光片層
206‧‧‧畫素電極(陽極)
208‧‧‧連接電極
212‧‧‧有機層
214‧‧‧陰極
224‧‧‧驅動配線
226‧‧‧電容器
圖1是表示本發明的實施方式的薄膜電晶體、即底部閘極構造且頂部接觸型的薄膜電晶體的一例的示意圖。
圖2是表示本發明的實施方式的薄膜電晶體、即底部閘極構造且頂部接觸型的薄膜電晶體的另一例的示意圖。
圖3是表示本發明的實施方式的薄膜電晶體、即底部閘極構造且頂部接觸型的薄膜電晶體的又一例的示意圖。
圖4(A)~圖4(F)是圖1所示的薄膜電晶體的一連串的製造步驟圖。
圖5(A)~圖5(C)是繼圖4(F)之後的薄膜電晶體的一連串的製造步驟圖。
圖6(A)~圖6(F)是圖2所示的薄膜電晶體的一連串的製 造步驟圖。
圖7(A)~圖7(E)是繼圖6(F)之後的薄膜電晶體的一連串的製造步驟圖。
圖8是本發明的光電裝置的一實施方式的液晶顯示裝置的一部分的概略剖面圖。
圖9是圖8所示的液晶顯示裝置的電氣佈線的概略構成圖。
圖10是本發明的光電裝置的一實施方式的主動矩陣方式的有機電致發光顯示裝置的一部分的概略剖面圖。
圖11是圖10所示的有機電致發光顯示裝置的電氣佈線的概略構成圖。
圖12是以波長為橫軸、且以△Vth為縱軸來繪製實施例1、實施例2及比較例1的每個波長下的△Vth的計算結果的曲線圖。
以下，參照隨附圖式對本發明的實施方式的氧化物半導體元件及氧化物半導體元件的製造方法進行具體說明。再者，圖中，對同一或具有對應的功能的構件(構成要素)附上相同符號並適當省略說明。又，以下說明的情形中所使用的「上」及「下」的用語是方便起見而使用的用語，不應限制為方向。
1.氧化物半導體元件：薄膜電晶體的概略構成
本發明的實施方式的氧化物半導體元件為薄膜電晶體(TFT)或光電二極體(photo diode)等。以下，列舉薄膜電晶體作為氧化物半導體元件的一例來進行說明。
本實施方式的薄膜電晶體為主動(active)元件，至少包括閘極電極、閘極絕緣層、氧化物半導體層、源極電極及汲極電極，且具有如下功能，即對閘極電極施加電壓而控制流過氧化物半導體層的電流，從而切換(switching)源極電極與汲極電極間的電流。
作為薄膜電晶體的元件構造，存在基於閘極電極的位置的所謂的逆交錯(inverse stagger)構造(亦稱作底部閘極型(bottom gate type))及交錯構造(亦稱作頂部閘極型(top gate type))，但本實施方式中使用逆交錯構造。
又，基於氧化物半導體層與源極電極及汲極電極(適當稱作「源極-汲極電極」)的接觸部分，亦可為所謂的頂部接觸型(top contact type)、底部接觸型(bottom contact type)中的任一態樣。
再者，頂部閘極型是指如下形態，即在將形成薄膜電晶體的基板設為最下層時，在閘極絕緣層的上側配置閘極電極，且在閘極絕緣層的下側形成氧化物半導體層，底部閘極型是指如下形態，即在閘極絕緣層的下側配置閘極電極，且在閘極絕緣層的上側形成有氧化物半導體層。又，底部接觸型是指如下形態，即源極-汲極電極較氧化物半導體層更早地形成而使氧化物半導體層的下表面接觸於源極-汲極電極，頂部接觸型是指如下形態，即氧化物半導體層較源極-汲極電極更早地形成而使氧化物半導體層的上表面接觸於源極-汲極電極。
圖1是表示本發明的實施方式的薄膜電晶體、即底部閘 極構造且頂部接觸型的薄膜電晶體的一例的示意圖。
圖1所示的薄膜電晶體10包括：閘極電極14，形成在基板12的一主面上；閘極絕緣層16，覆蓋該閘極電極14；及氧化物半導體層18，配置在該閘極絕緣層16的配置閘極電極14的側的相反側。進而，薄膜電晶體10包括：源極電極20及汲極電極22，相互分離地配置在氧化物半導體層18的配置閘極絕緣層16的側的相反側；及保護層24，形成在從該等源極電極20與汲極電極22之間露出的氧化物半導體層18的表面上。
而且，本例中保護層24包含：無機絕緣層26，與氧化物半導體層18鄰接；及金屬層28，不與源極電極20、汲極電極22接觸而與無機絕緣層26鄰接。
圖2是表示本發明的實施方式的薄膜電晶體、即底部閘極構造且頂部接觸型的薄膜電晶體的另一例的示意圖。
圖2所示的薄膜電晶體30與薄膜電晶體10相同地包括基板12、閘極電極14、閘極絕緣層16、氧化物半導體層18、源極電極20、汲極電極22。進而，薄膜電晶體30具有構成與薄膜電晶體10的保護層24不同的保護層32。
而且，本例中該保護層32包含與氧化物半導體層18鄰接的無機絕緣層34、及設為雙層構造的金屬層36。該金屬層36包括：反射金屬層36A，設置在無機絕緣層34內；及耗損金屬層36B，與反射金屬層36A對向且在外側(基板12方向的相反側)與無機絕緣層34鄰接。
圖3是表示本發明的實施方式的薄膜電晶體、即底部閘極構造且頂部接觸型的薄膜電晶體的另一例的示意圖。
圖3所示的薄膜電晶體40與薄膜電晶體10相同地包括基板12、閘極電極14、閘極絕緣層16、氧化物半導體層18、源極電極20、汲極電極22。進而，薄膜電晶體40具有構成與薄膜電晶體10的保護層24不同的保護層42。
而且，本例中該保護層42包括與氧化物半導體層18鄰接的無機絕緣層44、及設置在無機絕緣層44內的金屬層46。
再者，本實施方式的薄膜電晶體除上述以外，亦可採用各種構成，例如亦可為在基板12上設置絕緣層，或者使氧化物半導體層18為多層，或者在氧化物半導體層18與源極電極20、汲極電極22之間設置接觸層的構成。
以下，對薄膜電晶體10、薄膜電晶體30、薄膜電晶體40的各構成要素進行詳述。
<薄膜電晶體的詳細構成>
-基板-
關於基板12的形狀、構造、大小等，以存在可形成膜的主面為前提而無特別限制，可根據目的而適當選擇。基板12的構造可為單層構造，亦可為積層構造。
作為基板12的材質並無特別限定，例如可使用玻璃、釔安定氧化鋯(yttrium-stabilized zirconia，YSZ)等無機基板、樹脂基板或其複合材料等。其中自輕量方面、具有可撓性的方面而 言，較佳為樹脂基板或其複合材料。具體而言，可使用聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳酯、碳酸烯丙基二甘醇酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、聚苯并唑、聚苯硫醚、聚環烯烴、降冰片烯樹脂、聚氯化三氟化乙烯等氟樹脂、液晶聚合物、丙烯酸樹脂、環氧樹脂、矽酮樹脂、離聚物樹脂、氰酸鹽樹脂、交聯富馬酸二酯、環狀聚烯烴、芳香族醚、馬來醯亞胺烯烴、纖維素、環硫化物化合物等合成樹脂基板、與氧化矽粒子的複合塑膠材料、與金屬奈米粒子、無機氧化物奈米粒子、無機氮化物奈米粒子等的複合塑膠材料、與碳纖維、碳奈米管的複合塑膠材料、與玻璃鱗片、玻璃纖維、玻璃珠的複合塑膠材料、與黏土礦物或具有雲母派生結晶構造的粒子的複合塑膠材料、在薄的玻璃與上述單獨有機材料之間具有至少1次接合界面的積層塑膠材料、藉由將無機層與有機層交替積層而具有至少1次以上接合界面的具有阻隔性能的複合材料、不鏽鋼基板或將不鏽鋼與異種金屬積層而成的金屬多層基板、鋁基板或藉由對表面實施氧化處理(例如陽極氧化處理)而使表面的絕緣性提高的具有氧化皮膜的鋁基板等。又，較佳為樹脂基板，其耐熱性、尺寸穩定性、耐溶劑性、電氣絕緣性、加工性、低透氣性、或低吸濕性等優異。上述樹脂基板較佳為具有用以防止水分或氧透過的氣體阻隔層、或用以提高樹脂基板的平坦性或與下部電極的密接性的底塗層等。此處，在將底塗層形成在樹脂基板 的單面的情形時，因內部殘留應力而導致樹脂基板產生翹曲，因此較佳為對兩面實施塗佈、或者控制為低應力的膜質、或藉由積層而利用壓縮/拉伸應力來控制。又，底塗層為提高阻隔性，較佳為用於後述的閘極絕緣層16等的材料。
-閘極電極-
閘極電極14形成在基板12的一主面上。
構成閘極電極14的導電膜較佳為使用具有高導電性的導電膜，例如可使用Al、Mo、Cr、Ta、Ti、Au、Ag等金屬膜、或Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物導電膜等。其中，如後述般，因使金屬層的材料為與閘極電極14相同的材料，因此較佳為使用金屬膜。
-閘極絕緣層-
閘極絕緣層16以覆蓋閘極電極14的方式，積層在基板12的相反側的閘極電極14的表面上、及基板12的露出面上。
構成閘極絕緣層16的絕緣膜較佳為具有高的絕緣性的絕緣膜，例如設為SiO2、SiNx(x為氮非化學計量)、SiON、Al2O3、Y2O3、Ta2O5、HfO2等的絕緣膜、或包含至少兩種以上該等化合物的絕緣膜。
-氧化物半導體層-
氧化物半導體層18積層在閘極電極14的相反側的閘極絕緣層16的表面上。
氧化物半導體層18只要以包含選自In、Zn、Ga及Sn中的至少1種的氧化物半導體為主體即可，此外亦可含有雜質等。此處，「主體」表示構成氧化物半導體層18的構成成分中含量最多的成分。
氧化物半導體亦可為非晶質或結晶質中的任一種，但較佳為使用非晶質氧化物半導體。若由氧化物半導體構成半導體膜，則電荷的遷移率遠遠高於非晶質矽的半導體膜，從而可用低電壓驅動。又，若使用氧化物半導體，則通常可形成透光性較矽高的半導體膜。又，氧化物半導體、尤其是非晶質氧化物半導體可在低溫(例如室溫)均勻地成膜，因此在使用如塑膠般的具有可撓性的樹脂基板時特別有利。
作為氧化物半導體的構成材料，只要包含選自In、Zn、Ga及Sn中的至少1種，則並無特別限定，但較佳為包含In、Ga及Zn中的至少1種的氧化物(例如In-O系)。尤其較佳為包含In、Ga及Zn中的至少2種的氧化物(例如In-Zn-O系、In-Ga-O系、Ga-Zn-O系)，更佳為包含In、Ga及Zn的全部的氧化物。作為In-Ga-Zn-O系氧化物半導體，較佳為以結晶狀態下的組成為InGaO3(ZnO)m(m為小於6的自然數)表示的氧化物半導體，尤其，更佳為InGaZnO4。作為該組成的氧化物半導體的特徵，隨著導電度增加而表現出電子遷移率增加的傾向。其中，In-Ga-Zn-O系的組成比，嚴格來說不必為In：Ga：Zn=1：1：1。
氧化物半導體層18的層構造亦可包含2層以上，氧化 物半導體層18包含低電阻層與高電阻層，較佳為低電阻層與閘極絕緣層16接觸，高電阻層與源極電極20及汲極電極22的至少一者電性接觸。
氧化物半導體層18的厚度並無特別限定，自確保載子遷移及抑制成本這兩者的觀點考慮，較佳為30nm以上且60nm以下。
-源極-汲極電極-
源極電極20、汲極電極22相互隔開間隔而形成在閘極絕緣層16的相反側的氧化物半導體層18的表面上，可藉由閘極電極14的施加電壓而與氧化物半導體層18導通。
構成源極電極20、汲極電極22的導電膜，使用具有高導電性的導電膜，例如可使用Al、Mo、Cr、Ta、Ti、Au、Ag等金屬膜、Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(IZO)等金屬氧化物導電膜等而形成。其中，如後述般，因使金屬層的材料為與源極電極20、汲極電極22相同的材料，由此較佳為使用金屬膜。又，作為源極電極20、汲極電極22，可使該等導電膜為單層構造或2層以上的積層構造來使用。
若考慮成膜性、或利用蝕刻或舉離(lift off)法的圖案性、導電性等，則所成膜的導電膜的膜厚較佳為1nm以上且1000nm以下，更佳為50nm以上且500nm以下。
-保護層-
薄膜電晶體10、薄膜電晶體30、薄膜電晶體40的各保護層 24、保護層32、保護層42，積層在自源極電極20與汲極電極22之間露出的氧化物半導體層18上，保護氧化物半導體層18免受水或氧等的傷害。
又，各保護層24、保護層32、保護層42包含無機絕緣層26、無機絕緣層34、無機絕緣層44、及金屬層28、金屬層36、金屬層46。
藉此，本實施方式的薄膜電晶體10、薄膜電晶體30、薄膜電晶體40中，即便自保護層24、保護層32、保護層42的外側(基板12的相反側)向氧化物半導體層18側入射波長400nm以上且450nm以下的光，由於存在金屬層28、金屬層36、金屬層46，因此亦會於此處反射，由此可抑制到達氧化物半導體層18的光量。由此，即便氧化物半導體層18包含選自In、Zn、Ga及Sn中的至少1種而不耐受波長400nm以上且450nm以下的光(即便引起薄膜電晶體的工作不穩定)，亦可抑制到達氧化物半導體層18的光量，因此可確保薄膜電晶體10、薄膜電晶體30、薄膜電晶體40在光照射時的工作穩定性。
又，金屬層28、金屬層36、金屬層46的緻密性較作為通常的保護層而以單體來使用的無機絕緣層26、無機絕緣層34、無機絕緣層44高，因此水或氧等難以自保護層24、保護層32、保護層42的外側向氧化物半導體層18側透過，從而可提高對氧化物半導體層18的保護功能。
進而，與使用吸收光的吸收膜作為遮光層的情形相比，若使 用金屬層28、金屬層36、金屬層46，則可抑制由光照射而引起的熱的產生。
進而又，由於金屬層28、金屬層36、金屬層46以外的保護層24、保護層32、保護層42的部分為無機絕緣層26、無機絕緣層34、無機絕緣層44，因此與水分易於透過的有機絕緣層的情形相比，金屬層28、金屬層36、金屬層46不易生銹。
無機絕緣層26、無機絕緣層34、無機絕緣層44的構成材料並無特別限定，可列舉SiO2、SiO、MgO、Al2O3、GeO、NiO、SrO、Y2O3、ZrO2、CeO2、Rb2O、Sc2O3、La2O3、Nd2O3、Sm2O3、Gd2O3、Dy2O3、Er2O3、Yb2O3、Ta2O3、Ta2O5、Nb2O5、HfO2、Ga2O3、TiO2等金屬氧化物、AlN、SiN、SiNxOy等金屬氮化物等無機材料。其中，較佳為成膜速度快的SiO2或Gd2O3等，更佳為Gd2O3。又，亦可使用藉由氧量調整、組成調整、或元素摻雜等而使電阻率變化等來與In-Ga-Zn-O系等氧化物半導體層18相同的材料。
又，自提高與氧化物半導體層18的密接性的觀點考慮，較佳為無機絕緣層26、無機絕緣層34、無機絕緣層44包含構成氧化物半導體層18的材料的至少一部分金屬。同樣地，無機絕緣層26、無機絕緣層34、無機絕緣層44，較佳為包含金屬層28、金屬層36、金屬層46的金屬材料。
自確保保護功能及抑制成本這兩者的觀點考慮，無機絕緣層26、無機絕緣層34、無機絕緣層44的厚度較佳為1μm以上且1mm以下。進而佳為5μm以上且100μm以下，最佳為10μm 以上且50μm以下。
又，如圖1及圖2所示般，無機絕緣層26、及包含反射金屬層36A的無機絕緣層34的厚度較佳為大於等於源極電極20、汲極電極22的厚度，以使積層在其上的金屬層28及耗損金屬層36B不與源極電極20、汲極電極22接觸，為防止由成膜誤差或圖案化誤差所引起的誤接觸，較佳為超過源極電極20、汲極電極22的厚度。
金屬層28、金屬層36、金屬層46不與源極電極20、汲極電極22接觸(為非導通)，其構成材料在製造時可使用同一靶材(target)(同一材料)，自可抑制製造成本的觀點考慮，較佳為與源極電極20、汲極電極22相同。或自相同的觀點考慮，金屬層28、金屬層36、金屬層46的構成材料較佳為與閘極電極14相同。進而，自進一步抑制製造成本的觀點考慮，金屬層28、金屬層36、金屬層46的構成材料較佳為與源極電極20、汲極電極22及閘極電極14相同。
具體而言，構成材料可列舉Al、Cu、Ni、Mo、Cr、Ta、Ti、Au、Ag、Pt、Rh、Sn、Fe、Nb、Si、Mo-Nb等金屬材料。金屬層28、金屬層36、金屬層46的構成材料，較佳為上述中的對波長400nm以上且450nm以下的光的反射率為50%以上的Ag、Al、Rh、Mo。
本實施方式的金屬層較佳為如金屬層28、金屬層36般至少其一部分形成在保護層24、保護層32的頂部。其原因在於如 後述般，可同時進行金屬層28、金屬層36的形成與源極電極20、汲極電極22的形成，從而可簡化製造製程。
又，本實施方式的金屬層並非如金屬層28、金屬層46般為單層，較佳為如金屬層36般為多層。其原因在於，若為多層，則可抑制位於內側的金屬層的劣化。再者，更佳為無機絕緣層夾在多層之間。
具體而言，若列舉圖2所示的金屬層36為例進行說明，則耗損金屬層36B隔著無機絕緣層34而配置在反射金屬層36A的外側，因此接收來自外側的水或氧等。由此，位於內側的反射金屬層36A不接收水或氧等，從而可抑制反射金屬層36A的劣化(氫氧化等)。藉此，反射金屬層36A可維持金屬層36原本的功能即反射功能。
耗損金屬層36B接收水或氧，因此較佳為耐腐蝕性較反射金屬層36A高。另一方面，較佳為反射金屬層36A的反射率較耗損金屬層36B高。再者，反射金屬層36A因存在耗損金屬層36B而相應地使得考慮耐腐蝕性的必要性低，因此反射率高的材料的選擇範圍廣。
金屬層28、金屬層36、金屬層46的總厚度並無特別限定，但自抑制金屬層28、金屬層36、金屬層46的電容而避免發熱的觀點考慮，較佳為50nm以上。
又，為了避免金屬層28或耗損金屬層36B與源極電極20、汲極電極22的電氣導通，而使無機絕緣層26的厚度厚於源極電 極20、汲極電極22的厚度來配置為不與源極電極20、汲極電極22接觸的高度。又，金屬層46或反射金屬層36A由無機絕緣層44、無機絕緣層34包圍，而不與源極電極20、汲極電極22接觸。
2.氧化物半導體元件的製造方法：薄膜電晶體的製造方法
其次，作為本實施方式的氧化物半導體元件的製造方法而列舉薄膜電晶體10的製造方法為一例來進行說明。
(薄膜電晶體10的製造方法)
圖4(A)~圖4(F)及圖5(A)~圖5(C)是薄膜電晶體10的一連串的製造步驟圖。
-閘極電極形成步驟-
首先，進行閘極電極形成步驟。在該閘極電極形成步驟中，如圖4(A)所示般準備基板12。然後，如圖4(B)所示般，在所準備的基板12上形成導電膜14A。作為該導電膜14A的成膜方法，使用印刷方式、塗佈(coating)方式等濕式方式、真空蒸鍍法、濺鍍法、離子鍍敷(ion plating)法等物理方式、化學氣相沈積(Chemical Vapor Deposition，CVD)、電漿化學氣相沈積法等化學方式等中與所使用的材料相適合的方法。
成膜後，如圖4(C)所示般，藉由光微影及蝕刻法或舉離法等將導電膜14A圖案化為規定的形狀，藉此自導電膜14A形成閘極電極14。此時，較佳為將閘極電極14及閘極配線同時圖案化。
-閘極絕緣層形成步驟、氧化物半導體層形成步驟及無機絕緣層形成步驟-
其次，進行閘極絕緣層形成步驟、氧化物半導體層形成步驟及無機絕緣層形成步驟。該等形成步驟亦可按閘極絕緣層形成步驟、氧化物半導體層形成步驟及無機絕緣層形成步驟的順序依序進行，但亦可同時進行，又亦可如以下般僅在成膜時依序進行，而圖案化按相反順序進行。
該等形成步驟中，首先如圖4(D)所示般，在閘極電極14上及基板12上，依序形成絕緣膜16A、氧化物半導體膜18A及絕緣膜26A。
作為該等成膜方法，使用印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子鍍敷法等物理方式、化學氣相沈積、電漿化學氣相沈積法等化學方式等中與所使用的材料相適合的方法。該等中，自易於控制膜厚的觀點考慮，較佳為使用真空蒸鍍法、濺鍍法、離子鍍敷法、化學氣相沈積或電漿化學氣相沈積法等氣相成膜法。氣相成膜法中，更佳為濺鍍法、脈衝雷射沈積法(Pulsed Laser Deposition，PLD)法)。進而，自量產性的觀點考慮，更佳為濺鍍法。例如，可藉由射頻(radio frequency，RF)磁控濺鍍成膜法而控制真空度及氧流量來成膜。
再者，在可連續地形成該些膜的方面而言，絕緣膜16A、氧化物半導體膜18A及絕緣膜26A的成膜方法較佳為相同。
其次，如圖4(E)所示般，藉由光微影及蝕刻法或舉 離法等將絕緣膜26A圖案化為規定的形狀。藉此，自絕緣膜26A形成作為保護層24的一部分的無機絕緣層26。
其次，如圖4(F)所示般，藉由光微影及蝕刻法或舉離法等將氧化物半導體膜18A圖案化為規定的形狀。藉此，自氧化物半導體膜18A形成氧化物半導體層18。此處，氧化物半導體膜18A的與閘極電極14對向的通道部分被無機絕緣層26覆蓋，因此該無機絕緣層26發揮向通道部分的蝕刻終止層的作用。由此，可抑制通道部分因蝕刻而劣化。
其次，如圖5(A)所示般，藉由光微影及蝕刻法或舉離法等將絕緣膜16A圖案化為規定的形狀。藉此，自絕緣膜16A形成閘極絕緣層16。此處，氧化物半導體膜18A的與閘極電極14對向的通道部分被無機絕緣層26覆蓋，因此該無機絕緣層26發揮向通道部分的蝕刻終止層的作用。由此，可抑制通道部分因蝕刻而劣化。
其次，如圖5(B)所示般，在無機絕緣層26上、氧化物半導體層18上及閘極絕緣層16上形成金屬導電膜20A。
作為其成膜方法，使用印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子鍍敷法等物理方式、化學氣相沈積、電漿化學氣相沈積法等化學方式等中與所使用的材料相適合的方法。
-源極-汲極電極形成步驟及金屬層形成步驟-
其次，如圖5(C)所示般，藉由光微影及蝕刻法或舉離法等 將金屬導電膜20A圖案化為規定的形狀，而自金屬導電膜20A形成源極電極20、汲極電極22。此處，作為保護層24的一部分的金屬層28亦可在其後形成，但自簡化製造製程的觀點考慮，較佳為在將金屬導電膜20A圖案化時，在源極電極20與汲極電極22之間，在無機絕緣層26的表面殘留金屬導電膜20A而形成金屬層28。
藉由以上步驟而製作出圖1所示的薄膜電晶體10。
(薄膜電晶體30的製造方法)
其次，作為本實施方式的氧化物半導體元件的製造方法而列舉薄膜電晶體30的製造方法為一例來進行說明。
圖6(A)~圖6(F)及圖7(A)~圖7(C)是薄膜電晶體30的一連串的製造步驟圖。
-閘極電極形成步驟-
首先，進行閘極電極形成步驟。該閘極電極形成步驟如圖6(A)~圖6(C)所示般與薄膜電晶體10的閘極電極形成步驟相同。
-閘極絕緣層形成步驟、氧化物半導體層形成步驟、無機絕緣層形成步驟及金屬層形成步驟-
其次，進行閘極絕緣層形成步驟、氧化物半導體層形成步驟、無機絕緣層形成步驟及金屬層形成步驟。該等形成步驟亦可按閘極絕緣層形成步驟、氧化物半導體層形成步驟及無機絕緣層形成步驟的順序依序進行，但亦可同時進行，又亦可如以下般僅在成 膜時依序進行，而圖案化按相反順序進行。
該等形成步驟中，首先，如圖6(D)所示般，在閘極電極14上及基板12上依序形成絕緣膜16A、氧化物半導體膜18A、絕緣膜34A、及金屬導電膜36C。成膜方法與薄膜電晶體10的各膜的成膜方法相同。
其次，如圖6(E)所示般，藉由光微影及蝕刻法或舉離法等而將絕緣膜34A及金屬導電膜36C圖案化為規定的形狀。藉此，自絕緣膜34A形成無機絕緣層34的一部分，且自金屬導電膜36C形成反射金屬層36A。
其次，如圖6(F)所示般，在氧化物半導體膜18A上及反射金屬層36A上形成絕緣膜34B。作為其成膜方法，使用印刷方式、塗佈方式等濕式方式、真空蒸鍍法、濺鍍法、離子鍍敷法等物理方式、化學氣相沈積、電漿化學氣相沈積法等化學方式等中與所使用的材料相適合的方法。
其次，如圖7(A)所示般，藉由光微影及蝕刻法或舉離法等將絕緣膜34B圖案化為規定的形狀。藉此，自絕緣膜34B與之前形成的一部分無機絕緣層34形成作為保護層32的一部分的無機絕緣層34。在其形成時，反射金屬層36A由無機絕緣層34包圍。
其次，如圖7(B)所示般，藉由光微影及蝕刻法或舉離法等將氧化物半導體膜18A圖案化為規定的形狀。藉此，自氧化物半導體膜18A形成氧化物半導體層18。此處，氧化物半導體 膜18A的與閘極電極14對向的通道部分被無機絕緣層34覆蓋，因此該無機絕緣層34發揮向通道部分的蝕刻終止層的作用。由此，可抑制通道部分因蝕刻而劣化。
其次，如圖7(C)所示般，藉由光微影及蝕刻法或舉離法等將絕緣膜16A圖案化為規定的形狀。藉此，自絕緣膜16A形成閘極絕緣層16。此處，氧化物半導體膜18A的與閘極電極14對向的通道部分被無機絕緣層34覆蓋，因此該無機絕緣層34發揮向通道部分的蝕刻終止層的作用。由此，可抑制通道部分因蝕刻而劣化。
其次，如圖7(D)所示般，在無機絕緣層34上、氧化物半導體層18上及閘極絕緣層16上形成金屬導電膜20A。成膜方法與薄膜電晶體30的各膜的成膜方法相同。
-源極-汲極電極形成步驟及金屬層形成步驟-
其次，如圖7(E)所示般，藉由光微影及蝕刻法或舉離法等將金屬導電膜20A圖案化為規定的形狀，而自金屬導電膜20A形成源極電極20、汲極電極22。此處，作為保護層32的一部分的耗損金屬層36B亦可在其後形成，但自簡化製造製程的觀點考慮，較佳為在將金屬導電膜20A圖案化時，在源極電極20與汲極電極22之間，在無機絕緣層34上殘留金屬導電膜20A而形成耗損金屬層36B。
藉由以上步驟而製作圖2所示的薄膜電晶體30。
3.變形例
再者，針對特定實施方式而詳細說明本發明，但本領域技術人員應當明白本發明並不限定於該實施方式，在本發明的範圍內可有其他各種實施方式。
例如，亦可在氧化物半導體膜18A成膜後的任一步驟之間，進行將氧化物半導體膜18A(氧化物半導體層18)退火的步驟。藉由退火的熱處理溫度而使氧化物半導體膜18A中的氧擴散，從而可提高光照射時的工作穩定性。但是，在本實施方式的情形時，藉由金屬層28、金屬層36、金屬層46而抑制到達氧化物半導體膜18A的光量，因此可使退火的熱處理溫度低。藉此，獲得可撓性基板12時的材料的選擇範圍廣。
又，在薄膜電晶體10、薄膜電晶體30的製造方法中，使源極電極20、汲極電極22與金屬層28或耗損金屬層36B的構成材料為相同的金屬材料，但亦可使閘極電極14與金屬層28或耗損金屬層36B的構成材料為相同的金屬材料。
4.應用
並不限定於以上說明的本實施方式的薄膜電晶體10、薄膜電晶體30、薄膜電晶體40的用途，例如適於用於光電裝置(例如液晶顯示裝置、有機電致發光(Electro Luminescence)顯示裝置、無機電致發光顯示裝置等顯示裝置等)的驅動元件、尤其大面積裝置(device)的情形。
進而本實施方式的薄膜電晶體10、薄膜電晶體30、薄膜電晶體40，尤其適於使用樹脂基板的可在低溫製程中製作的裝置，可 較佳地用作各種感測器、微機電系統(Micro Electro Mechanical System)等各種電子裝置的驅動元件(驅動電路)。
5.光電裝置及感測器
本實施方式的光電裝置或感測器包括本實施方式的薄膜電晶體10而構成。
作為光電裝置的例子，存在顯示裝置(例如液晶顯示裝置、有機電致發光顯示裝置、無機電致發光顯示裝置等)。
作為感測器的例子，較佳為電荷耦合裝置(Charge Coupled Device，CCD)或互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器。
以下，作為包括本實施方式的薄膜電晶體10的光電裝置或感測器的代表例，對液晶顯示裝置、有機電致發光顯示裝置進行說明。
6.液晶顯示裝置
圖8中表示本發明的光電裝置的一實施方式的液晶顯示裝置的一部分的概略剖面圖，圖9表示該液晶顯示裝置的電氣佈線的概略構成圖。
如圖8所示般，本實施方式的液晶顯示裝置100為如下構成，即包括：圖1所示的底部閘極構造且頂部接觸型的薄膜電晶體10；液晶層108，在薄膜電晶體10的由鈍化層(passivation layer)102保護的氧化物半導體層18上被畫素下部電極104及其對向上部電極106夾持；及紅綠藍(Red Green Blue，RGB)彩色 濾光片110，用以對應於各畫素而使各畫素發出不同色的光；且在薄膜電晶體10的基板12側及紅綠藍彩色濾光片110上分別具有偏光板112a、偏光板112b。
又，如圖9所示般，本實施方式的液晶顯示裝置100包括相互平行的多個閘極配線112、及與該閘極配線112交叉的相互平行的資料配線114。此處閘極配線112與資料配線114電氣絕緣。在閘極配線112與資料配線114的交叉部附近具有薄膜電晶體10。
薄膜電晶體10的閘極電極14連接於閘極配線112，薄膜電晶體10的源極電極20連接於資料配線114。又，薄膜電晶體10的汲極電極22經由設置於閘極絕緣層16的接觸孔116(在接觸孔116中埋入有導電體)而連接於畫素下部電極104。該畫素下部電極104與接地的對向上部電極106一同構成電容器118。
該液晶顯示裝置100中，包含波長400nm以上且450nm以下的光的背光反射並從薄膜電晶體10的保護層24的外側向基板12側(薄膜電晶體形成側)照射。
本實施方式的薄膜電晶體10中，朝向氧化物半導體層18側的背光由金屬層28反射，因此可抑制到達氧化物半導體層18的光量。由此，即便氧化物半導體層18包含選自In、Zn、Ga及Sn中的至少1種而不耐受波長400nm以上且450nm以下的光，由於抑制到達氧化物半導體層18的光量，因此亦可確保薄膜電晶體10在光照射時的工作穩定性。因此，液晶顯示裝置100的可靠性 增大。
7.有機電致發光顯示裝置
圖10中表示本發明的光電裝置的一實施方式的主動矩陣方式的有機電致發光顯示裝置的一部分的概略剖面圖，圖11中表示電氣佈線的概略構成圖。
有機電致發光顯示裝置的驅動方式中，有單純矩陣方式與主動矩陣方式這2種。單純矩陣方式具有可低成本製作的優點，但由於逐條選擇掃描線來使畫素發光，因此掃描線數與每條掃描線的發光時間成反比例。因此難以高精細化、大畫面化。主動矩陣方式因針對每個畫素形成電晶體或電容器而製造成本升高，但由於不存在如單純矩陣方式般不增大掃描線數的問題，因此適於高精細化、大畫面化。
本實施方式的主動矩陣方式的有機電致發光顯示裝置200中，圖1所示的底部閘極構造的薄膜電晶體10設置在基板12上。該基板12例如為可撓性支撐體、且為聚萘二甲酸乙二酯等塑膠薄膜，為了成為絕緣性而在表面具有基板絕緣層202。在該基板12上設置有已圖案化的彩色濾光片層204。在驅動薄膜電晶體部具有閘極電極14，進而閘極絕緣層16設置在閘極電極14上。在閘極絕緣層16的一部分開設有連接孔以進行電連接。在驅動薄膜電晶體部設置有氧化物半導體層18，並在該氧化物半導體層18上設置有源極電極20及汲極電極22。汲極電極22與有機電致發光元件的畫素電極(陽極)206為連續的一體，且利用同一材料、 同一步驟形成。開關薄膜電晶體的汲極電極22與驅動薄膜電晶體藉由連接電極208而利用連接孔電連接。進而，畫素電極部除形成有有機電致發光元件的部分以外整體上由絕緣膜210覆蓋。在畫素電極部上設置有包含發光層的有機層212及陰極214而形成有機電致發光元件部。
又，如圖11所示般，本實施方式的有機電致發光顯示裝置200包括相互平行的多個閘極配線220、及與該閘極配線220交叉的相互平行的資料配線222及驅動配線224。此處，閘極配線220與資料配線222、驅動配線224電氣絕緣。開關用薄膜電晶體10b的閘極電極14連接於閘極配線220，開關用薄膜電晶體10b的源極電極20連接於資料配線222。又，開關用薄膜電晶體10b的汲極電極22連接於驅動用薄膜電晶體10a的閘極電極14，並且藉由使用電容器226而將驅動用薄膜電晶體10a保持於導通(on)狀態。驅動用薄膜電晶體10a的源極電極20連接於驅動配線224，且汲極電極22連接於有機層212。
該有機電致發光顯示裝置200設為來自發光層的光從基板12側射出的底部發光型，包含400nm以上且450nm以下的波長光的光從薄膜電晶體10的保護層24的外側(基板12的相反側)的發光層向氧化物半導體層18側照射。
本實施方式的薄膜電晶體10中，朝向氧化物半導體層18側的光由金屬層28反射，因此可抑制到達氧化物半導體層18的光量。由此，即便氧化物半導體層18包含選自In、Zn、Ga及Sn中 的至少1種而不耐受波長400nm以上且450nm以下的光，由於抑制到達氧化物半導體層18的光量，因此亦可確保薄膜電晶體10在光照射時的工作穩定性。因此，有機電致發光顯示裝置200的可靠性增大。
[實施例]
以下對實施例進行說明，但本發明不受該等實施例任何限定。
(實施例1)
實施例1中，製作與圖1所示的薄膜電晶體10為同類型的薄膜電晶體。
具體而言，在實施例1的薄膜電晶體的製作中，首先準備液晶顯示器用玻璃基板，並將其加以清洗(超音波清洗：鹼性清洗液、沖洗(rinse)、乾燥臭氧處理)。其次利用直流(direct current，DC)濺鍍而形成約100nm的Mo-Nb膜來作為閘極電極用的導電膜。在成膜後，將導電膜圖案化而形成閘極電極。該圖案化按照如下順序進行，即利用旋塗塗佈正型光阻劑，並進行預烘烤(prebake)(90℃：熱板(hot plate)/1min)、曝光(約100mJ/cm2)、顯影、後烘烤(post bake)(120℃：熱板/2min)、蝕刻(市售蝕刻液：磷酸+硝酸+醋酸)、清洗、乾燥。
其次，形成SiO2膜作為閘極絕緣層用的絕緣膜，形成InGaZnO4(雖為結晶狀態下的組成表述，但實施例中為非晶質狀態)膜作為氧化物半導體層用的氧化物半導體膜，且形成SiO2膜 作為無機絕緣層用的絕緣膜。
閘極絕緣層用的絕緣膜的成膜，藉由設置成膜溫度為350度且設置成膜環境氣體為SiH4與N2O的混合氣體的電漿化學氣相沈積而進行，使膜的厚度為約100nm。
氧化物半導體層用的氧化物半導體膜的成膜，藉由設置成膜溫度為室溫且設置成膜環境氣體為Ar與O2的混合氣體的直流濺鍍而進行，使膜的厚度為約50nm。
無機絕緣層用的絕緣膜的成膜，藉由設置成膜溫度為250度且設置成膜環境氣體為SiH4與N2O的混合氣體的電漿化學氣相沈積而進行，使膜的厚度為約100nm。
其次，利用光微影進行抗蝕劑圖案化，然後利用CHF3氣體環境的乾式蝕刻將無機絕緣層用的絕緣膜圖案化。繼而，利用O2電漿將抗蝕劑除去。藉此，自絕緣膜形成無機絕緣層。
其次，利用光微影進行抗蝕劑圖案化，然後利用使用氧化銦錫蝕刻劑(etchant)的濕式蝕刻將氧化物半導體層用的氧化物半導體膜圖案化。繼而，利用O2電漿將抗蝕劑除去。藉此，自氧化物半導體膜形成氧化物半導體層。
其次，利用光微影進行抗蝕劑圖案化，然後利用CHF3氣體環境的乾式蝕刻將閘極絕緣層用的絕緣膜圖案化。繼而，利用O2電漿將抗蝕劑除去。藉此，自絕緣膜形成閘極絕緣層。
其次，利用直流濺鍍形成約100nm的Mo膜作為源極-汲極電極用的金屬導電膜。成膜後，將該金屬導電膜圖案化而形 成源極-汲極電極，並且形成金屬層。該圖案化按照以下順序進行，即利用旋塗塗佈正型光阻劑，並進行預烘烤(90℃：熱板/1min)、曝光(約100mJ/cm2)、顯影、後烘烤(120℃：熱板/2min)、蝕刻(市售蝕刻液：磷酸+硝酸+醋酸)、清洗、乾燥。
藉由以上步驟而製作出實施例1的薄膜電晶體。
(實施例2)
實施例2中，製作與圖2所示的薄膜電晶體30為同類型的薄膜電晶體。
具體而言，利用與實施例1相同的方法形成閘極電極、閘極絕緣層、氧化物半導體層、無機絕緣層(的一部分)、源極-汲極電極、及金屬層(與源極-汲極電極同時形成的耗損金屬層)。
其中，實施例2中，在無機絕緣膜圖案化之前，預先藉由直流濺鍍而在無機絕緣層上形成Mo膜作為金屬膜，在無機絕緣膜的圖案化中，金屬膜亦一同圖案化。藉此，形成無機絕緣層的一部分與金屬層(反射金屬層)。然後，在該金屬層上及氧化物半導體層上，進而形成絕緣膜(SiO2)並進行圖案化而形成無機絕緣層。源極-汲極電極及耗損金屬層的形成是在完全形成該無機絕緣層之後進行。
藉由以上步驟而製作出實施例2的薄膜電晶體。
(比較例1)
比較例1中，在形成源極-汲極電極時，除未形成耗損金屬層以外，利用與圖1所示的薄膜電晶體10相同的方法製作薄膜電晶 體。
(評估)
對所製作的實施例1、實施例2及比較例1的薄膜電晶體的光照射時的工作穩定性(△Vth)進行評估。再者，薄膜電晶體的元件尺寸分別為通道長180μ、通道寬1mm。
各薄膜電晶體在黑暗環境下在大氣中放置1小時來排除薄膜電晶體保管環境下的室內光的影響。然後，在對閘極電極、源極-汲極電極間未施加電壓的狀態下從保護層側對各薄膜電晶體照射光(利用分光而使氙氣燈(xenon lamp)為10μW/cm2)。在照射時間為10分鐘後的時序對閘極電極、源極-汲極電極間施加電壓來測定Vg-Id特性(此時，持續照射光，測定波長在400nm~500nm之間且間隔20nm)。藉此，自預先未照射光時的Vg-Id特性計算出Vth，並自此計算出每個波長下的△Vth。
再者，為了在每次測定中排除光照射時的影響，每次計測(例如500nm)結束時，在黑暗環境下放置至重現未照射光時的Vg-Id特性。又，在Vg-Id特性的測定中，使用半導體參數分析器(parameter analyzer)(安捷倫科技(Agilent Technologies)公司製造)。
將每個波長下的△Vth的計算結果示於表1及圖12。
自表1及圖12所示的結果得知，在比較例1中，相對於照射波長400nm~450nm的光而|△Vth|超過1V，薄膜電晶體工作不穩定。尤其得知，相對於照射波長400nm~420nm的光而|△Vth|飛躍性地變大(變差)，薄膜電晶體工作更不穩定。
相對於此，得知在實施例1及實施例2中，即便照射波長400nm~450nm的任一波長的光，|△Vth|均低於1V，從而確保薄膜電晶體的工作穩定性。尤其得知，即便對於照射波長400nm~420nm的光，|△Vth|亦不飛躍性地變大，從而進一步確保薄膜電晶體的工作穩定性。
10‧‧‧薄膜電晶體
12‧‧‧基板
14‧‧‧閘極電極
16‧‧‧閘極絕緣層
18‧‧‧氧化物半導體層
20‧‧‧源極電極
22‧‧‧汲極電極
24‧‧‧保護層
26‧‧‧無機絕緣層
28‧‧‧金屬層

Claims (13)

  1. 一種氧化物半導體元件，其包括：電極，由金屬材料構成；氧化物半導體層，包含選自In、Zn、Ga及Sn中的至少1種；以及保護層，積層在上述氧化物半導體層上，且上述保護層包含無機絕緣層、及由與上述電極相同的金屬材料構成的金屬層。
  2. 如申請專利範圍第1項所述的氧化物半導體元件，其中上述金屬層的總厚度為50nm以上。
  3. 如申請專利範圍第1項所述的氧化物半導體元件，其中上述電極為夾持上述保護層而分別積層在上述氧化物半導體層且可經由上述氧化物半導體層而相互導通的源極電極及汲極電極，在上述氧化物半導體層的配置上述保護層的一側的相反側包含隔著閘極絕緣層而配置的閘極電極，上述金屬層的至少一部分由與上述源極電極及上述汲極電極相同的金屬材料構成，且配置在上述保護層的頂部。
  4. 如申請專利範圍第2項所述的氧化物半導體元件，其中上述電極為夾持上述保護層而分別積層在上述氧化物半導體層且可經由上述氧化物半導體層而相互導通的源極電極及汲極電極，在上述氧化物半導體層的配置上述保護層的一側的相反側包含隔著閘極絕緣層而配置的閘極電極，上述金屬層的至少一部分由與上述源極電極及上述汲極電極 相同的金屬材料構成，且配置在上述保護層的頂部。
  5. 如申請專利範圍第1項至第4項中任一項所述的氧化物半導體元件，其中上述金屬層為多層。
  6. 如申請專利範圍第5項所述的氧化物半導體元件，其中上述多層的金屬層包括：耗損金屬層，配置在上述保護層的頂部；以及反射金屬層，配置在上述無機絕緣層的內部，對波長400nm以上且450nm以下的光的反射率較上述耗損金屬層高。
  7. 如申請專利範圍第3項所述的氧化物半導體元件，其中上述金屬層由與上述閘極電極相同的金屬材料構成。
  8. 如申請專利範圍第4項所述的氧化物半導體元件，其中上述金屬層由與上述閘極電極相同的金屬材料構成。
  9. 如申請專利範圍第1項所述的氧化物半導體元件，其中上述無機絕緣層包含上述金屬層的金屬材料。
  10. 一種氧化物半導體元件的製造方法，包括：形成氧化物半導體層的步驟，上述氧化物半導體層包含選自In、Zn、Ga及Sn中的至少1種；形成電極的步驟，上述電極由金屬材料構成；以及形成保護層的步驟，上述保護層積層在上述氧化物半導體層上，且上述保護層包含無機絕緣層、及由與上述電極相同的金屬材料構成的金屬層。
  11. 如申請專利範圍第10項所述的氧化物半導體元件的製造方法，其中形成上述電極的步驟包括：在上述無機絕緣層及上述 氧化物半導體層上形成金屬導電膜的步驟；以及將上述金屬導電膜圖案化而形成源極電極及汲極電極的步驟，並且在形成上述保護層的步驟中的形成上述金屬層的步驟中，在形成上述電極的步驟中，在將上述金屬導電膜圖案化時形成上述源極電極及上述汲極電極，並且在上述無機絕緣層殘留上述金屬導電膜來形成上述金屬層。
  12. 一種顯示裝置，包括如申請專利範圍第1項至第9項中任一項所述的氧化物半導體元件。
  13. 一種影像感測器，包括如申請專利範圍第1項至第9項中任一項所述的氧化物半導體元件。
TW102142372A 2012-11-28 2013-11-21 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器 TWI594432B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260201A JP6121149B2 (ja) 2012-11-28 2012-11-28 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ

Publications (2)

Publication Number Publication Date
TW201428974A true TW201428974A (zh) 2014-07-16
TWI594432B TWI594432B (zh) 2017-08-01

Family

ID=50827697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142372A TWI594432B (zh) 2012-11-28 2013-11-21 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器

Country Status (4)

Country Link
JP (1) JP6121149B2 (zh)
KR (1) KR101713461B1 (zh)
TW (1) TWI594432B (zh)
WO (1) WO2014084051A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742367A (zh) * 2014-12-02 2016-07-06 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6878820B2 (ja) * 2015-11-17 2021-06-02 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP7153497B2 (ja) * 2018-08-08 2022-10-14 株式会社ジャパンディスプレイ 電子回路
CN112038288B (zh) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691105B2 (ja) * 1985-02-15 1994-11-14 株式会社日立製作所 薄膜トランジスタの製造方法
JP2769617B2 (ja) * 1987-08-26 1998-06-25 セイコーエプソン株式会社 液晶表示装置の製造方法
JPH04111322A (ja) * 1990-08-30 1992-04-13 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06326310A (ja) * 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JPH06338489A (ja) * 1993-05-28 1994-12-06 Fuji Xerox Co Ltd 金属膜の製造方法
JP3163844B2 (ja) * 1993-06-07 2001-05-08 日本電気株式会社 逆スタガード型薄膜電界効果トランジスタの製造方法
JPH08330591A (ja) * 1995-05-30 1996-12-13 Nec Corp 薄膜トランジスタ
JP2009088179A (ja) * 2007-09-28 2009-04-23 Bridgestone Corp 薄膜トランジスタ及びその製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
KR101516415B1 (ko) * 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
CN102598285B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
EP2507822B1 (en) * 2009-12-04 2016-08-31 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method of semiconductor device
KR20110066370A (ko) * 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
WO2011081009A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742367A (zh) * 2014-12-02 2016-07-06 业鑫科技顾问股份有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板
TWI578544B (zh) * 2014-12-02 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板
CN105742367B (zh) * 2014-12-02 2019-02-26 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及使用该薄膜晶体管之显示阵列基板

Also Published As

Publication number Publication date
KR20150074135A (ko) 2015-07-01
JP2014107453A (ja) 2014-06-09
JP6121149B2 (ja) 2017-04-26
KR101713461B1 (ko) 2017-03-22
TWI594432B (zh) 2017-08-01
WO2014084051A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TWI651202B (zh) 發光裝置
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
JP4864546B2 (ja) 有機ｅｌ表示装置およびその製造方法
EP3242341A1 (en) Array substrate and manufacturing method therefor, display panel and display device
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101528992B1 (ko) 전계 효과형 트랜지스터, 표시 장치, 센서 및 전계 효과형 트랜지스터의 제조 방법
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
TW201306136A (zh) 場效電晶體的製造方法及場效電晶體、顯示裝置、影像感測器及ｘ射線感測器
TWI594432B (zh) 氧化物半導體元件、氧化物半導體元件的製造方法、顯示裝置及影像感測器
JP2011243745A (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
CN104716091A (zh) 阵列基板的制备方法、阵列基板和有机发光显示器件
JPWO2012077682A1 (ja) 半導体装置および表示装置
JP2012195283A (ja) 有機発光表示装置とその製造方法
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6041796B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ
WO2014103323A1 (ja) 薄膜電界効果型トランジスタ