TW201423957A - 用於塊材鰭式場效電晶體技術之矽控整流器（ｓｃｒ）裝置 - Google Patents
用於塊材鰭式場效電晶體技術之矽控整流器（ｓｃｒ）裝置 Download PDFInfo
- Publication number
- TW201423957A TW201423957A TW102136183A TW102136183A TW201423957A TW 201423957 A TW201423957 A TW 201423957A TW 102136183 A TW102136183 A TW 102136183A TW 102136183 A TW102136183 A TW 102136183A TW 201423957 A TW201423957 A TW 201423957A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- fin
- semiconductor
- doped
- gate electrode
- Prior art date
Links
- 238000005516 engineering process Methods 0.000 title description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title 1
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000007943 implant Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 210000002381 plasma Anatomy 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0817—Thyristors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一些態樣關於設置在一半導體基材上的一半導體裝置。該裝置包括側向圍繞一半導體鰭片之基底部分的一淺溝渠隔離(STI)區域。具有第一導電類型的一陽極區域以及具有第二導電類型的一陰極區域係配置於該半導體鰭片的一上部部分之中。具有該第二導電類型的一第一摻雜基底區域係配置於該鰭片的該基底中於該陽極區域底下。具有該第一導電類型的一第二摻雜基底區域係配置於該鰭片的該基底中於該陰極區域底下。一電流控制單元係配置於該陽極區域與該陰極區域之間。該電流控制單元係配置以基於一觸發訊號而致能及停止電流流動。其他裝置及方法亦被揭露。
Description
本發明係有關於一種用於塊材鰭式場效電晶體技術之矽控整流器(SCR)裝置。
一傳統的平面式互補金屬氧化物半導體(CMOS)電晶體具有四個部件：一源極、一汲極、設置於該等源極與汲極之間的一通道、及設置於該通道上方以控制該通道的一閘極。於平面式CMOS電晶體中，該等源極、汲極及通道係藉由將離子植入至一平面半導體基材之中來形成，且接著該閘極係形成於該半導體基材的一表面上方以置於該通道上方。工程師持續試圖縮減此類電晶體的尺寸，一方面成功產生將更多的電晶體“封裝”至一給定的單位面積之中的技術，該給定的單位面積提供消費者表現出改進的功能性之裝置。
關於此持續努力以求縮減CMOS電晶體之尺寸的最近發展其中之一為鰭式場效電晶體(FinFETs)的出現。不同於該等源極、汲極及通道形成於一平面基材之中的平
面式CMOS電晶體，於FinFETs中，該等源極、汲極及通道區域係形成於從該半導體基材向上延伸的一半導體材料的薄片(亦即，”鰭片”)之中。高階CMOS中的一晶片係由不同塊材構成，包括穩定靜電放電(ESD)保護。此專利申請案呈現改進之用於塊材FinFET技術之矽控整流器(SCR)裝置。
依據本發明之一實施例，係特地提出一種設置於一半導體基材上的半導體裝置，其包含：一淺溝渠隔離(STI)區域，其側向圍繞一半導體鰭片的一基底部分，其中該半導體鰭片的該基底部分置於該STI區域的一上部表面之下，且該半導體鰭片的一上部部分保持於該STI區域的該上部表面上方；一陽極區域，其配置於該半導體鰭片的該上部部分之中並且具有第一導電類型；一陰極區域，其配置於該半導體鰭片的該上部部分中並且與陽極區域分隔開，該陰極區域具有與該第一導電類型相反的第二導電類型；於該鰭片之該基底中的一第一摻雜基底區域，其具有該第二導電類型並於該陽極區域底下；於該鰭片之該基底中的一第二摻雜基底區域，其具有該第一導電類型並於該陰極區域底下；及一電流控制單元，其配置於該陽極區域與該陰極區域之間，該電流控制單元係配置以基於一觸發訊號而選擇性地致能及停止該鰭片的該上部部分中之電流流動。
100、200‧‧‧矽控整流器
102、202‧‧‧半導體鰭片
104、204‧‧‧上部表面
106、206‧‧‧半導體基材
108、208‧‧‧淺溝渠隔離區域
110、210‧‧‧上部表面
102a、202a‧‧‧上部部分
102b、202b‧‧‧基底部分
112、212‧‧‧陽極
114、214‧‧‧陰極
115‧‧‧電流控制元件
116‧‧‧導電閘極電極
118‧‧‧本質上部鰭片區域
122‧‧‧第一摻雜基底區域
124‧‧‧第二摻雜基底區域
126‧‧‧本質基底鰭片區域
130‧‧‧RC觸發電路
132a‧‧‧第一電路節點
132b‧‧‧第二電路節點
134‧‧‧觸發訊號
136‧‧‧IC
216、218、220‧‧‧導電閘極電極
222‧‧‧第一本質上部鰭片區域
224‧‧‧第二本質上部鰭片區域
226‧‧‧第三本質上部鰭片區域
228‧‧‧第三摻雜上部鰭片區域
230‧‧‧第一摻雜上部鰭片區域
232‧‧‧第二摻雜上部鰭片區域
234‧‧‧第四摻雜上部鰭片區域
236‧‧‧第一摻雜基底鰭片區域
238‧‧‧第二摻雜基底鰭片區域
240‧‧‧第一電流路徑
242‧‧‧第二電流路徑
502‧‧‧半導體鰭片
504‧‧‧半導體基材
506‧‧‧STI區域
508‧‧‧氮化物遮罩
602‧‧‧第一硬質遮罩
604‧‧‧p型穿透植入
606‧‧‧第一摻雜區域
702‧‧‧第二硬質遮罩
704‧‧‧植入
706‧‧‧第二摻雜區域
1000‧‧‧閘極介電質
1100‧‧‧閘極電極
1200‧‧‧第三遮罩
1202‧‧‧n型區域
1400‧‧‧第四遮罩
1402‧‧‧p型區域
圖1A顯示用於塊材FinFET之具有單一閘極電極
的一SCR的立體圖。
圖1B顯示圖1A的該SCR的橫截面圖。
圖1C顯示圖1B的該SCR配置於一靜電放電(ESD)保護電路中。
圖2A顯示用於塊材FinFET之具有三閘極電極的一SCR的立體圖。
圖2B顯示圖2A的該SCR的頂視圖。
圖2C顯示圖2A的該SCR的橫截面圖。
圖2D顯示圖2A的該SCR配置於用於ESD保護的一暫態觸發定向之中。
圖2E顯示圖2A的該SCR配置於用於ESD保護的RC MOSFET觸發定向之中。
圖3顯示包括兩個導電閘極電極的一SCR裝置。
圖4顯示塊材FinFET技術中之包括兩個導電閘極電極的一LDMOS SCR裝置。
圖5-14顯示一系列的橫截面圖，其等共同描述依照本揭露內容的一個觀點的一製造方法。
現將參照所附圖式圖形來敘述本揭露內容，其中相同的元件符號全文係用以參照相同的元件，且其中所例示說明的該等結構及裝置並非必然按比例繪製。再者，在可參照一鰭式場效電晶體(FinFET)來敘述某些例示說明的觀點之程度上，將可察知的是該用詞FinFET包括但不限
於三閘極電晶體、亞米加(omega)電晶體、多閘極電晶體(MUGFETs)、及相似的電晶體，其等之全部係被仔細考慮為落入本揭露內容之範圍內。
本揭露內容之觀點係有關於塊材FinFET技術中的SCRs。如同於此所使用的，”SCR”為三個端子的裝置，於該裝置中，取決於施加至該SCR之一賦能端子的一觸發訊號的狀態，係於兩個所謂陽極及陰極端子的裝置端子之間選擇性地致動正向的電流流動。該SCR作用如一二極體，實質上於一個方向上(例如，從陰極到陽極)阻擋電流流動，反之，只要該觸發訊號的狀態允許電流流動，則於另一個方向上(例如，從陽極到陰極)允許電流流動。所呈現的SCRs係形成於FinFET拓撲中而帶有改進的特徵，而傳統的SCRs係形成於平面拓撲中。
圖1A顯示塊材FinFET技術中的一SCR 100的一立體圖，同時圖1B顯示該SCR 100的一橫截面圖。目前，現參考圖1A-1B。SCR 100包括從半導體基材106的上部表面104向上延伸的一半導體鰭片102。淺溝渠隔離(STI)區域108具有由介電質材料(例如，二氧化矽)所製成的一上部表面110，其將該半導體鰭片102劃分為一上部部分102a及一基底部分102b。該STI區域108側向圍繞該基底鰭片部分102b，同時該上部鰭片部分102a保持於該STI區域108的該上部表面110之上。
上部鰭片部分102a包括具有第一導電類型(例如，P+)的一陽極112、及具有第二導電類型(例如，N+)的
一陰極114。該等陽極112及陰極114係配置於該鰭片102的相對端。一電流控制元件115係配置於該等陽極112及陰極114之間，並且適於基於一觸發訊號而選擇性地致能及停止該上部鰭片部分102a中的電流流動。於圖1A-1B的範例中，該電流控制元件115包括一導電閘極電極116。該導電閘極電極116係配置以橫越於該等陽極112與陰極114之間的該鰭片102上方。一本質上部鰭片區域118可配置於該閘極電極116之下，且一閘極介電質120可使該本質上部鰭片區域118電性絕緣於閘極電極116。該導電閘極電極116通常由金屬製成，且該基材通常具有該第一導電類型(例如，P+)。儘管圖1A-1B顯示電流控制元件115為導電閘極電極116，於下文進一步敘述的其他實施例中，該電流控制元件115可包括於該上部鰭片部分102a中用以致能/停止電流流動的一摻雜區域。
基底鰭片部分102b包括於該陽極112下方並具有該第二導電類型(例如，N-)的一第一摻雜基底區域122。於該陰極114下方，該基底鰭片部分102b包括具有該第一導電類型(例如，P-)的一第二摻雜基底區域124。一本質基底鰭片區域126可配置於該閘極電極116下方於該等第一與第二基底區域122、124之間。通常該本質基底鰭片區域126具有一長度Libase，其較該本質上部鰭片區域118的長度Liupper更短。由於本質矽比摻雜矽具有較低的導電性，此配置易於促使電流流動通過較低電阻的基底鰭片區域126；儘管某些較少量的電流仍可流至較高電阻的上部本
質鰭片區域118之中。
於操作期間，如箭頭128所顯示(圖1B)，電流可從該陽極112流過該基底鰭片部分102b，並且從該陰極114離開(取決於施加至該等SCR端子的偏壓)。於許多實施中，當該導電閘極電極116作用為觸發訊號134的一分接頭時，該SCR 100可使得可靠的ESD保護較為容易。於圖1C中，舉例來說，一RC觸發電路130提供該觸發訊號134，儘管可察知的是亦可使用齊納(Zener)觸發電路或其他非RC觸發電路。於此類的組態中，在缺少ESD脈衝並以電壓偏壓橫跨第一及第二電路節點132a、132b的情況下，該觸發訊號134具有使電流流動無法通過該SCR 100的第一電壓。於這樣的狀態下，該SCR提供該等陽極112及陰極114之間的電性絕緣，且來自該等第一及第二電路節點132a、132b的訊號係在沒有轉向通過SCR 100的情況下，直接被提供至ESD敏感的IC 136上的對應節點。當ESD脈衝衝擊時，然而，該RC觸發元件130提供一電壓脈衝至該導電閘極電極116(例如，將該導電閘極電極牽引至接地)，該導電閘極電極116使得電流流動能夠從陽極112至陰極114以耗散通過SCR裝置100的ESD脈衝。以此方式，該SCR裝置100可有效地轉移通過該SCR的衝擊ESD脈衝的能量，如此使得ESD能量安全地從該ESD敏感的電路136轉移。
圖2A以立體圖來例示說明另一個SCR 200，同時圖2B及圖2C分別提供SCR 200的頂視圖及橫截面圖。目前，現參考至圖2A-2C。就像圖1的SCR，圖2的SCR 200包
括一半導體鰭片202，其自半導體基材206的一上部表面204向上延伸(例如，於z方向)並且於一第一方向(例如，x方向)延伸。由介電質材料(例如，二氧化矽)所製成的淺溝渠隔離(STI)區域208具有一上部表面210，其將該半導體鰭片202劃分為一上部部分202a以及一基底部分202b。該STI區域208側向圍繞該基底鰭片部分202b，同時該上部鰭片部分202a保持於該STI區域208的該上部表面210之上。
於圖2A-2C中，SCR 200包括位於該上部鰭片部分202a的相對端的一陽極212及一陰極214。第一、第二、及第三導電閘極(分別為218、216、220)於垂直該第一方向(例如，y方向)的一第二方向(例如，x方向)橫越該鰭片202的長度之上方。本質上部鰭片區域(224、222、226)可配置於各別的導電閘極(分別為218、216、220)下方。因此，該陽極212可包括具有第二導電類型(例如，N+)的一第一摻雜上部鰭片區域230、該第一本質上部鰭片區域222、以及具有第一導電類型(例如，P+)的一第三摻雜上部鰭片區域228。該陰極214可包括具有該第二導電類型(例如，N+)的一第二摻雜上部鰭片區域232、該第三本質上部鰭片區域226、以及具有該第一導電類型(例如，P+)的一第四摻雜上部鰭片區域234。於圖2A-2C中，該等閘極電極216、218和220以及該第一摻雜上部鰭片區域230作用為一電流控制元件。
該基底鰭片區域202b包括可具有該第二導電類型(例如，N-)的第一摻雜基底鰭片區域236，並且亦包括可
具有該第一導電類型(例如，P-)的第二摻雜基底鰭片區域238。再者，於其他未例示說明的實施中，該等第一及第二摻雜基底鰭片區域236、238係由該閘極電極218下方的一本質半導體材料的區域所分隔，而非如例示說明的在p-n接面相遇。是否會有p-n接面(或者，於該閘極下方的本質矽是否將該穿透阻擋區域自該汲極延伸區域分開)取決於該FinFET 200所欲之VT。
於操作期間，取決於施加至該等導電閘極電極216、218、220的偏壓，電流可例如由箭頭240、242所顯示(圖2C)選擇性地從陽極212流至陰極214。
圖2D例示說明用於一I/O墊與接地(VSS)之間ESD保護的一暫態觸發組態中之SCR裝置200。於此組態中，連結至VDD接腳的該第二摻雜上部鰭片區域230作用為該電流控制元件。在缺少ESD脈衝的情況下，該SCR裝置處於一高電阻狀態。當ESD脈衝衝擊時，然而，該SCR裝置被賦能，且電流如箭頭240、242所示流經該裝置以助於將該ESD脈衝的能量分流來保護晶片上的裝置。
圖2E例示說明在RC MOS觸發組態中的該SCR裝置200。於此組態中，包括一RC觸發MOS裝置(於此範例中為一NMOS裝置)的一RC觸發元件係被配置為與該等SCR電流路徑240、242平行。於此範例中，該第一電流路徑240提供針對人體放電模式(human body model,HBM)類型的ESD事件的可靠保護，同時該第二電流路徑242給予針對元件充電模式(charge device model,CDM)類型的ESD事
件的可靠保護。因此，圖2E中的全面範例給予健全的ESD電力箝制行為。
圖3顯示一SCR裝置，其包括兩個半導體閘極電極。
圖4顯示塊材FinFET技術中的一LDMOS SCR裝置，其包括兩個半導體閘極電極。
圖5-14顯示一系列的橫截面圖，其等例示說明製造n型FinFET的方法。亦可以相似的方式藉由改變不同層的摻雜類型來製造一p型FinFET。對於每一圖式(例如，圖5)，一個視圖(例如，圖5B)顯示一縱向截面圖，而其他視圖(例如，圖5A、5C)例示說明各自的端視圖。儘管此等橫截面圖顯示遍及該製造方法中的不同結構特徵，將可察知的是，有許變化可被使用且此方法論僅僅為一範例。
該方法開始於圖5，一半導體鰭片502已形成於一半導體基材504上方。一STI區域506側向圍繞該鰭片的一基底部分，然而該鰭片的一上部部分保持於該STI區域上方。一氮化物遮罩508(或者其他硬質遮罩)係形成於該鰭片上方。將可察知的是，於此所論及的”半導體基材”可包含任何類型的半導體材料，其中包括塊材矽晶圓、二元化合物基材(例如，GaAs晶圓)、三元化合物基材(例如，AlGaAs)、或更高階的化合物基材。再者，該半導體基材804亦可包括非半導體材料，其中例如矽絕緣體(SOI)中的氧化物、局部的SOI基材、多晶矽、非晶矽、或有機材料。於某些例子中，該半導體基材504亦可包括多個晶
圓、或者堆疊的或以其他方式附著在一起的晶粒。該半導體基材206可包括從矽錠切割下來的晶圓、及/或任何其他類型之形成於下層基材上的半導體/非半導體及/或沈積或生長(例如，磊晶生長)層。
圖6中，係形成並且圖案化一第一硬質遮罩602(例如，分隔氮化物、光阻、或其他硬質遮罩)以覆蓋該鰭片的一部分。當經圖案化的該第一硬質遮罩602已就定位時，係進行一p型穿透植入604以於基底鰭片部分中形成第一摻雜區域606。於此植入製程中，離子通常被垂直地導向該基材。該第一硬質遮罩602阻擋一些離子進入該鰭片，同時其他離子散射離開該STI區域並將植入至該STI區域的上部表面下方的該鰭片之中，以形成第一摻雜區域606。由於該植入604係用以同時地於基材504上形成低電壓電晶體(圖未示)的穿透阻擋區域，儘管該第一摻雜區域606實際上致能基底鰭片部分中的電流流動，該第一摻雜區域606亦可參照為一第一穿透阻擋區域606。由於第一摻雜區域606係與低電壓電晶體(圖未示)的穿透阻擋區域同時地形成，此製造方法可節省與其他實施相關的遮罩，在其他實施中，此等區域係使用分別的遮照來形成。
圖7中，該第一硬質遮罩602係被移除，且形成並圖案化一第二硬質遮罩702。當該第二硬質遮罩702已就定位時，執行另一植入704以於該基底鰭片部分中形成第二摻雜區域706。因為此植入704可同時地被植入至半導體基材504上的p型低電壓FinFETs(圖未示)的穿透阻擋區域之
中，此植入704亦可參照為n型穿透植入。再次，該等離子通常被垂直地導向該基材。該第二硬質遮罩702阻擋一些離子進入該鰭片，同時其他離子散射離開該STI區域並將植入至該STI區域的上部表面下方的該鰭片之中，以形成第二摻雜區域706。圖8顯示該第二硬質遮罩已被移除之後的結果結構。
圖9中，該氮化物遮罩係被移除，且圖10中，該鰭片上方係形成並圖案化一閘極介電質1000。該閘極介電質1000可由一高k值介電質所製成(高k值係相關於亦可使用於該閘極介電質的二氧化矽之k值)。例示說明的高k值材料包括矽酸鉿、矽酸鋯、二氧化鉿及二氧化鋯，並且典型地使用原子層沈積來沈積該等高k值材料。
圖11中，一導電閘極電極層係形成於該基材上方，並接著被圖案化以形成一閘極電極1100。該閘極電極可為金屬閘極電極或多晶矽閘極電極。
圖12中，一第三遮罩1200(例如，氮化物遮罩、光阻、或其他硬質遮罩)係被圖案化。當該第三遮罩1200已就定位時，係植入離子以形成一n型區域1202。圖13中，該第三遮罩被移除。
圖14中，一第四遮罩1400(例如，氮化物遮罩、光阻、或其他硬質遮罩)係被圖案化。當該第三遮罩1200已就定位時，係植入離子以形成一p型區域1402。
因此，將可察知的是，本揭露內容的某些觀點係有關於設置於一半導體基材上的一半導體裝置。該裝置
包括一STI區域，其側向圍繞一半導體鰭片的一基底部分。一陽極區域係配置於該半導體鰭片的該上部部分中，並且具有第一導電類型。一陰極區域係配置於該半導體鰭片的該上部部分中，並且與陽極區域分隔開。該陰極區域具有與該第一導電類型相反的第二導電類型。一第一摻雜基底區域係配置於該鰭片的該基底中，其具有該第二導電類型並於該陽極區域底下。一第二摻雜基底區域係配置於該鰭片的該基底中，其具有該第一導電類型並於該陰極區域底下。一電流控制單元係配置於該陽極區域與該陰極區域之間。該電流控制單元係配置以基於一觸發訊號而選擇性地致能及停止該鰭片的該上部部分中之電流流動。
另一觀點係有關於一種製造一電路結構之方法。於此方法中，一淺溝渠隔離(STI)區域係形成於一半導體基材上方。接著係形成一半導體鰭片，其具有由該STI區域的一表面所界定之一基底鰭片部分與一上部鰭片部分。藉由使用具有第一導電類型的第一植入以於該下部鰭片部分中形成一第一摻雜區域。藉由使用具有第二導電類型的第二植入以於該下部鰭片部分中形成一第二摻雜區域。一閘極介電質係形成於該半導體鰭片上方，且一閘極電極係形成於該閘極介電質上方。藉由使用具有該第二導電類型的第三植入，以於該半導體鰭片的上部部分中於該導電閘極電極的一第一側邊之上形成一陽極。該陽極係形成於該第一摻雜區域上方。藉由使用具有該第一導電類型的第四植入，以於該半導體鰭片的該上部部分中於該導電
閘極電極的一第二相對側邊之上形成一陰極。該陰極係形成於該第二摻雜區域上方。
特別關於由上文所述之組件或構造(總成、裝置、電路、系統、等等)所執行的各種功能，除非以其他方式指出，否則用於敘述此類組件的該等用詞(包括提及”構件”)係意欲對應於執行所述組件的具體功能之任何組件或構造(例如，功能相同的)，即使並非結構相同於此處揭露內容之例示說明的範例實施中執行該功能之所述結構。再者，儘管該用詞”第一”、”第二”、”第三”及相似序數係使用於此說明書之中，將可察知的是，此類用詞僅為通稱的識別而非意指各種特徵之間任何空間性或時間性的關係。同樣地，儘管例如”上部”、”下部”、”上方”及”下方”的用詞係使用於此，可察知的是，關於此等用詞或其他相似用詞並未意指絕對的參考架構(例如，某人腳下的地面)。當然，對於此類用詞可選擇任何的座標架構。此外，當已揭露關於數個實施中之僅僅一者的特定觀點時，由於此類特徵對於任何已知或特定的應用可為所需且有益處的，此類特徵可與其他實施的一或多個其他特徵結合。更者，倘若該等用詞”其包括”、”包括”、”其具有”、”具有”、”帶有”或其等之變化被使用於詳細敘述及申請專利範圍中，此類用詞係意欲以該用詞”包含”相似之方式來包括在內。
100‧‧‧矽控整流器
102‧‧‧半導體鰭片
106‧‧‧半導體基材
108‧‧‧淺溝渠隔離區域
112‧‧‧陽極
114‧‧‧陰極
116‧‧‧導電閘極電極
120‧‧‧閘極介電質
122‧‧‧第一摻雜基底區域
124‧‧‧第二摻雜基底區域
126‧‧‧本質基底鰭片區域
Claims (20)
- 一種設置於一半導體基材上的半導體裝置，其包含：一淺溝渠隔離(STI)區域，其側向圍繞一半導體鰭片的一基底部分，其中該半導體鰭片的該基底部分置於該STI區域的一上部表面之下，且該半導體鰭片的一上部部分保持於該STI區域的該上部表面上方；一陽極區域，其配置於該半導體鰭片的該上部部分之中並且具有第一導電類型；一陰極區域，其配置於該半導體鰭片的該上部部分之中並且與陽極區域分隔開，該陰極區域具有與該第一導電類型相反的第二導電類型；於該鰭片之該基底中的一第一摻雜基底區域，其具有該第二導電類型並於該陽極區域底下；於該鰭片之該基底中的一第二摻雜基底區域，其具有該第一導電類型並於該陰極區域底下；及一電流控制單元，其配置於該陽極區域與該陰極區域之間，該電流控制單元係配置以基於一觸發訊號而選擇性地致能及停止該鰭片的該上部部分中之電流流動。
- 如請求項1之半導體裝置，其中該電流控制單元包括配置於該鰭片的該上部部分上方的至少兩個導電閘極電極。
- 如請求項1之半導體裝置，其中該電流控制單元為該鰭片的該上部部件中的一摻雜區域。
- 如請求項3之半導體裝置，其中該電流控制單元更包含配置於該鰭片的該上部部分上方的一導電閘極電極，其中該摻雜區域及導電閘極電極基於該觸發訊號而合作地致能及停止該鰭片的該上部部分中之電流流動。
- 如請求項1之半導體裝置，其更包含：具有與其耦接的一觸發電路的一第一導電閘極電極，該第一導電閘極電極橫越於該等陽極區域與陰極區域之間的該半導體鰭片的上方，以界定該半導體鰭片中於該第一導電閘極電極下方的一第一通道區域。
- 如請求項1之半導體裝置，其中一植入係使用於在該半導體基材上形成該第一或第二摻雜基底區域，同時帶有一低電壓電晶體中的一穿透阻擋區域。
- 如請求項5之半導體裝置，其更包含於該半導體鰭片的該基底部分中的一本質矽區域，其係於該等第一及第二摻雜基底區域之間的該導電閘極電極之下排列成直線。
- 如請求項5之半導體裝置，其更包含：一第二導電閘極電極，其橫越於該第一導電閘極電極與該陽極區域之間的該半導體鰭片的上方。
- 如請求項8之半導體裝置，其更包含：於該等第一及第二導電閘極電極之間的該上部鰭片部分中的一第一摻雜上部鰭片區域，該第一摻雜區域具有該第二導電類型。
- 如請求項8之半導體裝置，其更包含：在該第二導電閘極電極下之於該上部鰭片部分中的一本質矽區域。
- 如請求項8之半導體裝置，其更包含：一第三導電閘極電極，其橫越於該第一導電閘極電極與該陰極區域之間的該半導體鰭片的上方。
- 如請求項11之半導體裝置，其更包含：於該上部鰭片部分中在該第三閘極電極旁的一第二摻雜上部鰭片部分，其中該第三閘極電極係介於該陰極與該第二摻雜上部鰭片區域之間。
- 如請求項11之半導體裝置，其更包含：在該第三導電閘極電極下之於該上部鰭片部分中的一本質矽區域。
- 如請求項11之半導體裝置，其中該等導電閘極電極中的至少一者為金屬閘極電極。
- 一種製造一電路結構的方法，其包含下列步驟：於一半導體基材上方形成一淺溝渠隔離(STI)區域；形成一半導體鰭片，其具有由該STI區域的一表面所界定之一基底鰭片部分與一上部鰭片部分；藉由使用具有第一導電類型的第一植入，以於該下部鰭片部分中形成一第一摻雜區域；藉由使用具有第二導電類型的第二植入，以於該下部鰭片部分中形成一第二摻雜區域；於該半導體鰭片上方形成一閘極介電質；形成一閘極電極，其橫越該閘極介電質上方與該半導體鰭片上方以界定該半導體鰭片的該上部部分中的一通道區域；藉由使用具有該第二導電類型的第三植入，以於該 半導體鰭片的上部部分中在該導電閘極電極的一第一側邊之上形成一陽極，該陽極係形成於該第一摻雜區域上方；以及藉由使用具有該第一導電類型的第四植入，以於該半導體鰭片的該上部部分中在該導電閘極電極的一第二相對側邊之上形成一陰極，該陰極係形成於該第二摻雜區域上方。
- 如請求項15之方法，其中形成該第一摻雜區域之步驟包含同時於該電路結構上形成用於一低電壓電晶體的一穿透阻擋區域。
- 如請求項15之方法，其中形成該第二摻雜區域之步驟包含同時於該電路結構上形成用於一低電壓電晶體的一穿透阻擋區域。
- 如請求項15之方法，其中於該下部鰭片部分中形成該第一或第二摻雜區域之步驟包含：於該半導體鰭片的一上部表面上方提供一第一遮罩；於該第一遮罩上方提供一第二遮罩，其具有對應該第一或第二摻雜區域的一開口；以及當該等第一及第二遮罩就定位時，將該第二植入的離子引導向該電路結構以形成該第一或第二摻雜區域。
- 如請求項18之方法，其中該等第一及第二植入的該等離子偏離該STI區域並穿過該半導體鰭片的側壁以分別形成該等第一及第二摻雜區域。
- 一種設置於一半導體基材上的半導體裝置，其包含：一淺溝渠隔離(STI)區域，其側向圍繞一半導體鰭片的一基底部分，其中該半導體鰭片的該基底部分係置於該STI區域的一上部表面之下，且該半導體鰭片的一上部部分保持於該STI區域的該上部表面上方；一陽極區域，其配置於該半導體鰭片的該上部部分之中並且具有第一導電類型；一陰極區域，其配置於該半導體鰭片的該上部部分中並且與陽極區域分隔開，該陰極區域具有與該第一導電類型相反的第二導電類型；於該鰭片之該基底中的一第一摻雜基底區域，其具有該第二導電類型並於該陽極區域底下；於該鰭片之該基底中的一第二摻雜基底區域，其具有該第一導電類型並於該陰極區域底下；及至少兩個導電閘極電極，其等橫越該半導體鰭片的上方。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/646,799 US8785968B2 (en) | 2012-10-08 | 2012-10-08 | Silicon controlled rectifier (SCR) device for bulk FinFET technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201423957A true TW201423957A (zh) | 2014-06-16 |
| TWI512943B TWI512943B (zh) | 2015-12-11 |
Family
ID=49304995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102136183A TWI512943B (zh) | 2012-10-08 | 2013-10-07 | 用於塊材鰭式場效電晶體技術之矽控整流器（ｓｃｒ）裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8785968B2 (zh) |
| TW (1) | TWI512943B (zh) |
| WO (1) | WO2014056909A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI576981B (zh) * | 2015-06-25 | 2017-04-01 | 聯華電子股份有限公司 | 適合應用於靜電放電保護的半導體結構 |
| CN107680955A (zh) * | 2016-08-02 | 2018-02-09 | 中芯国际集成电路制造(北京)有限公司 | 静电放电保护器件、半导体装置及制造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2889906B1 (en) * | 2013-12-30 | 2019-02-20 | IMEC vzw | Improvements in or relating to electrostatic discharge protection |
| US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
| US9391065B1 (en) * | 2015-06-29 | 2016-07-12 | Globalfoundries Inc. | Electrostatic discharge and passive structures integrated in a vertical gate fin-type field effect diode |
| TWI664709B (zh) * | 2015-09-22 | 2019-07-01 | 聯華電子股份有限公司 | 半導體靜電放電保護元件 |
| KR102323943B1 (ko) | 2015-10-21 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| WO2017078676A1 (en) * | 2015-11-02 | 2017-05-11 | Intel IP Corporation | Transient triggered finfet silicon controlled rectifier for electrostatic discharge protection |
| CN105428353B (zh) * | 2015-12-17 | 2018-08-21 | 江南大学 | 一种具有类鳍式ldmos结构的高压esd保护器件 |
| CN106920788B (zh) * | 2015-12-25 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护结构及其形成方法 |
| US10347622B2 (en) | 2017-01-05 | 2019-07-09 | Globalfoundries Inc. | Silicon-controlled rectifiers having a cathode coupled by a contact with a diode trigger |
| US10629586B2 (en) | 2017-02-01 | 2020-04-21 | Indian Institute Of Science | Dual fin silicon controlled rectifier (SCR) electrostatic discharge (ESD) protection device |
| US10211200B2 (en) | 2017-02-01 | 2019-02-19 | Indian Institute Of Science | Low trigger and holding voltage silicon controlled rectifier (SCR) for non-planar technologies |
| US10319662B2 (en) | 2017-02-01 | 2019-06-11 | Indian Institute Of Science | Non-planar electrostatic discharge (ESD) protection devices with nano heat sinks |
| US10535762B2 (en) | 2017-02-25 | 2020-01-14 | Indian Institute Of Science | FinFET SCR with SCR implant under anode and cathode junctions |
| US10483258B2 (en) | 2017-02-25 | 2019-11-19 | Indian Institute Of Science | Semiconductor devices and methods to enhance electrostatic discharge (ESD) robustness, latch-up, and hot carrier immunity |
| US10217660B2 (en) * | 2017-07-18 | 2019-02-26 | Globalfoundries Inc. | Technique for patterning active regions of transistor elements in a late manufacturing stage |
| TWI722640B (zh) * | 2019-11-06 | 2021-03-21 | 瑞昱半導體股份有限公司 | 積體電路與靜電放電保護方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094012A (ja) | 2000-09-20 | 2002-03-29 | Seiko Epson Corp | Ｓｏｉ集積回路用ｅｓｄ保護素子 |
| JP4588247B2 (ja) | 2001-04-27 | 2010-11-24 | セイコーインスツル株式会社 | 半導体装置 |
| AU2002351206A1 (en) | 2002-12-03 | 2004-06-23 | International Business Machines Corporation | Lateral lubistor structure and method |
| US6909149B2 (en) | 2003-04-16 | 2005-06-21 | Sarnoff Corporation | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies |
| US7172943B2 (en) | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| JP4696964B2 (ja) * | 2005-07-15 | 2011-06-08 | ソニー株式会社 | メモリ用の半導体装置 |
| DE102006022126B4 (de) * | 2006-05-11 | 2015-04-09 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektronischen Bauelementes |
| US7943438B2 (en) | 2008-02-14 | 2011-05-17 | International Business Machines Corporation | Structure and method for a silicon controlled rectifier (SCR) structure for SOI technology |
| WO2010032174A1 (en) | 2008-09-16 | 2010-03-25 | Nxp B.V. | Fin field effect transistor (finfet) |
| US8455947B2 (en) | 2009-02-18 | 2013-06-04 | Infineon Technologies Ag | Device and method for coupling first and second device portions |
| CN101814525B (zh) * | 2009-02-19 | 2011-12-07 | 台湾积体电路制造股份有限公司 | 用于FinFET的ESD保护 |
| US8373229B2 (en) * | 2010-08-30 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate controlled bipolar junction transistor on fin-like field effect transistor (FinFET) structure |
-
2012
- 2012-10-08 US US13/646,799 patent/US8785968B2/en not_active Expired - Fee Related
-
2013
- 2013-10-07 TW TW102136183A patent/TWI512943B/zh not_active IP Right Cessation
- 2013-10-08 WO PCT/EP2013/070942 patent/WO2014056909A1/en active Application Filing
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI576981B (zh) * | 2015-06-25 | 2017-04-01 | 聯華電子股份有限公司 | 適合應用於靜電放電保護的半導體結構 |
| CN107680955A (zh) * | 2016-08-02 | 2018-02-09 | 中芯国际集成电路制造(北京)有限公司 | 静电放电保护器件、半导体装置及制造方法 |
| CN107680955B (zh) * | 2016-08-02 | 2020-01-21 | 中芯国际集成电路制造(北京)有限公司 | 静电放电保护器件、半导体装置及制造方法 |
| US10833062B2 (en) | 2016-08-02 | 2020-11-10 | Semiconductor Manufacturing International (Beijing) Corporation | Diode design of FinFET device |
| US11437364B2 (en) | 2016-08-02 | 2022-09-06 | Semiconductor Manufacturing International (Beijing) Corporation | Diode design on FinFET device |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI512943B (zh) | 2015-12-11 |
| WO2014056909A1 (en) | 2014-04-17 |
| US8785968B2 (en) | 2014-07-22 |
| US20140097465A1 (en) | 2014-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI512943B (zh) | 用於塊材鰭式場效電晶體技術之矽控整流器（ｓｃｒ）裝置 | |
| US10312131B2 (en) | Semiconductor devices with back surface isolation | |
| TWI517399B (zh) | 用於基材鰭式場效電晶體之汲極延伸金氧半導體裝置 | |
| US9673188B2 (en) | Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor | |
| US9461170B2 (en) | FinFET with ESD protection | |
| KR102210449B1 (ko) | 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터 | |
| KR101315009B1 (ko) | 고전압 접합 종단을 갖는 고전압 저항기 | |
| US9472662B2 (en) | Bidirectional power transistor with shallow body trench | |
| TW201021189A (en) | Transistor-type protection device, semiconductor integrated circuit, and manufacturing method of the same | |
| TWI752041B (zh) | 半導體裝置、積體電路以及半導體裝置的製造方法 | |
| US9508852B2 (en) | Radiation-hardened-by-design (RHBD) multi-gate device | |
| CN103035725A (zh) | 双栅极捆扎的vdmos器件 | |
| US9543398B2 (en) | Semiconductor switching device including charge storage structure | |
| CN101720505A (zh) | 静电释放保护器件及制造包含静电释放保护器件的半导体器件的方法 | |
| US7400015B1 (en) | Semiconductor structure with field shield and method of forming the structure | |
| US20200013885A1 (en) | Unidirectional esd protection with buried breakdown thyristor device | |
| US8759171B2 (en) | Field controlled diode with positively biased gate | |
| TWI788755B (zh) | 使用底部崩潰電流路徑的雪崩保護電晶體及其形成方法 | |
| CN104425359B (zh) | 半导体结构的形成方法 | |
| JP2012059931A (ja) | 半導体装置 | |
| CN104282748B (zh) | 半导体器件及其制造方法 | |
| JP6555284B2 (ja) | 半導体装置 | |
| JPH04171765A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |