TW201423368A - 控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體 - Google Patents

控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體 Download PDF

Info

Publication number
TW201423368A
TW201423368A TW102130909A TW102130909A TW201423368A TW 201423368 A TW201423368 A TW 201423368A TW 102130909 A TW102130909 A TW 102130909A TW 102130909 A TW102130909 A TW 102130909A TW 201423368 A TW201423368 A TW 201423368A
Authority
TW
Taiwan
Prior art keywords
memory
data
power
unit
epd
Prior art date
Application number
TW102130909A
Other languages
English (en)
Inventor
Yusuke Shirota
Tatsunori Kanai
Tetsuro Kimura
Haruhiko Toyama
Koichi Fujisaki
Junichi Segawa
Masaya Tarui
Satoshi Shirai
Hiroyoshi Haruki
Akihiro Shibata
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201423368A publication Critical patent/TW201423368A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

一種根據實施例之控制裝置，其包括一資料複製單元、一資料處理指示單元及一電力控制單元。該資料複製單元將一第一記憶體中之資料複製至電力消耗小於該第一記憶體之電力消耗之一第二記憶體。該資料係在一第一資料處理單元處加以處理。該資料處理指示單元指示該第一資料處理單元處理複製至該第二記憶體之該資料。在該第一資料處理單元處理複製至該第二記憶體之該資料時，該電力控制單元將該第一記憶體之電力自一第一電力切換至一第二電力。該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第一記憶體之電力。該第二電力低於該第一電力。

Description

控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體
本文中描述之實施例大體上係關於控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
傳統上，在一小型資料(資訊)處理裝置及一可攜式資料處理裝置(諸如平板電腦、小型平板電腦等等)中，電力使用之效率係關鍵的技術問題。藉由使用僅在更新時消耗電力之一記憶體顯示器(例如，一電子紙)作為此資料處理裝置之一顯示器，可抑制備用電力消耗，諸如當一使用者瀏覽時的電力消耗。
可使用一動態隨機存取記憶體(DRAM)或類似物作為裝備有此資料處理裝置之一記憶體。DRAM具有諸如一自刷新模式之省電模式，且藉由使用此DRAM作為資料處理裝置之記憶體，可藉由在一定週期內不進行存取之閒置時間切換至此等省電模式來達成省電。
此外，已知作為用於電子紙之一系統單晶片(SoC)之i.MX50多媒體應用程式處理器或類似物。
然而，在一習知技術中，在一有效操作期間，當諸如電子紙之 一記憶體顯示器正進行一更新程序時，該記憶體顯示器需要對儲存用於更新之資料之一記憶體進行連續存取。因此，不可利用記憶體之省電模式並關閉此顯示器中之記憶體之電力。特定言之，因為電子紙中之一繪圖時間比一液晶顯示器(LCD)或類似物之繪圖時間長，所以在繪圖時間期間不能減小記憶體中之電力消耗嚴重影響整個系統中之電力消耗。
本發明之一目的係至少部分解決習知技術中之問題。
根據本發明之一態樣，一種控制裝置包括：一資料複製單元，其將一第一記憶體中之資料複製至電力消耗小於該第一記憶體之電力消耗之一第二記憶體，該資料係在一第一資料處理單元處加以處理；一資料處理指示單元，其指示該第一資料處理單元處理複製至該第二記憶體之該資料；及一電力控制單元，其在該第一資料處理單元處理複製至該第二記憶體之該資料時將該第一記憶體之電力自一第一電力切換至一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第一記憶體之電力，且該第二電力低於該第一電力。
100‧‧‧資料處理裝置
101‧‧‧系統單晶片(SoC)
102‧‧‧主記憶體/第一記憶體
103‧‧‧電子紙顯示器(EPD)
104‧‧‧電力控制裝置
105‧‧‧電力控制裝置
106‧‧‧中央處理單元(CPU)
107‧‧‧內部記憶體/第二記憶體
108‧‧‧電子紙顯示器(EPD)控制器
109‧‧‧匯流排
110‧‧‧記憶體控制器
111‧‧‧加速度器
201‧‧‧電子紙顯示器(EPD)控制裝置/排程器
202‧‧‧電力控制單元
203‧‧‧資料大小調整單元
204‧‧‧資料複製單元
205‧‧‧更新程序指示單元
206‧‧‧排程單元
901‧‧‧電子紙顯示器(EPD)控制裝置/排程器
902‧‧‧電力控制單元
903‧‧‧資料大小調整單元
904‧‧‧資料複製單元
905‧‧‧更新程序指示單元
906‧‧‧預處理指示單元
907‧‧‧排程單元
1800‧‧‧資料處理裝置
1811‧‧‧電子紙顯示器(EPD)相關電力域
2100‧‧‧資料處理裝置
2103‧‧‧電子紙顯示器(EPD)控制器
2400‧‧‧資料處理裝置
2412‧‧‧電子紙顯示器(EPD)專用記憶體
2700‧‧‧資料處理裝置
2708‧‧‧無線區域網路(LAN)控制器
2801‧‧‧無線區域網路(LAN)控制裝置/排程器
2805‧‧‧資料傳輸/接收單元
2900‧‧‧資料處理裝置
2903‧‧‧圖形處理單元(GPU)
3001‧‧‧圖形處理單元(GPU)控制裝置/排程器
3005‧‧‧計算指示單元
S301‧‧‧步驟
S302‧‧‧步驟
S303‧‧‧步驟
S304‧‧‧步驟
S305‧‧‧步驟
S306‧‧‧步驟
S307‧‧‧步驟
S308‧‧‧步驟
S309‧‧‧步驟
S310‧‧‧步驟
S321‧‧‧步驟
S501‧‧‧步驟
S502‧‧‧步驟
S503‧‧‧步驟
S511‧‧‧步驟
S701‧‧‧步驟
S702‧‧‧步驟
S703‧‧‧步驟
S711‧‧‧步驟
S1001‧‧‧步驟
S1002‧‧‧步驟
S1004‧‧‧步驟
S1005‧‧‧步驟
S1011‧‧‧步驟
S1201‧‧‧步驟
S1202‧‧‧步驟
S1203‧‧‧步驟
S1204‧‧‧步驟
S1205‧‧‧步驟
S1211‧‧‧步驟
S1401‧‧‧步驟
S1402‧‧‧步驟
S1403‧‧‧步驟
S1404‧‧‧步驟
S1405‧‧‧步驟
S1406‧‧‧步驟
S1407‧‧‧步驟
S1408‧‧‧步驟
S1601‧‧‧步驟
S1602‧‧‧步驟
S1603‧‧‧步驟
S1604‧‧‧步驟
S1611‧‧‧步驟
S1901‧‧‧步驟
S1902‧‧‧步驟
S1903‧‧‧步驟
S1911‧‧‧步驟
S2201‧‧‧步驟
S2202‧‧‧步驟
S2203‧‧‧步驟
S2211‧‧‧步驟
S2501‧‧‧步驟
S2502‧‧‧步驟
S2503‧‧‧步驟
S2511‧‧‧步驟
圖1係展示根據一第一實施例之一資料處理裝置之一示意方塊圖；圖2係展示根據該第一實施例之一電子紙顯示器(EPD)控制裝置之一示意方塊圖；圖3係展示根據該第一實施例之操作時序之一實例之一時序圖；圖4係展示根據該第一實施例之EPD控制裝置之一程序流程之一實例之一圖解；圖5係展示根據該第一實施例之EPD控制裝置之另一程序流程之 一實例之一圖解；圖6係展示根據該第一實施例之另一操作時序之一實例之一圖解；圖7係展示根據該第一實施例之又另一操作時序之一實例之一圖解；圖8係展示根據該第一實施例之又另一操作時序之一實例之一圖解；圖9係展示根據該第一實施例之又另一操作時序之一實例之一圖解；圖10係展示根據一第二實施例之操作時序之一實例之一圖解；圖11係展示根據該第二實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖12係展示根據該第二實施例之EPD控制裝置之另一程序流程之一實例之一圖解；圖13係展示根據一第三實施例之操作時序之一實例之一圖解；圖14係展示根據該第三實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖15係展示根據該第三實施例之一EPD控制裝置之另一程序流程之一實例之一圖解；圖16係展示根據一第四實施例之一EPD控制裝置之一示意方塊圖；圖17係展示根據該第四實施例之操作時序之一實例之一圖解；圖18係展示根據該第四實施例之EPD控制裝置之一程序流程之一實例之一圖解；圖19係展示根據該第四實施例之EPD控制裝置之另一程序流程之一實例之一圖解； 圖20係展示根據一第五實施例之操作時序之一實例之一圖解；圖21係展示根據該第五實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖22係展示根據該第五實施例之EPD控制裝置之另一程序流程之一實例之一圖解；圖23係展示根據一第六實施例之操作時序之一實例之一圖解；圖24係展示根據該第六實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖25係展示根據一第七實施例之操作時序之一實例之一圖解；圖26係展示根據該第七實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖27係展示根據該第七實施例之EPD控制裝置之另一程序流程之一實例之一圖解；圖28係展示根據一第八實施例之一資料處理裝置之一示意方塊圖；圖29係展示根據該第八實施例之操作時序之一實例之一圖解；圖30係展示根據該第八實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖31係展示根據該第八實施例之EPD控制裝置之另一程序流程之一實例之一圖解；圖32係展示根據一第九實施例之一資料處理裝置之一示意方塊圖；圖33係展示根據該第九實施例之操作時序之一實例之一圖解；圖34係展示根據該第九實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖35係展示根據該第九實施例之EPD控制裝置之另一程序流程之 一實例之一圖解；圖36係展示根據一第十實施例之一資料處理裝置之一示意方塊圖；圖37係展示根據該第十實施例之操作時序之一實例之一圖解；圖38係展示根據該第十實施例之一EPD控制裝置之一程序流程之一實例之一圖解；圖39係展示根據該第十實施例之EPD控制裝置之另一程序流程之一實例之一圖解；圖40係展示根據一第十一實施例之一資料處理裝置之一示意方塊圖；圖41係展示根據該第十一實施例之一無線LAN控制裝置之一示意方塊圖；圖42係展示根據一第十二實施例之一資料處理裝置之一示意方塊圖；及圖43係展示根據該第十二實施例之一GPU控制裝置之一示意方塊圖。
下文將參考隨附圖式詳細解釋資料處理裝置、控制器、其控制方法及電腦可讀取媒體之例示性實施例。
第一實施例
圖1係展示根據一第一實施例之一資料處理裝置之一輪廓結構之一實例之一方塊圖。如圖1中所示，資料處理裝置100具有一SoC 101、一主記憶體102、一電子紙顯示器(EPD)103及諸如一電力管理IC(PMIC)之電力控制裝置104及105。
EPD 103係具有一記憶體能力之一顯示器。可使用各種顯示器作為具有一記憶體能力之一顯示器(不限於EPD 103)。可應用各種方法 (諸如一電泳顯示器、一快速回應液態粉末顯示器、一膽固醇液晶顯示器或類似顯示器)作為EPD 103中之電子紙之一方法。
主記憶體102係一非揮發性記憶體，諸如磁阻隨機存取記憶體(MRAM)或類似記憶體。在主記憶體102上，儲存用於更新之資料(在下文中稱為更新資料)，該資料待顯示在EPD 103上。更新資料主要係一顯示目的影像之資料等等。然而，更新資料不限於此資料，同時更新資料可包含更新EPD 103所需的一波形或類似物。
SoC 101具有一CPU 106、一記憶體控制器110、一內部記憶體107、一EPD控制器108及一加速度器111。CPU 106操作一EPD控制裝置(排程器)以將更新資料之資料輸入排程至EPD 103。EPD控制器108可具有用於並行執行更新程序之一功能。在更新程序之一並行執行中，可同時或以極為接近的時序開始一或多個更新程序，或可在執行一更新程序時開始另一更新程序。加速度器111係用於(例如)準備更新資料之預處理。對於EPD，預處理可包含用於將色彩資料轉換為灰階資料之一轉換程序、一黑白反轉程序、用於選擇一最佳波形之一選擇程序、一資料旋轉程序等等。此外，預處理可包含用於選擇一波形之偵測環境溫度等等之一溫度偵測程序、一再現程序、至一訊框緩衝器之一資料寫入或類似程序，但不限於此等程序。CPU 106、記憶體控制器110、內部記憶體107、EPD控制器108及加速度器111經由(例如)一匯流排109彼此連接。
主記憶體(第一記憶體)102處之一電力消耗大於內部記憶體(第二記憶體)107處之一電力消耗。電力消耗可為平均電力、處理相同資料所需之電力或類似電力。在此解釋中，資料處理意謂一資料讀出程序、一資料寫入程序等等。主記憶體102之大小大於內部記憶體107之一大小。一般而言，記憶體愈大，電力消耗變得愈大。
在該兩個電力控制裝置之間，電力控制裝置104將電力饋送至主 記憶體102及SoC 101，且電力控制裝置105將電力饋送至EPD 103。此等電力控制裝置104及105可使用自CPU 106輸出之控制信號加以控制。然而，此結構並不確定，同時其亦可具有其中一單個電力控制裝置將電力饋送至主記憶體102、SoC 101及EPD 103之一結構。此同樣適用於下列實施例。
內部記憶體107係具有小容量及低電力消耗之一晶片上記憶體。因此，用於對內部記憶體107之記憶體存取之成本(諸如電力消耗、存取時間等等)係小的。具有低電力消耗之內部記憶體107具有(例如)兩個緩衝器#0及#1。緩衝器之數目不限於2，同時可應用一或兩個或更多個緩衝器。
圖2係展示根據該第一實施例之一EPD控制裝置(排程器)201之一輪廓結構之一實例之一方塊圖。EPD控制裝置(排程器)201可為在CPU 106上操作之一作業系統(在下文中稱為OS)之一裝置驅動程式。
如圖2中所示，EPD控制裝置(排程器)201具有一排程單元206、一電力控制單元202、一資料大小調整單元203、一資料複製單元204及一更新程序指示單元205。當自在資料處理裝置100上操作之一應用程式、一中介軟體、一OS或類似物指示排程單元206更新EPD 103之整個螢幕時，排程單元206使電力控制單元202、資料大小調整單元203、資料複製單元204及更新程序指示單元205彼此協作操作。根據此操作，排程單元206進行排程使得將主記憶體102上之更新資料分割為片段，將分割資料循序交替地複製至內部記憶體107上之兩個緩衝器#0及#1，且EPD控制器108執行自緩衝器#0或#1針對EPD 103之更新程序。當更新EPD 103時，應電力開啟具有緩衝器#0及#1之內部記憶體107之電力。複製至內部記憶體107及自內部記憶體107讀出所需之成本(諸如電力消耗、存取時間或類似物)可保持為小。另一方面，在此週期期間，可關閉主記憶體102(其係一非揮發性記憶體)電力。因 此，與其中自主記憶體102直接更新EPD 103之一情況相比，此可大幅減小總電力消耗。
圖3係展示根據該第一實施例之藉由EPD控制裝置(排程器)201排程之操作時序之一實例之一時序圖。圖3展示其中將更新資料分割為四個之一情況之一實例。因此，在圖3中所示之實例中，執行四次複製程序且執行四次更新程序。
如圖3中所示，某一複製程序與下一複製程序之間之一週期係其中未對主記憶體102進行記憶體存取之一閒置時間。因此，藉由使用一非揮發性記憶體(在該非揮發性記憶體之情況下，即時關閉主記憶體102電力，亦不會抹除未經處理之分割資料)，可在閒置時間期間關閉主記憶體102電力。如上所述，與其中自具有高電力消耗之一主記憶體直接執行更新程序之情況相比，藉由將資料複製至具有低電力消耗之記憶體及自該記憶體執行更新程序可減小電力消耗。此外，如圖3中所示，藉由並行執行複製程序及更新程序，可將由複製程序引起之延遲隱藏在更新程序背後。
接著，在圖4及圖5中展示用於在EPD 103之更新程序期間關閉主記憶體102電力之EPD控制裝置(排程器)201之一程序流程之一特定實例。然而，因為圖4及圖5中所示之程序流程僅僅係用於達成如圖3中所示之操作時序之一實例，所以實施例不限於此流程。此同樣適用於下列實施例。
當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103時，開始圖4中所示之程序流程。
在圖4中所示之程序流程中，首先，在主記憶體102未經電力開啟時，為準備一可能後續複製程序，電力控制單元202使用電力控制裝置104開啟主記憶體102電力(步驟S301)。
接著，資料大小調整單元203將主記憶體102上之更新資料分割為複數個分割資料(步驟S302)。更新資料可為諸如待顯示在EPD 103上之影像資料之資料。
接著，資料複製單元204執行一複製程序以將該複數個分割資料中的初始分割資料複製至內部記憶體107上之緩衝器#0(步驟S303)。此後，資料複製單元204等待至緩衝器#0之複製程序之完成(步驟S304)。
在完成至緩衝器#0之複製程序之後，接著，在主記憶體102未經電力開啟時，電力控制單元202開啟主記憶體102電力(步驟S305)。
因此，當仍存在未完成複製程序之下一分割資料時，資料複製單元204將該下一分割資料複製至緩衝器#1(步驟S306)。此外，更新程序指示單元205在未等待將下一分割資料複製至緩衝器#1之程序完成的情況下指示EPD控制器108自已完成複製至EPD 103之一程序之緩衝器#0執行一更新程序(步驟S307)，且接著等待更新程序之完成(步驟S308)。
在完成自緩衝器#0至EPD 103之更新程序之後，排程單元206切換緩衝器(步驟S309)。藉此，在後續程序中，已識別為緩衝器#0之緩衝器變為一緩衝器#1且識別為緩衝器#1之緩衝器變為一緩衝器#0。
此後，排程單元206確認是否完成所有分割資料之更新程序(步驟S310)，且當程序被確認為完成(步驟S310；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S310；否)時，排程單元206返回至步驟S304並對下一分割資料執行該等程序。
如圖5中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖4中所示之操作使用電力控制裝置104關閉主記憶體102電力(步驟S321)。藉此，可在更新程序期間關閉主記憶體 102電力。
在圖3至圖5中，例如，雖然解釋在更新資料不屬於內部記憶體107(或緩衝器)之一容量內時指示更新一次EPD 103之整個螢幕時分割更新資料之情況，但是在其中更新EPD 103之螢幕之一部分之部分更新程序之一情況中亦可採用相同程序。
此外，在更新資料屬於內部記憶體107(或緩衝器)之容量內且接收到一次用於更新螢幕之一部分之指示之一簡單情況中，無須藉由資料大小調整單元203執行分割程序。在該情況下，僅需依序執行一次圖3中之初始複製程序(1)及初始更新程序(1)，且在更新程序中間關閉主記憶體102電力。此同樣適用於下列實施例。
在圖3中所示之操作時序之實例中，解釋其中分期執行用於更新一次EPD 103之整個螢幕之指示之情況。又，例如在其中針對EPD103之螢幕上之四個不同區域循序或以短時間間隔指示四次獨立小部分更新之一情況中，可藉由上述相同程序流程達成操作時序。即，因為此兩種情況之間的差異在於：在一情況中，EPD 103之螢幕被分割為四個且執行四次更新程序，且在另一情況中，更新先前分割之四個區域(即，無需分割程序)，所以可將相同程序流程應用於該兩種情況。此處，一小部分更新係其中更新資料之一大小屬於各緩衝器內之一更新程序。
此外，在其中循序或以短時間間隔接收用於獨立小更新之複數個指示之一情況中，當EPD控制器108具有並行執行複數個部分更新之一功能時，排程單元206可將一操作時序排程為圖6中所示之操作時序。如圖6中所示，因為可並行執行更新程序，所以更新程序A與更新程序B彼此重疊。圖6展示其中以短時間間隔接收針對一螢幕上之四個不同區域進行獨立更新程序之指示且可並行執行兩個部分更新程序之一情況之一實例。在圖6中，在複製(1)及複製(2)處將初始兩個更 新資料複製至內部記憶體上之緩衝器#0及#1，且自緩衝器#0及#1並行執行更新程序(1)及更新程序(2)。在完成更新程序(1)之後，因為內部記憶體107上之緩衝器#0變得可用，所以執行複製(3)，且自緩衝器#0執行更新程序(3)。此後，當完成更新程序(2)時，因為緩衝器#1變得可用，所以執行複製(4)，且自緩衝器#1執行更新程序(4)。又，在此情況下，可在未執行複製程序之一閒置時間期間關閉主記憶體102電力，且因此可藉由上述相同程序流程減小電力消耗。如同上述實例，可將由複製程序引起之延遲隱藏在更新程序背後。
接著，在圖7中，展示其中更新資料不屬於緩衝器之容量內之一更新程序之一指示混合在如圖6中所示之獨立更新程序之指示中之一情況。在圖7中，首先接收到一小更新程序之一指示，其次接收到更新資料不屬於緩衝器之容量內之一更新程序之一指示，且接著再次接收到一小更新程序之一指示。作為條件，如同圖6，可並行執行兩個更新程序且提供緩衝器#0及#1。在其中用於第二更新程序之更新資料之大小屬於所添加的兩個緩衝器之容量內但不屬於一單個緩衝器之容量內之一情況下，可藉由使用一分割程序處置該情況。即，首先執行至內部記憶體107上之緩衝器#0之複製(1)，且自緩衝器#0執行更新程序(1)。接著，將第二更新程序之更新資料分割為兩個，執行分割更新資料之一前半部至可用緩衝器#1之複製(2a)，且自緩衝器#1執行更新程序(2a)。在完成更新程序(1)之後，因為緩衝器#0變得可用，所以執行分割更新資料之一後半部至可用緩衝器#0之複製(2b)，且自緩衝器#0執行更新程序(2b)。以此方式，可使用不屬於緩衝器之容量內之更新資料處置一更新程序。在圖7中之複製程序之間之一閒置時間期間，可關閉主記憶體102電力，且因此可藉由上述相同的程序流程減小電力消耗。此外，當更新資料極小時(即，當內部記憶體相對於更新資料足夠大時)，藉由使緩衝器之數目增加至大於EPD控制器108可 執行之並行執行之數目，可預先執行必要的複製。
接著，在圖8中，如圖6中，展示其中相對於EPD 103之螢幕上之四個不同區域執行四個獨立更新程序之一情況。在圖8中，指示一第一更新程序，在指示該第一更新程序之後不久，同時指示第二更新程序及第三更新程序且在指示該等第二及第三更新程序之後不久，指示一第四更新程序。只要圖8之EPD控制器108可並行執行四個更新程序，便可並行執行更新程序A至D。例如，為並行執行四個更新程序，在內部記憶體107中配置四個緩衝器#0至#3。在圖8中，執行至內部記憶體107上之緩衝器#0之複製(1)且自緩衝器#0執行更新(1)。執行至緩衝器#1及#2之複製(2)及複製(3)且自緩衝器#1及#2同時開始且與更新程序(1)並行執行更新程序(2)及更新程序(3)。執行至內部記憶體107上之緩衝器#3之複製(4)且自緩衝器#3執行更新程序(4)。如圖8中所示，在複製程序之間之一閒置時間期間，可關閉主記憶體102電力，且因此可藉由上述相同程序流程減小電力消耗。此外，當更新資料極小時(即，當內部記憶體相對於更新資料具有足夠空間時)，藉由使緩衝器之數目增加至大於EPD控制器108可執行之並行執行之數目(在此情況下，5個或更多個)，可預先執行必要的複製。
使用更新程序之並行執行之此排程方法可適用於其他下列實施例。在圖式中未展示，但是因為在複製程序之前預處理等等係必需的，所以在預處理期間需要開啟主記憶體102電力。
部分更新程序之大小可彼此不同。如圖9中所示，當包含一大部分更新程序時，藉由採用其中自主記憶體102直接執行大部分更新程序且將在該大部分更新程序之後不久指示之其他小更新程序複製至內部記憶體並自該內部記憶體執行該等小更新程序之一結構，可在完成一大更新區域之大部分更新程序時關閉主記憶體102電力。因此，可減小電力消耗。在圖9中，歸因於自主記憶體102執行更新程序(1)， 在更新程序(1)期間不可關閉主記憶體102電力。另一方面，因為執行至內部記憶體107之複製(2)(其指示或排程於更新程序(1)之後)且自內部記憶體107執行更新程序(2)，所以當提前完成更新程序(1)時，可在執行更新程序(2)的同時關閉主記憶體102電力。
EPD之一更新模式及一波形可不同。此等同樣亦適用於下列實施例。
一波形每次可連同諸如待顯示之影像資料之資料一起複製至內部記憶體107或可在複製分割資料之初始資料時連同該初始資料一起複製。亦可能的是，在開始一系列更新程序或使系統開機時，先前已將波形複製至內部記憶體107。此外，亦可能的是，該波形保留在主記憶體102上且EPD控制器108自主記憶體102讀出該波形。
此外，可能的是，取決於待顯示之資料之一特性複製整個波形或僅複製波形之一必要部分。此外，波形之一複製目的地可為內部記憶體107上之緩衝器#0或#1，或可為配置在內部記憶體107中針對波形之一專用區域。此同樣適用於下列實施例。
在第一實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採用其中EPD控制器108配置於SoC 101外部之一結構。
根據第一實施例，藉由使用具有低電力消耗之一記憶體存取取代對儲存更新資料之一記憶體之一耗時耗電記憶體存取，可產生不具備對需要高電力消耗之記憶體之記憶體存取之一閒置時間同時更新諸如電子紙之一記憶體顯示器(此需要相當長時間)。藉此，在閒置時間期間，因為可關閉諸如一MRAM之一非揮發性記憶體電力，所以可減小顯示器之電力消耗。
第二實施例
接著，將使用隨附圖式詳細描述根據一第二實施例之控制裝 置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第一實施例中，雖然針對資料處理裝置100中之主記憶體102使用諸如一MRAM之一非揮發性記憶體，但是在第二實施例中，使用諸如一DRAM之一揮發性記憶體。根據第二實施例之一資料處理裝置及一EPD控制裝置(排程器)之基本組態與圖1及圖2中所示之資料處理裝置100及EPD控制裝置(排程器)201之組態相同，且因此將藉由參考資料處理裝置100及EPD控制裝置(排程器)201而省略其等之冗餘解釋。
在其中針對主記憶體102使用諸如一DRAM之揮發性記憶體之一情況中，當切斷對主記憶體102之電力供應時，將抹除主記憶體102中之資料。因此，在第二實施例中，為減小電力消耗，在複製程序之間不存在記憶體存取之一閒置時間期間，執行能夠抑制電力消耗同時維持資料之一省電模式，諸如實施於一記憶體中之一自刷新模式。
圖10係展示根據第二實施例之藉由一EPD控制裝置(排程器)201排程之操作時序之一實例之一時序圖。在圖10中，基本操作時序可與圖3中所示之操作時序相同。然而，在圖10與圖3之間，結構上不同之處在於：在圖10之情況下，在複製程序之間之閒置時間期間將諸如一DRAM之主記憶體102設定為一省電模式。
接著，在圖11及圖12中展示用於在EPD 103之更新程序期間將主記憶體102設定為一省電模式之EPD控制裝置(排程器)201之一程序流程之一特定實例。在圖11中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
如圖11中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103時，(例如)首先若主記憶體102之一操作模式未被設定為一正常模式，則為準備一可能後續複製程序，電力控制單元202使 用記憶體控制器110將主記憶體102之操作模式設定為正常模式(步驟S501)。接著，藉由執行與圖4中之步驟S302或S304相同之操作，將初始分割資料複製至緩衝器#0。此處，正常模式係其中主記憶體102相對於一記憶體存取正常地操作之一操作模式。正常模式下的電力消耗大於省電模式下的電力消耗。
在完成至緩衝器#0之複製程序之後，接著，當主記憶體102之操作模式未被設定為正常模式時，電力控制單元藉由設定記憶體控制器110而將主記憶體102之操作模式設定為正常模式(步驟S502)。接著，藉由執行與圖4中之步驟S306至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元206切換緩衝器。
此後，排程單元206確認是否完成所有分割資料更新程序(步驟S503)，且當程序被確認為完成(步驟S503；是)時，排程單元206完成操作。另一方面，當程序被確認未完成(步驟S503；否)時，排程單元206返回至步驟S304並針對下一分割資料執行該等程序。
如圖12中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖11中所示之操作藉由設定記憶體控制器110而將主記憶體102之操作模式設定為省電模式(步驟S511)。藉此，可在更新程序期間減小主記憶體102之電力消耗。
在圖10至圖12中，雖然將其中更新EPD 103之整個螢幕之情況解釋為一實例，但是在其中更新EPD 103之螢幕之一部分之部分更新程序之一情況中亦可採用相同程序。
此外，如第一實施例中，在使用一小更新資料或類似物進行部分更新程序的情況中，未執行分割程序且僅需依序執行圖10中之初始複製程序(1)及初始更新程序(1)，且在自內部記憶體107之更新程序中間，將主記憶體102設定為省電模式。
此外，如第一實施例中，亦在其中對螢幕上之不同區域指示獨立部分更新程序之情況中，可藉由使用第一實施例中之並行部分更新程序之相同方法減小電力消耗。
此外，在第二實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採用其中EPD控制器108配置於SoC 101外部之一結構。
第三實施例
接著，將使用隨附圖式詳細描述根據第三實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第三實施例中，藉由EPD控制裝置(排程器)201在除分割資料至緩衝器#0或#1之複製程序以外之一週期期間降低匯流排109之一操作頻率而減小電力消耗。在第三實施例中，將解釋基於第一實施例之結構之一實例。在此情況下，除藉由關閉主記憶體102電力獲得節能之優勢以外，亦可藉由降低匯流排109之操作頻率獲得節能之優勢。基本實施例不限於第一實施例，同時可應用第二實施例及下列其他實施例。根據第三實施例之一資料處理裝置及一EPD控制器之基本組態與圖1及圖2中所示之資料處理裝置100及EPD控制裝置201之組態相同，且因此將藉由參考資料處理裝置100及EPD控制裝置201而省略其等之冗餘解釋。
圖13係展示根據第三實施例之藉由一EPD控制裝置(排程器)201排程之操作時序之一實例之一時序圖。在圖13中，基本操作時序可與圖3中所示之操作時序相同。然而，在圖13與圖3之間，結構上不同之處在於在圖13之情況下，在複製程序之間之閒置時間期間除關閉主記憶體102電力以外亦降低匯流排109之操作頻率。
接著，在圖14及圖15中展示用於在EPD 103之更新程序期間關閉主記憶體102電力之EPD控制裝置(排程器)201之一程序流程之一特定 實例。在圖14中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
如圖14中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103時，(例如)首先藉由執行與圖4中之步驟S301及S302相同之步驟，將主記憶體102上之更新資料分割為複數個分割資料，同時開啟主記憶體102電力。
接著，當匯流排109之一操作頻率未被設定為一正常操作頻率時，電力控制單元202將匯流排109之操作頻率設定為正常操作頻率(步驟S701)。此後，藉由執行與圖4中之步驟S303至S305相同之操作，將初始分割資料複製至緩衝器#0，且在主記憶體102電力關閉之情況下開啟主記憶體電力。接著，當匯流排109之操作頻率未被設定為一正常操作頻率時，電力控制單元202將匯流排109之操作頻率設定為正常操作頻率(步驟S702)。接著，藉由執行與圖4中之步驟S306至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元206切換緩衝器。
此後，排程單元206確認是否完成所有分割資料之更新程序(步驟S703)，且當程序被確認為完成(步驟S703；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S703；否)時，排程單元206返回至步驟S304並針對下一分割資料執行該等程序。
如圖15中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖14中所示之操作使用電力控制裝置104關閉主記憶體102電力(步驟S321)，且將匯流排109之操作頻率設定為低於正常操作頻率之一操作頻率(步驟S711)。總而言之，藉由關閉主記憶體102電力，即使在對顯示器進行更新時亦可減小主記憶體之電力消 耗。在更新程序期間降低匯流排109之操作頻率可進一步減小電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
在圖13至圖15中，雖然將其中更新EPD 103之整個螢幕之情況解釋為一實例，但是亦如上述實施例解釋般，在以下情況中可應用相同程序：部分更新；因為更新資料屬於內部記憶體之容量內而無需分割資料；及將EPD控制器之並行部分更新用於針對螢幕上之不同區域之獨立部分更新程序。
此外，在第三實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採用其中EPD控制器108配置於SoC 101外部之一結構。
第四實施例
接著，將使用隨附圖式詳細描述根據一第四實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第四實施例中，EPD控制裝置(排程器)執行一預處理以準備決定為接著顯示或極有可能接著顯示之更新資料(在下文中稱為下一更新資料)，同時執行作為當前顯示目標之資料(在下文中稱為當前更新資料)之一複製程序。根據此結構，可將由相對於下一更新資料之預處理引起之一延遲隱藏在複製程序背後。如上所述，預處理可包含用於將色彩資料轉換為灰階資料或單色資料之一轉換程序、用於自動地選擇最適合更新EPD之一波形之一選擇程序等等。
根據第四實施例之一資料處理裝置之一基本組態可與圖1中所示之資料處理裝置100之組態相同。根據第四實施例之一EPD控制裝置具有圖16中所示之一結構。圖16係展示根據第四實施例之一EPD控制 裝置(排程器)901之一輪廓結構之一方塊圖。EPD控制裝置(排程器)901可為在CPU 106上操作之一OS之一裝置驅動程式。
如圖16中所示，EPD控制裝置(排程器)901具有一排程單元907、一電力控制單元902、一資料大小調整單元903、一資料複製單元904、一更新程序指示單元905及一預處理指示單元906。電力控制單元902、資料大小調整單元903、資料複製單元904及更新程序指示單元905可與電力控制單元202、資料大小調整單元203、資料複製單元204及更新程序指示單元205相同。
預處理指示單元906指示加速度器111(參見圖1)執行相對於下一更新資料之預處理。當自在資料處理裝置100上操作之一應用程式、一中介軟體、一OS或類似物指示排程單元907更新EPD 103之整個螢幕時，排程單元907使電力控制單元902、資料大小調整單元903、資料複製單元904、更新程序指示單元905及預處理指示單元906彼此協作操作。根據此操作，排程單元907進行排程使得將主記憶體102上之更新資料分割為片段，將分割資料循序交替地複製至內部記憶體107上之兩個緩衝器#0及#1，EPD控制器108執行自緩衝器#0或#1針對EPD 103之更新程序，且執行相對於主記憶體102上之下一更新資料之預處理。
圖17係展示根據第四實施例之藉由EPD控制裝置(排程器)901排程之操作時序之一實例之一時序圖。如圖17中所示，可與複製程序並行執行相對於下一更新資料之預處理。藉此，可隱藏相對於下一更新資料之預處理。此外，圖17中所示之基本操作時序可與圖3中所示之操作時序相同。此外，如圖17中所示，除關閉主記憶體102電力以外，亦可在複製程序之間之閒置時間期間降低匯流排109之操作頻率。
接著，圖18及圖19中展示用於隱藏相對於下一更新資料之預處 理同時在EPD 103之更新程序期間關閉主記憶體102電力之EPD控制裝置(排程器)901之一程序流程之一特定實例。在圖18中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
如圖18中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)901之排程單元907使用主記憶體102上之更新資料更新一次EPD 103時，(例如)首先藉由執行與圖4中之步驟S301及S302相同之步驟，將主記憶體102上之更新資料分割為複數個分割資料，同時開啟主記憶體102電力。
接著，資料大小調整單元903將主記憶體102上之原始資料(其係下一更新資料之一源)分割為複數個分割資料，分割數目與當前更新資料之數目相同(步驟S1001)。此處，作為更新資料之一源之資料係自(例如)一應用程式、一中介軟體或類似物寫入一訊框緩衝器中之未經預處理資料。因此，經預處理資料變為更新資料。
接著，藉由執行與圖4中之步驟S303相同之操作，資料複製單元904將該複數個分割資料中之初始資料複製至內部記憶體107上之緩衝器#0，且接著當執行至內部記憶體107上之緩衝器#0之複製程序及相對於資料(其係下一更新資料之源)之預處理時，資料複製單元904等待複製程序及預處理之完成(步驟S1002)。然而，若未執行預處理，則自然無須等待預處理之完成。
在完成複製程序及預處理之後，接著當主記憶體102未經電力開啟時，藉由執行與圖4中之步驟S305及S306相同之操作，電力控制單元902開啟主記憶體102電力，且當留下未完成複製程序之下一分割資料時，資料複製單元904將分割資料複製至緩衝器#1。
接著，當存在待執行之預處理時，預處理指示單元906指示加速度器111執行預處理(步驟S1004)。當開始第N個分割資料(N係一自然 數)之一複製程序時，待執行之預處理係相對於步驟S1001中分割之資料(其係下一更新資料之源)中之第一至第N個分割資料之一預處理。亦可能的是，在步驟S306中之操作之前執行步驟S1004中之操作。
接著，藉由執行與圖4中之步驟S307至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元907切換緩衝器。
此後，排程單元907確認是否完成所有分割資料之更新程序(步驟S1005)，且當程序被確認為完成(步驟S1005；是)時，排程單元907完成操作。另一方面，當程序被確認為未完成(步驟S1005；否)時，排程單元907返回至步驟S1002並針對下一分割資料執行該等程序。
如圖19中所示，當在EPD 103之更新程序中間完成至緩衝器#0或#1之複製程序及相對於作為下一更新資料之源之資料之預處理時，對電力控制單元902通知複製程序及預處理之完成。回應於此，電力控制單元902獨立於圖18中所示之操作使用電力控制裝置104關閉主記憶體102電力(步驟S1011)。藉此，可在更新程序期間減小主記憶體102之電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
預處理可為將下一次更新所需之一波形複製至內部記憶體107之一程序。預處理無須係用於準備下一更新資料之一程序。此外，預處理無須係與影像處理有關之一程序。例如，預處理可為任何種類的程序，且若存在預先對資料處理裝置100執行之一程序或極有可能預先對資料處理裝置100執行之一程序，則可與複製程序並行執行此程序。在此情況下，與複製程序重疊之一程序可為藉由分割一相對較重負荷程序產生之一程序或藉由組合相對較輕負荷程序產生之一程序。
在圖17至圖19中，雖然將其中更新EPD 103之整個螢幕之情況解 釋為一實例，但是亦如上述實施例解釋般，在以下情況中可應用相同程序：部分更新；因為更新資料屬於內部記憶體之容量內而無需分割資料；及將EPD控制器之並行部分更新用於針對螢幕上之不同區域之獨立部分更新程序。
此外，在第四實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採用其中EPD控制器108配置於SoC 101外部之一結構。
第五實施例
接著，將使用隨附圖式詳細描述根據一第五實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第五實施例中，如第四實施例，EPD控制裝置(排程器)執行一預處理同時執行一複製程序。雖然在第四實施例中，相對於下一更新資料之預處理與當前更新資料之複製程序重疊，但是在第五實施例中，相對於當前更新資料之預處理與當前更新資料之複製程序重疊。根據此結構，可將由相對於更新資料之預處理引起之一延遲隱藏在複製程序背後。
根據第五實施例之一資料處理裝置之一基本組態可與圖1中所示之資料處理裝置100之組態相同。此外，根據第五實施例之一EPD控制裝置(排程器)之一基本組態可與圖16中所示之EPD控制裝置(排程器)901之組態相同。
圖20係展示根據第五實施例之藉由EPD控制裝置(排程器)901排程之操作時序之一實例之一時序圖。如圖20中所示，可執行相對於當前更新資料之預處理之至少一部分同時執行相同更新資料之複製程序。藉此，可隱藏複製程序之後相對於更新資料之預處理之至少一部分。例如，在圖20中所示之實例中，針對分割為片段之資料(其係更新資料之源)中之第二資料及後續資料之預處理與複製程序重疊。因 此，隱藏針對分割更新資料中之第二資料及後續資料之預處理。在圖20中，基本操作時序可與圖3中所示之操作時序相同。此外，如圖20中所示，除關閉主記憶體102電力以外，亦可在複製程序之間之閒置時間期間降低匯流排109之操作頻率。
接著，在圖21及圖22中展示用於隱藏相對於當前更新資料之預處理之至少一部分同時在EPD 103之更新程序期間關閉主記憶體102電力之EPD控制裝置(排程器)901之一程序流程之一特定實例。在圖21中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
如圖21中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)901之排程單元907使用主記憶體102上之更新資料更新一次EPD 103時，(例如)首先藉由執行與圖4中之步驟S301相同之步驟，開啟主記憶體102電力。
接著，資料大小調整單元903將主記憶體102上之資料(其係當前更新資料之源)分割為複數個分割資料(步驟S1201)。接著，當存在待執行之一預處理時，預處理指示單元906指示加速度器111執行預處理(步驟S1202)。
接著，藉由執行與圖4中之步驟S303相同之操作，資料複製單元904將該複數個分割資料中之初始資料複製至內部記憶體107上之緩衝器#0，且接著當執行至內部記憶體107上之緩衝器#0之複製程序及相對於作為下一更新資料之源之資料之預處理時，資料複製單元904等待複製程序及預處理之完成(步驟S1203)。然而，若不存在待執行之複製程序及預處理，則自然無須等待其等之完成。
在完成複製程序及預處理之後，接著當主記憶體102未經電力開啟時，藉由執行與圖4中之步驟S305及S306相同之操作，電力控制單元902開啟主記憶體102電力，且當留下未完成複製程序之下一分割資 料時，資料複製單元904將分割資料複製至緩衝器#1。
接著，當存在待執行之一預處理時，預處理指示單元906指示加速度器111執行預處理(步驟S1204)。亦可能的是，在步驟S306中之操作之前執行步驟S1204中之操作。
接著，藉由執行與圖4中之步驟S307至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元907切換緩衝器。
此後，排程單元907確認是否完成所有分割資料之更新程序(步驟S1205)，且當程序被確認為完成(步驟S1205；是)時，排程單元907完成操作。另一方面，當程序被確認為未完成(步驟S1205；否)時，排程單元907返回至步驟S1203並針對下一分割資料執行該等程序。
如圖22中所示，當在EPD 103之更新程序中間完成至緩衝器#0或#1之複製程序及相對於作為下一更新資料之源之資料之預處理時，對電力控制單元902通知複製程序及預處理之完成。回應於此，電力控制單元902獨立於圖21中所示之操作使用電力控制裝置104關閉主記憶體102電力(步驟S1211)。藉此，可在更新程序期間減小主記憶體102之電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
在圖20至圖22中，雖然將其中更新EPD 103之整個螢幕之情況解釋為一實例，但是亦如上述實施例解釋般，在以下情況中可應用相同程序：部分更新；因為更新資料屬於內部記憶體之容量內而無需分割資料；及將EPD控制器之並行部分更新用於針對螢幕上之不同區域之獨立部分更新程序。
此外，在第五實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採 用其中EPD控制器108配置於SoC 101外部之一結構。
第六實施例
接著，將使用隨附圖式詳細描述根據一第六實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
雖然在上述實施例中，已解釋其中內部記憶體107具有兩個緩衝器之情況，但是在第六實施例中，將解釋其中內部記憶體107具有一單個緩衝器之一情況。根據第六實施例之一資料處理裝置及一EPD控制器之基本組態與圖1及圖2中所示之資料處理裝置100及EPD控制器(排程器)201之組態相同，且因此將藉由參考資料處理裝置100及EPD控制器201而省略其等之冗餘解釋。
圖23係展示根據第六實施例之藉由EPD控制裝置(排程器)排程之操作時序之一實例之一時序圖。如圖23中所示，在其中內部記憶體107具有一單個緩衝器之情況中，交替地執行複製程序及更新程序。在此情況下，可在複製程序之間之閒置時間期間(即，更新EPD 103之程序期間)關閉主記憶體102電力。以此方式，即使使用一單個緩衝器，亦可減小主記憶體102之電力消耗。除關閉主記憶體102電力以外，亦可降低匯流排109之操作頻率。
接著，在圖24中展示用於在使用一單個緩衝器之EPD 103之更新程序期間將主記憶體102設定為電力關閉之EPD控制裝置(排程器)201之一程序流程之一特定實例。
如圖24中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103時，(例如)首先資料大小調整單元203將主記憶體102上之更新資料分割為複數個分割資料(步驟S1401)。
接著，當主記憶體102未經電力開啟時，為準備一可能後續複製程序，電力控制單元202使用電力控制裝置104開啟主記憶體102電力 (步驟S1402)。
接著，資料複製單元204執行用於將該複數個分割資料中未完成複製程序之分割資料中之初始分割資料複製至內部記憶體107之一複製程序(步驟S1403)。此後，資料複製單元204等待至內部記憶體107之複製程序之完成(步驟S1404)。
在完成至內部記憶體107之複製程序之後，接著電力控制單元202關閉主記憶體102電力(步驟S1405)。藉此，可在更新程序期間關閉主記憶體102電力。
接著，更新程序指示單元205指示EPD控制器108基於儲存於內部記憶體107中之分割資料執行一更新程序(步驟S1406)，且接著等待更新程序之完成(步驟S1407)。可反轉步驟S1405及S1406之順序。
此後，排程單元206確認是否完成所有分割資料之更新程序(步驟S1408)，且當程序被確認為完成(步驟S1408；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S1408；否)時，排程單元206返回至步驟S1402並針對下一分割資料執行該等程序。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
在圖23及24中，雖然解釋其中更新EPD 103之整個螢幕之情況，但是在其中更新EPD 103之螢幕之一部分之部分更新程序之一情況中亦可採用相同程序。此外，在其中因為更新資料屬於內部記憶體107之緩衝器之容量內而無須分割更新資料之一情況中，如第一實施例之情況，僅需要執行圖23中之初始複製程序(1)及初始更新程序(1)，且可在更新程序中間關閉主記憶體102電力。
此外，在第六實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採 用其中EPD控制器108配置於SoC 101外部之一結構。
第七實施例
接著，將使用隨附圖式詳細描述根據一第七實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第七實施例中，將解釋其中更新EPD 103之螢幕之部分之一情況。
根據第七實施例之一資料處理裝置及一EPD控制器之基本組態與圖1及圖2中所示之資料處理裝置100及EPD控制裝置(排程器)201之組態相同，且因此將藉由參考資料處理裝置100及EPD控制裝置201而省略其等之冗餘解釋。
圖25係展示根據第七實施例之藉由EPD控制裝置(排程器)排程之操作時序之一實例之一時序圖。在圖25中，展示其中藉由對複數個更新資料進行分組而產生四個資料集之一情況作為一實例。此處，一資料集係如分割資料般藉由資料複製單元204一次性複製至內部記憶體107之一資料單位。然而，其不限於此情況，同時亦可藉由對複數個更新資料進行分組而產生一單個資料集。此外，在產生資料集時，取決於更新資料(其係分組之目標)之一大小，可將一更新資料定義為一資料集。此外，當將兩個緩衝器分配於內部記憶體107中時，(例如)可將各資料集之一大小設定在內部記憶體107之一半容量內。
藉由執行更新程序同時將更新資料分組為資料集，可減小更新程序之數目及更新程序所需的預處理之數目，且當並行執行更新程序時，亦可增加其並行性。
如圖25中所示，用於藉由對一或多個更新資料進行分組而產生之一或多個資料集之基本操作時序可與用於圖3中所示之分割更新資料之操作時序相同。在圖25中，在完成一資料集(Gr1)之複製程序之後，執行包含於資料集(Gr1)中之更新程序(1)。此外，當執行更新程 序(1)時，執行下一資料集(Gr2)之一複製程序。根據此操作，如上述實施例般，因為可產生其中複製程序之間不存在記憶體存取之閒置時間，所以可關閉主記憶體102電力。因此，可減小電力消耗。此外，如圖25中所示，藉由使複製程序與更新程序重疊，可隱藏由複製程序引起之一延遲。除關閉主記憶體102電力以外，亦可降低匯流排109之操作頻率。
接著，在圖26及圖27中展示用於在相對於藉由對一或多個更新資料進行分組而產生之四個資料集之EPD 103之更新程序期間將主記憶體102之操作模式設定為一省電模式之EPD控制裝置(排程器)201之一程序流程之一特定實例。在圖26中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
如圖26中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之複數個更新資料更新EPD 103中之複數個區域時，(例如)首先為支持一可能後續複製程序，電力控制單元202使用記憶體控制器110開啟主記憶體102電力。
接著，資料大小調整單元203藉由對主記憶體102上之複數個更新資料進行分組而產生一或多個(此處，四個)資料集(步驟S1601)。接著，資料複製單元204執行一複製程序以將該複數個資料集中之初始資料集複製至主記憶體107上之緩衝器#0(步驟S1602)。此後，藉由執行與圖4中之步驟S304及S305相同之操作，在完成初始資料集至緩衝器#0之後，若主記憶體102電力關閉，則開啟主記憶體電力。
接著，當仍存在未完成複製程序之下一資料集時，資料複製單元204將該下一資料集複製至緩衝器#1(步驟S1603)。接著，藉由執行與圖4中之步驟S307至S309相同之操作，在完成至緩衝器#1之複製程序之前執行更新程序，且在完成更新程序之後，排程單元206切換緩 衝器。
此後，排程單元206確認是否完成所有資料集之更新程序(步驟S1604)，且當程序被確認為完成(步驟S1604；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S1604；否)時，排程單元206返回至步驟S304並針對下一資料集執行該等程序。
如圖27中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖26中所示之操作使用電力控制裝置104關閉主記憶體102電力(步驟S1611)。藉此，可在更新程序期間關閉主記憶體102電力。
如上述實施例，在以下情況中可應用相同程序：當使用並行部分更新並行執行更新程序時，藉由關閉主記憶體102電力減小主記憶體102在除複製程序期間以外的閒置時間期間的電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
如同上述第四及第五實施例，在第七實施例中，可使相對於藉由對下一或當前更新資料分組而產生之資料集之預處理與複製程序重疊。此外，在第七實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採用其中EPD控制器108配置於SoC 101外部之一結構。
第八實施例
接著，將使用隨附圖式詳細描述根據一第八實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第八實施例中，將其中(例如)根據第一實施例之資料處理裝置100中之匯流排109、EPD控制器108及內部記憶體107被定義為一EPD 相關電力域之一情況解釋為一實例。在此情況下，可結構化使得在EPD 103之更新程序期間饋送EPD相關電力域。藉此，因為可切斷至SoC 101中之另一單元之電力饋送，所以可進一步減小電力消耗。
圖28係展示根據第八實施例之一資料處理裝置1800之一輪廓結構之一實例之一方塊圖。在圖28中，對於與圖1之組態相同之組態，將藉由使用相同參考數字參考圖1之組態而省略冗餘解釋。此外，根據第八實施例之一EPD控制裝置(排程器)之一基本組態與圖2中所示之EPD控制裝置201之組態相同，且因此將藉由參考EPD控制裝置201而省略其冗餘解釋。
如圖28中所示，根據第八實施例之資料處理裝置1800具有與圖1中所示之資料處理裝置100相同之結構。然而，在資料處理裝置1800中，匯流排109、EPD控制器108及內部記憶體107經管理作為一單個EPD相關電力域1811。除EPD 103以外，電力控制裝置105亦將電力饋送至EPD相關電力域1811。電力控制裝置104將電力饋送至主記憶體102及除EPD相關電力域1811以外之EPD電力域。
圖29係展示根據第八實施例之藉由一EPD控制裝置(排程器)201排程之操作時序之一實例之一時序圖。在圖29中，基本操作時序可與圖3中所示之操作時序相同。然而，在圖29與圖3之間，不同之處在於：在圖29之情況下，在複製程序之間之閒置時間期間，除關閉主記憶體102電力之外，亦關閉SoC 101中除EPD相關電力域1811以外之EPD電力域電力。除關閉主記憶體102及除EPD相關電力域1811以外的EPD電力域電力之外，亦可降低匯流排109之操作頻率。
接著，在圖30及圖31中展示用於在EPD 103之更新程序期間關閉主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域電力之EPD控制裝置(排程器)201之一程序流程之一特定實例。在圖30中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操 作而省略其等之冗餘解釋。
如圖30中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103時，首先，例如當主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域未經電力開啟時，為準備一可能後續複製程序，電力控制單元202使用電力控制裝置104開啟主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域電力(步驟S1901)。接著，藉由執行與圖4中之步驟S302至S304相同之操作，將初始分割資料複製至緩衝器#0。
在完成至緩衝器#0之複製程序之後，接著，當主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域之操作模式未經電力開啟時，電力控制單元202使用電力控制裝置104開啟主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域電力(步驟S1902)。接著，藉由執行與圖4中之步驟S306至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元206切換緩衝器。
此後，排程單元206確認是否完成所有分割資料之更新程序(步驟S1903)，且當程序被確認為完成(步驟S1903；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S1903；否)時，排程單元206返回至步驟S304並針對下一分割資料執行該等程序。
如圖31中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖30中所示之操作使用電力控制裝置104關閉主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域電力(步驟S1911)。藉此，可在更新程序期間減小主記憶體102及SoC 101中除EPD相關電力域1811以外的EPD電力域之電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可 使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。此外，在第八實施例中，雖然將使用兩個緩衝器之情況解釋為一實例，但是結構不限於此實例，同時亦可在使用一單個緩衝器之一情況中採用相同程序。
在圖29至圖31中，雖然將其中更新EPD 103之整個螢幕之情況解釋為一實例，但是亦可在更新EPD 103之螢幕之一部分之一情況中採用相同程序。此外，在第八實施例中，自然亦可如上述實施例所述般並行執行更新程序。此外，在其中部分更新EPD 103之螢幕之部分之一情況中，如在第七實施例之情況中，可藉由憑藉對複數個更新資料進行分組產生大小適當的複數個資料集而採用相同程序。
在第八實施例中，如同上述第四及第五實施例，可使相對於藉由對下一或當前更新資料分組而產生之資料集之預處理與複製程序重疊。此外，在第八實施例中，雖然將其中EPD控制器108整合於SoC 101中之結構解釋為一實例，但是該結構不限於此實例，同時亦可採用其中EPD控制器108配置於SoC 101外部之一結構。
第九實施例
接著，將使用隨附圖式詳細描述根據一第九實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第九實施例中，將其中根據第一實施例之資料處理裝置100中之EPD控制器108配置在SoC 101外部之一情況解釋為一實例。
圖32係展示根據第九實施例之一資料處理裝置2100之一輪廓結構之一實例之一方塊圖。在圖32中，對於與圖1之組態相同之組態，將藉由使用相同參考數字參考圖1之組態而省略冗餘解釋。此外，根據第九實施例之一EPD控制裝置(排程器)之一基本組態與圖2中所示之EPD控制裝置201之組態相同，且因此將藉由參考EPD控制裝置201而省略其等之冗餘解釋。
如圖32中所示，除圖1中之EPD控制器108用配置在SoC 101外部之一EPD控制器2103取代以外，根據第九實施例之資料處理裝置2100具有與圖1中所示之資料處理裝置100相同之結構。此外，第九實施例中之內部記憶體107係配置在EPD控制器2103中。內部記憶體107可為EPD控制器2103之一專用外部記憶體。
除EPD 103以外，電力控制裝置105亦將電力饋送至EPD控制器2103。電力控制裝置104將電力饋送至主記憶體102及SoC 101。
藉由此結構，因為在更新EPD 103之程序期間可將電力自電力控制裝置105饋送至EPD控制器2103，所以除關閉主記憶體102電力之外亦可關閉整個SoC 101電力。此處，電力控制裝置105與各單元之間之一關係不限於圖32中所示之結構。
圖33係展示根據第九實施例之藉由一EPD控制裝置(排程器)201排程之操作時序之一實例之一時序圖。在圖33中，基本操作時序可與圖3中所示之操作時序相同。然而，在圖33與圖3之間，不同之處在於：在圖33之情況下，在複製程序之間之閒置時間期間除關閉主記憶體102電力之外，亦可關閉SoC 101電力。
接著，在圖34及圖35中展示用於在EPD 103之更新程序期間關閉主記憶體102及SoC 101電力之EPD控制裝置(排程器)201之一程序流程之一特定實例。在圖34中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
如圖34中所示，當一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103時，例如，首先當主記憶體102及SoC 101未經電力開啟時，為準備一可能後續複製程序，電力控制單元202使用電力控制裝置104開啟主記憶體102及SoC 101電力(步驟S2201)。接著，藉由執行與圖4中之步驟S302至S304相同之操作，將初始分割資料複製至緩 衝器#0。
在完成至緩衝器#0之複製程序之後，接著當主記憶體102及SoC 101未經電力開啟時，電力控制單元202使用電力控制裝置104開啟主記憶體102及SoC 101電力(步驟S2202)。接著，藉由執行與圖4中之步驟S306至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元206切換緩衝器。
此後，排程單元206確認是否完成所有分割資料之更新程序(步驟S2203)，且當程序被確認為完成(步驟S2203；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S2203；否)時，排程單元206返回至步驟S304並針對下一分割資料執行該等程序。
如圖35中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖34中所示之操作使用電力控制裝置104關閉主記憶體102及SoC 101電力(步驟S2211)。藉此，可在更新程序期間減小主記憶體102及SoC 101之電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。此外，在第九實施例中，雖然將使用兩個緩衝器之情況解釋為一實例，但是結構不限於此實例，同時亦可在使用一單個緩衝器之一情況中採用相同程序。
在圖33至圖35中，雖然將其中更新EPD 103之整個螢幕之情況解釋為一實例，但是亦可在更新EPD 103之螢幕之一部分之一情況中採用相同程序。此外，在其中部分更新EPD 103之螢幕之部分之一情況中，如在第七實施例之情況中，可藉由憑藉對複數個更新資料分組產生大小適當的複數個資料集而採用相同程序。
在第九實施例中，如同上述第四及第五實施例，可使相對於藉 由對下一或當前更新資料分組而產生之資料集之預處理與複製程序重疊。
第十實施例
接著，將使用隨附圖式詳細描述根據一第十實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在第十實施例中，將其中對與根據第九實施例之資料處理裝置2100相同之結構添加一EPD專用記憶體之一情況解釋為一實例。在此情況下，在上述實施例中儲存於主記憶體102上之更新資料可在儲存於EPD專用記憶體中之後用於更新程序，或可直接儲存於EPD專用記憶體中。
圖36係展示根據第十實施例之一資料處理裝置2400之一輪廓結構之一實例之一方塊圖。在圖36中，由於與圖32相同之組態，將藉由給其等編上相同參考數字而省略其等之冗餘解釋。此外，根據第十實施例之一EPD控制裝置(排程器)之一基本組態與圖2中所示之EPD控制裝置201之組態相同，且因此將藉由參考EPD控制裝置201而省略其等之冗餘解釋。然而，在第十實施例中，EPD控制裝置(排程器)201係對EPD控制器2103執行之一程序。
如圖36中所示，惟在EPD控制器2103外部添加一EPD專用記憶體2412除外，根據第十實施例之資料處理裝置2400具有與圖32中所示之資料處理裝置2100相同之結構。在執行EPD控制器103之更新程序之前，將儲存於主記憶體102中之更新資料傳送至EPD專用記憶體2412。
EPD專用記憶體2412係一非揮發性記憶體，諸如一MRAM。然而，EPD專用記憶體2412不限於此記憶體，同時其可為一揮發性記憶體，諸如一DRAM。
除EPD控制器2103之外，電力控制裝置105亦將電力饋送至EPD 專用記憶體2412。電力控制裝置104將電力饋送至主記憶體102及SoC 101。然而，可藉由電力控制裝置104對EPD控制器2103及EPD專用記憶體2412進行電力饋送。
藉由此結構，因為在更新EPD 103之程序期間可將電力自電力控制裝置105饋送至EPD控制器2103，所以除關閉主記憶體102電力之外亦可關閉整個SoC 101電力。此外，在其中將諸如一MRAM之一非揮發性記憶體用於EPD專用記憶體2412之一情況中，亦可關閉EPD專用記憶體2412電力。
圖37係展示根據第十實施例之藉由一EPD控制裝置(排程器)201排程之操作時序之一實例之一時序圖。在圖37中，基本操作時序可與圖3中所示之操作時序相同。然而，在圖37與圖3之間，不同之處在於：在圖37之情況下，在複製程序之間之閒置時間期間關閉EPD專用記憶體2412電力。除關閉EPD專用記憶體2412電力之外，亦可關閉主記憶體102及SoC 101電力。
接著，在圖38及圖39中展示用於在EPD 103之更新程序期間關閉EPD專用記憶體2412電力之EPD控制裝置(排程器)201之一程序流程之一特定實例。在圖38中，對於與圖4中所示之操作相同之操作，將藉由參考圖4中所示之操作而省略其等之冗餘解釋。
圖38中所示之操作開始於一應用程式、一中介軟體或一OS請求EPD控制裝置(排程器)201之排程單元206使用主記憶體102上之更新資料更新一次EPD 103之後，且更新資料自主記憶體102傳送至EPD專用記憶體2412。此處，當EPD專用記憶體2412係諸如一MRAM之一非揮發性記憶體時，可初步將更新資料傳送至EPD專用記憶體2412並關閉EPD專用記憶體2412電力。
在圖38中所示之操作中，首先當EPD專用記憶體2412未經電力開啟時，電力控制單元202使用電力控制裝置105開啟EPD專用記憶體 2412電力(步驟S2501)。接著，藉由執行與圖4中之步驟S302至S304相同之操作，將初始分割資料複製至緩衝器#0。此處，專用資料之一儲存目的地係EPD專用記憶體2412而非主記憶體102。此與後續操作相同。
在完成至緩衝器#0之複製程序之後，接著當EPD專用記憶體2412未經電力開啟時，電力控制單元202使用電力控制裝置105開啟EPD專用記憶體2412電力(步驟S2502)。接著，藉由執行與圖4中之步驟S306至S309相同之操作，在完成下一分割資料之更新程序之後，排程單元206切換緩衝器。
此後，排程單元206確認是否完成所有分割資料之更新程序(步驟S2503)，且當程序被確認為完成(步驟S2503；是)時，排程單元206完成操作。另一方面，當程序被確認為未完成(步驟S2503；否)時，排程單元206返回至步驟S304並針對下一分割資料執行該等程序。
如圖39中所示，當在EPD 103之更新程序中間完成至緩衝器之複製程序時，對電力控制單元202通知複製程序之完成。回應於此，電力控制單元202獨立於圖38中所示之操作使用電力控制裝置105關閉EPD專用記憶體2412電力(步驟S2511)。藉此，可在更新程序期間減小EPD專用記憶體2412之電力消耗。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102及EPD專用記憶體2412時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102及EPD專用記憶體2412電力。此外，在第十實施例中，雖然將使用兩個緩衝器之情況解釋為一實例，但是結構不限於此實例，同時亦可在使用一單個緩衝器之一情況中採用相同程序。
在圖37至圖39中，雖然將其中更新EPD 103之整個螢幕之情況解釋為一實例，但是亦可在更新EPD 103之螢幕之一部分之一情況中採 用相同程序。此外，在其中部分更新EPD 103之螢幕之部分之一情況中，如在第七實施例之情況中，可藉由憑藉對複數個更新資料分組產生大小適當的複數個資料集而採用相同程序。
在第十實施例中，如同上述第四及第五實施例，可使相對於藉由對下一或當前更新資料分組而產生之資料集之預處理與複製程序重疊。
第十一實施例
接著，將使用隨附圖式詳細描述根據一第十一實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
在上述實施例中，將其中資料處理裝置係諸如一電子紙之顯示器之情況解釋為實例。然而，實施例不限於此等情況。例如，上述資料處理裝置可為用於經由一網絡(諸如一區域網路(LAN)、網際網路或類似網路)進行通信之一網路裝置。在此情況下，更新EPD 103之程序可用傳輸至網路/自網路接收之程序之至少一者取代。
圖40係展示根據第十一實施例之一資料處理裝置2700之一輪廓結構之一實例之一方塊圖。在第十一實施例中，將其中一無線LAN裝置被用作為資料處理裝置之一情況解釋為一實例。然而，亦可使用一有線LAN裝置而非無線LAN裝置作為資料處理裝置。在圖40中，由於與圖1相同之組態，將藉由給其等編上相同參考數字而省略其等之冗餘解釋。
如圖40中所示，除SoC 101中之EPD控制器108用一無線LAN控制器2708取代且省略加速度器111以外，根據第十一實施例之資料處理裝置2700具有與圖1中所示之資料處理裝置100相同之結構。無線LAN控制器2708之一存取點係一無線LAN而非EPD 103。然而，資料處理裝置2700可具有諸如EPD 103之一顯示器。此外，在資料處理裝置2700中，省略電力控制裝置105。可藉由電力控制裝置104對主記憶體 102及SoC 101進行電力饋送。
圖41係展示根據第十一實施例之一無線LAN控制裝置(排程器)2801之一輪廓結構之一方塊圖。無線LAN控制裝置(排程器)2801可為在CPU 106上操作之一OS之一裝置驅動程式。在圖41中，由於與圖2相同之組態，將藉由給其等編上相同參考數字而省略其等之冗餘解釋。
如圖41中所示，如EPD控制裝置(排程器)201般，無線LAN控制裝置2801具有排程單元206、電力控制單元202、資料大小調整單元203及資料複製單元204。此外，無線LAN控制裝置(排程器)2801具有一資料傳輸/接收單元2805來代替更新程序指示單元205。
當自(例如)在資料處理裝置2700上操作之一應用程式、一中介軟體、一OS或類似物指示排程單元206傳輸資料時，排程單元206使電力控制單元202、資料大小調整單元203、資料複製單元204及資料傳輸/接收單元2805彼此協作操作。根據此操作，排程單元206進行排程使得將主記憶體102上用於傳輸之資料(在下文中稱為傳輸資料)分割為片段，將分割資料循序交替地複製至內部記憶體107上之兩個緩衝器#0及#1，且無線LAN控制器2708執行自緩衝器#0或#1傳輸之一程序。當進行傳輸程序時，應開啟具有緩衝器#0及#1之內部記憶體107電力。傳輸資料所需的存取損失(諸如電力消耗、存取時間等等)與主記憶體102相比可保持為小。另一方面，在此週期期間，可關閉主記憶體102(其係一非揮發性記憶體)電力。藉此，可減小總電力消耗。
用於傳輸程序之操作亦可藉由反轉程序流程而適用於一接收程序。即，使用內部記憶體107中之兩個緩衝器執行接收程序，且在接收至緩衝器之資料之後，將所接收的資料循序複製至主記憶體102。因此，除執行複製程序之時間以外，即使執行接收程序亦可關閉主記憶體102電力。因此，可減小總電力消耗。
在第十一實施例中，雖然內部記憶體107定位於SoC 101中，但是其不限於此結構，同時亦可將內部記憶體107定位於無線LAN控制器2708中。此外在第十一實施例中，雖然無線LAN控制器2708定位於SoC 101中，但是其不限於此結構，同時亦可使用一外部無線LAN控制器。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
第十二實施例
接著，將使用隨附圖式詳細描述根據一第十二實施例之控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體。
上述資料處理裝置可為諸如一圖形處理單元(GPU)之一圖形加速度器。
圖42係展示根據第十二實施例之一資料處理裝置2900之一輪廓結構之一實例之一方塊圖。在第十二實施例中，將其中將用於卸載待在一GPU或類似物上處理用作影像處理、一通用GPU(GPGPU)或類似物之一重負荷算術處理之一加速度器用作資料處理裝置2900之一情況解釋為一實例。然而，實施例不限於此情況，同時亦可使用具有諸如EPD之一顯示器之一可攜式資料處理終端機、用於不具備一顯示器之超級電腦且面臨電力消耗減小之一問題之一處理元件(PE)或類似物作為資料處理裝置2900。
如圖42中所示，除SoC 101中之EPD控制器108用一GPU 2903取代且省略加速度器111以外，根據第十二實施例之資料處理裝置2900具有與圖1中所示之資料處理裝置100相同之結構。此外，在資料處理裝置2900中，省略電力控制裝置105且內部記憶體107定位於GPU 2903中。可藉由電力控制裝置104對主記憶體102及SoC 101進行電力 饋送。雖然圖42中省略加速度器111，但是亦可具有加速度器111。
圖43係展示根據第十二實施例之一GPU控制裝置(排程器)3001之一輪廓結構之一方塊圖。GPU控制裝置(排程器)3001可為在CPU 106上操作之一OS之一裝置驅動程式或一應用程式或在GPU 2903上操作之一應用程式。在圖43中，由於與圖2相同之組態，將藉由給其等編上相同參考數字而省略其等之冗餘解釋。
如圖43中所示，如EPD控制裝置(排程器)201，GPU控制裝置3001具有排程單元206、電力控制單元202、資料大小調整單元203及資料複製單元204。此外，GPU控制裝置(排程器)3001具有一計算指示單元3005來代替更新程序指示單元205。
當自(例如)在資料處理裝置2900上操作之一應用程式、一中介軟體、一OS或類似物指示排程單元206卸載資料處理裝置2900上之一算術處理時，排程單元206使電力控制單元202、資料大小調整單元203、資料複製單元204及計算指示單元3005彼此協作操作。根據此操作，排程單元206進行排程使得將主記憶體102上用於計算之輸入資料分割為片段，將分割輸入資料循序交替地複製至內部記憶體107上之兩個緩衝器#0及#1，且GPU 2903執行自緩衝器#0或#1之輸入資料之一算術處理。因此，除執行複製程序之時間以外，即使執行算術處理亦可關閉主記憶體102(其係一非揮發性記憶體)電力。藉此，可減小電力消耗。
在GPGPU之應用中，存在以下應用：為促進在主記憶體與內部記憶體之間傳遞之資料之額外負擔減小，大幅減小主記憶體與內部記憶體之間之資料傳輸；且存在以下應用：為促進高速處理，分別在開始及結束時執行一次資料傳輸，同時僅對內部記憶體執行計算。在此等應用中，記憶體存取之一週期為短。因此，除存取記憶體之時間以外關閉主記憶體102電力之一優點係巨大的。此外，在高效能計算及 雲端計算中，因為待處理之一資料量大，所以在關閉主記憶體102電力時將不會抹除未經處理之分割資料係一極大優勢。算術處理中之操作亦可應用於用於使一計算結果傳回至主記憶體102之一程序。
在第十二實施例中，雖然內部記憶體107定位於GPU 2903中，但是其不限於此結構，同時亦可將內部記憶體107定位於SoC 101中但在GPU 2903外部。此外，在第十二實施例中，雖然GPU 2903定位於SoC 101中，但是其不限於此結構，同時亦可使用一外部GPU。
當使用諸如一DRAM之一揮發性記憶體作為主記憶體102時，可使用能夠抑制電力消耗同時維持資料之省電模式(諸如一自刷新模式)而非關閉主記憶體102電力。
雖然已描述某些實施例，但是此等實施例僅藉由實例方式呈現，且不旨在限制本發明之範疇。實際上，本文中描述之新穎實施例可以多種其他方式具體實施；此外，在不脫離本發明之精神之情況下可以本文中描述之實施例之形式作出各種省略、替代及改變。隨附申請專利範圍及其等效物旨在涵蓋如將屬於本發明之範疇及精神內之此等形式或修改。
100‧‧‧資料處理裝置
101‧‧‧系統單晶片(SoC)
102‧‧‧主記憶體/第一記憶體
103‧‧‧電子紙顯示器(EPD)
104‧‧‧電力控制裝置
105‧‧‧電力控制裝置
106‧‧‧中央處理單元(CPU)
107‧‧‧內部記憶體/第二記憶體
108‧‧‧電子紙顯示器(EPD)控制器
109‧‧‧匯流排
110‧‧‧記憶體控制器
111‧‧‧加速度器

Claims (18)

  1. 一種控制裝置，其包括：一資料複製單元，其將一第一記憶體中之資料複製至電力消耗小於該第一記憶體之電力消耗之一第二記憶體，該資料係在一第一資料處理單元處加以處理；一資料處理指示單元，其指示該第一資料處理單元處理複製至該第二記憶體之該資料；及一電力控制單元，其在該第一資料處理單元處理複製至該第二記憶體之該資料時將該第一記憶體之電力自一第一電力切換至一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第一記憶體之電力，及該第二電力低於該第一電力。
  2. 如請求項1之裝置，其進一步包括一資料大小調整單元，其調整該資料複製單元一次性複製至該第二記憶體之資料之一大小。
  3. 如請求項2之裝置，其中該資料大小調整單元將儲存於該第一記憶體中之一或多個資料分割或整合為待複製至該第二記憶體之一或多個單位資料。
  4. 如請求項1之裝置，其中該資料複製單元將儲存於該第一記憶體中之未經處理資料複製至該第二記憶體，同時該第一資料處理單元處理複製至該第二記憶體之該資料，及在完成將該資料自該第一記憶體複製至該第二記憶體之後，該電力控制單元將該第一記憶體之電力自該第一電力切換至該 第二電力。
  5. 如請求項4之裝置，其中該資料處理指示單元指示進行伴隨對該第一記憶體之存取之程序之一第二資料處理單元執行該程序，同時該第一資料處理單元處理複製至該第二記憶體之該資料，及在完成將該資料自該第一記憶體複製至該第二記憶體及藉由該第二資料處理單元之該程序之後，該電力控制單元將該第一記憶體之電力自該第一電力切換至該第二電力。
  6. 如請求項1之裝置，其中該第一記憶體係一非揮發性記憶體，及當切斷對該第一記憶體之電力供應時，該電力控制單元將電力設定為該第二電力。
  7. 如請求項1之裝置，其中該第一記憶體係具有一省電模式之一揮發性記憶體，及在該省電模式下，該電力控制單元將電力設定為該第二電力。
  8. 如請求項1之裝置，其中該第一資料處理單元係一電子紙顯示器控制器。
  9. 如請求項1之裝置，其中該第一資料處理單元係包含將資料傳輸至一網路之一傳輸器之一網路控制器。
  10. 如請求項9之裝置，其中該網路控制器進一步包含自該網路接收資料之一接收器。
  11. 如請求項1之裝置，其中該第一資料處理單元係一加速度器。
  12. 如請求項1之裝置，其中 該第二記憶體係容量小於該第一記憶體之容量之一記憶體。
  13. 一種控制裝置，其包括：一資料接收單元，其自一網路接收資料；一資料接收指示單元，其指示該資料接收單元自該網路接收該資料並將該所接收的資料儲存於第一記憶體中；一資料複製單元，其將儲存於該第一記憶體中之該資料複製至一第二記憶體，該第一記憶體之電力消耗小於該第二記憶體之電力消耗；及一電力控制單元，其在該資料接收單元將該所接收的資料儲存於該第一記憶體中時將該第二記憶體之電力自一第一電力切換至一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第二記憶體之電力，及該第二電力低於該第一電力。
  14. 一種資料處理裝置，其包括：如請求項1之控制裝置；如請求項1之第一資料處理單元；如請求項1之第一記憶體；及如請求項1之第二記憶體。
  15. 一種藉由用於指示一資料處理單元處理自一第一記憶體複製至電力消耗小於該第一記憶體之電力消耗之一第二記憶體之資料之一控制裝置執行之控制方法，該方法包含：將藉由該資料處理單元處理之資料自該第一記憶體複製至該第二記憶體；指示該資料處理單元處理複製至該第二記憶體之該資料；及在該資料處理單元處理複製至該第二記憶體之該資料時將該 第一記憶體之電力自一第一電力切換至低於該第一電力之一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第一記憶體之電力，及該第二電力低於該第一電力。
  16. 一種非暫時性電腦可讀取媒體，其包含用於操作其中藉由一資料處理單元處理一第一記憶體上之資料之一電腦之一程式，該程式包括以下指令：將藉由該資料處理單元處理之資料自該第一記憶體複製至電力消耗小於該第一記憶體之電力消耗之第二記憶體；指示該資料處理單元處理複製至該第二記憶體之該資料；及在該資料處理單元處理複製至該第二記憶體之該資料時將該第一記憶體之電力自一第一電力切換至一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第一記憶體之電力，及該第二電力低於該第一電力。
  17. 一種控制器，其包括：一資料複製單元，其將一第一記憶體中之資料複製至電力消耗小於該第一記憶體之電力消耗之一第二記憶體，該資料係在一第一資料處理單元處加以處理；一資料處理指示單元，其指示該第一資料處理單元處理複製至該第二記憶體之該資料；及一電力控制單元，其在該第一資料處理單元處理複製至該第二記憶體之該資料時將該第一記憶體之電力自一第一電力切換至一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶 體時供應給該第一記憶體之電力，及該第二電力低於該第一電力。
  18. 一種控制裝置，其包括：一資料複製單元，其將一第一記憶體中之資料複製至電力消耗小於該第一記憶體之電力消耗之一第二記憶體，該資料係在一第一資料處理單元處加以處理；一資料處理指示單元，其指示該第一資料處理單元處理複製至該第二記憶體之該資料；及一電力控制單元，其在該第一資料處理單元處理複製至該第二記憶體之該資料時將該第一記憶體之電力自一第一電力切換至一第二電力，該第一電力係在將該資料自該第一記憶體複製至該第二記憶體時供應給該第一記憶體之電力，及該第二電力低於該第一電力。
TW102130909A 2012-09-07 2013-08-28 控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體 TW201423368A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197013A JP5787852B2 (ja) 2012-09-07 2012-09-07 制御装置、情報処理装置、制御方法およびプログラム

Publications (1)

Publication Number Publication Date
TW201423368A true TW201423368A (zh) 2014-06-16

Family

ID=50234630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130909A TW201423368A (zh) 2012-09-07 2013-08-28 控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體

Country Status (4)

Country Link
US (1) US9304578B2 (zh)
JP (1) JP5787852B2 (zh)
CN (1) CN103677209A (zh)
TW (1) TW201423368A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5787852B2 (ja) 2012-09-07 2015-09-30 株式会社東芝 制御装置、情報処理装置、制御方法およびプログラム
JP5802637B2 (ja) 2012-09-21 2015-10-28 株式会社東芝 情報処理装置、情報処理方法およびプログラム
US9405601B2 (en) * 2012-12-20 2016-08-02 Mitsubishi Electric Corporation In-vehicle apparatus and program
JP6087662B2 (ja) 2013-02-28 2017-03-01 株式会社東芝 制御装置、制御プログラム及び情報処理システム
JP6071647B2 (ja) 2013-02-28 2017-02-01 株式会社東芝 情報処理装置、動作状態制御方法及びプログラム
JP6116941B2 (ja) 2013-02-28 2017-04-19 株式会社東芝 情報処理装置
JP6054203B2 (ja) 2013-02-28 2016-12-27 株式会社東芝 情報処理装置、デバイス制御方法及びプログラム
JP2015064676A (ja) 2013-09-24 2015-04-09 株式会社東芝 情報処理装置、半導体装置、情報処理方法およびプログラム
JP6165008B2 (ja) * 2013-09-25 2017-07-19 キヤノン株式会社 メモリ制御装置、メモリ制御方法、情報機器及びプログラム
JP6184891B2 (ja) * 2014-03-12 2017-08-23 東芝メモリ株式会社 情報処理装置、半導体チップ、情報処理方法およびプログラム
CN104111721B (zh) * 2014-06-30 2018-07-06 联想(北京)有限公司 一种信息处理方法及电子设备
KR20160148948A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10540588B2 (en) 2015-06-29 2020-01-21 Microsoft Technology Licensing, Llc Deep neural network processing on hardware accelerators with stacked memory
US10452995B2 (en) * 2015-06-29 2019-10-22 Microsoft Technology Licensing, Llc Machine learning classification on hardware accelerators with stacked memory
US11962157B2 (en) * 2018-08-29 2024-04-16 Sean Walsh Solar power distribution and management for high computational workloads

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57204930A (en) * 1981-06-10 1982-12-15 Canon Inc Electronic apparatus
DE69123770T2 (de) * 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch
WO1993017380A1 (en) * 1992-02-25 1993-09-02 Citizen Watch Co., Ltd. Liquid crystal display device
JP2000141626A (ja) * 1998-11-12 2000-05-23 Canon Inc 電子機器及び前記機器における電力供給制御方法
US6708279B1 (en) * 1998-10-27 2004-03-16 Canon Kabushiki Kaisha Temperature sensor calibration during powersave mode by executing a control program in a control unit and lowering clock frequency after other devices are powered off
JP3450722B2 (ja) * 1998-10-27 2003-09-29 キヤノン株式会社 電子機器及びその電力消費削減方法、記録装置及びその電力消費削減方法
JP2002230970A (ja) 2001-01-29 2002-08-16 Nec Microsystems Ltd メモリ制御装置
JP3986950B2 (ja) 2002-11-22 2007-10-03 シャープ株式会社 Ｃｐｕおよびこれを備えた情報処理装置、ｃｐｕの制御方法
JP5103307B2 (ja) * 2008-07-16 2012-12-19 京セラドキュメントソリューションズ株式会社 画像形成装置
US8810589B1 (en) * 2009-11-12 2014-08-19 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for refreshing display
US8682460B2 (en) * 2010-02-06 2014-03-25 Apple Inc. System and method for performing audio processing operations by storing information within multiple memories
US8607084B2 (en) * 2010-06-11 2013-12-10 Via Technologies, Inc. Computer system and method for saving power consumption by placing a second computer portion into a sleep mode after completed transfering image data to a first computer portion
JP5340335B2 (ja) 2011-03-24 2013-11-13 株式会社東芝 情報処理装置
JP5318139B2 (ja) 2011-03-24 2013-10-16 株式会社東芝 制御装置およびプログラム
JP2012203583A (ja) 2011-03-24 2012-10-22 Toshiba Corp 情報処理装置およびプログラム
JP5284401B2 (ja) 2011-03-24 2013-09-11 株式会社東芝 動作切替装置およびプログラム
JP2013065150A (ja) 2011-09-16 2013-04-11 Toshiba Corp キャッシュメモリ装置、プロセッサ、および情報処理装置
JP5777467B2 (ja) 2011-09-22 2015-09-09 株式会社東芝 制御装置およびプログラム
JP5674613B2 (ja) 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
JP5674611B2 (ja) 2011-09-22 2015-02-25 株式会社東芝 制御システム、制御方法およびプログラム
JP2013149093A (ja) 2012-01-19 2013-08-01 Toshiba Corp 制御装置、制御方法、プログラムおよび電子機器
JP5665777B2 (ja) 2012-01-20 2015-02-04 株式会社東芝 制御装置、システムおよびプログラム
JP2013218672A (ja) 2012-03-14 2013-10-24 Toshiba Corp 状態制御装置、情報処理装置、プログラム、および半導体装置
JP6113538B2 (ja) 2012-03-23 2017-04-12 株式会社東芝 制御装置、制御方法、プログラムおよび半導体装置
JP5677376B2 (ja) 2012-07-06 2015-02-25 株式会社東芝 メモリ制御装置、半導体装置、およびシステムボード
JP2014016782A (ja) 2012-07-09 2014-01-30 Toshiba Corp 情報処理装置およびプログラム
JP5787852B2 (ja) 2012-09-07 2015-09-30 株式会社東芝 制御装置、情報処理装置、制御方法およびプログラム
JP5696110B2 (ja) 2012-09-19 2015-04-08 株式会社東芝 電源システム、電源制御装置およびプログラム
JP5802637B2 (ja) 2012-09-21 2015-10-28 株式会社東芝 情報処理装置、情報処理方法およびプログラム
JP2014102401A (ja) 2012-11-20 2014-06-05 Toshiba Corp 制御装置、及び情報処理装置

Also Published As

Publication number Publication date
CN103677209A (zh) 2014-03-26
JP2014052853A (ja) 2014-03-20
US20140075227A1 (en) 2014-03-13
US9304578B2 (en) 2016-04-05
JP5787852B2 (ja) 2015-09-30

Similar Documents

Publication Publication Date Title
TW201423368A (zh) 控制裝置、資料處理裝置、控制器、其控制方法及電腦可讀取媒體
JP4376897B2 (ja) プロセッサ電力状態を考慮するメモリコントローラ
TWI352321B (en) Apparatus, system and method to provide power mana
US8839012B2 (en) Power management in multi-GPU systems
US20170178599A1 (en) Data processing device
US20150084892A1 (en) Control device, display device, control method and program product
US7587716B2 (en) Asymmetrical multiprocessor system, image processing apparatus and image forming apparatus using same, and unit job processing method using asymmetrical multiprocessor
US20150228047A1 (en) Data processing device, semiconductor device, display device, control method and program product
KR20150099781A (ko) 그래픽 프로세싱 유닛 기반 메모리 전송 동작들을 수행하는 다중모드 메모리 액세스 기법들
US20110216078A1 (en) Method, System, and Apparatus for Processing Video and/or Graphics Data Using Multiple Processors Without Losing State Information
US20160150130A1 (en) Apparatus and method
JP6054203B2 (ja) 情報処理装置、デバイス制御方法及びプログラム
JP5755789B2 (ja) 制御装置、制御方法およびプログラム
JP2018045415A (ja) 画像処理装置および画像処理方法
US10593266B2 (en) Display driving circuit and display device including the same
EP2854135B1 (en) Image processing apparatus, method of controlling the same, program and storage medium
US10977531B1 (en) Image processing apparatus, image forming apparatus, and image processing method for improving performance of reading data of RIP process
JP4839938B2 (ja) 情報処理装置及び情報処理方法
US8607084B2 (en) Computer system and method for saving power consumption by placing a second computer portion into a sleep mode after completed transfering image data to a first computer portion
JP2003233434A (ja) 消費電力管理装置
KR20100117323A (ko) 전자책 단말의 모드 제어 장치 및 그 방법
JP4811430B2 (ja) 情報表示システム
JP2006048570A (ja) 情報処理装置および電源投入方法
TWI405077B (zh) 可省電電腦系統、圖像處理模組及其省電方法
CN103699183A (zh) 一种低功耗的基于虚拟桌面的终端