TW201413973A - 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法 - Google Patents

形成多晶矽薄膜之方法以及形成薄膜電晶體之方法 Download PDF

Info

Publication number
TW201413973A
TW201413973A TW101135117A TW101135117A TW201413973A TW 201413973 A TW201413973 A TW 201413973A TW 101135117 A TW101135117 A TW 101135117A TW 101135117 A TW101135117 A TW 101135117A TW 201413973 A TW201413973 A TW 201413973A
Authority
TW
Taiwan
Prior art keywords
heating
substrate
thin film
forming
electrode
Prior art date
Application number
TW101135117A
Other languages
English (en)
Inventor
Hieng-Hsiung Huang
Wen-Chun Wang
Heng-Yi Chang
Chin-Chang Liu
Original Assignee
Wintek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wintek Corp filed Critical Wintek Corp
Priority to TW101135117A priority Critical patent/TW201413973A/zh
Priority to US14/035,930 priority patent/US20140087527A1/en
Publication of TW201413973A publication Critical patent/TW201413973A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種形成多晶矽薄膜之方法包括下列步驟。首先，提供一基板。然後，進行一矽薄膜沉積製程，以於基板上形成一非晶矽薄膜。接著，對基板進行一加熱處理，以使非晶矽薄膜轉變為一多晶矽薄膜。一種形成薄膜電晶體之方法包括下列步驟。首先，提供基板。然後，進行矽薄膜沉積製程，以於基板上形成非晶矽薄膜。接著，對基板進行加熱處理，以使非晶矽薄膜轉變為多晶矽薄膜。然後，對多晶矽薄膜進行一第一圖案化製程，用以形成一半導體圖案。之後，形成一閘極電極、一閘極介電層、一源極電極以及一汲極電極。

Description

形成多晶矽薄膜之方法以及形成薄膜電晶體之方法
本發明係關於一種形成多晶矽薄膜之方法以及一種形成薄膜電晶體之方法，尤指一種先於基板上形成非晶矽薄膜，然後再利用加熱處理以使非晶矽薄膜經由高溫退火的方式轉變為一多晶矽薄膜的方法以及利用此多晶矽薄膜形成薄膜電晶體之方法。
近年來，各種平面顯示器之應用發展迅速，各類生活用品例如電視、行動電話、汽機車、甚至是冰箱，都可見與平面顯示器互相結合之應用。而薄膜電晶體(thin film transistor,TFT)係一種廣泛應用於平面顯示器技術之半導體元件，例如應用在液晶顯示器(liquid crystal display,LCD)、有機發光二極體(organic light emitting diode,OLED)顯示器及電子紙(electronic paper,E-paper)等顯示器中。
目前顯示器業界使用之薄膜電晶體主要包括有非晶矽薄膜電晶體(amorphous silicon TFT,a-Si TFT)與多晶矽薄膜電晶體(poly silicon TFT)。其中非晶矽薄膜電晶體由於具有製程技術成熟以及良率高之優點，目前仍是顯示器業界中的主流。但非晶矽薄膜電晶體受到非晶矽半導體材料本身特性的影響，使其電子遷移率(mobility)無法大幅且有效地藉由製程或元件設計的調整來改善，故無法滿足更高規格顯示器的需求。多晶矽薄膜電晶體受惠於其多晶矽材料的 特性，於電子遷移率上有大幅的改善。一般多晶矽薄膜的製作方式係先形成非晶矽薄膜後再經由雷射退火處理來使非晶矽薄膜結晶化而獲得多晶矽薄膜。然而，成膜後再結晶化的處理不僅造成製程時間增加、成本上升以及影響整體生產效率，更有於大尺寸基板製程時成膜均勻性不佳等問題而造成產品應用上受到了限制。
本發明之主要目的之一在於提供一種形成多晶矽薄膜之方法以及一種形成薄膜電晶體之方法，藉由先於基板上形成非晶矽薄膜，然後再利用加熱處理以使非晶矽薄膜經由高溫退火的方式轉變為一多晶矽薄膜，並利用此多晶矽薄膜形成一薄膜電晶體。
為達上述目的，本發明之一較佳實施例提供一種形成多晶矽薄膜之方法，此方法包括下列步驟。首先，提供一基板。然後，進行一矽薄膜沉積製程，以於基板上形成一非晶矽薄膜。接著，對基板進行一加熱處理，以使非晶矽薄膜轉變為一多晶矽薄膜。
為達上述目的，本發明之一較佳實施例提供一種形成薄膜電晶體之方法，此方法包括下列步驟。首先，提供一基板。然後，進行一矽薄膜沉積製程，以於基板上形成一非晶矽薄膜。接著，對基板進行一加熱處理，以使非晶矽薄膜轉變為一多晶矽薄膜。然後，對多晶矽薄膜進行一第一圖案化製程，用以形成一半導體圖案。之後，形成一閘極電極、一閘極介電層、一源極電極以及一汲極電極。
請參考第1圖至第4圖。第1圖繪示了本發明第一較佳實施例之形成多晶矽薄膜之方法的流程示意圖。第2圖至第4圖繪示了本實施例之形成多晶矽薄膜之方法示意圖。為了方便說明，本發明之各圖式僅為示意以更容易了解本發明，其詳細的比例可依照設計的需求進行調整。如第1圖至第4圖所示，本發明之第一較佳實施例提供一種形成多晶矽薄膜之方法，此方法包括下列步驟。首先，進行步驟S110，提供一基板110。基板110較佳可包括玻璃基板、陶瓷基板或其他適合材料所形成之基板。然後，進行步驟S120，進行一矽薄膜沉積製程，以於基板110上形成一非晶矽薄膜120。本實施例之矽薄膜沉積製程較佳可包括為一化學氣相沉積(chemical vapor deposition,CVD)製程(如第2圖所示)、一物理氣相沉積(physical vapor deposition,PVD)製程(如第3圖所示)或其他適合之矽薄膜沉積製程。如第2圖所示，本實施例之非晶矽薄膜120的形成方式可藉由通入一反應氣體RG提供矽的來源，以於基板110上進行非矽薄膜沉積。反應氣體RG較佳可包括矽甲烷(silane,SiH4)或二氯矽烷(SiH2Cl2)，利用將矽甲烷或二氯矽烷解離可於基板110上進行矽薄膜沉積。值得說明的是，上述之化學氣相沉積製程可包括電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition,PECVD)製程、有機金屬化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)製程或低壓化學氣相沉積(low pressure physical vapor deposition,LPCVD)製程，但並不以此為限。此外，如第3圖 所示，本實施例之非晶矽薄膜120的形成方式亦可藉由一矽源SS例如矽靶材進行濺鍍(sputtering)，以於基板110上進行矽薄膜沉積。
接著，如第1圖至第4圖所示，進行步驟S130，對基板110進行一加熱處理，以使非晶矽薄膜120經由高溫退火的方式轉變為一多晶矽薄膜121。值得說明的是，上述之加熱處理對基板110之加熱溫度較佳係大體上介於攝氏650度至攝氏700度之間，但並不以此為限。此外，上述之加熱處理較佳可包括利用一加熱裝置130對基板110進行加熱，此加熱裝置130較佳可包括一爐管(furnace tube)裝置、一光(light source)加熱裝置、一離子束(ion beam)加熱裝置、一電子束(electrode beam)加熱裝置、一燈絲加熱裝置或其他適合之加熱裝置。本實施例係以爐管裝置來進行說明，但並不以此為限。如第4圖所示，加熱裝置130可包括一石英管131以及複數個加熱源132。各加熱源可包括一襯托器(susceptor)加熱源、一熱阻式加熱源、一射頻(radio frequency，RF)加熱源、一紅外線(infrared，IR)加熱源或其他適合之加熱源，用以對基板110進行加熱。由於本發明係以加熱方式使得非晶矽薄膜120經由高溫退火的方式轉變為一多晶矽薄膜121。故可不需進行雷射退火處理，進而達到降低成本以及獲得均勻多晶矽薄膜的目的並可適用於大尺寸基板上形成多晶矽薄膜。
下文將針對本發明之不同實施樣態進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處 作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參考第5圖至第8圖。第5圖繪示了本發明第二較佳實施例之形成薄膜電晶體之方法的流程示意圖。第6圖至第8圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第5圖至第8圖所示，本實施例提供一種形成薄膜電晶體之方法，此方法包括下列步驟。首先，進行步驟S110，提供基板110。然後，進行步驟S120，進行一矽薄膜沉積製程，以於基板110上形成一非晶矽薄膜120。本實施例之矽薄膜沉積製程較佳可包括為一物理氣相沉積製程或一化學氣相沉積製程例如一電漿輔助化學氣相沉積製程、一有機金屬化學氣相沉積製程或一低壓化學氣相沉積製程，但並不以此為限。非晶矽薄膜120的製作方式已於上述第一較佳實施例中說明，故在此並不再贅述。接著，進行步驟S130，對基板110進行一加熱處理，以使非晶矽薄膜120經由高溫退火的方式轉變為一多晶矽薄膜121。上述之加熱處理對基板110之加熱溫度較佳係大體上介於攝氏650度至攝氏700度之間，但並不以此為限。本實施例之加熱處理的相關技術特徵例如加熱裝置的種類與結構、加熱源的種類以及加熱溫度條件等係與上述第一較佳實施例相似，故在此並不再贅述。換句話說，在本實施例之形成薄膜電晶體之方法中，步驟S110、步驟S120以及步驟S130較佳係與上述第一較佳實施例之形成多晶矽薄膜之方法相同，但並不以此為限。
然後，如第5圖與第7圖所示，進行步驟S14，對多晶矽薄膜121進行一第一圖案化製程，用以形成一半導體圖案121P。接著，進行步驟S15，形成一閘極介電層30，以覆蓋半導體圖案121P與基板110。之後，進行步驟S16，於閘極介電層30上形成一閘極電極40G。換句話說，本實施例之閘極介電層30係於第一圖案化製程之後形成，且閘極電極40G係於閘極介電層30之後形成。然後，進行步驟S17，於閘極電極40G形成之後進行一離子植入製程，用以於半導體圖案121P中形成複數個摻雜區121D。值得說明的是，本實施例之摻雜區2121D較佳係為一P型摻雜之多晶矽材料，但並不以此為限。此外，本實施例之閘極電極40G較佳可做為進行上述之離子植入製程時的遮罩，故可藉此達到簡化製程以及產生自對準(self-aligned)的效果，但並不以此為限。此外，本實施例之形成薄膜電晶體之方法可更包括於離子植入製程後，也就是步驟S17之後，於步驟S18中進行一加熱活化製程，用以活化摻雜區121D。此加熱活化製程較佳係以光加熱、離子束加熱、電子束加熱、爐管加熱或燈絲加熱的方式進行，但並不以此為限。接著，如第5圖與第8圖所示，進行步驟S19，於閘極介電層30以及閘極電極40G上形成一保護層50，並於保護層50以及閘極介電層30中形成複數個第一開口V1，用以至少部分暴露出摻雜區121D。然後，進行步驟S20，形成一源極電極60S與一汲極電極60D，以形成如第8圖中所示之一薄膜電晶體T1。在本實施例中，源極電極60S與汲極電極60D係透過第一開口V1與摻雜區121D接觸以形成電性連結，且於形成第一開口V1時可同時於保護層50中形成一第三開口V3，以至少 部分暴露閘極電極40G，但並不以此為限。此外，在本實施例之製作方法中，亦可視需要於形成源極電極60S與汲極電極60D的製程步驟中一併形成一輔助電極60G，且使輔助電極60G透過第三開口V3與閘極電極40G接觸以形成電性連結。換句話說，源極電極60S、汲極電極60D以及輔助電極60G可由對一導電層進行圖案化而同時形成，但並不以此為限。本實施例之薄膜電晶體T1可視為一上閘極(top gate)多晶矽薄膜電晶體。
請參考第9圖至第13圖。第9圖繪示了本發明第三較佳實施例之形成薄膜電晶體之方法的流程示意圖。第10圖至第13圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第9圖至第13圖所示，本實施例之形成薄膜電晶體之方法與上述第二較佳實施例不同的地方在於，本實施例之方法係於步驟S110之後進行步驟S22，進行一矽薄膜沉積製程，以於基板110上形成一非晶矽薄膜120以及一非晶矽摻雜層122。本實施例之非晶矽摻雜層122較佳可包括一P型摻雜之非晶矽材料，但並不以此為限。也就是說，本實施例較佳係利用單一之矽薄膜沉積製程而於非晶矽薄膜120上形成非晶矽摻雜層122，以達到簡化製程步驟的效果，但並不以此為限。然後，如第9圖至第11圖所示，進行步驟S23，對基板110行一加熱處理，以使非晶矽薄膜120經由高溫退火的方式轉變為一多晶矽薄膜121，且使非晶矽摻雜層122經由加熱處理後轉變為一多晶矽摻雜層123。本實施例之加熱處理的相關技術特徵例如加熱裝置的種類與結構、加熱源的種類以及加熱溫度條件等係與上述第一較佳實施例相 似，故在此並不再贅述。
接著，如第9圖與第12圖所示，進行步驟S24，對多晶矽薄膜121進行一第一圖案化製程，以形成一半導體圖案121P，並對多晶矽摻雜層123進行一第二圖案化製程，以形成一圖案化摻雜層123P。本實施例之第一圖案化製程以及第二圖案化製程較佳可包括一整合之單一微影蝕刻製程，以達到簡化製程步驟的效果，但並不以此為限。在本發明之其他較佳實施例中，亦可視需要分別進行第一圖案化製程與第二圖案化製程。然後，如第9圖與第13圖所示，進行步驟S25，於第二圖案化製程之後形成一閘極介電層32，以覆蓋半導體圖案121P與圖案化摻雜層123P。閘極介電層32較佳可包括複數個第二開口V2，用以至少部分暴露出圖案化摻雜層123P。然後，進行步驟S26，形成一閘極電極40G、一源極電極40S以及一汲極電極40D，以形成如第13圖中所示之一薄膜電晶體T2。換句話說，閘極電極40G、源極電極40S以及汲極電極40D係於閘極介電層32之後形成，且閘極電極40G、源極電極40S以及汲極電極40D較佳係由同一製程步驟形成，以達到簡化製程步驟的效果。舉例來說，閘極電極40G、源極電極40S以及汲極電極40D可由對一導電層進行圖案化而同時形成，但並不以此為限。源極電極40S與汲極電極40D係透過第二開口V2與圖案化摻雜層123P接觸而形成電性連結。由於本實施例之多晶矽摻雜層123可與多晶矽薄膜121藉由同一矽薄膜沉積製程以及同一加熱處理來形成，故可不需額外進行離子植入製程，進而可達到簡化製程以及降低生產成本的效果。
請參考第14圖至第16圖。第14圖繪示了本發明第四較佳實施例之形成薄膜電晶體之方法的流程示意圖。第15圖與第16圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第14圖至第16圖所示，本實施例之形成薄膜電晶體之方法與上述第三較佳實施例不同的地方在於，本實施例之方法係於步驟S23之後進行步驟S34，對多晶矽薄膜121進行一第一圖案化製程，以形成一半導體圖案121P。然後，進行步驟S35，於多晶矽摻雜層123上形成一源極電極43S以及一汲極電極43D，並對多晶矽摻雜層123進行一第二圖案化製程，以形成一圖案化摻雜層123P。本實施例之第二圖案化製程以及形成源極電極43S與汲極電極43D之製程步驟較佳可整合於一單一微影蝕刻製程中，以達到簡化製程步驟的效果，但並不以此為限。也就是說，圖案化摻雜層123P較佳係與源極電極43S以及汲極電極43D由同一製程步驟形成。此外，在本發明之其他較佳實施例中，第二圖案化製程亦可視需要於源極電極43S與汲極電極43D形成之後進行，且源極電極43S與汲極電極43D較佳可做為進行上述之第二圖案化製程時的遮罩，故可藉此達到簡化製程之效果，但並不以此為限。接著，進行步驟S36，於第二圖案化製程之後形成一閘極介電層33，以覆蓋源極電極43S、汲極電極43D、圖案化摻雜層123P以及半導體圖案121P。閘極介電層33包括複數個第二開口V4，用以至少部分暴露出源極電極43S與汲極電極43D。之後，進行步驟S37，於閘極介電層33上形成一閘極電極53G，以形成如第16圖中所示之一薄膜電晶體T3。
請參考第17圖至第20圖。第17圖繪示了本發明第五較佳實施例之形成薄膜電晶體之方法的流程示意圖。第18圖至第20圖繪示了本實施例之形成薄膜電晶體之方法示意圖。如第17圖至第20圖所示，本實施例之形成薄膜電晶體之方法包括下列步驟。首先，進行步驟S110，提供一基板110。然後，進行步驟S42，於基板110上形成一閘極電極44G。接著，進行步驟S43，形成一閘極介電層34以覆蓋閘極電極44G與基板110。之後，進行步驟S44，進行一矽薄膜沉積製程，以形成一非晶矽薄膜220以及一非晶矽摻雜層222。接著，進行步驟S45，對基板110進行一加熱處理，以使非晶矽薄膜220經由高溫退火的方式轉變為一多晶矽薄膜221，且使非晶矽摻雜層222經由加熱處理後轉變為一多晶矽摻雜層223。本實施例之加熱處理的相關技術特徵例如加熱裝置的種類與結構、加熱源的種類以及加熱溫度條件等係與上述第一較佳實施例相似，故在此並不再贅述。
然後，如第17圖與第20圖所示，進行步驟S46，對多晶矽薄膜221進行一第一圖案化製程，用以形成一半導體圖案221P。之後，進行步驟S47，形成一源極電極64S以及一汲極電極64D，並對多晶矽摻雜層223進行一第二圖案化製程，以形成一圖案化摻雜層223P，並形成如第20圖所示之一薄膜電晶體T4。在本實施例中，如第18圖至第20圖所示，閘極電極44G與閘極介電層34係於非晶矽薄膜220與非晶矽摻雜層222之前形成，且源極電極64S以及汲極電極64D係於多晶矽薄膜221與多晶矽摻雜層223之後形成， 故本實施例之薄膜電晶體T4可視為一底閘極(bottom gate)多晶矽薄膜電晶體。值得說明的是，在本實施例中，圖案化摻雜層223P較佳係與源極電極64S以及汲極電極64D由同一製程步驟形成。也就是說，本實施例之第二圖案化製程以及形成源極電極64S與汲極電極64D之製程步驟較佳可整合於同一微影蝕刻製程中，以達到簡化製程步驟的效果，但並不以此為限。
請參考第21圖。第21圖繪示了本發明第六較佳實施例之形成薄膜電晶體之方法示意圖。如第21圖所示，本實施例之形成薄膜電晶體之方法與上述第五較佳實施例不同的地方在於，本實施例之形成薄膜電晶體之方法更包括於半導體圖案221P上形成一蝕刻阻擋層74。也就是說，蝕刻阻擋層74係於多晶矽摻雜層223之前形成，且圖案化摻雜層223P係至少部分覆蓋蝕刻阻擋層74。蝕刻阻擋層74可用以避免於形成圖案化摻雜層223P時對半導體圖案221P產生破壞，故可提升第二圖案化製程的製程變異容許程度，並提升如第21圖中所示之薄膜電晶體T5的電性表現。
綜上所述，本發明係先於基板上形成非晶矽薄膜，然後再利用加熱處理使非晶矽薄膜經由高溫退火的方式轉變為一多晶矽薄膜，不需利用雷射處理的方式達成結晶化，故可因此達到降低生產成本、提升生產效率以及改善大面積化之均勻性等目的。此外，本發明之形成多晶矽薄膜之方法可利用於形成薄膜電晶體之方法中，進而達到簡化製程與降低生產成本的效果。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
30‧‧‧閘極介電層
32‧‧‧閘極介電層
33‧‧‧閘極介電層
34‧‧‧閘極介電層
40D‧‧‧汲極電極
40G‧‧‧閘極電極
40S‧‧‧源極電極
43D‧‧‧汲極電極
43S‧‧‧源極電極
44G‧‧‧閘極電極
50‧‧‧保護層
53G‧‧‧閘極電極
60D‧‧‧汲極電極
60G‧‧‧輔助電極
60S‧‧‧源極電極
64D‧‧‧汲極電極
64S‧‧‧源極電極
74‧‧‧蝕刻阻擋層
110‧‧‧基板
120‧‧‧非晶矽薄膜
121‧‧‧多晶矽薄膜
121P‧‧‧半導體圖案
122‧‧‧非晶矽摻雜層
123‧‧‧多晶矽摻雜層
123P‧‧‧圖案化摻雜層
130‧‧‧爐管裝置
131‧‧‧石英管
132‧‧‧加熱源
220‧‧‧非晶矽薄膜
221‧‧‧多晶矽薄膜
221P‧‧‧半導體圖案
222‧‧‧非晶矽摻雜層
223‧‧‧多晶矽摻雜層
223P‧‧‧圖案化摻雜層
RG‧‧‧反應氣體
S110‧‧‧步驟
S120‧‧‧步驟
S130‧‧‧步驟
S14-S20‧‧‧步驟
S22-S26‧‧‧步驟
S34-S37‧‧‧步驟
S42-S47‧‧‧步驟
SS‧‧‧矽源
T1‧‧‧薄膜電晶體
T2‧‧‧薄膜電晶體
T3‧‧‧薄膜電晶體
T4‧‧‧薄膜電晶體
T5‧‧‧薄膜電晶體
V1‧‧‧第一開口
V2‧‧‧第二開口
V3‧‧‧第三開口
V4‧‧‧第二開口
第1圖繪示了本發明第一較佳實施例之形成多晶矽薄膜之方法的流程示意圖。
第2圖至第4圖繪示了本發明第一較佳實施例之形成多晶矽薄膜之方法示意圖。
第5圖繪示了本發明第二較佳實施例之形成薄膜電晶體之方法的流程示意圖。
第6圖至第8圖繪示了本發明第二較佳實施例之形成薄膜電晶體之方法示意圖。
第9圖繪示了本發明第三較佳實施例之形成薄膜電晶體之方法的流程示意圖。
第10圖至第13圖繪示了本發明第三較佳實施例之形成薄膜電晶體之方法示意圖。
第14圖繪示了本發明第四較佳實施例之形成薄膜電晶體之方法的流程示意圖。
第15圖與第16圖繪示了本發明第四較佳實施例之形成薄膜電晶體之方法示意圖。
第17圖繪示了本發明第五較佳實施例之形成薄膜電晶體之方法的流程示意圖。
第18圖至第20圖繪示了本發明第五較佳實施例之形成薄膜電晶體 之方法示意圖。
第21圖繪示了本發明第六較佳實施例之形成薄膜電晶體之方法示意圖。
110‧‧‧基板
121‧‧‧多晶矽薄膜
130‧‧‧爐管裝置
131‧‧‧石英管
132‧‧‧加熱源

Claims (21)

  1. 一種形成多晶矽薄膜之方法，包括：提供一基板；進行一矽薄膜沉積製程，以於該基板上形成一非晶矽薄膜；以及對該基板進行一加熱處理，以使該非晶矽薄膜轉變為一多晶矽薄膜。
  2. 如請求項1所述之方法，其中該加熱處理對該基板之加熱溫度係介於攝氏650度至攝氏700度之間。
  3. 如請求項1所述之方法，其中該加熱處理包括利用一爐管裝置對該基板進行加熱。
  4. 如請求項3所述之方法，其中該爐管裝置包括一熱阻式加熱源、一射頻(radio frequency，RF)加熱源或一紅外線(infrared，IR)加熱源，用以對該基板進行加熱。
  5. 如請求項1所述之方法，其中該矽薄膜沉積製程包括一化學氣相沉積(chemical vapor deposition,CVD)製程或一物理氣相沉積(physical vapor deposition,PVD)製程。
  6. 如請求項5所述之方法，其中該化學氣相沉積製程包括一電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition, PECVD)製程、一有機金屬化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)製程或一低壓化學氣相沉積(low pressure physical vapor deposition,LPCVD)製程。
  7. 一種形成薄膜電晶體之方法，包括：提供一基板；進行一矽薄膜沉積製程，以於該基板上形成一非晶矽薄膜；對該基板進行一加熱處理，以使該非晶矽薄膜轉變為一多晶矽薄膜；對該多晶矽薄膜進行一第一圖案化製程，用以形成一半導體圖案；形成一閘極電極；形成一閘極介電層；以及形成一源極電極與一汲極電極。
  8. 如請求項7所述之方法，其中該加熱處理對該基板之加熱溫度係介於攝氏650度至攝氏700度之間。
  9. 如請求項7所述之方法，其中該加熱處理包括利用一爐管裝置對該基板進行加熱。
  10. 如請求項9所述之方法，其中該爐管裝置包括一熱阻式加熱源、一射頻(radio frequency，RF)加熱源或一紅外線(infrared，IR)加熱源，用以對該基板進行加熱。
  11. 如請求項7所述之方法，其中該矽薄膜沉積製程包括一物理氣相沉積製程、一電漿輔助化學氣相沉積製程、一有機金屬化學氣相沉積製程或一低壓化學氣相沉積製程。
  12. 如請求項7所述之方法，其中該閘極介電層係於該第一圖案化製程之後形成，且該閘極電極係於該閘極介電層之後形成。
  13. 如請求項12所述之方法，更包括：於該閘極電極形成之後進行一離子植入製程，用以於該半導體圖案中形成複數個摻雜區；於該閘極介電層以及該閘極電極上形成一保護層；以及於該保護層以及該閘極介電層中形成複數個第一開口，用以至少部分暴露出該等摻雜區，且該源極電極與該汲極電極係透過該等第一開口與該等摻雜區接觸。
  14. 如請求項13所述之方法，更包括：於完成該離子植入製程後進行一加熱活化製程，其中該加熱活化製程係以光加熱、離子束加熱、電子束加熱、爐管加熱或燈絲加熱的方式進行。
  15. 如請求項7所述之方法，更包括：利用該矽薄膜沉積製程於該非晶矽薄膜上形成一非晶矽摻雜層， 其中該非晶矽摻雜層經由該加熱處理後轉變為一多晶矽摻雜層；以及對該多晶矽摻雜層進行一第二圖案化製程，用以形成一圖案化摻雜層。
  16. 如請求項15所述之方法，其中該閘極介電層係於該第二圖案化製程之後形成，且該閘極介電層包括複數個第二開口，用以至少部分暴露出該圖案化摻雜層，且該源極電極與該汲極電極係透過該等第二開口與該圖案化摻雜層接觸。
  17. 如請求項16所述之方法，其中該閘極電極、該源極電極以及該汲極電極係於該閘極介電層之後形成，且該閘極電極、該源極電極以及該汲極電極係由同一製程步驟形成。
  18. 如請求項15所述之方法，其中該圖案化摻雜層係與該源極電極以及該汲極電極由同一製程步驟形成，該閘極介電層係於該源極電極以及該汲極電極之後形成，且該閘極介電層包括複數個第二開口，用以至少部分暴露出該源極電極與該汲極電極。
  19. 如請求項15所述之方法，其中該閘極電極與該閘極介電層係於該非晶矽薄膜與該非晶矽摻雜層之前形成，且該源極電極以及該汲極電極係於該多晶矽薄膜與該多晶矽摻雜層之後形成。
  20. 如請求項19所述之方法，其中該圖案化摻雜層係與該源極電極以及該汲極電極由同一製程步驟形成。
  21. 如請求項19所述之方法，更包括於該半導體圖案上形成一蝕刻阻擋層，其中該圖案化摻雜層係至少部分覆蓋該蝕刻阻擋層。
TW101135117A 2012-09-25 2012-09-25 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法 TW201413973A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101135117A TW201413973A (zh) 2012-09-25 2012-09-25 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法
US14/035,930 US20140087527A1 (en) 2012-09-25 2013-09-24 Method of forming thin film poly silicon layer and method of forming thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101135117A TW201413973A (zh) 2012-09-25 2012-09-25 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法

Publications (1)

Publication Number Publication Date
TW201413973A true TW201413973A (zh) 2014-04-01

Family

ID=50339241

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101135117A TW201413973A (zh) 2012-09-25 2012-09-25 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法

Country Status (2)

Country Link
US (1) US20140087527A1 (zh)
TW (1) TW201413973A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579754B (zh) * 2014-10-17 2017-04-21 瑞鼎科技股份有限公司 內嵌式互電容觸控面板及其佈局

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310573A (ja) * 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
WO2012127769A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板

Also Published As

Publication number Publication date
US20140087527A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
US20160043212A1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
US20040110329A1 (en) Method and apparatus for fabricating thin film transistor including crystalline active layer
WO2015165164A1 (zh) 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置
CN103107095A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2019001115A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
US9891501B2 (en) Polycrystalline silicon thin film transistor device and method of fabricating the same
WO2016065768A1 (zh) 低温多晶硅的制作方法及tft基板的制作方法
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
CN106876480B (zh) 低温多晶硅薄膜晶体管及其制备方法、阵列基板和显示装置
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
TW201413973A (zh) 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法
US20060088961A1 (en) Method of fabricating poly crystalline silicon TFT
KR20130062102A (ko) 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법
US10490756B2 (en) Method for fabricating flexible OLED panel and flexible OLED panel
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
US8951921B2 (en) Method of forming thin film poly silicon layer and method of forming thin film transistor
TW201415637A (zh) 形成多晶矽薄膜之方法以及形成薄膜電晶體之方法
CN107919270A (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107946367B (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN101728436A (zh) 薄膜晶体管元件及其制作方法
KR100466962B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
KR20090072857A (ko) 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
US20110121305A1 (en) Thin film transistor device and method of making the same
CN101487114B (zh) 一种低温多晶硅薄膜器件及其制造方法