TW201347153A - 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器 - Google Patents

半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器 Download PDF

Info

Publication number
TW201347153A
TW201347153A TW102107080A TW102107080A TW201347153A TW 201347153 A TW201347153 A TW 201347153A TW 102107080 A TW102107080 A TW 102107080A TW 102107080 A TW102107080 A TW 102107080A TW 201347153 A TW201347153 A TW 201347153A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
semiconductor device
semiconductor
circuit
region
Prior art date
Application number
TW102107080A
Other languages
English (en)
Inventor
Toyotaka Kataoka
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201347153A publication Critical patent/TW201347153A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術係關於可提供能實現小型化之半導體裝置之一種半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器。該半導體裝置包括：半導體基板；形成於半導體基板上之配線層；及設置於半導體基板之電路形成區域上之驅動電路。而且，包含焊墊電極103、及外部連接用端子108而構成半導體裝置110，該焊墊電極103係與驅動電路電性連接，且自配線層之側面露出，該外部連接用端子108係設置於半導體基板及配線層之側面上，且與焊墊電極103電性連接。

Description

半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器
本技術係關於一種半導體裝置、該半導體裝置之製造方法、形成有半導體裝置之半導體晶圓、及應用有半導體裝置之電子機器。
作為應用於電子機器之半導體裝置，固體攝像元件(影像感測器)之需要越來越高。對固體攝像元件而言，以謀求對入射光之光電轉換效率或感光度之提高為目的，提出於半導體基板之表面側形成有驅動電路且將背面側作為受光面之所謂背面照射型之構造。背面照射型之固體攝像元件中，可提高受光面上之受光數值孔徑，從而可使相同晶片面積上光之入射面積增多。
又，與表面照射型相比，背面照射型之固體攝像元件可將配線及接觸焊墊設置於較感測器部更靠下側。因此，成為於基板表面側設置有配線等之構造，與具有相同受光面積之表面照射型之固體攝像元件相比，可實現元件之小型化。而且，藉由使元件小型化，而可提高晶圓面內之晶片產率。
另一方面，於背面照射型之固體攝像元件中，於上表面上不存在接觸焊墊，故而自外部對接觸焊墊之連接方法成為課題。作為其解決方法，提出於配置有各種主動元件或電路之半導體裝置之電路形成區域之外周部上設置外部連接用端子之方法(例如，參照專利文獻1)。該外部連接用端子形成為可自背面照射型之固體攝像元件之受光面側之表面連接之構成。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-150283號公報
如上述背面照射型之固體攝像元件般，要求於半導體裝置中不改變電路形成區域之面積而小型化之技術。
本技術中，可提供一種能實現小型化之半導體裝置、及電子機器、以及能實現半導體裝置之小型化之半導體裝置之製造方法、形成有半導體裝置之半導體晶圓。
本技術之半導體裝置包括：半導體基板；形成於半導體基板上之配線層；及設置於半導體基板之電路形成區域上之驅動電路。而且，該半導體裝置包括：焊墊電極，其與驅動電路電性連接，且自配線層之側面露出；及外部連接用端子，其設置於半導體基板及配線層之側面上，且與焊墊電極電性連接。
而且，本技術之電子機器包含上述半導體裝置、及處理半導體裝置之輸出信號之信號處理電路。
本技術之半導體晶圓包括：複數個電路形成區域；圍繞電路形成區域而配置之刻劃區域；及設置於電路形成區域上之驅動電路。而且，該半導體晶圓包括：焊墊電極，其與驅動電路電性連接，且自電路形成區域之端部而形成於刻劃區域上；開口部，其形成於焊墊電極上；及導體層，其形成於開口部之側面及底面上，且與驅動電路電性連接。
本技術之半導體裝置之製造方法包括以下步驟：於半導體基板之電路形成區域上形成驅動電路；於半導體基板上形成配線層；及於 配線層內形成焊墊電極。而且，該半導體裝置之製造方法包括如下步驟：自電路形成區域起至刻劃區域為止形成用以使焊墊電極露出於表面之開口部；於開口部之側面上形成導體層；及以刻劃區域使電路形成區域單片化。
又，本技術之半導體裝置之製造方法包括以下步驟：於半導體基板之電路形成區域上形成驅動電路；於半導體基板上形成配線層；及於配線層內形成焊墊電極。而且，該半導體裝置之製造方法包括以下步驟：形成貫通半導體基板而與焊墊電極連接之貫通電極；自電路形成區域起至刻劃區域為止形成使焊墊電極露出於表面、且使貫通電極露出於側面之開口部；及以刻劃區域使電路形成區域單片化。
根據本技術之半導體裝置，由於將外部連接用端子形成於半導體裝置之側面上，故而於半導體裝置之上表面上無需用以設置端子之區域。因此，可提高半導體晶片內之電路區域之面積比率。因此，不會對半導體裝置之特性造成影響，可實現半導體裝置、及包含半導體裝置之電子機器之小型化。
又，根據本技術之半導體晶圓，藉由自電路形成區域起至刻劃區域為止所形成之開口部，而使與驅動電路連接之焊墊電極露出於晶圓表面。而且，形成與該焊墊電極連接之導體層。因此，可於該焊墊電極或導體層中進行半導體裝置之檢查。而且，於檢查後於刻劃區域上使電路形成區域單片化，藉此去除形成於刻劃區域上之焊墊電極，於已單片化之半導體裝置之側面上殘存有成為外部連接用端子之導體層。因此，於半導體晶圓及半導體裝置之上表面上，無需用以設置檢查用端子及外部連接用端子之區域，從而可實現半導體裝置之小型化。
又，根據本技術之半導體裝置之製造方法，藉由自電路形成區域形成於刻劃區域上之開口部而使焊墊電極露出。進而，於開口部之 側面與底面上形成有導體層。因此，藉由自開口部露出之焊墊電極或導體層而可進行半導體裝置之檢查。而且，藉由於刻劃區域上使電路形成區域單片化，而由形成於開口部側面上之導體層而形成半導體裝置之外部連接用端子。又，形成於刻劃區域上之焊墊電極藉由刻劃而去除，未殘存於已單片化之半導體裝置中。因此，於半導體晶圓及半導體裝置之上表面上，無需用以設置檢查用端子及外部連接用端子之區域，從而可實現半導體裝置之小型化。
根據本技術，可實現半導體裝置、及電子機器之小型化。又，可提供一種能夠實現小型化之半導體裝置之製造方法。
1‧‧‧固體攝像元件
2、50‧‧‧感測器基板
2a、9a、54、63、73‧‧‧配線層
2b、9b、9c、67、77‧‧‧保護膜
3‧‧‧像素
4‧‧‧像素區域
5‧‧‧像素驅動線
6‧‧‧垂直信號線
7‧‧‧周邊區域
9、60‧‧‧電路基板
10‧‧‧垂直驅動電路
11‧‧‧行信號處理電路
12‧‧‧水平驅動電路
13‧‧‧系統控制電路
20、52‧‧‧光電轉換部
21、31‧‧‧源極/汲極
22、32‧‧‧元件分離部
23、91‧‧‧貫通電極
24‧‧‧分離絕緣膜
25、35‧‧‧閘極電極
26、36、56、65、75‧‧‧層間絕緣膜
27、37、38、45、106‧‧‧配線
39‧‧‧平坦化膜
41‧‧‧抗反射膜
42‧‧‧界面能階抑制膜
43‧‧‧蝕刻終止膜
44‧‧‧配線槽形成膜
46‧‧‧頂蓋膜
47、53‧‧‧遮光膜
47a‧‧‧受光開口
47b‧‧‧開口
48、57‧‧‧透明保護膜
49、58‧‧‧彩色濾光片
51、61、71‧‧‧半導體基板
55、64、74、81、83、84、105、105A、124A、128、128A‧‧‧導體層
59‧‧‧晶片上透鏡
62、144‧‧‧驅動電路
66、76、82、107、123、127‧‧‧絕緣部
70、90‧‧‧記憶體基板
72‧‧‧記憶部
92‧‧‧凸塊電極
100‧‧‧半導體晶圓
101、501‧‧‧電路形成區域
102‧‧‧刻劃區域
103、130‧‧‧焊墊電極
104、126、133、134‧‧‧開口部
108、124、129、132‧‧‧外部連接用端子
109‧‧‧接觸治具
110、141‧‧‧半導體裝置
111‧‧‧安裝基板
112‧‧‧封裝基板
113‧‧‧蓋玻璃
114‧‧‧透鏡
121‧‧‧透鏡材料層
122、125、136‧‧‧光阻層
131、131A、135‧‧‧導體層
140‧‧‧相機
142‧‧‧光學系統
143‧‧‧快門裝置
145‧‧‧信號處理電路
500‧‧‧晶圓
502‧‧‧延伸結合焊墊
503‧‧‧第1結合焊墊
504‧‧‧第2結合焊墊
505‧‧‧金屬延伸部
506‧‧‧外周部
A‧‧‧受光面
FD‧‧‧浮動擴散區
TG‧‧‧轉移閘極
Tr‧‧‧電晶體部
圖1係表示實施形態之半導體裝置之構成之平面圖。
圖2A、B係表示實施形態之半導體晶圓之構成之平面圖。
圖3係表示第1實施形態之半導體晶圓之構成之圖。
圖4係表示第1實施形態之半導體裝置之構成之圖。
圖5係第1實施形態之固體攝像裝置模組之概略構成圖。
圖6係第1實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖7係第1實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖8係第1實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖9係第1實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖10係第1實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖11係第1實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖12係第1實施形態之半導體裝置之製造步驟圖。
圖13係表示第2實施形態之半導體晶圓之構成之圖。
圖14係表示第2實施形態之半導體裝置之構成之圖。
圖15係第2實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖16係第2實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖17係第2實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖18係第2實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖19係第2實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖20係第2實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖21係第2實施形態之半導體裝置之製造步驟圖。
圖22係表示第3實施形態之半導體晶圓之構成之圖。
圖23係表示第3實施形態之半導體裝置之構成之圖。
圖24係第3實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖25係第3實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖26係第3實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖27係第3實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖28係第3實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖29係第3實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖30係第3實施形態之半導體裝置之製造步驟圖。
圖31係表示第4實施形態之半導體晶圓之構成之圖。
圖32係表示第4實施形態之半導體裝置之構成之圖。
圖33係第4實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖34係第4實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖35係第4實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖36係第4實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖37係第4實施形態之半導體裝置之製造步驟圖。
圖38係表示第5實施形態之半導體晶圓之構成之圖。
圖39係表示第5實施形態之半導體裝置之構成之圖。
圖40係第5實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖41係第5實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖42係第5實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖43係第5實施形態之半導體晶圓及半導體裝置之製造步驟圖。
圖44係第5實施形態之半導體裝置之製造步驟圖。
圖45係表示電子機器之構成之圖。
圖46係表示先前之半導體裝置之構成之圖。
圖47係表示第6實施形態之半導體裝置之構成之圖。
圖48係表示第6實施形態之半導體裝置之半導體晶圓之構成之圖。
圖49係表示第7實施形態之半導體裝置之構成之圖。
圖50係表示第8實施形態之半導體裝置之構成之圖。
圖51係表示第9實施形態之半導體裝置之構成之圖。
以下，說明用以實施本技術之最佳形態之例，但本技術並不限定於以下之例。
再者，說明係按以下之順序進行。
1.固體攝像元件之概要
2.第1實施形態(半導體裝置及半導體晶圓)
3.第1實施形態(半導體裝置及半導體晶圓之製造方法)
4.第2實施形態(半導體裝置及半導體晶圓)
5.第2實施形態(半導體裝置及半導體晶圓之製造方法)
6.第3實施形態(半導體裝置及半導體晶圓)
7.第3實施形態(半導體裝置及半導體晶圓之製造方法)
8.第4實施形態(半導體裝置及半導體晶圓)
9.第4實施形態(半導體裝置及半導體晶圓之製造方法)
10.第5實施形態(半導體裝置及半導體晶圓)
11.第5實施形態(半導體裝置及半導體晶圓之製造方法)
12.第6實施形態(半導體裝置及半導體晶圓)
13.第7實施形態(半導體裝置及半導體晶圓)
14.第8實施形態(半導體裝置及半導體晶圓)
15.第9實施形態(半導體裝置及半導體晶圓)
16.第10實施形態(電子機器)
<1.固體攝像元件之概要>
於實施形態之說明之前，以固體攝像元件為例對半導體裝置之概要進行說明。
如上所述，背面照射型之固體攝像元件係在與受光面相反之表面側設置有驅動電路，故而可實現元件之小型化。又，由於必需使入射光效率良好地到達光電轉換部(受光部)，故而將形成受光部之基板製作得較薄，而必需支持基板。因此，背面照射型之固體攝像元件具有易使用其他器件作為支持基板之特徵。
然而，對背面照射型之固體攝像元件而言，於上表面上不存在接觸焊墊，故而對接觸焊墊之接入方法成為課題。作為其解決方法，將專利文獻1中記載之半導體裝置之構成示於圖46中。該半導體裝置中，在晶圓500上所形成之半導體裝置之電路形成區域501上，設置有複數個延伸結合焊墊502。延伸結合焊墊502包括：第1結合焊墊503、第2結合焊墊504、及金屬延伸部505。第1結合焊墊503係配置於半導體裝置之電路形成區域501內。第2結合焊墊504係配置於電路形成區域501之外周部506上。而且，第1結合焊墊503與第2結合焊墊504係藉由金屬延伸部505而電性連接。
於上述構成之半導體裝置中，在對晶圓500刻劃而使半導體裝置單片化之前，使用第2結合焊墊504進行半導體裝置之檢查。例如，使用晶圓狀態之半導體裝置之第2結合焊墊504進行利用有檢查用探針之4端子法等之檢查。
然而，上述半導體裝置中，需要將用於晶圓狀態下之檢查之第2結合焊墊504作為外部連接用端子而殘存於電路形成區域501之周圍。因此，較電路形成區域501，僅第2結合焊墊504而使電路形成區域501較大地形成。
又，於以特定之大小而形成固體攝像元件晶片之情形時，僅第2結合焊墊504而會使電路形成區域501之面積縮小。
因此，本技術中，將露出於半導體晶圓之上表面上之焊墊電極形成於半導體晶圓之刻劃區域上。而且，於刻劃後單片化之半導體裝置中，於藉由刻劃而露出之半導體基板側面上設置有外部連接用端子。設置於基板側面上之外部連接用端子藉由與焊墊電極連接之配線而與半導體裝置之驅動電路電性連接。又，形成於刻劃區域上之焊墊電極於刻劃時被去除。
上述構成之半導體裝置中，藉由刻劃而使電路形成區域之外周部未殘存焊墊電極。進而，藉由將外部連接用端子設置於基板之側面上，而於電路形成區域外無需設置多餘之區域。因此，不會對電路形成區域之面積造成影響，可實現半導體裝置之小型化。
<2.第1實施形態：半導體裝置及半導體晶圓>
[固體攝像裝置之概略構成]
作為應用有本技術之半導體裝置之一例，圖1中表示三維構造之背面照射型之固體攝像元件之概略構成。該圖中所示之固體攝像元件1包括：排列形成有光電轉換部之感測器基板2；及對該感測器基板2以層疊之狀態而貼合之電路基板9。
感測器基板2包含像素區域4，其將一方之面作為受光面A，且相對於受光面A而2維排列有包含光電轉換部之複數個像素3。於像素區域4上，將複數個像素驅動線5配線於列方向上，將複數個垂直信號線6配線於列方向上，且將1個像素3以連接於1條像素驅動線5與1條垂直 信號線6之狀態而配置。於該等各像素3中，設置有：光電轉換部、電荷儲存部、及由複數個電晶體(所謂MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)電晶體)及電容元件等構成之像素電路。再者，像素電路之一部分係設置於與受光面A相反側之表面側。又，複數個像素中亦可共有像素電路之一部分。
又，感測器基板2於像素區域4之外側包含周邊區域7。於該周邊區域7上設置有配線(圖示省略)，該配線視需要而與設置於感測器基板2上之像素驅動線5、垂直信號線6、及像素電路、進而與設置於電路基板9上之驅動電路連接。
電路基板9於朝向感測器基板2側之一面側上，包括：用以驅動設置於感測器基板2上之各像素3之垂直驅動電路10、行信號處理電路11、水平驅動電路12、及系統控制電路13等之驅動電路。該等驅動電路係連接於感測器基板2側之配線及像素電路。再者，設置於感測器基板2之表面側之像素電路亦為驅動電路之一部分。
[半導體晶圓之構成]
其次，對形成有上述固體攝像裝置之半導體晶圓之構成進行說明。
將半導體晶圓之構成示於圖2中。圖2之A係表示半導體晶圓之受光面側之構成之平面圖。圖2之B係將圖2之A中之B部分之構成放大後之圖。
如圖2之A所示，半導體晶圓100上，排列有複數個包含上述固體攝像元件之電路形成區域101。而且，於電路形成區域101之周圍，配置有藉由切割而去除之區域、即刻劃區域102。
各電路形成區域101係分別形成有圖1中所示之上述固體攝像元件之區域。此種電路形成區域101如以下之詳細說明，受光面上之整個面由絕緣膜覆蓋，進而在與受光面相反之表面側設置有驅動電路。
又，如圖2之B所示，於半導體晶圓100中，於刻劃區域102上，設置有檢查用之焊墊電極103。於焊墊電極103上，設置有為了使焊墊電極103露出於表面而設置之開口部104。於開口部104之側面及底面上設置有成為半導體裝置之外部連接用端子之導體層105。
於焊墊電極103上，自電路形成區域101連接有配線106。因此，經由配線106而將焊墊電極103、及導體層105與電路形成區域101內之各種元件或配線等電性連接。
再者，於導體層105之下部，焊墊電極103可有可無。於存在焊墊電極103之情形時，於開口部104之底部將導體層105與焊墊電極103連接。又，於不存在焊墊電極103之情形時，於開口部104之側面上將導體層105與焊墊電極103連接。
藉由開口部104，而使焊墊電極103或導體層105露出於晶圓狀態下之各半導體裝置之受光面側。因此，於焊墊電極103或導體層105中，可自受光面A側向開口部104中***檢查針，且於晶圓狀態檢查各半導體裝置。
於圖2之B所示之構成中，開口部104之面積小於焊墊電極103所形成之面積。而且，刻劃區域102係設置於較形成於電路形成區域101側之導體層105更靠外側(鄰接之電路形成區域101側)。因此，於刻劃後，焊墊電極103之一部分與導體層105仍殘存於單片化之半導體裝置之側面上。而且，殘存於半導體裝置之側面上之導體層105成為半導體裝置之外部連接用端子。
再者，於開口部104之底部上，亦形成有自開口部104之側面連續之導體層105。位於開口部104之底部上之導體層之大部分於刻劃時被去除，故而幾乎未殘存於單片化之半導體裝置中。
又，有時於去除自開口部104露出之焊墊電極103之後，設置用以形成外部連接用端子之導體層105。該情形時，僅殘存有未自開口 部104露出之焊墊電極103。用以形成外部連接用端子之導體層105不僅可利用導體層埋入開口部104之側面及底部，且亦可利用導體層埋入至開口部104內。
[半導體裝置及半導體晶圓之剖面構成]
圖3中表示本實施形態之半導體晶圓之構成。圖4中表示自圖3中所示之半導體晶圓而單片化之半導體裝置之構成。圖3及圖4中表示作為半導體裝置之一例之MOS型固體攝像裝置之構成。該MOS型固體攝像裝置係背面照射型之固體攝像裝置。
如圖3所示，第1實施形態之半導體晶圓100係將感測器基板2與電路基板9以層疊之狀態而貼合之3維構造之半導體晶圓。又，於俯視時，包含電路形成區域101與刻劃區域102。進而，包含固體攝像元件之電路形成區域101係包含像素區域4與周邊區域7。
於感測器基板2之與電路基板9對向之側之面上，設置有配線層2a、及覆蓋配線層2a之保護膜2b。於電路基板9之表面側，即與感測器基板2側對向之面上，設置有配線層9a、及覆蓋配線層9a之保護膜9b。
又，於電路基板9之背面側，設置有保護膜9c。該等感測器基板2與電路基板9係於保護膜2b與保護膜9b上貼合。
於感測器基板2之背面側即受光面A上，設置有抗反射膜41、界面能階抑制膜42、蝕刻終止膜43、配線槽形成膜44、配線45、頂蓋膜46、及遮光膜47。進而於遮光膜47上，依序層疊有透明保護膜48、彩色濾光片49、及晶片上透鏡(on chip lens)59。
於如上之構成之半導體晶圓100中，將焊墊電極103設置於自電路形成區域101至刻劃區域102之配線層9a上。焊墊電極103與電路形成區域101之自配線層9a延設之驅動電路之配線106連接。焊墊電極103中，將與配線106連接之部分配置於電路形成區域101內，且將其 他大部分配置於刻劃區域102上。
又，於焊墊電極103上設置有開口部104。開口部104係將配置於焊墊電極103上之各配線層2a、9a、及感測器基板2等去除而形成。而且，覆蓋開口部104之側面、及焊墊電極103上而設置有用以形成外部連接用端子之導體層105。
感測器基板2例如係使包含單晶矽之半導體基板薄型化而成者。於該感測器基板2上之各電路形成區域101內之像素區域4上，沿受光面A而排列形成有複數個光電轉換部20。各光電轉換部20例如係由n型擴散層與p型擴散層之層疊構造而構成。再者，光電轉換部20係對應每一像素而設置，於附圖上圖示有1像素量之剖面。
又，於感測器基板2之電路形成區域101上之與受光面A相反之表面側，設置有包含n+型雜質層之浮動擴散區(Floating Diffusion)FD、電晶體Tr之源極/汲極21、進而未圖示之雜質層、及元件分離部22等。
進而，於感測器基板2之電路形成區域101上，於像素區域4之外側之周邊區域7上，設置有貫通感測器基板2之貫通電極23。該貫通電極23包含經由分離絕緣膜24而埋入至貫通感測器基板2所形成之連接孔內之導電性材料。
電路形成區域101之配線層2a中，在與感測器基板2之界面側，具有經由閘極絕緣膜而形成之轉移閘極TG及電晶體Tr之閘極電極25，進而具有未圖示之其他電極。又，該等轉移閘極TG及閘極電極25係由層間絕緣膜26而覆蓋。在設置於該層間絕緣膜26上之槽圖案內，設置有例如使用有銅(Cu)之配線27。藉由複數個層間絕緣膜26與配線27而形成多層配線層。該等配線27藉由通孔而相互連接，且成為將一部分與源極/汲極21、轉移閘極TG、進而與閘極電極25連接之構成。又，於配線27上，亦連接有設置於感測器基板2上之貫通電極23，且 藉由電晶體Tr及配線27等而構成像素電路。
於形成有如上之配線27之層間絕緣膜26上，設置有絕緣性之保護膜2b，且於該保護膜2b表面上使感測器基板2與電路基板9貼合。
電路基板9例如係使包含單晶矽之半導體基板薄型化而成者。於該電路基板9之電路形成區域101上，於朝向感測器基板2側之表面層上，設置有電晶體Tr之源極/汲極31，進而設置有未圖示之雜質層、及元件分離部32等。
設置於電路基板9之表面上之配線層9a之電路形成區域101在與電路基板9之界面側，具有經由閘極絕緣膜而設置之閘極電極35、及未圖示之其他電極。該等閘極電極35及其他電極係由層間絕緣膜36而覆蓋。在設置於該層間絕緣膜36上之槽圖案內，設置有例如使用有銅(Cu)之配線37作為多層配線。該等配線37係藉由通孔而相互連接，而且一部分係與源極/汲極31或閘極電極35連接。
進而，在電路基板9之與感測器基板2之接合面側，設置有包含鋁等之配線38。配置於刻劃區域102上之配線38成為焊墊電極103。此種配線38係藉由通孔而與配線37連接。層間絕緣膜36之表面具有與配線38相應之凹凸形狀，覆蓋該凹凸表面而設置有平坦化膜39。藉由平坦化膜39使電路基板9之接合面成為平坦面。
於平坦化膜39上設置有絕緣性之保護膜9b，於該保護膜9b表面上使電路基板9與感測器基板2貼合。又，於電路基板9上，在與設置有配線層9a之表面側相反之背面側，設置有覆蓋電路基板9之保護膜9c。
於電路形成區域101之周邊區域7上，於感測器基板2之受光面A上，自受光面A側起依序設置有抗反射膜41、界面能階抑制膜42、蝕刻終止膜43、及配線槽形成膜44。進而，於配線槽形成膜44內設置有配線45，覆蓋該配線45而設置有頂蓋膜46。
於電路形成區域101之像素區域4中，於感測器基板2之受光面A上，設置有抗反射膜41、界面能階抑制膜42、及遮光膜47。
於刻劃區域102中，於感測器基板2之受光面A上，設置有抗反射膜41、及界面能階抑制膜42。
又，於周邊區域7之感測器基板2內設置有絕緣部107。絕緣部107係設置於較包含有於感測器基板2內所構成之各種主動元件、或貫通於感測器基板2內之配線等之電路更靠外周側。絕緣部107係為了使形成於感測器基板2內之各種主動元件與導體層105之電性連接絕緣而設置。因此，形成於感測器基板2之整個厚度方向上。又，於感測器基板2之周邊區域7上，以包圍感測器基板2之周圍之方式連續地形成。
於如上之構成中，各層包含如下之材料。抗反射膜41例如係使用氧化鉿(HfO2)、氧化鉭(Ta2O5)、或氮化矽等之較氧化矽更高折射率之絕緣性材料而構成。界面能階抑制膜42例如係使用氧化矽(SiO2)而構成。蝕刻終止膜43係使用相對於構成上層之配線槽形成膜44之材料而將蝕刻選擇比抑制為較低之材料、例如氮化矽(SiN)而構成。配線槽形成膜44例如係使用氧化矽(SiO2)而構成。頂蓋膜46例如係使用氮化矽(SiN)而構成。
配線45係於電路形成區域101之周邊區域7之受光面A上，埋入至配線槽形成膜44中而設置。該配線45係與貫通電極23一體埋入而形成者，且將貫通電極23彼此連接。配線45之上部係由頂蓋膜46而覆蓋。
貫通電極23係於電路形成區域101之周邊區域7上，自受光面A上之配線45貫通蝕刻終止膜43、界面能階抑制膜42、及抗反射膜41，進而貫通感測器基板2，到達配線層2a而設置。該貫通電極23具有複數個，且與感測器基板2之配線27、及電路基板9之配線38，或配線37連接。
此種配線45及貫通電極23係經由連續地覆蓋形成於配線槽形成膜44上之配線槽及其底部之連接孔之內壁之分離絕緣膜24，於該等配線槽及連接孔中埋入銅(Cu)而一體構成。此處配線槽之部分相當於配線45，連接孔之部分相當於貫通電極23。又，分離絕緣膜24例如係使用如氮化矽(SiN)般之具有防止銅(Cu)擴散之功能之材料而構成。如此，藉由以配線45連接貫通電極23之間，而將分別連接有貫通電極23之感測器基板2之配線27、與電路基板9之配線38、或配線37之間電性連接。亦即，將感測器基板2之驅動電路與電路基板9之驅動電路加以連接。
遮光膜47包含複數個受光開口47a，其係於電路形成區域101之像素區域4上，設置於受光面A上之界面能階抑制膜42之上部，且與各光電轉換部20對應。此種遮光膜47係使用鋁(Al)或鎢(W)之類之遮光性優異之導電性材料而構成，且於開口47b上以相對於感測器基板2而接地之狀態設置。
透明保護膜48係以覆蓋受光面A上之頂蓋膜46及遮光膜47之狀態，而設置於電路形成區域101、及刻劃區域102上。該透明保護膜48包含絕緣性材料，例如使用丙烯酸樹脂等而構成。
於電路形成區域101之像素區域4上，進而於透明保護膜48上，設置有與各光電轉換部20對應之彩色濾光片49、及晶片上透鏡59。彩色濾光片49係由與各光電轉換部20對應之各色而構成。各色之彩色濾光片49之排列並未受到限定。晶片上透鏡59係以使入射光聚光於各光電轉換部20上之方式而構成。
另一方面，於電路形成區域101之周邊區域7及刻劃區域102上，將與晶片上透鏡59為一體之透鏡材料層121設置於透明保護膜48上。
焊墊電極103係自電路形成區域101至刻劃區域102而設置之配線38之一部分。又，構成電路形成區域101之驅動電路之配線106係藉由 通孔而與焊墊電極103連接。
開口部104設置於焊墊電極103上，且自受光面A側起至焊墊電極103為止而開口。亦即，開口部104係將透鏡材料層121、透明保護膜48、界面能階抑制膜42、抗反射膜41、感測器基板2、層間絕緣膜26、保護膜2b、保護膜9b、平坦化膜39、及層間絕緣膜36深挖而成之開口。再者，於開口部104所貫通之配線層2a之刻劃區域102上，未設置構成固體攝像元件之配線27。
於開口部104內，設置有成為半導體裝置之外部連接用端子之導體層105。導體層105係設置於開口部104之側面及底面上。而且，於開口部104之底面上，導體層105與焊墊電極103連接。因此，導體層105經由焊墊電極103而與驅動電路之配線106電性連接。
又，於開口部104內，較形成於電路形成區域101側之導體層105更靠電路形成區域101之外周側而設置有刻劃區域102。因此，於刻劃後單片化之半導體裝置之側面上，殘存有形成於電路形成區域101側之導體層105。該殘存之導體層105成為半導體裝置之外部連接用端子。
開口部104之側面之導體層105係形成至與感測器基板2之受光面A相同之高度為止。於切割單片化之半導體裝置中，若導體層105形成至半導體裝置之上表面，則可能引起上表面之導體層105與外部機器接觸之問題。因此，將導體層105設置至低於上表面之位置為止。
圖4所示之半導體裝置110係表示刻劃後單片化之狀態。圖3所示之半導體晶圓100中，將焊墊電極103與導體層105形成於鄰接之電路形成區域101彼此之間。因此，將形成於刻劃區域102上之電路基板9及配線層9a、以及焊墊電極103及導體層105去除。而且，由殘存於藉由刻劃而露出之半導體裝置之側面上之導體層而形成半導體裝置110之外部連接用端子108。圖4中，於半導體裝置110之外部連接用端子 108上，連接有外部機器之接觸治具109。
作為搭載有上述半導體裝置110之半導體模組之一例，圖5中表示固體攝像裝置模組之概略構成。
圖5中所示之半導體模組係將半導體裝置110配置於安裝基板111上。而且，於半導體裝置110之側面上，連接有接觸治具109，且將半導體裝置110搭載於包含陶瓷封裝等之封裝基板112內。
又，於封裝基板112上，設置有覆蓋半導體裝置110之蓋玻璃113。進而，於半導體模組上，設置有透鏡114。
藉由於半導體裝置110之側面設置外部連接用端子，而可實現半導體模組之薄型化。
例如，如一般的半導體裝置般，若於半導體裝置之上表面上具有外部連接用端子，則於半導體裝置上連接有封裝基板。因此，成為將支持基板、半導體裝置及封裝基板層疊之構成。因此，半導體模組之厚度成為支持基板、半導體裝置、及封裝基板之共計厚度。
相對於此，如圖5所示，若於半導體裝置110之側面上設置外部連接用端子，則於半導體裝置110之側面上連接有封裝基板112。因此，將半導體裝置110配置於封裝基板112內。因此，支持基板與封裝基板之共計厚度成為半導體模組之厚度，從而可實現半導體模組之薄型化。
<3.第1實施形態之半導體裝置及半導體晶圓之製造方法>
其次，對上述圖3及圖4中所示之第1實施形態之半導體裝置、及半導體晶圓之製造方法進行說明。
首先，如圖6所示，在設置於感測器基板2上之各電路形成區域101之像素區域4上，排列形成複數個光電轉換部20，並且於感測器基板2上形成源極/汲極21及浮動擴散區FD以外之雜質層或元件分離部22。
又，於感測器基板2之特定之位置上，形成絕緣部107。絕緣部107例如係將感測器基板2挖入至特定之深度為止之後，藉由埋入氧化矽而形成。
然後，於感測器基板2之表面上形成轉移閘極TG及閘極電極25，進而與層間絕緣膜26一併形成配線27而設置配線層2a，且以保護膜2b覆蓋該配線層2a之上部。
又，於電路基板9之各電路形成區域101上，形成源極/汲極31以外之雜質層或元件分離部32。然後，於電路基板9之表面上形成閘極電極35，且與層間絕緣膜36一併形成配線37。
繼而，藉由通孔而形成與配線37連接之配線38，且以層間絕緣膜36將其覆蓋。此時，於刻劃區域102上，該配線38之一部分成為焊墊電極103。又，焊墊電極103係以連接有延設至刻劃區域102為止之配線106之狀態而設置。其後，以平坦化膜39覆蓋於凹凸表面之層間絕緣膜36上，進而使表面平坦化而設置配線層9a，且以保護膜9b覆蓋該配線層9a之上部。
其次，使感測器基板2與電路基板9對向而貼合，且使保護膜2b與保護膜9b對向而貼合。於貼合結束後，視需要而使感測器基板2之受光面A側薄型化。
以上之感測器基板2之製作、電路基板9之製作、及感測器基板2與電路基板9之貼合步驟係可藉由先前公知之方法而執行。
其次，於感測器基板2之受光面A上，依序層疊成膜抗反射膜41、界面能階抑制膜42、蝕刻終止膜43、及配線槽形成膜44。繼而，於電路形成區域101之周邊區域7上，於配線槽形成膜44上形成配線槽，且於其底部形成貫通感測器基板2之各深度之連接孔。其次，於覆蓋配線槽及連接孔之內壁之狀態下形成分離絕緣膜24，進而使配線27或配線38露出於各連接孔之底部之後，藉由例如包含銅之導電性材 料而一體埋入配線槽及連接孔。藉由以上方法，而形成連接於配線27或配線38之複數個貫通電極23、及連接該貫通電極23間之配線45。其後，於覆蓋配線45及配線槽形成膜44上之狀態下，成膜相對於構成配線45之銅(Cu)而具有防擴散效果之頂蓋膜46。
其次，於電路形成區域101之像素區域4及刻劃區域102上，去除頂蓋膜46、配線槽形成膜44、及蝕刻終止膜43，於受光面A上殘存抗反射膜41及界面能階抑制膜42之2層。
其後，於電路形成區域101之像素區域4上，於受光面A上之避開光電轉換部20之上方之位置上，於抗反射膜41及界面能階抑制膜42之2層上形成開口47b，使感測器基板2露出。其次，於電路形成區域101之像素區域4之受光面A上，圖案形成經由開口47b而使感測器基板2接地之遮光膜47。此時，遮光膜47係如鋁(Al)或鎢(W)般使用具有遮光性之導電性材料膜而成膜，且以具有與光電轉換部20對應之受光開口47a之方式而圖案形成。
於上所述之後，於電路形成區域101及刻劃區域102、亦即受光面A上之整個面上，於覆蓋遮光膜47及頂蓋膜46之狀態下成膜包含具有透光性之材料之透明保護膜48。此時，藉由如旋轉塗佈法之類的塗佈法而進行透明保護膜48之成膜。繼而，於電路形成區域101之像素區域4之透明保護膜48上，形成與光電轉換部20對應之各色之彩色濾光片49。進而，於該透明保護膜48及彩色濾光片49上，形成透鏡材料層121。
其次，如圖6所示，自電路形成區域101之端部起於刻劃區域102上，形成使焊墊電極103露出於受光面A側之開口部104。此時，將光阻圖案作為光罩，依序蝕刻去除透鏡材料層121、透明保護膜48、界面能階抑制膜42、抗反射膜41、感測器基板2、層間絕緣膜26、保護膜2b、保護膜9b、及平坦化膜39。繼而，蝕刻層間絕緣膜36，使焊墊 電極103露出而結束蝕刻，完成開口部104。
其次，如圖7所示，於半導體晶圓100之整個面上形成導體層105A。此時，於開口部104內，亦於側面及底面上形成導體層105A。而且，將焊墊電極103與導體層105A電性連接。
然後，如圖8所示，於開口部104內形成光阻層122。光阻層122係在使形成於半導體晶圓100上之導體層105A殘存之位置上形成光阻層122之圖案。
其次，如圖9所示，將光阻層122作為圖案光罩，使用乾式蝕刻或濕式蝕刻而去除導體層105A。藉由蝕刻，而使形成有光阻層122之開口部104之底部之導體層105殘存。又，藉由調整蝕刻之時間，而於將形成於透鏡材料層121上之導體層105A蝕刻之後，進而將形成於開口部104之側面上之導體層105A蝕刻至特定深度為止。例如，將導體層去除至感測器基板2之受光面之深度為止。
其次，如圖10所示，去除開口部104內之光阻層。藉此，使形成於開口部104內之導體層105露出。進而，使用CMP(Chemical Mechanical Polishing，化學機械研磨)法等，使透鏡材料層121之表面平滑化。
然後，如圖11所示，由平滑化之透鏡材料層121而形成與光電轉換部20對應之晶片上透鏡59。於形成該晶片上透鏡59時，於電路形成區域101之周邊區域7及刻劃區域102上之透明保護膜48上，殘存有與晶片上透鏡59為一體之透鏡材料層121。
又，研磨電路基板9之露出面而使電路基板9薄型化。然後，於電路基板9之背面上形成保護膜9c。
其次，自受光面A側向開口部104中***檢查針，使用形成於焊墊電極103上之導體層105而進行探針檢查。如此於半導體晶圓100之狀態下進行探針檢查，進行半導體晶圓100內之複數個電路形成區域 101上所形成之半導體裝置之動作確認。
其次，如圖12所示，於上述探針檢查之後，藉由切割而去除晶圓之刻劃區域102，使電路形成區域101單片化而製作半導體裝置110。藉由該切割而去除設置於刻劃區域102上之焊墊電極103、導體層105、及電路基板9。然後，由殘存於半導體裝置110之側面上之導體層105而形成半導體裝置110之外部連接用端子108。又，焊墊電極103藉由切割而被切斷，僅配置於配線層9a內之部分殘存於半導體裝置110中。
藉由上述步驟，而可製作半導體裝置110。然後，於所製作之半導體裝置110內，僅使用於上述探針檢查中合格者，行進至下一安裝步驟。藉由安裝步驟，而將半導體裝置110之側面之外部連接用端子108連接於外部機器，構成如上述圖5所示之半導體模組。
根據上述半導體晶圓及半導體裝置，於刻劃區域上形成有檢查用之焊墊電極，且自半導體晶圓之上表面而設置有用以使該焊墊電極露出之開口部。而且，於開口部之底面及側面上形成有導體層。
又，使開口部內之電路形成區域側之導體層殘存，且於開口部進行切割，藉此於刻劃後單片化之半導體裝置之側面上，形成包含導體層之外部連接用端子。
如此，於晶圓狀態下，與焊墊電極連接之導體層自開口部露出於上表面，因此半導體裝置之檢查變得容易。
進而，藉由刻劃而於半導體裝置之側面上形成外部連接用端子，因此於半導體裝置之上表面上無需用以設置端子之區域，從而可提高半導體晶片內之電路形成區域之面積比率。
<4.第2實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第2實施形態進行說明。第2實施形態由第1實施形態僅變更半導體裝置之外部連接用端子之構 成。因此，於以下第2實施形態之說明中，僅說明與上述第1實施形態不同之構成，關於形成於電路形成區域上之各構成，省略與第1實施形態相同之構成之說明。
圖13中表示半導體晶圓之構成。又，圖14中表示半導體裝置之構成。
圖13中所示之半導體晶圓100係自上述第1實施形態之半導體晶圓上去除形成於開口部104內之導體層後之狀態。該狀態之半導體晶圓100中，使檢查用之焊墊電極103藉由開口部104而露出於半導體晶圓100之受光面A側。因此，藉由自受光面A側***檢查針，而可於半導體晶圓100之狀態下進行探針檢查，進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
又，於半導體晶圓100中，於電路基板9上形成有絕緣部123。絕緣部123係設置於較包含有構成於電路基板9內之各種主動元件、或貫通於感測器基板2內之配線等之電路更靠外周側。絕緣部123於形成半導體裝置之步驟中，形成至使電路基板9薄型化之厚度以上之深度。例如，形成至100 μm左右。絕緣部123於電路基板9之周邊區域7上，以包圍電路基板9之周圍之方式而連續地形成。
圖14中所示之半導體裝置110係於圖13中所示之半導體晶圓100之刻劃後使電路形成區域單片化之狀態。
半導體裝置110中，於半導體裝置110之側面上包含外部連接用端子124。外部連接用端子124於半導體裝置110之側面上，自感測器基板2之受光面A起至電路基板9內為止而連續地形成。又，外部連接用端子124係與自開口部126之側面露出之焊墊電極103連接。
外部連接用端子124較佳為使連接面積變大，較佳為形成至電路基板9之背面側附近。但是，為了避免意料之外的與外部之接觸，較佳為並不完全覆蓋至背面，而於背面側之端部上留有電路基板9。
再者，圖13中所示之半導體晶圓係於晶圓狀態下檢查半導體裝置之檢查時之狀態。因此，於上述半導體晶圓100中，未形成構成外部連接用端子124之導體層。該導體層係於晶圓狀態下之檢查後之半導體晶圓100中，將開口部104深挖至電路基板9而形成於深挖後之開口部內。該半導體裝置110之形成有成為外部連接用端子之導體層之狀態的切割前之半導體晶圓100之構成於以下之製造方法之說明中顯示。
<5.第2實施形態之半導體裝置及半導體晶圓之製造方法>
其次，對上述圖13及圖14中所示之半導體裝置、及半導體晶圓之製造方法進行說明。
再者，第2實施形態之製造方法中，在形成用以使檢查用之焊墊電極103露出於受光面A側之開口部104之步驟之前，添加一於電路基板9上形成絕緣部123之步驟，除此之外，與上述第1實施形態為相同。因此，省略與第1實施形態相同之說明。
藉由與上述第1實施形態相同之方法而形成感測器基板2。形成於感測器基板2上之配線層2a及保護膜2b亦同樣地形成。
然後，與第1實施形態同樣地，於電路基板9之各電路形成區域101上，形成源極/汲極31以外之雜質層或元件分離部32。進而，於電路基板9之特定之位置上，形成絕緣部123。絕緣部123例如係藉由將電路基板9挖入至特定之深度為止之後埋入氧化矽而形成。
然後，於電路基板9上同樣地形成配線層9a及保護膜9b。
其次，使感測器基板2與電路基板9對向而貼合，且使保護膜2b與保護膜9b對向而貼合。於貼合結束後，視需要而使感測器基板2之受光面A側薄型化。然後，與第1實施形態同樣地，形成貫通感測器基板2之貫通電極23、及連接該貫通電極23間之配線45。進而，形成遮光膜47、透明保護膜48、彩色濾光片49、及晶片上透鏡59。
其次，自電路形成區域101之端部起於刻劃區域102上，形成使檢查用之焊墊電極103露出於受光面A側之開口部104。此時，將光阻圖案作為光罩，依序蝕刻去除透鏡材料層121、透明保護膜48、界面能階抑制膜42、抗反射膜41、感測器基板2、層間絕緣膜26、保護膜2b、保護膜9b、及平坦化膜39。繼而，蝕刻層間絕緣膜36，使焊墊電極103露出而結束蝕刻，完成開口部104。
藉由以上之步驟，而形成上述圖13中所示之檢查步驟時之半導體晶圓。
其次，自受光面A側向開口部104中***檢查針，使用焊墊電極103進行探針檢查。如此，於半導體晶圓100之狀態下進行探針檢查，進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
其次，如圖15所示，於透鏡材料層121上形成光阻層125。光阻層125係於半導體晶圓100中，以覆蓋開口部104以外之區域之方式而形成。
然後，將光阻層125作為光罩而更深地挖入開口部104。此時，藉由濕式蝕刻或乾式蝕刻而去除露出於開口部104之焊墊電極103、配線層9a、及電路基板9。藉此，如圖16所示，形成較檢查時更深挖之開口部126。又，於開口部126形成之後，去除光阻層125。
藉由開口部126之形成而將自開口部104露出之焊墊電極103去除。然後，埋入至配線層9a中，且使未自開口部104露出之焊墊電極103殘存於電路形成區域101上。該殘存之焊墊電極103自開口部126之側面露出。
其次，如圖17所示，於半導體晶圓100之整個面上形成導體層124A。此時，於開口部126內，亦於側面及底面上形成導體層124A。此時，將殘存於電路形成區域101上之焊墊電極103與導體層124A電 性連接。然後，如圖18所示，與第1實施形態同樣地於開口部126內形成光阻層，且使用乾式蝕刻或濕式蝕刻而去除導體層124A。藉由蝕刻，而使開口部126之底部與側面上殘存有導體層124A。又，於蝕刻導體層124A之後，去除透明保護膜48、彩色濾光片49、透鏡材料層121、及晶片上透鏡59。
導體層124A係直接形成於透鏡材料層121上。因此，難以不對晶片上透鏡59或透鏡材料層121造成損傷而去除導體層124A。因此，將受到損傷之晶片上透鏡59或彩色濾光片49等去除。
又，形成於開口部104側面上之導體層124A係蝕刻至與感測器基板2之背面側之去除之膜之下表面側相同高度為止。亦即，圖18中，蝕刻至與形成於感測器基板2之背面上之界面能階抑制膜42相同高度為止。
其次，如圖19所示，再次形成於形成導體層124A之步驟中去除之晶片上透鏡59或彩色濾光片49等之光學構件。此處之製造方法與上述各構成之製造方法為相同。該步驟中，於感測器基板2之背面側，形成與導體層124A形成前相同之構成。
於半導體裝置之檢查時，為了評估半導體裝置之特性而需要晶片上透鏡59、彩色濾光片49等之光學構件。因此，晶圓狀態下之檢查時需形成光學構件。
然而，於外部連接用端子之形成步驟中，於光學構件上會產生損傷。因此，將受到損傷之檢查時所形成之光學構件去除。然後，於外部連接用端子形成後，重新形成相同構成之光學構件。
其次，如圖20所示，研磨電路基板9之背面側而使其薄型化。此時，使電路基板9薄型化至設置於電路基板9上之絕緣部123露出於電路基板9之背面側為止。而且，使電路基板9薄型化至導體層124A未露出於背面側、且於導體層124A下殘存有電路基板9之位置為止。
藉由使電路基板9薄型化至絕緣部123露出為止，而可將形成於電路基板9上之各種電晶體等之元件、與導體層124A藉由絕緣部123而絕緣。
又，於使電路基板9薄型化之後，於電路基板9之背面上形成保護膜9c。
其次，如圖21所示，藉由切割而去除晶圓之刻劃區域102，使電路形成區域101單片化而製作半導體裝置110。
藉由該切割而去除設置於刻劃區域102上之導體層124A與電路基板9。而且，由殘存於半導體裝置110之側面上之導體層124A而形成半導體裝置110之外部連接用端子124。
藉由上述步驟，而可製作半導體裝置110。然後，於已製作之半導體裝置110內，僅使用上述探針檢查中合格者，行進至下一安裝步驟。藉由安裝步驟，而將半導體裝置110之側面之外部連接用端子124連接於外部機器，構成如上述圖5所示之半導體模組。
根據上述之半導體晶圓及半導體裝置，外部連接用端子之面積較第1實施形態大。因此，外部機器之與接觸治具之連接面積變大，連接可靠性提高。因此，於第2實施形態之半導體裝置中，除第1實施形態之效果外，可使構成半導體模組等時之半導體裝置之可靠性提高。
又，第2實施形態之半導體晶圓中，藉由開口部而使焊墊電極露出於晶圓上表面，故而與第1實施形態同樣地，可進行半導體裝置之晶圓狀態下之檢查。
<6.第3實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第3實施形態進行說明。第3實施形態與第2實施形態相比，僅焊墊電極及外部連接用端子之構成、及形成於電路基板上之絕緣部之構成不同。因此，於以下第3實 施形態之說明中，僅說明與上述第2實施形態不同之構成，關於形成於電路形成區域上之各構成，省略與第2實施形態相同之構成之說明。
圖22中表示第3實施形態之半導體晶圓之構成。又，圖23中表示第3實施形態之半導體裝置之構成。
圖22中所示之半導體晶圓100與上述第2實施形態之半導體晶圓100中，主要係形成於電路基板9上之絕緣部127、開口部126、焊墊電極103、及導體層128之構成不同。
又，圖22中所示之第3實施形態之半導體晶圓中，除形成於電路基板9上之絕緣部127之構成外，與上述第2實施形態之製造步驟中之圖19所示之構成為相同構成。亦即，與第2實施形態之製造步驟中之於開口部126上形成有導體層128、且於感測器基板2之背面上形成有光學構件之狀態為相同構成。
半導體晶圓100中，在連接電路基板9與導體層128之部分上形成有絕緣部127。藉由該絕緣部127而遮斷導體層與基板之電性連接。絕緣部127僅存在於導體層128與電路基板9之半導體層之間即可，故而亦可不如上述第2實施形態般形成至電路基板9之背面側。又，絕緣部127自電路形成區域101之周邊區域7而形成於電路形成區域101之外側，且形成至刻劃區域102。
半導體晶圓100之開口部126係自半導體晶圓100之表面起形成至電路基板9。藉由開口部126而去除電路基板9之表面之一部分。亦即，開口部126係貫通形成於感測器基板2之背面上之各層、感測器基板2、配線層2a、保護膜2b、9b、及配線層9a，進而去除電路基板9之表面之一部分而形成。
而且，導體層128係形成於開口部126之側面與底面上。導體層128係於開口部126之側面上，經由焊墊電極103而與配線106電性連 接。
圖22所示之半導體晶圓100中，藉由開口部126而使導體層128露出於半導體晶圓100之受光面A側。該導體層128係與焊墊電極103電性連接，故而使用該導體層128而可於半導體晶圓100之狀態下進行探針檢查。而且，可進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
圖23中所示之半導體裝置110係圖22中所示之半導體晶圓100刻劃後使電路形成區域101單片化之狀態。
半導體裝置110於半導體裝置110之側面上包含外部連接用端子129。外部連接用端子129於半導體裝置110之側面上，自感測器基板2之受光面A起形成至電路基板9內。又，外部連接用端子129與露出於開口部126之側面之焊墊電極103連接。
較佳為外部連接用端子129宜以使連接面積變大之方式形成至電路基板9之背面側附近。但是，為了避免意料之外的與外部之接觸，較佳為並不完全覆蓋至背面，而於背面側之端部上留有電路基板9。
<7.第3實施形態之半導體裝置及半導體晶圓之製造方法>
其次，對圖22及圖23中所示之第3實施形態之半導體裝置、及半導體晶圓之製造方法進行說明。
再者，第3實施形態之製造方法中，加上於電路基板9上形成絕緣部127之步驟，除此之外，至形成開口部126之步驟之前係與上述第1實施形態及第2實施形態為相同。因此，省略與第1實施形態及第2實施形態相同之說明。
如圖24所示，藉由與上述第1實施形態相同之方法而形成感測器基板2。形成於感測器基板2上之配線層2a及保護膜2b亦同樣地形成。
然後，與第1實施形態同樣地，於電路基板9之各電路形成區域101上，形成源極/汲極31以外之雜質層或元件分離部32。進而，於電 路基板9之特定之位置上，形成絕緣部127。絕緣部127例如係藉由將電路基板9挖入至特定之深度為止之後埋入氧化矽而形成。
然後，於電路基板9上同樣地形成配線層9a及保護膜9b。
其次，使感測器基板2與電路基板9對向而貼合，且使保護膜2b與保護膜9b對向而貼合。於貼合結束後，視需要而使感測器基板2之受光面A側薄型化。然後，與第1實施形態同樣地，形成貫通感測器基板2之貫通電極23、及連接該貫通電極23間之配線45。進而，形成遮光膜47、透明保護膜48、彩色濾光片49、及透鏡材料層121。
其次，如圖25所示，自電路形成區域101之端部而於刻劃區域102上，形成自受光面A側至電路基板9之絕緣部127為止而開口之開口部126。此時，將光阻圖案作為光罩，蝕刻透鏡材料層121、透明保護膜48、界面能階抑制膜42、抗反射膜41、感測器基板2、層間絕緣膜26、保護膜2b、保護膜9b、平坦化膜39、層間絕緣膜36、焊墊電極103、及電路基板9，使開口部126完成。
其次，如圖26所示，於半導體晶圓100之整個面上形成導體層128A。此時，於開口部126內，亦於側面及底面上形成導體層128A。此時，將殘存於電路形成區域101上之焊墊電極103與導體層128A電性連接。然後，與第1實施形態同樣地於開口部126內形成光阻層，且使用乾式蝕刻或濕式蝕刻而去除導體層128A，如圖27所示使開口部126之底部與側面上殘存有導體層128。
其次，使用CMP法等，使透鏡材料層121之表面平滑化。然後，如圖28所示，由平滑化之透鏡材料層121而形成與光電轉換部20對應之晶片上透鏡59。於形成該晶片上透鏡59時，於電路形成區域101之周邊區域7及刻劃區域102上之透明保護膜48上，殘存有與晶片上透鏡59為一體之透鏡材料層121。
其次，如圖29所示，研磨電路基板9之背面側而使其薄型化。此 時，並未使導體層128露出於背面側，而使電路基板9薄型化至導體層128下殘存有電路基板9之位置為止。
又，於使電路基板9薄型化之後，於電路基板9之背面上形成保護膜9c。
其次，自受光面A側向開口部126中***檢查針，使用導體層128進行探針檢查。如此於半導體晶圓100之狀態下進行探針檢查，進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
其次，如圖30所示，藉由切割而去除晶圓之刻劃區域102，使電路形成區域101單片化而製作半導體裝置110。
藉由該切割而去除設置於刻劃區域102上之導體層128與電路基板9。然後，由殘存於導體裝置110之側面上之導體層128而形成半導體裝置110之外部連接用端子129。
藉由上述步驟，而可製作半導體裝置110。然後，於已製作之半導體裝置110之內，僅使用上述探針檢查中合格者，行進至下一安裝步驟。藉由安裝步驟，而使半導體裝置110之側面之外部連接用端子129連接於外部機器，構成如上述圖5所示之半導體模組。
上述半導體晶圓及半導體裝置中，與第2實施形態同樣地，外部連接用端子之面積較第1實施形態大。因此，外部機器之與接觸治具之連接面積變大，連接可靠性提高。因此，第3實施形態之半導體裝置中，除第1實施形態之效果外，可使構成半導體模組等時之半導體裝置之可靠性提高。
又，第3實施形態之半導體晶圓中，藉由開口部而使與焊墊電極連接之導體層露出於晶圓上表面，因此與第1實施形態同樣地，可進行半導體裝置之晶圓狀態下之檢查。
進而，於第3實施形態之半導體晶圓及半導體裝置之製造方法 中，與第2實施形態相比可削減製造步驟數。
上述第2實施形態中，於焊墊電極上進行半導體裝置之檢查之後，深挖開口部，進行導體層之形成及蝕刻。然後，於導體層之蝕刻時，去除晶片上透鏡或彩色濾光片等之光學構件，於導體層形成之後再次形成光學構件。
相對於此，第3實施形態中，於檢查之前深挖開口部，形成導體層。然後，於導體層形成之後，由透鏡材料層而形成晶片上透鏡且進行半導體裝置之檢查。由於在導體層形成之前不進行檢查，故而於導體層形成之前無需形成晶片上透鏡等之光學構件。因此，可於導體層形成之後形成光學構件，且於此之後，於導體層上進行檢查。因此，第3實施形態中，與第2實施形態相比，可削減形成開口部之步驟、及再次形成光學構件之步驟。
<8.第4實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第4實施形態進行說明。第4實施形態不同於第1實施形態中於感測器基板上之配線層中構成形成於電路基板上之配線層上之焊墊電極及外部連接用端子、以及與焊墊電極連接之配線之構造。因此，於以下第4實施形態之說明中，僅說明與上述第1實施形態不同之構成，省略相同之構成之說明。
圖31中表示半導體晶圓之構成。又，圖32中表示半導體裝置之構成。
圖31所示之半導體晶圓100中，將檢查用之焊墊電極130形成於感測器基板2之配線層2a內。於電路形成區域101之感測器基板2之配線層2a中，形成有配線27作為多層配線。而且，於配線層9a上，設置有與配線27連接之焊墊電極130。焊墊電極130係自電路形成區域101經過刻劃區域102而形成。該焊墊電極130延設至電路形成區域101為止且與貫通電極23連接。而且，經由貫通電極23而連接電路基板9之 配線層9a之配線38。再者，延設至電路形成區域101為止之焊墊電極130亦可與構成感測器基板2側之驅動電路之配線27連接。
焊墊電極130係由層間絕緣膜26覆蓋。而且，於層間絕緣膜26上設置有保護膜2b，且於該保護膜2b之表面上使感測器基板2與電路基板9貼合。
半導體晶圓100之開口部133係自半導體晶圓100之表面起形成至焊墊電極130。藉由開口部133而使檢查用之焊墊電極130露出於半導體晶圓100之表面。進而，於開口部133之底面及側面上形成有導體層131。導體層131於開口部133之底面上與焊墊電極130連接。因此，導體層131係經由焊墊電極130而與電路形成區域101之驅動電路電性連接。
圖32中所示之半導體裝置110係於圖31中所示之半導體晶圓100刻劃後使電路形成區域101單片化之狀態。
半導體裝置110於半導體裝置110之側面上包含外部連接用端子132。外部連接用端子132於半導體裝置110之側面上，自感測器基板2之受光面A起形成至感測器基板2上之配線層2a之焊墊電極130之位置。又，外部連接用端子132於開口部133之底面上與焊墊電極130連接。
<9.第4實施形態之半導體裝置及半導體晶圓之製造方法>
其次，對圖31及圖32中所示之第4實施形態之半導體裝置、及半導體晶圓之製造方法進行說明。
再者，第4實施形態之製造方法中，至形成焊墊電極130之步驟、及形成開口部133之步驟為止，與上述第1實施形態為相同。因此，省略與第1實施形態相同之說明。
首先，於感測器基板2上之電路形成區域101之像素區域4上，排列複數個光電轉換部20，並且於感測器基板2上形成源極/汲極21及浮 動擴散區FD以外之雜質層或元件分離部22。然後，於感測器基板2之表面上形成轉移閘極TG及閘極電極25，進而於層間絕緣膜26一併形成配線27。
其次，於配線層9a上形成焊墊電極130，進而將該焊墊電極130以層間絕緣膜26覆蓋。焊墊電極130係自電路形成區域101之端部起至刻劃區域102為止而連續地形成。
以下，與第1實施形態同樣地，形成電路基板9，且使感測器基板2與電路基板9貼合。然後，研磨感測器基板2之背面側而使其薄型化之後，形成貫通電極23或彩色濾光片等。然後，於感測器基板2之背面側之整個面上形成透鏡材料層121。
其次，如圖33所示，自電路形成區域101之端部而於刻劃區域102上，形成使焊墊電極130露出之開口部133。此時，將光阻圖案作為光罩，依序蝕刻去除透鏡材料層121、透明保護膜48、界面能階抑制膜42、抗反射膜41、感測器基板2、及層間絕緣膜26，使焊墊電極130露出而結束蝕刻。
其次，如圖34所示，於半導體晶圓100之整個面上形成導體層131A。此時，於開口部133內，亦於側面及底面上形成導體層131A。此時，將殘存於電路形成區域101中之焊墊電極130與導體層131A電性連接。
然後，如圖35所示，與第1實施形態同樣地於開口部133內形成光阻層，且使用乾式蝕刻或濕式蝕刻而去除導體層131A。藉由蝕刻，而使開口部133之底部與側面上殘存有導體層131。其次，使用CMP法等，使透鏡材料層121之表面平滑化。然後，如圖36所示，由平滑化之透鏡材料層121而形成與光電轉換部20對應之晶片上透鏡59。於形成該晶片上透鏡59時，於電路形成區域101之周邊區域7及刻劃區域102上之透明保護膜48上，殘存有與晶片上透鏡59為 一體之透鏡材料層121。
其次，自受光面A側向開口部133中***檢查針，使用導體層131進行探針檢查。如此於半導體晶圓100之狀態下進行探針檢查，進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
其次，如圖37所示，藉由切割而去除晶圓之刻劃區域102，使電路形成區域101單片化而製作半導體裝置110。
藉由該切割而去除設置於刻劃區域102上之導體層131、焊墊電極130、配線層9a及電路基板9。然後，由殘存於半導體裝置110之側面上之導體層131而形成半導體裝置110之外部連接用端子132。
藉由上述步驟，可製作半導體裝置110。而且，向所製作之半導體裝置110內，僅使用於上述探針檢查中合格者，行進至下一安裝步驟。藉由安裝步驟，而將半導體裝置110之側面之外部連接用端子132連接於外部機器，構成如上述圖5所示之半導體模組。
<10.第5實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第5實施形態進行說明。第5實施形態中，形成於開口部之側面上之導體層之構成與貫通電極為相同構成，但主要不同於第1實施形態。因此，於以下第5實施形態之說明中，僅說明與上述第1實施形態不同之構成，省略相同之構成之說明。
圖38中表示半導體晶圓之構成。又，圖39中表示半導體裝置之構成。
圖13中所示之半導體晶圓100中，於電路基板9之配線層9a上形成有檢查用之焊墊電極103。而且，使焊墊電極103藉由開口部134而露出於半導體晶圓100之受光面A側。
因此，自受光面A側***檢查針而可於半導體晶圓100之狀態下 進行探針檢查，且可進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
又，於半導體晶圓100上，於開口部134之側面上形成有導體層135。導體層135與形成於電路形成區域101上之貫通電極23具有相同構造。又，導體層135成為如下構成：於貫通電極之中央藉由開口部134而切斷，使構成貫通電極之導體層自開口部134之側面露出。
又，導體層135除自開口部134露出之面外，被埋入至感測器基板2、感測器基板2上之配線層2a、及電路基板9上之配線層9a中。進而，於導體層135上，形成有透鏡材料層121及透明保護膜48。
導體層135之底部與焊墊電極103連接。因此，該導體層135經由焊墊電極103而與電路形成區域101之驅動電路電性連接。又，使用該焊墊電極103而可於半導體晶圓100之狀態下進行探針檢查。而且，可進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
圖39中所示之半導體裝置110係於圖38中所示之半導體晶圓100刻劃後使使電路形成區域單片化之狀態。
半導體裝置110中，於半導體裝置110之側面上包含成為外部連接用端子之導體層135。圖39中，於成為半導體裝置110之外部連接用端子之導體層135上，連接有外部機器之接觸治具109。
<11.第5實施形態之半導體裝置及半導體晶圓之製造方法>
其次，對圖38及圖39中所示之第5實施形態之半導體裝置、及半導體晶圓之製造方法進行說明。
再者，第5實施形態之製造方法可使用與上述第1實施形態相同之方法。因此，於以下之說明中，省略與第1實施形態相同之說明。
首先，執行以下步驟：藉由與第1實施形態相同之方法，而形成圖40中所示之貫通電極23。於形成該貫通電極23之步驟中，以與貫通 電極23相同之方式形成導體層135。導體層135形成為與自感測器基板2之上表面側而形成於電路基板9之配線層9a上之焊墊電極103連接。
又，導體層135之形成位置係電路形成區域101之端部，導體層135之形成位置、與用以使焊墊電極103露出之開口部之形成位置係一部分重疊之位置。
其次，如圖41所示，藉由與第1實施形態相同之方法而形成遮光膜47、透明保護膜48、彩色濾光片49、透鏡材料層121、及晶片上透鏡59。
然後，如圖42所示，於透鏡材料層121及晶片上透鏡59上形成光阻層136。光阻層136中，除用以使焊墊電極103露出於半導體晶圓100之表面之開口部之形成位置外，於半導體晶圓100之整個面上形成圖案。
其次，如圖43所示，將光阻層136作為光罩而形成開口部134。開口部134係自電路形成區域101之端部而於刻劃區域102上，形成於自受光面A側至電路基板9之焊墊電極103為止而開口之位置上。亦即，蝕刻透鏡材料層121、透明保護膜48、界面能階抑制膜42、抗反射膜41、感測器基板2、層間絕緣膜26、保護膜2b、保護膜9b、平坦化膜39、及層間絕緣膜36，使開口部134完成。進而，亦同時去除設置於一部分與開口部134之形成位置重疊之位置上之導體層135、及形成於導體層135之側面上之分離絕緣膜24。以此，藉由感測器基板2之貫通電極而形成藉由開口部134之形成而露出於開口部134之側面之導體層135。
其次，自受光面A側向開口部134中***檢查針，使用檢查用之焊墊電極103進行探針檢查。如此於半導體晶圓100之狀態下進行探針檢查，進行半導體晶圓100內之複數個電路形成區域101上所形成之半導體裝置之動作確認。
其次，於上述探針檢查之後，如圖44所示，藉由切割而去除晶圓之刻劃區域102，使電路形成區域101單片化而製作半導體裝置110。
藉由該切割而去除設置於刻劃區域102上之焊墊電極103、電路基板9、及配線層9a。然後，殘存於半導體裝置110之側面上之導體層135成為半導體裝置110之外部連接用端子。又，焊墊電極103藉由切割而被切斷，僅配置於配線層9a內之部分殘存於半導體裝置110中。
藉由上述步驟，而可製作半導體裝置110。而且，於所製作之半導體裝置110內，僅使用於上述探針檢查中合格者，行進至下一安裝步驟。藉由安裝步驟，而將成為半導體裝置110之側面之外部連接用端子之導體層135連接於外部機器，構成如上述圖5所示之半導體模組。
根據上述之半導體晶圓及半導體裝置，將成為半導體裝置110之外部連接用端子之導體層135藉由與形成於周邊區域7上之通電極23相同之步驟而形成。然後，以去除導體層135之一部分之方式而形成開口部134，藉此於半導體裝置110之電路形成區域101之側面上，露出有包含貫通電極之導體層135。因此，第5實施形態中，於形成開口部之後，無需於開口部之側面上形成導體層之步驟。因此，可削減半導體晶圓及半導體裝置之製造步驟數。
<12.第6實施形態：半導體裝置及半導體晶圓>
[固體攝像裝置之概略構成]
其次，對半導體裝置及半導體晶圓之第6實施形態進行說明。
圖47中，表示作為使用有本技術之半導體裝置之一例的三維構造之表面照射型之固體攝像元件之概略構成。該圖中所示之固體攝像元件具有將排列形成有光電轉換部之感測器基板50、電路基板60、及記憶體基板70層疊之構成。
感測器基板50、電路基板60及記憶體基板70分別於半導體基板51、61、71上包含配線層54、63、73。而且，於記憶體基板70上層疊有電路基板60，且於電路基板60上層疊有感測器基板50。亦即，於記憶體基板70之配線層73上，層疊有電路基板60之半導體基板61，且於電路基板60之配線層63上，層疊有感測器基板50之半導體基板51。
感測器基板50包括：半導體基板51、及包含設置於半導體基板51之表面上之光電轉換部52之電晶體部Tr。而且，於半導體基板51之表面上，包含遮光膜53、配線層54、透明保護膜57、彩色濾光片58、及晶片上透鏡59。配線層54包括：以複數層而層疊之導體層5、及形成於導體層55間之層間絕緣層56。
感測器基板50係包含像素區域之所謂表面照射型之固體攝像元件，該像素區域將一方之面(表面)作為受光面A，且相對於受光面A而2維排列有包含光電轉換部52之複數個像素。像素區域設置有：光電轉換部52、電荷儲存部、及由複數個電晶體(所謂MOS電晶體等)構成之成為像素電路之電晶體部Tr。再者，像素電路之一部分係設置於電路基板60上。又，複數個像素中亦可共有像素電路之一部分。
電路基板60係於半導體基板61之表面上設置有成為電晶體部Tr之驅動電路62。驅動電路62包括：用以驅動設置於感測器基板50上之光電轉換部52之垂直驅動電路、行信號處理電路、水平驅動電路、及系統控制電路等。該驅動電路62係藉由未圖示之配線等而連接於感測器基板50側之光電轉換部52及電晶體部Tr。
又，電路基板60於半導體基板61上包含覆蓋驅動電路62之配線層63。配線層63包含導體層64、及層間絕緣層65。進而，包含覆蓋配線層63上之保護層67。而且，於該保護層67上，將電路基板60接合於感測器基板50之背面側。
記憶體基板70於半導體基板71之表面上包含記憶部72。記憶部 72包含DRAM等之記憶元件，其記憶於電路基板60上處理之信號。該記憶部72係藉由未圖示之配線等而連接於電路基板60側之驅動電路62。
又，記憶體基板70於半導體基板71上，包含覆蓋記憶部72之配線層73。配線層73包含導體層74、及層間絕緣層75。進而，包含覆蓋配線層73上之保護層77。而且，於該保護層77上，將記憶體基板70接合於電路基板60之背面側。
感測器基板50於自配線層54至半導體基板51為止之一部分側面上，設置有成為外部連接端子之導體層81。又，在與導體層81相接之半導體基板51上設置有絕緣部82，使半導體基板51與導體層81絕緣。又，導體層81係與配線層54之導體層55連接。因此，導體層81成為感測器基板50之外部連接用端子。
電路基板60於自配線層63至半導體基板61為止之一部分側面上，設置有成為外部連接端子之導體層83。又，在與導體層83相接之半導體基板61上設置有絕緣部66，使半導體基板61與導體層83絕緣。又，導體層83係與配線層63之導體層64連接。因此，導體層83成為電路基板60之外部連接用端子。
記憶體基板70於自配線層73至半導體基板71為止之一部分側面上，設置有成為外部連接端子之導體層84。又，在與導體層84相接之半導體基板71上設置有絕緣部76，使半導體基板71與導體層84絕緣。又，導體層84係與配線層73之導體層74連接。因此，導體層84成為記憶體基板70之外部連接用端子。
再者，圖47中，表示刻劃後單片化之狀態之半導體裝置。該半導體裝置之晶圓狀態下，如圖48所示，於刻劃區域102上，包含自感測器基板50之表面側形成之開口部104(參照圖2)。而且，於開口部104內設置有導體層81。
又，於該導體層81之底部上，可自表面側向開口部104中***檢查針，且於晶圓狀態檢查感測器基板50。
圖48中，表示感測器基板50之晶圓狀態，電路基板60、記憶體基板70亦同樣地形成有自表面側形成之開口部(參照圖2)，於該開口部內，設置有成為外部連接用端子之導體層83、84。而且，於該導體層83、84之底部上，可自表面側向開口部中***檢查針，且於晶圓狀態下檢查電路基板60或記憶體基板70。
而且，於層疊晶圓狀態之感測器基板50、電路基板60、及記憶體基板70之後，於刻劃區域102上使各基板單片化，以此可制作圖47中所示之半導體裝置。藉此，於感測器基板50、電路基板60、及記憶體基板70各自之側面上，可構成形成有成為外部連接用端子之導體層81、83、84之半導體裝置。
因此，如圖47所示，於各側面上設置有外部連接用端子之半導體基板可構成複數層疊之構成之半導體裝置。
<13.第7實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第7實施形態進行說明。
圖49中，表示第7實施形態之三維構造之背面照射型之固體攝像元件之概略構成。該圖中所示之固體攝像元件具有將排列形成有光電轉換部之感測器基板2、電路基板9、及記憶體基板70層疊之構成。
關於感測器基板2板及電路基板9，與圖23中所示之第3實施形態之半導體裝置為相同之構成。而且，於該感測器基板2及電路基板9上，層疊有記憶體基板70。又，記憶體基板70係與上述第6實施形態為相同之構成。
如此，對於上述背面照射型之固體攝像元件之構成，亦可層疊記憶體基板等。而且，可構成於感測器基板2及電路基板9之側面上設置有連續之外部連接用端子、及僅於記憶體基板之側面上設置有外部 連接用端子之半導體裝置。
<14.第8實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第8實施形態進行說明。
圖50中，表示第8實施形態之三維構造之表面照射型之固體攝像元件之概略構成。該圖中所示之固體攝像元件具有將排列形成有光電轉換部之感測器基板50、電路基板60、及2層之記憶體基板70層疊之構成。
圖50中所示之半導體裝置係於上述第6實施形態之半導體裝置中進而添加有記憶體基板70之構成。感測器基板50、電路基板60、及記憶體基板70之各構成與上述第6實施形態為相同。
如此，亦可形成為將4層以上之半導體基板層疊之構成。而且，於各半導體基板之側面上，可分別設置成為外部連接用端子之導體層。又，亦可於本例之半導體裝置上進而貼合半導體基板而構成使層疊數增加之半導體裝置。
<15.第9實施形態：半導體裝置及半導體晶圓>
其次，對半導體裝置及半導體晶圓之第9實施形態進行說明。
圖51中，表示第9實施形態之三維構造之表面照射型之固體攝像元件之概略構成。該圖中所示之固體攝像元件具有將排列形成有光電轉換部之感測器基板50、電路基板60、記憶體基板70、及記憶體基板90層疊之構成。
圖51中所示之半導體裝置係於上述第6實施形態之半導體裝置中，於最下層添加有記憶體基板90之構成。感測器基板50、電路基板60、及記憶體基板70之各構成係與上述第6實施形態為相同。
記憶體基板90中，將成為外部連接用端子之導體層設置於基板之背面側而非基板之側面上。除成為該外部連接用端子之導體層之構成外，記憶體基板90與記憶體基板70為相同之構成。
記憶體基板90包含自設置於配線層73上之導體層74貫通至半導體基板71之背面側為止之貫通電極91。而且，在露出於半導體基板71之背面側之貫通電極91之表面上，設置有凸塊電極92。該凸塊電極92成為記憶體基板90之外部連接用端子。如此，可於半導體基板71之背面側設置外部連接用端子，故而無需於側面上形成導體層，從而可抑制記憶體基板90之面積增加。
如此，於層疊有複數個半導體基板之構成中，於最下層之半導體基板上，可於基板之背面側設置外部連接用端子。而且，於最下層以外之半導體基板上，與上述實施形態同樣地，於半導體基板之側面上設置有成為外部連接用端子之導體層。
<16.第10實施形態：電子機器>
其次，對包含上述半導體裝置之電子機器之實施形態進行說明。
上述半導體裝置可使用於例如數位相機或攝像機等之相機系統、具有攝像功能之行動電話、或具備攝像功能之其他機器等之電子機器。圖45中，表示作為電子機器之一例的將半導體裝置應用於可對靜態影像或動態影像進行攝影之相機之情形時的概略構成。
本例之相機140包括：半導體裝置141；將入射光導引至半導體裝置141之受光感測器部之光學系統142；設置於半導體裝置141及光學系統142間之快門裝置143；及驅動半導體裝置141之驅動電路144。進而，相機140包含處理半導體裝置141之輸出信號之信號處理電路145。
對於半導體裝置141，可使用上述各實施形態中所示之半導體裝置。光學系統(光學透鏡)142使來自被攝體之像光(入射光)於半導體裝置141之攝像面(未圖示)上成像。藉此，於半導體裝置141內，以固定期間儲存有信號電荷。再者，光學系統142亦可包含含有複數個光學 透鏡之光學透鏡群。又，快門裝置143控制入射光對半導體裝置141之光照射期間及遮光期間。
驅動電路144對半導體裝置141及快門裝置143供給驅動信號。而且，驅動電路144藉由所供給之驅動信號而控制對半導體裝置141之信號處理電路145之信號輸出動作、及快門裝置143之快門動作。即，本例中，藉由自驅動電路144供給之驅動信號(時序信號)，而執行自半導體裝置141向信號處理電路145之信號轉移動作。
信號處理電路145對自半導體裝置141轉移之信號實施各種信號處理。然後，將經實施各種信號處理後之信號(影像信號)記憶於記憶體等之記憶媒體(未圖示)中、或輸出至監控器(未圖示)中。
根據上述相機140等之電子機器，於半導體裝置141中，不會對電路形成區域之面積造成影響而可實現元件之小型化。因此，可提供一種不會引起特性之降低而能實現小型化之電子機器。
再者，於上述各實施形態中，對作為本技術之半導體裝置之一例的於半導體基板上包含光電轉換部之固體攝像裝置之構成進行說明，但本技術亦可應用於固體攝像裝置以外之半導體裝置中。
再者，本揭示亦可採取如下之構成。
(1)一種半導體裝置，其包括：半導體基板；配線層，其形成於上述半導體基板上；驅動電路，其設置於上述半導體基板之電路形成區域上；焊墊電極，其與上述驅動電路電性連接，且自上述配線層之側面露出；及外部連接用端子，其設置於上述半導體基板及上述配線層之側面上，且與上述焊墊電極電性連接。
(2)如(1)之半導體裝置，其中包括：光電轉換部，其設置於上述各電路形成區域上；及上述配線層，其於上述各電路形成區域上設置於與相對於上述光電轉換部之受光面相反之表面側。
(3)如(1)或(2)之半導體裝置，其中包含第2半導體基板，其與上 述半導體基板之形成有上述配線層之面側貼合，且自上述半導體基板之側面起至上述第2半導體基板之側面為止連續地形成上述外部連接用端子。
(4)如(1)至(3)中任一項之半導體裝置，其中包含上述外部連接用端子，其自上述半導體基板之受光面側起至上述第2半導體基板之配線層為止連續地形成。
(5)如(1)至(4)中任一項之半導體裝置，其中將上述外部連接用端子之露出面以外埋入至上述半導體基板及上述半導體基板上之上述配線層中，且將上述焊墊電極經由上述外部連接用端子而與上述驅動電路電性連接。
(6)一種半導體晶圓，其包括：複數個電路形成區域；刻劃區域，其圍繞上述電路形成區域而配置；驅動電路，其設置於上述電路形成區域上；焊墊電極，其與上述驅動電路電性連接，且自上述電路形成區域之端部而形成於刻劃區域上；開口部，其形成於上述焊墊電極上；及導體層，其形成於上述開口部之側面及底面上，且與驅動電路電性連接。
(7)如(6)之半導體晶圓，其中包括：光電轉換部，其設置於上述各電路形成區域上；上述驅動電路，其於上述各電路形成區域上設置於與相對於上述光電轉換部之受光面相反之表面側；開口部，其自上述電路形成區域之端部而形成於刻劃區域上，且自上述受光面側起形成至上述驅動電路以上之深度；及導體層，其形成於上述開口部之側面及底面上，且與驅動電路電性連接。
(8)一種半導體裝置之製造方法，其包括以下步驟：於半導體基板之電路形成區域上形成驅動電路；於上述半導體基板上形成配線層；於上述配線層內形成焊墊電極；自上述電路形成區域起至形成刻劃區域而用以使上述焊墊電極露出於表面之開口部；於上述開口部之 側面上形成導體層；及於上述刻劃區域上使上述電路形成區域單片化。
(9)如請求項8之半導體裝置之製造方法，其中在形成用以使上述焊墊電極露出於表面之上述開口部之後，進一步深挖上述開口部，且於深挖之上述開口部內形成上述導體層。
(10)一種半導體裝置之製造方法，其包括以下步驟：於半導體基板之電路形成區域上形成驅動電路；於上述半導體基板上形成配線層；於上述配線層內形成焊墊電極；形成貫通上述半導體基板而與上述焊墊電極連接之貫通電極；自上述電路形成區域起形成至刻劃區域而使上述焊墊電極露出於表面、且使上述貫通電極露出於側面之開口部；及於上述刻劃區域上使上述電路形成區域單片化。
(11)一種電子機器，其包括：如(1)~(5)中任一項之半導體裝置、及信號處理電路，其處理上述半導體裝置之輸出信號。
(12)一種半導體裝置，其包括第1半導體基板、與第2基板，上述第1半導體基板包括：形成於上述第1半導體基板上之配線層；設置於上述第1半導體基板之電路形成區域上之驅動電路；及設置於上述第1半導體基板及上述配線層之側面上之外部連接用端子；上述第2半導體基板包括：形成於上述第2半導體基板上之配線層；設置於上述第2半導體基板之電路形成區域上之驅動電路；及設置於上述第2半導體基板及上述配線層之側面上之外部連接用端子；將上述第1半導體基板與上述第2半導體基板層疊。
(13)如(12)之半導體裝置，其中上述第1半導體基板包括：設置於上述電路形成區域上之光電轉換部；及覆蓋上述光電轉換部之受光面側之上述半導體基板整個面之絕緣層。
(14)如(12)或(13)之半導體裝置，其中上述第2半導體基板於上述電路形成區域上包含上述光電轉換部之驅動電路。
(15)如(12)至(14)中任一項之半導體裝置，其中包括：上述第1半導體基板、上述第2半導體基板、及第3半導體基板，上述第3半導體基板包括：形成於上述第3半導體基板上之配線層；設置於上述第3半導體基板之電路形成區域上之驅動電路；及設置於上述第3半導體基板及上述配線層之側面上之外部連接用端子；將上述第1半導體基板、上述第2半導體基板、及上述第3半導體基板層疊。
(16)一種半導體裝置之製造方法，其包括以下步驟：於第1半導體基板之電路形成區域上形成驅動電路；於上述第1半導體基板上形成配線層；於上述第1半導體基板之刻劃區域上形成開口部；於上述第1半導體基板之上述開口部上形成導體層；於第2半導體基板之電路形成區域上形成驅動電路；於上述第2半導體基板上形成配線層；於上述第2半導體基板之刻劃區域上形成開口部；於上述第2半導體基板之上述開口部上形成導體層；將上述第1半導體基板與上述第2半導體基板層疊；及於上述刻劃區域上使上述第1半導體基板與上述第2半導體基板單片化。
109‧‧‧接觸治具
110‧‧‧半導體裝置
111‧‧‧安裝基板
112‧‧‧封裝基板
113‧‧‧蓋玻璃
114‧‧‧透鏡

Claims (16)

  1. 一種半導體裝置，其包括：半導體基板；配線層，其形成於上述半導體基板上；驅動電路，其設置於上述半導體基板之電路形成區域上；焊墊電極，其與上述驅動電路電性連接，且自上述配線層之側面露出；及外部連接用端子，其設置於上述半導體基板及上述配線層之側面，且與上述焊墊電極電性連接。
  2. 如請求項1之半導體裝置，其中包括：光電轉換部，其設置於上述電路形成區域上；及上述配線層，其於上述電路形成區域上設置於與相對於上述光電轉換部之受光面相反之表面側。
  3. 如請求項1之半導體裝置，其中包含第2半導體基板，該第2半導體基板與上述半導體基板之形成有上述配線層之面側貼合，且自上述半導體基板之側面起至上述第2半導體基板之側面為止連續地形成有上述外部連接用端子。
  4. 如請求項1之半導體裝置，其中包含上述外部連接用端子，該上述外部連接用端子自上述半導體基板之受光面側起至上述第2半導體基板之配線層為止連續地形成。
  5. 如請求項1之半導體裝置，其中將上述外部連接用端子之露出面以外埋入至上述半導體基板及上述半導體基板上之上述配線層中，且將上述焊墊電極經由上述外部連接用端子而與上述驅動電路電性連接。
  6. 一種半導體晶圓，其包括：複數個電路形成區域； 刻劃區域，其圍繞上述電路形成區域而配置；驅動電路，其設置於上述電路形成區域上；焊墊電極，其與上述驅動電路電性連接，且自上述電路形成區域之端部而形成於刻劃區域上；開口部，其形成於上述焊墊電極上；及導體層，其形成於上述開口部之側面及底面上，且與驅動電路電性連接。
  7. 如請求項6之半導體晶圓，其中包括：光電轉換部，其設置於上述各電路形成區域上；上述驅動電路，其於上述各電路形成區域上設置於與相對於上述光電轉換部之受光面相反之表面側；開口部，其自上述電路形成區域之端部而形成於刻劃區域上，且形成為自上述受光面側起至上述驅動電路以上之深度為止；及導體層，其形成於上述開口部之側面及底面上，且與驅動電路電性連接。
  8. 一種半導體裝置之製造方法，其包括以下步驟：於半導體基板之電路形成區域上形成驅動電路；於上述半導體基板上形成配線層；於上述配線層內形成焊墊電極；自上述電路形成區域起至刻劃區域為止形成用以使上述焊墊電極露出於表面之開口部；於上述開口部之側面上形成導體層；及以上述刻劃區域使上述電路形成區域單片化。
  9. 如請求項8之半導體裝置之製造方法，其中在形成用以使上述焊墊電極露出於表面之上述開口部之後， 進一步深挖上述開口部，且於深挖之上述開口部內形成上述導體層。
  10. 一種半導體裝置之製造方法，其包括以下步驟：於半導體基板之電路形成區域上形成驅動電路；於上述半導體基板上形成配線層；於上述配線層內形焊墊電極；形成貫通上述半導體基板而與上述焊墊電極連接之貫通電極；自上述電路形成區域起至刻劃區域為止形成使上述焊墊電極露出於表面、且使上述貫通電極露出於側面之開口部；及以上述刻劃區域使上述電路形成區域單片化。
  11. 一種電子機器，其包括：半導體裝置，其包含：半導體基板；形成於上述半導體基板上之配線層；設置於上述半導體基板之電路形成區域上之驅動電路；與上述驅動電路電性連接、且自上述配線層之側面露出之焊墊電極；及設置於上述半導體基板及上述配線層之側面上、且與上述焊墊電極電性連接之外部連接用端子；以及信號處理電路，其處理上述半導體裝置之輸出信號。
  12. 一種半導體裝置，其包括：第1半導體基板與第2半導體基板，上述第1半導體基板包括：形成於上述第1半導體基板上之配線層；設置於上述第1半導體基板之電路形成區域上之驅動電路；及設置於上述第1半導體基板及上述配線層之側面上之外部連接用端子；上述第2半導體基板包括：形成於上述第2半導體基板上之配線層； 設置於上述第2半導體基板之電路形成區域上之驅動電路；及設置於上述第2半導體基板及上述配線層之側面上之外部連接用端子；將上述第1半導體基板與上述第2半導體基板層疊。
  13. 如請求項12之半導體裝置，其中上述第1半導體基板包括：設置於上述電路形成區域上之光電轉換部；及覆蓋上述光電轉換部之受光面側之上述半導體基板之整個面之絕緣層。
  14. 如請求項12之半導體裝置，其中上述第2半導體基板於上述電路形成區域上包含上述光電轉換部之驅動電路。
  15. 如請求項12之半導體裝置，其中包括：上述第1半導體基板、上述第2半導體基板、及第3半導體基板，上述第3半導體基板包括：形成於上述第3半導體基板上之配線層；設置於上述第3半導體基板之電路形成區域上之驅動電路；及設置於上述第3半導體基板及上述配線層之側面上之外部連接用端子；將上述第1半導體基板、上述第2半導體基板、及上述第3半導體基板層疊。
  16. 一種半導體裝置之製造方法，其包括以下步驟：於第1半導體基板之電路形成區域上形成驅動電路；於上述第1半導體基板上形成配線層；於上述第1半導體基板之刻劃區域上形成開口部；於上述第1半導體基板之上述開口部上形成導體層；於第2半導體基板之電路形成區域上形成驅動電路；於上述第2半導體基板上形成配線層；於上述第2半導體基板之刻劃區域上形成開口部；於上述第2半導體基板之上述開口部上形成導體層；將上述第1半導體基板與上述第2半導體基板層疊；及以上述刻劃區域使上述第1半導體基板與上述第2半導體基板單片化。
TW102107080A 2012-03-16 2013-02-27 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器 TW201347153A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012060546 2012-03-16
JP2012285320A JP2013219319A (ja) 2012-03-16 2012-12-27 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器

Publications (1)

Publication Number Publication Date
TW201347153A true TW201347153A (zh) 2013-11-16

Family

ID=49160962

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107080A TW201347153A (zh) 2012-03-16 2013-02-27 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器

Country Status (6)

Country Link
US (1) US9263488B2 (zh)
JP (1) JP2013219319A (zh)
KR (1) KR20140146060A (zh)
CN (1) CN104272720B (zh)
TW (1) TW201347153A (zh)
WO (1) WO2013137049A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550824B (zh) * 2014-03-14 2016-09-21 Toshiba Kk Semiconductor device and manufacturing method thereof
TWI655753B (zh) * 2015-03-11 2019-04-01 日商新力股份有限公司 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device
US10403675B2 (en) 2015-01-13 2019-09-03 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
TWI752537B (zh) * 2019-06-25 2022-01-11 普里露尼庫斯新加坡私人有限公司 固態攝像裝置、固態攝像裝置的製造方法、以及電子設備
US11411036B2 (en) 2017-04-04 2022-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
US9117879B2 (en) 2013-12-30 2015-08-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102177702B1 (ko) 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US10163966B2 (en) * 2014-11-26 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
JP6251406B2 (ja) * 2015-01-16 2017-12-20 雫石　誠 半導体素子とその製造方法
JP6295983B2 (ja) * 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US9991303B2 (en) * 2015-03-16 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device structure
CN106298631B (zh) * 2015-05-12 2020-07-14 联华电子股份有限公司 半导体元件及其制作方法
US10038026B2 (en) 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
CN106601759B (zh) * 2015-10-16 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US10355921B2 (en) * 2016-07-20 2019-07-16 Abl Ip Holding Llc Protocol for out of band commissioning of lighting network element
KR102646901B1 (ko) * 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
KR102357513B1 (ko) * 2017-03-21 2022-02-04 에스케이하이닉스 주식회사 이미지 센서
JP6779825B2 (ja) 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
JP2020150112A (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
CN110476209B (zh) 2019-06-28 2020-11-17 长江存储科技有限责任公司 三维存储器件中的存储器内计算
WO2020258209A1 (en) * 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Computation-in-memory in three-dimensional memory device
JP2022129240A (ja) * 2021-02-24 2022-09-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法
JP2023031150A (ja) * 2021-08-24 2023-03-08 ソニーセミコンダクタソリューションズ株式会社 半導体チップ、固体撮像素子及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US7074638B2 (en) 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP4174247B2 (ja) 2002-06-24 2008-10-29 富士フイルム株式会社 固体撮像素子の製造方法
JP2004063786A (ja) 2002-07-29 2004-02-26 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7973380B2 (en) 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
JP2008130932A (ja) * 2006-11-22 2008-06-05 Shinkawa Ltd 側面電極付半導体チップ及びその製造方法並びにその半導体チップを積層した３次元実装モジュール
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550824B (zh) * 2014-03-14 2016-09-21 Toshiba Kk Semiconductor device and manufacturing method thereof
US9721935B2 (en) 2014-03-14 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US10128223B2 (en) 2014-03-14 2018-11-13 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
TWI676280B (zh) * 2014-04-18 2019-11-01 日商新力股份有限公司 固體攝像裝置及具備其之電子機器
US10403675B2 (en) 2015-01-13 2019-09-03 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
TWI655753B (zh) * 2015-03-11 2019-04-01 日商新力股份有限公司 Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device
US10991743B2 (en) 2015-03-11 2021-04-27 Sony Corporation Solid state image pickup device and production method, semiconductor wafer, and electronic apparatus
US11411036B2 (en) 2017-04-04 2022-08-09 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
TWI752537B (zh) * 2019-06-25 2022-01-11 普里露尼庫斯新加坡私人有限公司 固態攝像裝置、固態攝像裝置的製造方法、以及電子設備

Also Published As

Publication number Publication date
KR20140146060A (ko) 2014-12-24
CN104272720B (zh) 2017-10-24
CN104272720A (zh) 2015-01-07
US9263488B2 (en) 2016-02-16
US20150035109A1 (en) 2015-02-05
JP2013219319A (ja) 2013-10-24
WO2013137049A1 (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
TW201347153A (zh) 半導體裝置、半導體裝置之製造方法、半導體晶圓及電子機器
US11764243B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
TWI524512B (zh) Solid state image sensing device and solid state image sensing device
JP5696081B2 (ja) 固体撮像装置
US8835981B2 (en) Solid-state image sensor
TWI407558B (zh) 半導體裝置及其製造方法
KR101773199B1 (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기, 반도체 장치
TWI406406B (zh) 固態攝像裝置及其之製造方法
US20100237452A1 (en) Semiconductor device and backside illumination solid-state imaging device
US20120008934A1 (en) Camera module and method of manufacturing the same
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
KR20200091252A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US9287318B2 (en) Solid-state imaging sensor, method of manufacturing the same, and camera
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
JP2013089871A (ja) 固体撮像素子ウエハ、固体撮像素子の製造方法、および固体撮像素子
KR100825807B1 (ko) 이미지 소자 및 그 제조방법
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
US20240234468A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2006351788A (ja) 固体撮像素子およびその製造方法