KR100825807B1 - 이미지 소자 및 그 제조방법 - Google Patents

이미지 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100825807B1
KR100825807B1 KR1020070019133A KR20070019133A KR100825807B1 KR 100825807 B1 KR100825807 B1 KR 100825807B1 KR 1020070019133 A KR1020070019133 A KR 1020070019133A KR 20070019133 A KR20070019133 A KR 20070019133A KR 100825807 B1 KR100825807 B1 KR 100825807B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
opening
external connection
metal wiring
Prior art date
Application number
KR1020070019133A
Other languages
English (en)
Inventor
신승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070019133A priority Critical patent/KR100825807B1/ko
Priority to US12/014,294 priority patent/US7884400B2/en
Application granted granted Critical
Publication of KR100825807B1 publication Critical patent/KR100825807B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 외부접속전극이 형성되는 개구부를 포함하는 이미지 소자 및 그 제조방법에 관한 것이다. 본 발명에 따른 이미지 소자는 광을 촬상하는 포토 다이오드의 일부를 포함하고 개구부를 가지는 기판 패턴; 및 상기 기판 패턴 하에 적층되는 복수개의 금속배선패턴 및 층간절연막;을 포함하고, 상기 개구부의 바닥면은 상기 층간절연막의 상면보다 낮지 않도록 상기 개구부의 높이는 상기 기판 패턴의 높이와 동일하며, 상기 개구부의 바닥면을 형성하는 상기 층간절연막의 상면에는 외부접속전극이 형성된다. 본 발명에 의하면 외부접속전극의 형성공정을 단순화할 수 있게 된다.
외부접속전극, 개구부, 콘택, 금속배선패턴, 외부접속영역

Description

이미지 소자 및 그 제조방법{IMAGE DEVICE AND METHODS FOR FABRICATING THE SAME}
도 1 내지 도 3은 종래 기술에 따른 이미지 소자의 단면을 도시한 단면도들이다.
도 4 및 도 5는 본 발명의 일실시예에 따른 이미지 소자의 단면을 도시한 단면도들이다.
도 6 내지 도 12는 본 발명의 일실시예에 따른 이미지 소자의 제조방법을 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10a : 기판 패턴 15 : 제1콘택
20a, 20b, 20c : 금속배선패턴 20a : 제1금속배선패턴
30 : 층간절연막 40 : 지지기판
53a : 보호막 패턴 70a : 외부접속전극
본 발명은 이미지 소자 및 그 제조방법에 관한 것으로, 보다 구체적으로는 외부접속전극이 형성되는 개구부를 포함하는 이미지 소자 및 그 제조방법에 관한 것이다.
이미지 소자라 함은 광학 신호를 전기 신호로 변환하는 소자를 말하며, 이러한 이미지 소자로는 대표적으로 CCD(Charge coupled device)와 CIS(CMOS image sensor)가 있다. CCD는 다수개의 MOS 캐패시터를 포함하며, 상기 MOS 캐패시터는 빛에 의해 생성되는 전하(캐리어)를 이동시킴으로써 동작된다. 한편, CIS는 다수의 단위 픽셀 및 단위 픽셀의 출력신호를 제어하는 CMOS 회로에 의해 구동된다. 상기 CCD는 그 구동방식이 복잡하고 전력소모가 크며 제조 공정이 복잡할 뿐만 아니라 시그널 프로세싱 회로를 상기 CCD 칩내에 집적할 수 없으므로 원칩(one chip)이 곤란하다는 단점들이 있다. 한편, CMOS 이미지 소자는 기존에 상용되고 있는 CMOS 기술에 의해 제작 가능하므로 현재에는 제조가 용이한 CMOS 이미지 소자에 대한 연구개발이 주로 진행되고 있다. 이하에서는 CMOS 이미지 소자에 대하여 예를 들어 설명하기로 한다.
도 1 내지 도 3은 종래 기술에 따른 이미지 소자의 단면을 도시한 단면도들이다. 도 1을 참조하면, 이미지 소자는 기판(1) 상에 적층된 복수개의 금속배선패턴(2a, 2b, 2c) 및 층간절연막(3)을 포함한다. 층간절연막(3) 상에는 평탄층 및 컬러필터 부분(8)이 형성되는데 도면에서는 개략적으로 도시하였다. 기판(1)은 광(L)을 촬상하는 포토 다이오드(미도시)를 포함한다. 이 경우 광(L)이 포토 다이오드에 입사하는 경우 층간절연막(3) 및 복수개의 금속배선패턴(2a, 2b, 2c)이 광(L)의 입사에 방해가 될 수 있다. 특히 CMOS 이미지 소자의 픽셀 크기가 작아짐에 따라 금 속배선패턴에 의한 감도저하의 문제점이 발생한다.
도 2는 백사이드 조명 구조를 가지는 이미지 소자의 단면을 도시한 단면도이다. 도 2를 참조하면, 이미지 소자(1)는 적층된 복수개의 금속배선패턴(2a, 2b, 2c) 및 층간절연막(3) 상에 기판(1)을 포함한다. 지지기판(4)이 필요에 따라 층간절연막(3) 하에 형성될 수 있다. 기판(1)은 광(L)을 촬상하는 포토 다이오드(미도시)를 포함한다. 이 경우 광(L)이 포토 다이오드에 입사하는 경우 층간절연막(3) 및 복수개의 금속배선패턴(2a, 2b, 2c)이 광(L)의 입사에 방해가 되지 않는다. 즉, 광(L)이 기판(1)의 뒷면(backside, 1')으로 입사하므로 도 1의 이미지 소자에서 발생되는 문제점을 해결할 수 있다.
도 3은 백사이드 조명 이미지 소자의 외부접속영역을 도시하는 단면도이다. 종래 기술에 따른 백사이드 조명 이미지 소자는 포토 다이오드로부터 촬상된 데이터를 전달 및 처리하는 액티브 픽셀 영역(A); 액티브 픽셀 영역(A)의 외곽에 배치되며 액티브 픽셀 영역(A)에서 전달된 신호를 로직화하는 로직회로 영역(B); 및 상기 로직 회로 영역(B)의 외곽에 배치되며 로직 회로 영역(B)에서 전달된 신호를 외부로 전달하는 외부접속 영역(C);으로 구분된다. 액티브 픽셀 영역(A) 및 로직회로 영역(B)은 적층되는 복수개의 금속배선패턴(2a, 2b, 2c) 및 층간절연막(3)이 형성된다. 상기 복수개의 금속배선패턴은 복수개의 층으로, 예를 들어 제1금속배선패턴(2a), 제2금속배선패턴(2b) 및 제3금속배선패턴(2c)이 3개의 층으로 형성될 수 있다. 외부접속 영역(C)은 개구부(7) 내에 외부접속전극(7)이 형성되는데 제1금속배선패턴(2a)과 동시에 형성되므로, 개구부(7)는 기판(1a)을 관통하고 층간절연 막(3)의 일부까지 신장하여 형성된다. 따라서 액티브 픽셀 영역(A) 및 로직회로 영역(B)의 층간절연막과 외부접속 영역(C)의 층간절연막은 단차(H)가 발생한다. 따라서 기판(1a)과 층간절연막(3)이 재질이 다를 경우 개구부(7)를 형성하기 위해서 실리콘 및 산화막을 이중식각하여야 하는 부담이 발생한다. 또한 외부접속전극(7)이 제1금속배선패턴(2a)와 동시에 형성되는 경우 외부접속전극(7)의 두께를 임의로 결정할 수 없는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 제조공정을 단순화하는 외부접속전극을 가지는 백사이드 조명 이미지 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 백사이드 조명 이미지 소자를 형성하는 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 이미지 소자는 광을 촬상하는 포토 다이오드가 형성되고 개구부를 가지는 기판 패턴; 상기 기판 패턴 하에 서로 이격되어 적층되는 복수개의 금속배선패턴; 및 상기 기판 패턴과 상기 금속배선패턴의 사이 및 상기 복수개의 금속배선패턴의 각각의 사이를 메우는 층간절연막;을 포함하고, 상기 개구부의 바닥면은 상기 층간절연막의 상면보다 낮지 않도록 상기 개구부의 높이는 상기 기판 패턴의 높이와 동일하며, 상기 개구부의 바닥면을 형성하는 상기 층간절연막의 상면에는 외부접속전극이 형성된다. 상기 금속배선패턴은 상기 기판 패턴에서 가장 가까운 제1금속배선패턴을 포함하며, 상기 기판 패턴 하에 형성되며 상기 기판 패턴과 상기 제1 금속배선패턴을 전기적으로 연결하는 제1콘택을 더 포함할 수 있다. 상기 외부접속전극은 상기 제1콘택과 직접 접촉할 수 있다. 상기 외부접속전극은 금속전극을 포함할 수 있다. 상기 개구부의 측면 상에 형성되는 보호막 패턴을 더 포함할 수 있는데, 상기 보호막 패턴은 산화막 또는 질화막을 포함할 수 있다. 상기 기판 패턴은 실리콘 기판을 포함할 수 있다. 또한, 상기 층간절연막 하에 지지기판을 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 이미지 소자는 포토 다이오드로부터 촬상된 데이터를 전달 및 처리하는 액티브 픽셀 영역; 상기 액티브 픽셀 영역의 외곽에 배치되며 상기 액티브 픽셀 영역에서 전달된 신호를 로직화 하는 로직회로 영역; 및 상기 로직회로 영역의 외곽에 배치되며 상기 로직회로 영역에서 전달된 신호를 외부로 전달하는 외부접속 영역;을 포함하여 구분되는 이미지 소자에 있어서, 상기 액티브 픽셀 영역, 상기 로직회로 영역 및 상기 외부접속 영역은, 서로 이격되어 적층되는 복수개의 금속배선패턴; 상기 금속배선패턴 상의 기판 패턴; 및 상기 기판 패턴과 상기 금속배선패턴의 사이 및 상기 복수개의 금속배선패턴의 각각의 사이를 메우는 층간절연막;을 포함하고, 상기 외부접속 영역에서는 상기 층간절연막이 노출되도록 상기 기판 패턴에 개구부가 더 형성되며, 상기 개구부 내의 상기 층간절연막의 상면에 형성되는 외부접속전극을 더 포함하며, 상기 외부접속 영역의 상기 층간절연막의 상면은 상기 액티브 픽셀 영역 및 상기 로직회로 영역의 상기 층간절연막의 상면과 단차를 형성하지 않고 동일한 평면을 형성한다. 상기 금속배선패턴은 상기 기판 패턴에서 가장 가까운 제1금속배선패턴을 포함하며, 상기 기판 패턴 하에 형성되며 상기 기판 패턴과 상기 제1 금속배선패턴을 전기적으로 연결하는 제1콘택이 상기 액티브 픽셀 영역, 상기 로직회로 영역 및 상기 외부접속 영역에 각각 형성될 수 있다. 상기 외부접속전극은 상기 외부접속 영역에 형성되는 상기 제1콘택과 직접 접촉할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 이미지 소자의 제조방법은 (a) 서로 이격되어 적층되는 복수개의 금속배선패턴; 상기 금속배선패턴 상의 기판; 및 상기 기판과 상기 금속배선패턴의 사이와 상기 복수개의 금속배선패턴의 각각의 사이를 메우는 층간절연막;을 형성하는 단계; (b) 상기 기판에 개구부를 형성하기 위해 상기 개구부의 위치에 대응하는 상기 기판의 일부를 노출시키는 제1막 패턴을 상기 기판 상에 형성하는 단계; (c) 상기 제1막 패턴을 식각마스크로 하여 상기 기판을 식각하여 상기 개구부를 가지는 기판 패턴을 형성하는 단계; 및 (d) 상기 개구부의 바닥면 상에 외부접속전극을 형성하는 단계;를 포함할 수 있다. 상기 (a)단계는 상기 금속배선패턴 중 상기 기판 패턴에서 가장 가까운 제1금속배선패턴과 상기 기판 패턴을 전기적으로 연결하는 제1콘택을 형성하는 단계를 더 포함할 수 있다. 이 경우 상기 (c)단계는 상기 기판을 상기 제1콘택이 최초로 노출될 때까지 식각하여 상기 개구부를 가지는 기판 패턴을 형성하는 단계를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 또 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 다른 구성요소에 직접 접촉하거나 중간에 개재되는 구성요소들이 존재할 수 있다고 해석될 수 있다. 또한, "하부의(lower)" 또는 "바닥(bottom)" 및 "상부의(upper)" 또는 "정상(top)"과 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 하부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 상부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "하부의"라는 용어는, 도면의 특정한 방향에 의존하여, "하부의" 및 "상부의" 방향 모두를 포함할 수 있다. 유사하게, 도면들의 하나에서 소자가 뒤집어 진다면, 다른 요소들의 "아래의(below or beneath)"라고 묘사되어 있는 요소들은 상기 다른 요소들의 "위의(above)" 방향을 가지게 된다. 그러므로, 예로써 든 "아래의"라는 용어는, 위 및 아래의 방향 모두를 포함할 수 있다.
도 4 및 도 5는 본 발명의 일실시예에 따른 이미지 소자의 단면을 도시한 단면도들이다. 먼저, 도 4를 참조하면, 본 발명의 일실시예에 따른 이미지 소자는 광을 촬상하는 포토 다이오드(미도시)의 일부를 포함하고 개구부(60)를 가지는 기판 패턴(10a)을 포함한다. 기판 패턴(10a) 하에 적층되는 복수개의 금속배선패턴(20a, 20b, 20c) 및 층간절연막(30)을 포함한다. 이미지 소자는 포토 다이오드로(미도시)부터 촬상된 데이터를 전달 및 처리하는 액티브 픽셀 영역(D); 액티브 픽셀 영역(D)의 외곽에 배치되며 액티브 픽셀 영역(D)에서 전달된 신호를 로직화 하는 로직회로 영역(E); 및 로직회로 영역(E)의 외곽에 배치되며 로직회로 영역(E)에서 전달된 신호를 외부로 전달하는 외부접속 영역(F);을 포함한다.
도 5는 도 4에서 도시된 액티브 픽셀 영역(D) 및 로직회로 영역(E)의 일부를 도시한 단면도이다. 도 5에 도시된 바와 같이, 기판(10a)은 소자 분리막(미도시)의 형성에 의해 액티브 픽셀 영역(D) 및 로직회로 영역(E)이 한정된다. 이러한 기판(10a)내에 웰(11a,11b)이 형성된다. 액티브 픽셀 영역(D)에는 대부분 nMOS 트랜지스터가 형성되어야 하므로 p웰(11a)이 형성되고, 로직회로 영역(E)에는 nMOS 트랜지스터 및 pMOS 트랜지스터가 집적되어야 하므로, p웰(11a) 및 n웰(11b)이 모두 형성된다. 액티브 픽셀 영역(D) 상에 트랜스퍼 트랜지스터의 게이트 전극(14a), 리셋 트랜지스터의 게이트 전극(14b) 및 소스 팔로워를 구성하는 트랜지스터들의 게이트 전극(14c, 14d)이 형성된다. 로직회로 영역(E) 상부 역시 nMOS 트랜지스터의 게이트 전극(14e) 및 pMOS 트랜지스터의 게이트 전극(14f)이 형성된다. 게이트 전극들(14a 내지 14f)과 반도체 기판(10a) 사이에 게이트 산화막(13a)이 개재되어 있으며, 게이트 전극들(14a 내지 14f) 양측벽에 절연 스페이서(13b)가 형성되어 있다. 아울러, 상기 게이트 전극들(14a 내지 14f)은 동일한 공정에 의해 형성될 수 있다. 트랜스퍼 트랜지스터의 게이트 전극(14a)의 일측의 액티브 영역에 p형의 불순물 영역 및 n형의 불순물 영역의 접합에 의해 포토 다이오드 영역(12a)이 형성된 다. 트랜스퍼 트랜지스터의 게이트 전극(14a)의 타측의 액티브 영역에 n형 불순물로 구성된 플로팅 확산 영역(12b)이 형성된다. 그 밖의 액티브 픽셀 영역(D) 상부에 형성된 게이트 전극들(14b 내지 14d) 양측의 액티브 영역에 n형의 불순물로 된 접합 영역(12c)이 형성된다. 로직회로 영역(E)에 있어서, p웰상에 형성되는 게이트 전극(14e) 양측에 n형 불순물로 된 접합 영역(12d)이 형성된다. n웰상에 형성되는 pMOS 트랜지스터의 게이트 전극(14f) 양측에 p형 불순물로 된 접합 영역(12e)이 형성된다. 여기서, 액티브 픽셀 영역(D)에 형성되는 플로팅 확산 영역(12b) 및 n형 접합 영역들(12c), 및 로직회로 영역(E)에 형성되는 n형 접합 영역(12d)은 모두 동일한 공정으로 수행될 수 있다. 아울러, 상기 n형의 접합 영역(12b,12c,12d)들과 p형의 접합 영역(12e)은 서로 다른 공정에 의해 형성될 수 있으며, 그 순서는 변화될 수 있다. 게이트 전극들(14a 내지 14f), 접합 영역들(12c,12d), 플로팅 확산 영역(12b) 및 포토 다이오드 영역(12a)이 형성된 반도체 기판(10a) 상부에 층간 절연막(30)이 형성된다. 층간 절연막(30) 내부에 게이트 전극들(14a 내지 14f), 접합 영역들(12c, 12d) 및 플로팅 확산 영역(12b)과 전기적으로 접촉되는 제1콘택(15)이 형성되고, 제1콘택(15)과 전기적으로 연결되도록 층간 절연막(30) 상부에 제1금속패턴(20a)이 형성된다. 도 5에서는 액티브 픽셀 영역(D)의 접합 영역들(12c)과 접촉하는 제1콘택(15)은 불순물이 도핑된 폴리실리콘막으로 형성되고, 게이트 전극(14b 내지 14c)과 접촉하는 제1콘택(15)은 콘택홀 내벽에 형성되는 티타늄/티타늄 질화막으로 된 베리어 금속막 및 콘택홀 내부를 충진하는 텅스텐 금속막으로 형성되는 것으로 도시하였으나 다른 다양한 실시예들이 가능하다. 한편 도 5에서 도 시된 구조는 백사이드(10a') 조명 구조를 가지는 이미지 소자를 도시한 도 4에서 상하가 반대인 구조로 도시되었다.
계속하여 도 4를 참조하면, 액티브 픽셀 영역(D) 및 로직회로 영역(E)은 적층되는 복수개의 금속배선패턴(20a, 20b, 20c) 및 층간절연막(30); 및 층간절연막(30) 상의 기판 패턴(10a)을 포함한다. 외부접속 영역(F)은 적층되는 복수개의 금속배선패턴(20a, 20b, 20c) 및 층간절연막(30); 층간절연막(30) 상에 형성되고 개구부(60)를 가지는 기판 패턴(10a); 및 개구부(60) 내에 위치하며 층간절연막(30) 상면에 형성되는 외부접속전극(70a);을 포함한다. 외부접속 영역(F)에서 개구부(60)의 바닥면은 층간절연막(30)의 상면보다 낮지 않도록 개구부(60)의 높이가 기판 패턴(10a)의 높이와 동일한 것이 바람직하다. 즉, 외부접속 영역(F)의 층간절연막(30)의 상면은 액티브 픽셀 영역(D) 및 로직회로 영역(E)의 층간절연막(30)의 상면과 단차를 형성하지 않고 동일한 평면을 형성하는 것이 바람직하다. 금속배선패턴(20a, 20b, 20c)은 기판 패턴(10a)에서 가장 가까운 제1금속배선패턴(20a)을 포함하며, 이미지 소자는 기판 패턴(10a) 하에 형성되며 기판 패턴(10a)과 제1 금속배선패턴(20a)을 전기적으로 연결하는 제1콘택(15)이 액티브 픽셀 영역(D), 로직회로 영역(E) 및 외부접속 영역(F)에 각각 형성될 수 있다. 외부접속 영역(F)에서 외부접속전극(70a)은 제1콘택(15)과 직접 접촉할 수 있다. 외부접속전극(70a)은 금속전극을 포함할 수 있다. 상기 금속전극은 예를 들어 텅스턴, 알루미늄, 구리 또는 티타늄을 포함할 수 있다. 개구부(60)의 측면 상에는 보호막 패턴(53a)이 형성될 수 있다. 보호막 패턴(53a)은 산화막 또는 질화막을 포함할 수 있다. 기판 패턴(10a)은 실리콘 기판인 것이 바람직하다. 층간절연막(30) 하에 지지기판(40)이 형성될 수 있다.
도 6 내지 도 12는 본 발명의 일실시예에 따른 이미지 소자의 제조방법을 도시한 단면도들이다.
도 6을 참조하면, 적층되는 복수개의 금속배선패턴(20a, 20b, 20c) 및 층간절연막(30); 및 층간절연막(30) 상의 기판(10);을 형성하는 단계를 포함한다. 먼저 기판(10)에 도 5에서 설명한 것처럼 포토 다이오드 및 게이트 등을 형성한 후, 기판(10) 상에 층간절연막(30)의 일부를 형성한다. 그 후 제1콘택(15)을 형성하고 순차적으로 제1금속배선패턴(20a), 제2금속배선패턴(20b) 및 제3금속배선패턴(20c)을 형성한다. 상기 공정은 당업자에게 널리 알려진 기술이므로 여기에서는 자세한 설명은 생략한다. 층간절연막(30) 상에 지지기판(40)이 형성될 수 있다. 그리고 백사이드 조명 구조를 가지는 이미지 소자는 기판(10)의 뒷면(backside, 10a')으로 광이 입사하는 구조를 가지므로 기판(10)의 뒷면(10a')이 위로 향하도록 상하를 뒤집어서 후속 공정을 진행하는 것이 바람직하다. 기판(10) 상에는 식각저지층(51)을 형성할 수 있다.
계속하여, 도 7에서 도시된 것처럼 외부접속 영역(F)에서 소정의 제1영역을 노출시키는 제1막 패턴(52)을 형성한다. 상기 소정의 제1영역은 외부접속전극이 형성되는 영역을 포함한다. 제1막 패턴(52)은 감광막 패턴인 것이 바람직하다.
도 8을 참조하면, 제1막 패턴(도 7의 52)을 식각마스크로 하여 기판(10)을 식각하여 상기 제1영역에 대응하는 개구부(60)를 가지는 기판 패턴(10a)을 형성한 다. 이 때 기판(10)을 식각하는 단계는 기판(10)을 층간절연막(30)이 최초로 노출될 때까지 식각하는 단계를 포함할 수 있다. 즉, 기판(10)을 식각하는 단계는 제1콘택(15)이 최초로 노출될 때까지 식각하는 단계를 포함할 수 있다. 따라서,기판(10)을 식각하는 단계에서 층간절연막(30)은 식각되지 않는 것이 바람직하다. 기판(10)은 실리콘 기판이고, 층간절연막(30)은 산화막 또는 산화질화막인 것이 바람직하다. 한편, 액티브 픽셀 영역(D) 및 로직회로 영역(E)의 기판 패턴(10a) 상에는 식각저지층 패턴(51a)이 형성되므로 개구부(60) 이외의 영역에서는 기판(10)이 식각되는 것을 방지할 수 있다.
도 9를 참조하면, 개구부(60)를 포함한 기판 패턴(10a)의 전면에 보호막(53)을 형성한다. 보호막(53)은 산화막 또는 질화막일 수 있다.
도 10을 참조하면, 보호막(53)의 전면에 전면식각을 하여 개구부(60)의 측면 상에 보호막 패턴(53a)을 형성할 수 있다. 보호막 패턴(53a)은 스페이서 패턴일 수 있다. 상기 스페이서 패턴을 형성하기 위한 식각공정은 당업자들에게 널리 알려진 기술이므로 여기에서는 설명을 생략한다.
도 11을 참조하면, 개구부(60), 보호막 패턴(53a)을 포함한 기판 패턴(10a)의 전면에 도전성의 제2막(70)을 형성한다. 제2막(70)은 바람직하게는 금속막이며 예를 들어 텅스텐, 알루미늄 또는 구리를 포함할 수 있다. 한편, 개구부(60) 내에 외부접속전극이 형성될 영역 상에 하드마스크막 패턴(80)을 형성한다.
도 12를 참조하면, 하드마스크막 패턴(80)을 식각마스크로 하여 노출되는 제2막(70)을 식각하여 제거한다. 계속하여 잔류하는 하드마스크막 패턴(8)을 제거하 면 외부접속전극(70a)이 형성된다.
한편, 본 발명의 실시예들에 따른 백사이드 조명 구조를 가지는 이미지 소자는 평탄층 및 컬러필터(color filter) 부분을 추가적으로 더 포함하고, 렌즈를 추가적으로 더 포함할 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명에 의한 이미지 소자 및 그 제조방법에 의하면 외부접속전극의 형성공정을 단순화할 수 있게 된다.

Claims (24)

  1. 광을 촬상하는 포토 다이오드가 형성되고 개구부를 가지는 기판 패턴;
    상기 기판 패턴 하에 서로 이격되어 적층되는 복수개의 금속배선패턴; 및
    상기 기판 패턴과 상기 금속배선패턴의 사이 및 상기 복수개의 금속배선패턴의 각각의 사이를 메우는 층간절연막;을 포함하고,
    상기 개구부의 바닥면은 상기 층간절연막의 상면보다 낮지 않도록 상기 개구부의 높이는 상기 기판 패턴의 높이와 동일하며, 상기 개구부의 바닥면을 형성하는 상기 층간절연막의 상면에는 외부접속전극이 형성되는 것을 특징으로 하는 이미지 소자.
  2. 제1항에 있어서, 상기 금속배선패턴은 상기 기판 패턴에서 가장 가까운 제1금속배선패턴을 포함하며, 상기 기판 패턴 하에 형성되며 상기 기판 패턴과 상기 제1 금속배선패턴을 전기적으로 연결하는 제1콘택을 더 포함하는 이미지 소자.
  3. 제2항에 있어서, 상기 외부접속전극은 상기 제1콘택과 직접 접촉하는 것을 특징으로 하는 이미지 소자.
  4. 제2항에 있어서, 상기 외부접속전극은 금속전극을 포함하는 것을 특징으로 하는 이미지 소자.
  5. 제1항에 있어서, 상기 개구부의 측면 상에 형성되는 보호막 패턴을 더 포함하는 이미지 소자.
  6. 제5항에 있어서, 상기 보호막 패턴은 산화막 또는 질화막을 포함하는 것을 특징으로 하는 이미지 소자.
  7. 제1항에 있어서, 상기 기판 패턴은 실리콘 기판을 포함하는 이미지 소자.
  8. 제1항에 있어서, 상기 층간절연막 하에 지지기판을 더 포함하는 이미지 소자.
  9. 포토 다이오드로부터 촬상된 데이터를 전달 및 처리하는 액티브 픽셀 영역; 상기 액티브 픽셀 영역의 외곽에 배치되며 상기 액티브 픽셀 영역에서 전달된 신호를 로직화 하는 로직회로 영역; 및 상기 로직회로 영역의 외곽에 배치되며 상기 로직회로 영역에서 전달된 신호를 외부로 전달하는 외부접속 영역;을 포함하여 구분되는 이미지 소자에 있어서,
    상기 액티브 픽셀 영역, 상기 로직회로 영역 및 상기 외부접속 영역은, 서로 이격되어 적층되는 복수개의 금속배선패턴; 상기 금속배선패턴 상의 기판 패턴; 및 상기 기판 패턴과 상기 금속배선패턴의 사이 및 상기 복수개의 금속배선패턴의 각각의 사이를 메우는 층간절연막;을 포함하고,
    상기 외부접속 영역에서는 상기 층간절연막이 노출되도록 상기 기판 패턴에 개구부가 더 형성되며, 상기 개구부 내의 상기 층간절연막의 상면에 형성되는 외부접속전극을 더 포함하며,
    상기 외부접속 영역의 상기 층간절연막의 상면은 상기 액티브 픽셀 영역 및 상기 로직회로 영역의 상기 층간절연막의 상면과 단차를 형성하지 않고 동일한 평면을 형성하는 것을 특징으로 하는 이미지 소자.
  10. 제9항에 있어서, 상기 금속배선패턴은 상기 기판 패턴에서 가장 가까운 제1금속배선패턴을 포함하며, 상기 기판 패턴 하에 형성되며 상기 기판 패턴과 상기 제1 금속배선패턴을 전기적으로 연결하는 제1콘택이 상기 액티브 픽셀 영역, 상기 로직회로 영역 및 상기 외부접속 영역에 각각 형성되는 이미지 소자.
  11. 제10항에 있어서, 상기 외부접속전극은 상기 외부접속 영역에 형성되는 상기 제1콘택과 직접 접촉하는 것을 특징으로 하는 이미지 소자.
  12. 제9항에 있어서, 상기 외부접속전극은 금속전극을 포함하는 것을 특징으로 하는 이미지 소자.
  13. 제9항에 있어서, 상기 개구부의 측면 상에 형성되는 보호막 패턴을 더 포함하는 이미지 소자.
  14. 제13항에 있어서, 상기 보호막 패턴은 산화막 또는 질화막을 포함하는 것을 특징으로 하는 이미지 소자.
  15. 제9항에 있어서, 상기 기판 패턴은 실리콘 기판을 포함하는 이미지 소자.
  16. 제9항에 있어서, 상기 층간절연막 하에 지지기판을 더 포함하는 이미지 소자.
  17. (a) 서로 이격되어 적층되는 복수개의 금속배선패턴; 상기 금속배선패턴 상의 기판; 및 상기 기판과 상기 금속배선패턴의 사이와 상기 복수개의 금속배선패턴의 각각의 사이를 메우는 층간절연막;을 형성하는 단계;
    (b) 상기 기판에 개구부를 형성하기 위해 상기 개구부의 위치에 대응하는 상기 기판의 일부를 노출시키는 제1막 패턴을 상기 기판 상에 형성하는 단계;
    (c) 상기 제1막 패턴을 식각마스크로 하여 상기 기판을 식각하여 상기 개구부를 가지는 기판 패턴을 형성하는 단계; 및
    (d) 상기 개구부의 바닥면 상에 외부접속전극을 형성하는 단계;를 포함하는 이미지 소자의 제조방법.
  18. 제17항에 있어서, 상기 (c)단계는 상기 기판을 상기 층간절연막이 최초로 노출될 때까지 식각하여 상기 제1영역에 대응하는 개구부를 가지는 기판 패턴을 형성하는 단계를 포함하는 이미지 소자의 제조방법.
  19. 제17항에 있어서, 상기 (a)단계는 상기 금속배선패턴 중 상기 기판 패턴에서 가장 가까운 제1금속배선패턴과 상기 기판 패턴을 전기적으로 연결하는 제1콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 소자의 제조방법.
  20. 제19항에 있어서, 상기 (c)단계는 상기 기판을 상기 제1콘택이 최초로 노출될 때까지 식각하여 상기 제1영역에 대응하는 개구부를 가지는 기판 패턴을 형성하는 단계를 포함하는 이미지 소자의 제조방법.
  21. 제17항에 있어서, 상기 제1막 패턴은 감광막 패턴을 포함하는 이미지 소자의 제조방법.
  22. 제17항에 있어서, 상기 기판은 실리콘 기판을 포함하는 이미지 소자의 제조방법.
  23. 제17항에 있어서, 상기 (c)단계 이후에 상기 개구부의 측면 상에 보호막 패턴을 형성하는 단계;를 더 포함하는 이미지 소자의 제조방법.
  24. 제23항에 있어서, 상기 보호막 패턴은 산화막 패턴 또는 질화막 패턴을 포함하는 이미지 소자의 제조방법.
KR1020070019133A 2007-02-26 2007-02-26 이미지 소자 및 그 제조방법 KR100825807B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070019133A KR100825807B1 (ko) 2007-02-26 2007-02-26 이미지 소자 및 그 제조방법
US12/014,294 US7884400B2 (en) 2007-02-26 2008-01-15 Image device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019133A KR100825807B1 (ko) 2007-02-26 2007-02-26 이미지 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100825807B1 true KR100825807B1 (ko) 2008-04-29

Family

ID=39572787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019133A KR100825807B1 (ko) 2007-02-26 2007-02-26 이미지 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7884400B2 (ko)
KR (1) KR100825807B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8257997B2 (en) * 2007-10-17 2012-09-04 Sifotonics Technologies (Usa) Inc. Semiconductor photodetectors
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
KR101932662B1 (ko) 2012-03-16 2018-12-26 삼성전자 주식회사 이미지 센서
US8883524B2 (en) * 2013-03-14 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for CMOS sensors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059746A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 씨모스 이미지 센서 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4432502B2 (ja) 2004-01-20 2010-03-17 ソニー株式会社 半導体装置
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR100644020B1 (ko) 2004-12-30 2006-11-10 매그나칩 반도체 유한회사 광 경로가 단축된 씨모스 이미지센서 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059746A (ko) * 2003-12-15 2005-06-21 매그나칩 반도체 유한회사 씨모스 이미지 센서 제조방법

Also Published As

Publication number Publication date
US20080203516A1 (en) 2008-08-28
US7884400B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
US11764243B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US10367022B2 (en) Solid-state imaging device, members for the same, and imaging system
JP5489705B2 (ja) 固体撮像装置および撮像システム
TWI407558B (zh) 半導體裝置及其製造方法
JP5451547B2 (ja) 固体撮像装置
JP2007110134A (ja) Ｃｍｏｓイメージセンサとその製造方法
KR100825807B1 (ko) 이미지 소자 및 그 제조방법
TW201803100A (zh) 半導體裝置及其製造方法
US20240234468A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US20240222401A1 (en) Semiconductor device, image sensor
JP2010056245A (ja) 半導体撮像素子及びその製造方法、電子機器
JP2024072796A (ja) イメージセンサ及びその製造方法
CN118053885A (zh) 图像传感器和制造图像传感器的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee