TW201214626A - Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect - Google Patents

Description

201214626 六、發明說明： 【發明所屬之技術領域】 本發明大體上關於半導體裝置，且更特別地，關於一 種半導體裝置和在半導體晶粒上形成中介物框架以提供垂 直互連之方法。

L凡刖孜術J 左半導體裝置通常係見於現代電子產品中。半導體裝置 心著電f生元件之數里和密度而變。分立式半導體裝置大體 f包含一種電性元件類型’例如’發光二極體(LED)、小訊 號電晶體、電阻、雷交盟 ^ „ 0*7 _1> -電今益、電感器或功率金屬氧化物半 體場效電晶體（M〇SFET)。整合式半導體裝置典型地包含 :上:的電性元件。整合式半導體裝置之範例包含微控 理器、電荷轉合裝置(ccd)、太陽電池和數位微 里反射鏡裝置。 半導體裝置執行例如訊號處理 波訊號、控制電子奘番τ异收發冤磁 顯示器之視覺投=1、轉換太陽光成為電力和產生電視 樂、通：ΪΓ 大範圍功能。半導體裝置係見於娛 I通訊、電力轉換、網路、 +導體裝置也見於軍事鹿用“ Ή生產时領域中。 公室設備中。 〜 航工、汽車、工業控制和辦 半導體裝置利用尘 之原子結構允許它的2材料的電性特性。半導體材料 過摻雜製程來摔縱换到施加電場或基極電流或透 來私縱。摻雜製程將雜質引入該半導體材料中 201214626 以操縱並控制該半導體裝置之導電性。 一半導體裝置包含主動和被動電性結構。包含二極體 和場效電晶體之主動結構控制電流之流動。藉由改變摻雜 位準並施加一電場或基極電流，該電晶體不是增進就是壓 制該電流流動。包含電阻器、電容器及電感器之被動結構 建立執行各式各樣電性功能所需之電壓及電流間之關係。 该些主動及被動結構係電性連接以形成致能該半導體裝置 來執行高速計算及格其它有用功能之電路。 半導體裝置大體上係使用例如前段製程及後段製程之 —複雜製程來製造，每一個製程涉及成千上萬的步驟。前 奴製私涉及在一半導體晶圓表面上形成複數個晶粒。每一 個曰曰粒典型地係、一模一樣i包含由電1生連接主動及被動元 件所形成之電路。後段製程涉及將來自已完成晶圓中之個 別晶粒進行單粒化並封裝該晶粒以提供結構支撐及環境隔 離。 口你,尔农适更小的半導遐衷置。較小 的裝置典型地耗用較少電力，具有較高執行效率且可更有 效率地被製造。此外，較小的半導 导體裒置具有較小佔用空 B，/、可期待提供更小終端產品。— 改盖#义讯制 較小晶粒尺寸可藉由 文。該則段製程而產生具有較小 -... i权円社、度之主動和被動 =而:寻。後段製程可藉由改善電性互連和封裝材 來產生具有較小佔用空間之半導體裝置封裝。 半導體晶粒典型地係由一密封劑所密： 扇❹晶圓級晶片尺寸封裝⑽·虹咖）中， 導體晶粒典型地係由一宠钮細^ )ψ 一頂部和底部 201214626 增層式内連線結構係形成於該密封劑相對表面 佈層（RDL)和絕緣層係共同形成於該頂部和 ^刀 連線結構之内。此外，一導電柱i丨 ' 曰日式内 導電柱典型地係透過用於該 和底部内連線結構間之z方向垂直 。 h 直㈣互連之密封劑來形 成之。已知该導電柱和重分佈層之 ^ ^ . Η /珉係使用涉及微影成 像、蝕刻和金屬沉積之複雜、昂貴且耗時製程。 【發明内容】 現存有提供用於扇出型晶圓級晶片尺寸封褒之ζ方向 垂^電性互連並同時減少導電柱和重分佈層形、成以具有較 主u壯 在貫施例中，本發明係一種 -裝置之製造方法，包括之步驟為提供一載體 載體上安裝一第—丰導赠曰物 ^ ^ $ 導體曰曰拉、提供-中介物框架，在該 介物框架中具有一開口且複數個導電柱形成於該中介物 框架上、將該中介物安裝於該載體和具有環繞第一半導體 Μ放置之導電柱之第一半導體晶粒上、透過該中介物框 木中之開口將一密封劑沉積於該載體和第一半導體晶粒 上、移除該載體、以及在該密封劑和第一半導體晶粒上形 成一内連線結構。 、、在另實加例中’本發明係—種半導體裝置之製造方 匕括之步驟為提供一載體、在該載體上安裝一第一半 :體晶粒、在該載體和第-半導體晶粒上沉積一密封劑、 θ供一中介物框架’在該中介物框架中具有—開口且複數 固導電柱形成於該中介物框架上、藉由將該中介物框架壓 201214626 向該密封劑來安裝該中介物於該載體和第坐 $ ~牛導體晶粒 上、移除該載體、以及在該密封劑和第— 卞等體晶粒上形 成一内連線結構。 在另-實施例中，本發明係一種半導體裝置之製造方 法，包括之步驟為提供一第—半導體晶粒、提供一；介物 框架’在S玄中介物框架中具有一開口且趨盤加，# 複數個導電柱形成 於該中介物框架上、將該中介物安裝於具有環繞第— 體晶粒放置之導電柱之第一半導體晶 將一密封劑沉 積於該第-半導體晶粒上、以及在該密封劑和第一半導體 晶粒上形成一内連線結構。 在另-實施例中，本發明係一種半導體裝置，包括第 一半導體晶粒和安裝於該第一半導體曰 加—山人 千导體阳拉上之中介物框 二物框架中具有—開σ且複數個導電柱形成該中 框架上。一密封劑被沉積於該第-半導體晶粒上。一 内連線結構係形成於該㈣鮮第—半導體晶粒上。 【實施方式】 本發明係描述於參考該些圖形進行下列說明的一或更 實施例中’其甲’類似編號代表相同或類似構件。儘管 2明已就取得本發明目的之最佳模式做說明，然而那此 此項技術之人士會理解到想要將包含於下列揭示和圖 =^持之所附申請專利範圍和它們等效例所定義的本發 月精神和範圍内之替代例、修❹丨及等效例涵蓋在内。 半導體裝置大體上係使用二複合製程來製造：前段製 201214626 程和後段製程。前段製程涉及在-半導體晶®表面上形成 複數個晶粒。在該晶圓上之每一個晶粒内含主動和被動電 !·生元件其係電性連接以形成功能性電性電路。例如曰 g油尤 曰日 口一查體之主動電性元件具有控制電流流動的能力。例 如電合益、電感器、電阻器和變壓器之被動電性元件建立 用以執行電性電路功能所需電壓及電流間之關係。 被動和主動元件係由包含摻雜、沉積、微影成像、钮 刻和平坦化的-系列製程步驟來形成於該半導體晶圓之表 面上摻雜技術藉由例如離子植人或熱擴散技術將雜質引 入該半導體材料中。該摻雜製程改變主動裝置内之半導體 材料導電’性，轉換該半導體材料成為一絕緣體、導體，或 態地改變該半導體材料導電性以回應—電場或基㈣ μ。電晶體内含用以依據施用之電場或基極電流來致能該 電晶體，以增進或限制電流流動所需而安排的不同推雜類 型及知度之區域。 主動和被動元件係由具有不同電性特性之材料層所形 '。该些層可藉由依沉積材料類型所部分決定之各種沉積 :術來形成。例如’薄膜沉積可涉及化學氣相沉積(CM)、 沉積(，)、電解電鏟和無電鍛製程。每一層大體 接各部分。 被動-件或元件間之電性連 該些層可使用微影成像技術來進行圖案化’其涉及將 例如光阻劑之感光性材料沉 買、心要圖案化之層上。利用 -圖案自-光罩轉移至該光阻劑。使用一溶劑將受 201214626 光之光阻劑圖案部分 分。網 为。將剩餘光阻劑移除 一些材料類型係藉由使 材料直接沉積至前一況 移除，以露出想要圖案化之下層部 除’而留下一圖案化層。替代性地’ 使用例如無電鍍及電解電鍍技術將該 一沉積/蝕刻製程所形成之區域或孔隙 $ —薄膜材料沉積於一現存圖案上可擴大下方圖案並

除來自該曰曰圓表面之材料並產生一均勻平坦表面。平坦化 技術涉及以一拋光片來拋光該晶圓表面。一研磨材料及腐 蝕性化學藥品係於拋光期間添加至該晶圓表面。該化學藥 品之研磨及腐蝕動作之結合式機械動作移除任何不規則拓 樸，產生一均勻平坦表面。 後段製程涉及切割或單粒化該已完成晶圓成為個別晶 粒並接著封裝該晶粒以提供結構支撐和環境隔離。為了 單粒化該晶粒，該晶圓係沿著所謂切割道或劃線之晶圓無 功能區域來劃線並切斷。使用一雷射切割工具或鑛刀來單 粒化該晶圓。在單粒化後，該個別晶粒被安裝至包含接腳 或接觸墊片以與其它系統元件互相連接之封裝基板。形成 於該半導體晶粒上之接觸墊片接著被連接至該封裝内之接 觸墊片。可利用焊接凸塊、短柱凸塊、導電膏或接線來製 造該些電性連接。一密封劑或其它密封材料係沉積於該封 裝上以提供物理性支撐及電性隔離。該已完成封裝接著被 ***至一電性系統中，且所產生之半導體裝置功能可由盆 10 201214626 它系統元件利用之。 第1圖說明具有内含複數個半導體封裝安裝於它的表 面上之晶片載體基板或印刷電路板（PCB)52之電子妒置 5〇。電子裝置50可視應用而具有一半導體封裝類型或多種 半導體封裝類型。不同半導體封裝類型係基於說明目的而 示於第1圖。 電子裝置50可為使用該些半導體封裝來執行一或更多 電性功能之獨立系統。替代性地，電子裝置5g可以是一較 大型系統之子元件。例如，電子裝i 5 〇可以是一行動電話、 個人數位助理(叫數位攝影機(DVC)或其它電子通訊裝 置之部件。替代性地，電子奘罟^ 7 ,、，θ 电于裝置50可以疋一圖形卡、網路 "面卡或可***至一雷腦夕故…占士 €細之其匕汛號處理卡。該半導體封 裝了包含微處理器、印橋44 i4l Π3 Λ. 〇 °己^體、特殊用途積體電路（ASIC)、邏 輯電路、類比電路、射 塔射頻電路、分立式裝置或其它半導體 晶粒或電性元件。小型彳卜釦$ i t 千導體 1化和減重對於這些產品是否被市場 接受而言係重要的。丰连舻 牛導體裒置間之距離必須下降以獲 較高密度。 于仅付 在第W中’印刷電路板52提供—般性基板以提供安 裝於該印刷雷饮4c ^ ^ 反上之半導體封裝之結構支撐及電性連 接。δίΐ號導線5 4係#帛& # φ # + 你便用蒸鍍、電解電鍍、無電鍍、網印或 其匕合適金屬沉積製 .a 償表矛來$成於印刷電路板52 —表面上戎 各層内。訊號導後54蔣 ^ 么 踝54如供该些半導體封裝、安裝元件及龙 匕外口 P系統7L件中每一個之門 " 該些半導體封 ：之電性通訊。導線54也提供 衣中母一個之電力及接地。 201214626 在一些實施例中，一半導體裝置具有二封裝層級。第 —層級封裝係提供機械性及電性附接該半導體晶粒至—中 間載體之技術。第二層級封裝涉及機械性及電性附接該中 間載體至該印刷電路板上。在其它實施例中，一半導體裝 置可以只具有該第一層級封裝，其中，該晶粒係機械性及 電性地直接安裝至該印刷電路板上。 基於說明目的，包含打線封裝56和覆晶封裝5 8之— 些第一層級封裝類型係示於印刷電路板52上。此外，包含 球狀柵格陣列（BGA)60、凸塊晶片載體（BCc)62、雙列式封 裝（DIP)64、平面柵格陣列（LGA)66、多晶片模組（Mcm)68、 四邊扁平無接腳封裝（QFN)70和四邊扁平封裝72之一此第 二層級封裝類型被顯示安裝於印刷電路板52上。依據系統 需求，利用任何第一和第二層級封裝型結合所，架構之任何 半導體封裝結合以及其它電子元件可被連接至印刷電路板 52。在-些實施例中，電子裝置5〇包含單一附接半導體封 裝，而其它實施例需要多個互相連接之封裝。藉由結合單 一基板上之一或更多半導體封裝， «商可整合預製元件 至電子裝置和系統令。因為該此半 一千導體封裝包含複雜功 能’故電子裝置可使用較便宜 ,^ 使且"°件及一貫化製程來製造 之。產生之裝置較不會失敗且製 衣以買用也較少，因而對於 消費者而言成本也較低。 第2a-2c圖顯示示範性半導 守篮封裝。第2a園崎明容奘 於印刷電路板52上之雙列式封 月女裝 飞封裝64之進—牛“铲<4ί

體晶粒74包含一作用區，内 'P 3類比或數位電路，配置成形 12 201214626 成於該晶粒内之主動裝置、 並根據該晶粒之電性* 導電層及介電層， 电性叹叶產生電性互連。 包含一或更多電晶體、- ，以電路可 及形成於該半導卜4 電感器、電容器、電阻器 汉❿風i成牛導體晶粒7 觸…係例如銘㈧)、銅(1:^ 或銀（Ag)之-或更多導 ^(Ni)^(Au) 體晶"内之電路:件:：電性連接至形成於半導 電路構件。在雙列式封裝64組合期間，丰 導體晶粒74係使用—金矽共人 搂ϋ斟庐夕私u· 〇金層或例如熱環氧化物或 展氧樹月曰之黏性材料來安裝至一中間载體I該封裝本體 包含例如聚合物或陶竞之絕緣封裝材料。導體接腳⑼或接 線82提供半導體晶粒74及印刷電路板52間之電性互連。 密封劑84、係沉積覆蓋於該封裝上，藉此阻止濕氣及微粒進 入遠封裝並5染晶粒74及接線82以提供環境保護。 第2b圖說明安裝於印刷電路板52上之凸塊晶片載體 62之進一步細節。半導體晶粒88係使用一底膠或環氧樹脂 黏性材料92來安裝於載體9()上。接線94提供接觸塾片％ 及98間之第-層級封裝互連。密封化合物或密封劑⑽係 沉積於半導體晶粒88及接線94上，以提供該裝置物理性 支撐和電性隔離《接觸墊片102係使用例如電解電鍍或無 電鍍之合適金屬沉積製程來形成於印刷電路板一表面上以 阻止氧化作用。接觸墊片102係電性連接至印刷電路板以 内之一或更多訊號導線54。凸塊104係形成於凸塊晶片載 體62之接觸墊片98及印刷電路板52之接觸墊片i 02之間。 在第2 c圖中，利用一覆晶型第一層級封裝技術將半導 13 201214626 體晶粒58面向下地安裝至中間載體106。半導體晶粒58之 作用區1 08包含類比或數位電路，配置成根據該晶粒之電 性設計所形成之主動裝置、被動裝置、導電層及介電層。 例如’該電路可包含一或更多電晶體、二極體、電感器、 電容器、電阻器及在作用區1〇8内之其它電路構件。半導 體晶粒58係透過凸塊11〇來電性及機械性地連接至載體 106 ° 球狀柵格陣列60係利用使用凸塊112之球狀栅格陣列 型第二層級封裝技術來電性及機械性地連接至印刷電路板’ 5 2。半導體晶粒5 8係透過凸塊1丨〇、訊號線1丨4和凸塊丨丄2 來電性連接至印刷電路板52中之訊號導線54。一密封化合 物或密封劑116係沉積於半導體晶粒58和載體106上，以 提供該裝置物理性支撐及電性隔離。該覆晶半導體裝置提 供自半導體晶粒58上的主動裝置至印刷電路板52上的導 線之知導電路徑，用以減少訊號傳送距離、降低電容並改 善整體電路執行效率。在另一實施例中，可不使用中間載 體106而使用覆晶型第一層級封裝技術將該半導體晶粒58 直接機械性且電性地連接至印刷電路板5 2。 苐3a圖顯示具有例如矽、鍺、鎵、砷、磷化銦或碳化 石夕之底部基板材料122以提供結構支撐之半導體晶圓12〇。 複數個半導體晶粒或元件丨24係形成於由上述切割道丨26 所分開之晶圓120上。 第3b圖顯示一部分半導體晶圓12〇之剖面圖。每一個 半導體晶粒124具有一背面128及内含類比或數位電路之 14 201214626 作用區域130，該些電路被配置為形成於該晶粒内並根據該 晶粒之電性設計及功能進行電性互連之主動元件、被動元 件、導電層和介電層。例如，該電路可包含一或更多電晶 體、一極體和形成於作用區域130内之其它電路構件以配 置例如數位sfL 5虎處理器（DSP)、特殊用途積體電路、記憶體 或其它汛號處理電路之基頻類比電路或數位電路。半導體 晶粒124也可包含用於射頻（RF)訊號處理之整合被動元件 (IPD)，例如，電感器、電容器和電阻器。在一實施例中， 半導體晶粒124係一覆晶型半導體晶粒。 一導電層132係使用物理氣相沉積、化學氣相沉積、 電解電鍍、無電鍍製程、或其它合適金屬沉積製程來形成 於作用表面130上。導電層132可為一或更多銘、銅、錫、 鎳金銀或其匕合適導電材料層。導電層132充當電性 連接至作用表® 130上之電路之接觸塾片來操作之。 在第3c圖中，半導體晶圓120係使用— 割工具134透過切割道126來單粒化成個 124 〇 鑛刀或雷射切 別半導體晶粒 第4a-4f圖顯示具有導雪知夕曰閣a &， 料電柱之晶®式條狀+介物之汽 成。在第4a圖中，—其此々也舰， 象“ I板或載體140内含例如矽、聚人物 或犧牲=結構八支撐之其它合適低成本硬式材料之㈣ 上以做為—鉍/ 你形成於載體14ι "、、暫夺性黏結薄膜或阻蝕層。一半導^ a m # 板144內冬也丨山^ 干導體晶圓或基 σ夕、鍺、砷化鎵、磷化銦戋_ # μ 以提供結構支撐。做為一半導體曰圓之底材 牛等體曰曰圓，基板⑷可内含嵌 15 201214626 入式半導體晶粒或被.動裝置。基板1 4 4也可以是一多層壓 板、陶瓷或引腳架。基板144被安裝至載體140上之介面 層 142 〇 在第4b圖中’複數個通孔係使用雷射鑽孔、機械鑽孔 或深反應式離子蝕刻（DRIE)技術透過基板144而形成。使 用電解電鍍、無電鏟製程或其它合適金屬沉積製程將該些 通孔填充著鋁、銅、錫、鎳、金、銀、鈦（Ti)、鎢（w)、多 晶石夕或其它合適導電材料以形成z方向垂直互連導電通孔 146 ° 一絕緣或保護層148係使用物理氣相沉積、化學氣相 沉積、印刷、旋塗、喷佈、燒結或熱氧化技椒來形成於基 板144及導電通孔146之表面上◊該絕緣層148内含一或 更多二氧化矽（Si〇2)、四氮化三矽（Si3N4)、氮氧化石夕 (SiON)、五氧化二鈕（Ta2〇5)、三氧化二鋁（A12〇3)或具有類 似絕緣和結構特性之其它材料層，藉由一姓刻製程移除一 部分保護層148而露出基板144和導電通孔146。 一導電層或重分佈層1 50係使用例如印刷、物理氣相 沉積' 化學氣相沉積、濺鍍、電解電鍍和無電鍍之圖案化 及金屬沉積製程來形成於該露出基板144和導電通孔146 上。導電層150可為一或更多鋁、銅、錫、鎳、金、銀或 其它合適導電材料層。導電層15〇係電性連接至導電通孔 146。 在第4c圖中’ 一基板或載體154内含例如矽、聚合物、 氧化鈹或用於結構支撐之其它合適低成本硬式材料之暫時 16 201214626 ㈣牲性底材。-介面層或雙面膠帶156係形成於載體154 二做為一暫時性黏結薄膜或阻蝕層。利用絕緣層MS和 电層15G之引導，基板144被安裝至載體154上之介面 載體140和介面層142經由化學姓刻、機械脫落、 化學機械拋光、機械研磨、熱烘烤、紫外光、雷射掃描、 或濕式剝離移除以露出基板144和導電通孔⑷中相對於 導電層150之表面。 · 竹—絕緣或保護層158係使用物理氣相沉積、化學氣相 積印刷n喷佈、燒結或熱氧化技術來形成於基 板144和導電通孔146上。該絕緣層158内含一層或更多 一氧化矽、四氮化三矽、氮氧化矽、五氧化二钽、三氧化 二鋁或具有類似絕緣及結構特性之其它材料層。藉由一蝕 刻製程移除一部分絕緣層158而露出基板U4和導電通孔 146。 一導電層或重分佈層160係使用例如印刷、物理氣相 沉積、化學氣相沉積、濺鍍、電解電鍍和無電鍍之圖案化 及金屬沉積製程來形成於該露出基板丨44和導電通孔146 上。導電層160可為一或更多鋁、銅、錫、鎳、金、銀或 其它合適導電材料層。導電層16〇係電性連接至導電通孔 146° 在另一實施例中’導電通孔146係在形成導電層15〇 及/或160後透過基板丨44來形成之。 在第4d圖中’一光阻層1 62係形成於絕緣層1 5 8和導 電層160上。複數個通孔係使用圖案化及蝕刻製程透過光 17 201214626 阻層162來形成於導電層160上。使用電解電鍍、無電鍍 製程或其它合適金屬沉積製程將該些通孔填充著鋁、銅、 錫、錄、金、銀、鈦 '鶴、多晶石夕或其它合適導電材料。 堆疊凸塊和短柱凸塊也可形成於該些通孔内。 在第4e圖中，移除該光阻層ι62而保留z方向垂直互 連導電柱164於導電層160上。載體154和介面層156經 由化學蝕刻\機械脫落、化學機械拋光、機械研磨、熱烘 烤、紫外光、雷射掃描、或濕式剝離移除而留下具有導電 柱164之預先形成的中介物框架166。導電層15〇和及 導電通孔146構成透過中介物框架166而形成之垂直内連 線。-或更多開口 168係透過中介物框架166來形成。第 4f圖顯示具有導妹164和開〇 168之中介物框架166之 俯視圖。 第5a-5h圖說明與第！圖及第圖相關之一種形成 具有提供-半導體晶粒垂直互連之中介物框架和導電柱之 扇出型晶圓級晶片尺寸封裝之方法。在第&圖中，一基板 或載體170内含例如石夕、聚合物、氧化皱或其它合適低成 本剛性材料之暫時或犧牲性底材以提供結構支榜…介面 層或雙面膠帶171係形成於載體17〇上以充當一暫時性黏 結薄膜或阻触層。 在第5b圖中’來自第3a_3c圖之半導體晶粒⑵被安 裝於介面層171上。女甘 屯 尤其半導體晶粒124被安裝至具有 在載體1 7 0定位之作田志；1 Ο Λ . 心1下用表面130之介面層pi。 在第5C圖中，該預先形成的中介物框架166係位在載 201214626 體170上。如第5d圖所示’該介面層166被安裝至具有 繞半導體晶粒124放置之導電桎164之介面層m。對準標 記173可產生於介面屉1711· „ u ^ 上以協助安裝中介物框架166。 錫膏也可被沉積於載體17G上以協助對準和接合中介物框 架166至該載體。導電柱164之高度係大於半導體晶粒124 之厚度。據此’在半導轉】94 + 之者面128及中介物框架I” 之間留有空隙。 在第56圖中，使用-錫膏印刷、壓縮成型、轉注成型、 液體封勝成型、真空疊合、旋轉塗佈或其它合適塗抹器將 密封劑或密封化合4勿172透過環繞半導體晶纟m及中介 物框架166及該晶粒間之空隙之開口 168注人或⑽1 封劑172可為聚合物複合材料，例如，具有填充劑之環氧 樹脂、具有填充劑之環氧丙烯s旨或具有獨特填充劑之聚合 物雄、封y 1 72並無導電性且在環境上保護該半導體穿置 隔離於外部構件及污染。半導體晶粒124可被安裝至幵;成 ;載體1 70上之可濕式接觸墊片以減少密封期間之晶粒移 位。 在：5f圖中，載體17〇和介面層m經由化學蝕刻、 機械脫落化學機械拋光、機械研磨、熱烘烤、紫外光、 雷射掃描、或濕式剝離移除而露出密封劑172、半導體 124和導電柱164。 曰曰" "§圖中，—增層式内連線結構1 74係形成於半導 體晶粒124、導雷如^ +|』女， |電柱164和推封劑172上。該增層式内連線 、”。構174包含使用例如漉鐘、電解電鑛和無電鑛之圖案化 19 201214626 及金屬沉積製程所形成之導電層或重分佈層176。導電層 176可為一或更多紹、銅、錫、錦、金、銀或其它合適導； 材料層…部分導電層176係電性連接至半導體晶粒124 之接觸M 132H分導電層176係電性連接至導電柱 ⑹。導電層176之其它部分可同為導電或電性隔離，視半 導體晶粒1 24之設計及功能而定。 -絕緣或保護層1 78係使用物理氣相沉積、化學氣相 沉積、印刷]走塗、喷佈、燒結或熱氧化製程來形成於導 電層U6四周以提供電性隔離。該絕緣層m内含—或更 多二氧化矽、四氮化三矽、氮氧化矽、五氧化二鈕、三氧 化二紹或具有類似絕緣及結構特性之其它材料層…部分 緣曰178可經由—姓刻製程移除而露出導電層} 76以提 供額外電性互連。 在第3h圖t ’ -導電凸塊材料係使用一蒸鏟、電解電 鑛、無電鑛、植球或網印製程來沉積於增層式内連線結構 174上並電性連接至導電層176的露出部分。該凸塊材料可 為紹錫錄、金、銀、錯、M、銅、焊％ u n _ ^ 加上：選擇性助熔劑溶液。例如，該凸塊材料可為共晶錫/ 釓间錯焊錫或無錯焊锡。使用一合適附接或黏結製程將 該凸塊材料黏接至導電層176。在—實施例中，該凸塊材料 字x材料加熱超過它的熔點而進行回焊以形成圓球或 鬼〇在些應用中，第二次回焊凸塊180以改進對導 ^ 6之電性接觸。一凸塊下金屬化層(uBM)可被形成於 凸塊180下方。該些凸塊也可被壓縮黏接至導電層176。凸 20 201214626 塊180代表可形成於導電層176上之内連線結構類型。該 内連線結構也可使用短柱凸塊、微小凸塊或其它電性内連 線。 半導體aa粒1 24係使用鑛刀或雷射切割工具1 82，透過 中介物框架Γ66進行單粒化，以形成個別扇出型晶圓級晶. 片尺寸封裝184。第6圖顯示單粒化後之扇出型晶圓級晶片 尺寸封裝184。半導體晶粒124係透過接觸墊片132和增層 式内連線結構174來電性連接至導電柱164及中介物框架 !66。該預先形成的中介物框架166藉由消除對於在密封劑 172之至少一表面上進行重分佈層圖案化之需求或透過該 密封劑形成導電柱來簡化該組合。 第7圖顯示透過中介物框架i 66、增層式内連線結構 1 74、凸塊丨8〇及導電通孔丨64進行電性連接之複數個堆疊 式扇出型晶圓級晶片尺寸封裝184。 第8a-8g圖說明與第丄圖及第2a_2c圖相關之另一種形 成具有提供一半導體晶粒垂直互連之中介物框架和導電柱 之扇出型晶圓級晶片尺寸封裝之方法。在第8a圖中，一基 板或載體190内含例如矽、聚合物、氧化鈹或其它合適低 成本剛性材料之暫時或犧牲性底材以提供結構支撐。一介 面層或雙面膠帶192係形成於載體19〇上以充當一暫時性 黏結薄膜或阻蝕層。 來自第3a-3c圖之半導體晶粒ι24被安裝於介面層i92 上。尤其’半導體晶粒丨24被安裝至具有往載體丨9〇定位 之作用表面130之介面層192。 21 201214626 在第8b圖中，一密封劑或密封化合物194被沉積於載 體190及半導體晶粒124上以做為-毁料。密封劑聚料194 可為聚合物複合材料，例如，具有填充劑之環氧樹脂、具 有填充劑之環氧丙烯酯或具有獨特填充劑之聚合物。 在第8c圖中，來自第4a_4f圖之預先形成的中介物框 架“6係位於載體190上。該中介物框架166係藉由使用 力量F將該中介物框架壓至密封劑襞料194上而安裝至介 面層【92。來自力量F之壓力使密封㈣料194變平^並完 全填充環繞半導體晶粒124和導電柱164之中介物框架 之下方區域。多餘密封劑漿料194透過開口 168釋出。 如第8d圖所示，在正破地安裝時，導電柱164係環繞 半導體晶請放置並接觸到介面们92。密封劑194圍繞 半導體晶粒m和導電柱164。導電柱164之高度係大於半 導體晶粒124之厚度。據此’半導體晶粒U4之背面128 係由密封齊"94所覆蓋。半導體晶粒m可被安裳至形成 於載體19 0上之可渴戎姑：链舶u 、式接觸墊片以減少密封期間之晶粒移 在第8e圖中，載體19〇和介面層經由化學韻刻、 機械脫落化于機械拋光、機械研磨、熱烘烤、紫外光、 雷射掃描、或濕式剝離移除以露出密封劑194、半導體晶粒 124和導電柱164。 在第8f圆巾’—增層式内連線結構1 96係形成於半導 體晶粒⑶、導電柱164和密封劑194上。該增層式内連線 結構196包含使用例如㈣、電解電錄和無電鍍之圖案化 22 201214626 及金屬沉積製程所形成之導電層或重分佈層i98 198可為-或更多銘、銅、锡、錦'金、銀或其它合= 等電I 198係電性連接至半導體晶粒⑶ 之接觸㈣132。另—部分導電層198係電性連接 164。導電層198之其它部分可同為導電或電性隔離，視半 導體晶粒124之設計及功能而定。 牛 -絕緣或保護層2GG係使用物理氣相沉積、化 沉積、印刷、《、喷佈、燒結或熱氧化製程來形成於導 電層198 .四周以提供電性隔離。該絕緣層200内含—或更 多二氧切、四氮化三切、氮氧切、五氧化二組、^氧 化二鋁或具有類似絕緣及結構特性之其它材料層。—部分 絕緣層2 0 0可經由_為办丨制& λ 刀 由蝕刻製程移除而露出導電層198以接 供額外電性互連。 在第8g圖中，一導電凸塊材料係使用一蒸鍍、電解電 鍵、無電鍵、植球或網印製程來沉積於增層式内連線結構 196上並電性連接至導電層198的露出部分。該凸塊材料可 為鋁、錫、鎳、金、銀、鉛、鉍、銅、焊錫及其各種結合， 加上it擇(生助熔劑溶液。例如，該凸塊材料可為共晶錫/ 釔冋金口焊錫或無錯焊錫。使用一合適附接或黏結製程將 該凸4材料黏接至導電層i 98。在—實施例中，該凸塊材料 經由將該材料加埶扣# + μ h ^ 1 丁寸加熱超過匕的熔點而進行回焊以形成圓球或 凸塊202。在—些應用中，第二次回焊凸塊2〇2以改進對導 電層198之電性接觸。—凸塊下金屬化層可被形成於凸塊 202下方。該些凸塊也可被壓縮黏接至導電層198。凸塊202 23 201214626 代表可形成於導電丨m上之内連線結構類型。該内連線 結構也可使用短柱凸塊、微小凸塊或其它電性内連線。 半導體晶粒124係使用鑛刀或雷射切割工具2〇4，透過 :介物框架166、密封劑194及增層式内連線結構196進行 單粒化，以形成個別扇出型晶圓級晶片尺寸封裝2〇6。第9 圖顯示單粒化後之扇出型晶圓級晶片尺寸封裝2G6。半導體 晶粒！24係透過接觸墊丨132和增層式内連線結構196來 電性連接至導電柱164及中介物框架166。該預先形成的中 介物框架i66藉由消除對於在密封劑172之至少一表面上 進行重分佈層圖案化之需求或透過該密封劑形成導電柱來 簡化該組合。在安裝中介物框架166之前沉積審封劑浆料 194並接著將該中介物框架壓在該密封劑漿料上提供該密 封刎均勻覆蓋於半導體晶粒j24和導電柱i 64四周。 ,第l〇a-1〇e圖說明與第i圖及第2心2(^圖相關之另一種 形成具有提供-半導體晶粒垂直互連之中介物框架和導電 柱之扇出型晶圓級晶片尺寸封裝之方法。接續第扑圖，一 預先形成的中介物框架21〇係如帛1{)a圖所示地位在載體 90上在本例令，中介物框架21 〇具有凹洞或凹陷部形成 在指定來與半導體晶粒124對準之區域内之基板214中。 導電通孔及層215係透過基板2 14和類似於第4a_4f圖之絕 緣層217來形成。一或更多開口 216係透過中介物框架 而形成。該中介物框架21〇係藉由使用力量F將該中介物 框架壓在密封劑漿料194上而安裝至介面層192。來自力量 F之壓力使在、封劑漿料i 94變平坦並完全填充環繞半導體晶 24 201214626 粒124和導電218之中介物框架21〇之下方區域。多餘 密封劑漿料194透過開口 216釋出。 在正確地安裝時，半導體晶粒124係部分放置於凹洞 212内。如第1()b圖所示，導電柱218係環繞半導體晶粒 124放置並接觸到介面層192。密封劑194圍繞半導體晶粒 #導电柱164。半導體晶粒124可被安裝至形成於載體 190上之可濕式接觸墊片以減少密封期間之晶粒移位。 在第l〇c圖中，载體19〇和介面層192經由化學蝕刻、 機械脫落化予機械拋光、機械研磨、熱烘烤、紫外光、 雷射掃描、或濕式剝離移除以露出密封劑194、半導體晶粒 124和導電柱218。. •在第i〇d圖中，一增層式内連線結構222係形成於半 導體晶粒124、導電柱218和密封劑194J^該增層式内連 線結構222包含使用例如濺鑛、電解電鑛和無電錄之圖案 化及金屬沉積製程所形成之導電層或重分佈層以。導電層 224可為一或更多链、銅、錫、鎳、金、銀或其它合適導； 材料層。-部分導電層224係電性連接至半導體晶粒124 之接觸塾片132。另-部分導電層224係電性連接至導電柱 ⑴。導電層224之其它部分可同為導電或電性隔離，視半 導體晶粒124之設計及功能而定。 ” w π…m、化学氣相 -積、印刷，、喷佈、燒結或熱氧化製程來形成於導 電層224四周以提供電性隔離。該絕緣層2%内含一或更 多二氧化矽、四氮化三矽、氮氧化石夕、 / 立氧化二紐、三氧 25 201214626 化一紹或具有類似絕緣及蛀盖 D構特性之其它材料層。一部分 絕緣層2 2 6可經由一钱刻剪海狡认 ^程移除而露出導電層224以提 供額外電性互連。 在第1〇6圖中，一導電凸塊材料係使用-蒸鍍、電解電 錢、無電鍍、植球或網印製程來沉積於增層式内連線結構 222上並電性連接至導電屉 价 層224的路出部分。該凸塊材料可 為m金、銀、n銅、焊錫及其各種結合， 加上一選擇性助熔劑溶液。例如，該凸塊材料可為共晶錫/ 錯、高鉛焊錫或無錯焊錫。使用一合適附接或黏結製程將 該凸塊材料黏接至導電層224。在_實施例中該凸塊材料 經由將該材料加熱超過它的熔點而進行回焊以形成圓球或 凸塊228在些應用中，第二次回焊凸塊228以改進對導 電層224 t電性接觸。—凸塊下金屬化層可被形成於凸塊 228下方。該些凸塊也可被壓縮黏接至導電層224。凸塊 代表可形成於導電層224上之内連線結構類型。該内連線 尨構也可使用短柱凸塊、微小凸塊或其它電性内連線。 半導體晶粒124係使用鋸刀或雷射切割工具23〇，透過 t介物框架2 1 0、密封劑1 94及增層式内連線結構丨96進行 單粒化，以形成個別扇出型晶圓級晶片尺寸封裝232。第 11圖顯示單粒化後之扇出型晶圓級晶片尺寸封裝232。半 導體晶粒124係透過接觸塾片132和增層式内連線結構222 來電性連接至導電柱218及中介物框架210。該預先形成的 中介物框架210藉由消除對於在密封劑172之至少一表面 上進行重分佈層圖案化之需求或透過該密封劑形成導電柱 26 201214626 來簡化該組合。在安裝中介物框架166之前沉積密封劑毁 料194並接著將該中介物框架壓在該密封劑漿料上提供該 密封劑均勻覆蓋於半導體晶粒124四周。凹祠212減^ 出型晶圓級晶片尺寸封裝232之高度。 第12圖顯示類似於第6圖之扇出型晶圓級晶片尺寸封 裝240實施例，其中利用晶粒黏接劑244將半導體晶粒 安裝至中介物框架166。半導體晶粒242具有一内含類比或 數位電路之作用表面248 ’該些電路被配置為形成於該晶粒 内並根據該晶粒之電性設計及功能進行電性互連之主動元 件、被動元件、導電層和介電層。例如，該電路可包含： 或更多電晶體、二極體和形成於作用區域248内之其它電 路構件以配置例如數位訊號處理器、特殊用途積體電路、 記憶體或其它訊號處理電路之類比電路或數位電路。半導 體晶粒242也可包含用於射頻訊號處理之整合被動元件， :如，電感器、電容器和電阻器。在一實施例中，半導體 曰曰拉242係-接線晶粒。接線25G係電性連接於作用表面 248上之接觸墊片252及中介物框架166之導電層"ο之間。 使用一錫膏印刷、I縮成型、轉注成型、液體封膠成 i、真空疊合、旋轉塗佈或其它合適塗抹器將密封劑或密 封化σ物254沉積於半導體晶粒242和中介物框架⑹上。 =Μ 二可為聚合物複合材料，例如，具有填充劑之環 :::二具有填充劑之環氧丙稀醋或具有獨特填充劑之聚 封劑254並無導電性且在環境上保護該半導體農 置隔離於外部構件及污染。 27 201214626 第13圖顯示類似於第6圖之扇出型晶圓級晶片尺寸封 裝260之實施例’其中在安裝第5c圖之中介物框架1 66之 刖先利用晶粒黏接劑263將内部堆疊模組（ism)262安裝至 半導體晶粒124。該内部堆疊模組262包含具有作用表面 268之半導體晶粒264，該作用表面内含類比或數位電路， 該些電路配置為形成於該晶粒内並根據該晶粒之電性設計 及功能進行電性互連之主動元件、被動元件、導電層和介 電層。例如’該電路可包含一或更多電晶體 '二極體和形 成於作用區域268内之其它電路構件以配置例如數位訊號 處理器 '特殊用途積體電路、記憶體或其它訊號處理電路 之類比電路或數位電路。半導體晶粒2“也可包含用於』 頻訊號處理之整合被動元件，例如，電感器、電容器和， 阻器。半導體晶粒264係利用晶粒黏接劑269來安裝至^ 介物框架166。接線270係電性連接於作用表面268上之4 觸塾片272及中介物框架166之導電層16〇之間。 使用一錫膏印刷、壓縮成型、轉注成型'液體封膠, 51•真工且σ力疋轉塗佈或其它合適塗抹器將密封劑或: 封化合物274沉積於半導體晶粒2“和中介物框架166上 密封劑274可為聚合物複人 “ 士 複口材枓’例如，具有填充劑之ί

氧樹月曰、具有填充劑之擇g： ^ XjL 劑之％氧丙烯酯或具有獨特填充劑之】 合物。密封劑274並盔導電性, > 等電11且在裱境上保護該半導體； 置隔離於外部構件及污染。 < 儘管已詳示本發明_ 術之人士會理解到可對那 或更多實施例’然而熟知此項技 些實施例進行修正及改寫而不偏 28 201214626 離下列f請專利範圍所提之本發明範圍。 【圖式簡單說明】 上之印 第1圖°兒明具有不同封裝類型安裝於它的表面 刷電路板。 第2a-2c圖說明安裝至該印刷電路板之代表性半導體 封裝·之進一步細部。 體 第3心3°圖說明具有由切割道所分開之複數個半導 晶粒之半導體晶圓。 上之導電柱之 第4a-4f圖說明具有形成於該中介物框架 預先形成的中介物框架。 方法 第6圖說明具有提供垂直互連給該半導體晶粒之中介 物框木和導電柱之扇出型晶圓級晶片尺寸封裝。 Ή㈣具有複數個堆疊式扇出型晶圓級晶片尺寸 裝’=具有提供垂直互連給該半導體晶粒 榧糸和導電柱。 第8a-8g圖說明安裝該中介物框 初也糸於—密封劑漿料上。 第9圖說明具有安裝於該密 $戶山， ***面柵格陣列 68 多晶片模組 70 72 四邊扁平無接 四邊扁平封裝 74 半導體晶粒 76 接觸墊片 78 中間载體 80 導體接腳 30 201214626 82 接線 84 密封劑 88 半導體晶粒 90 載體 9 2 底膠或壞氧樹脂黏性材料 94 接線 96 接觸墊片 98 接觸墊片 100 密封化合物或密封劑 102 接觸墊片 104 凸塊 106 中間載體 108 作用區 110 凸塊 112 凸塊 114 訊號線 116 密封化合物或密封劑 120 半導體晶圓 122 底部基板材料 124 半導體晶粒 126 切割道 128 背面 130 作用表面 132 導電層 31 201214626 134 140 142 144 146 148 150 154 156 158 160 162 164 166 168 170 171 172 173 174 176 178 180 182 鋸刀或雷射切割工具 基板或載體 介面層或雙面膠帶 半導體晶圓或基板 z方向垂直互連導電通孔 絕緣或保護層 導電層或重分佈層 基板或載體 介面層或雙面膠帶 絕緣或保護層 導電層或重分佈層 光阻層 Z方向垂直互連導電柱 預先形成中介物框架 開口 基板或載體 介面層或雙面膠帶 密封劑或密封化合物 對準標記 增層式内連線結構 導電層或重分佈層 絕緣或保護層 圓球或凸塊 鋸刀或雷射切割工具 32 201214626 184 扇 出 型 晶 圓 級晶 片 尺 寸 封 裝 190 基板 或 載 體 192 介 面 層 或 雙 面膠 帶 194 密 封 劑 或 密 封化 合物 196 增層 式 内 連線結構 198 導 電 層 或 重 分佈 層 200 絕 緣 或保 護 層 202 圓 球或 凸 塊 204 鋸 刀 或 雷 射 切割 工 具 206 扇 出 型 晶 圓 級晶 片 尺 寸 封 裝 210 預 先形 成 的 中介物框 架 212 凹 洞 或 凹 陷 部 214 基板 216 開 218 導 電 柱 222 增層 式 内 連線結構 224 導 電 層 或 重 分佈 層 226 絕 緣 或保 護 層 228 凸 塊 230 鋸 刀 或 雷 射 切割 工 具 232 扇 出 型 晶 圓 級晶 片 尺 寸 封 裝 240 扇 出 型 晶 圓 級晶 片 尺 寸 封 裝 242 半 導 體 晶 粒 244 晶 粒 黏 接 劑 33 201214626 248 作 用 表 面 250 接 線 252 接 觸 墊 片 254 密 封 劑 或 260 扇 出 型 晶 262 内 部 堆 疊 268 作 用 表 面 269 晶 粒黏 接 270 接 線 272 接 觸 墊 片 274 密 封 劑 或 F 力 量 密封化合物 圓級晶片尺寸封裝 模組 劑 密封化合物 34

Claims (1)

1. 201214626 七、申請專利範圍·· 1.一種半導體裝置之製造方法，包括 提供一載體； 丁亍Μ晶粒 在该戟體上安裝 複數：導雷：Μ物柩架’在遺中介物枢架内具有-開口且 禝數個導電柱形成於該中介物框架上； 將該中介物安裝於該載體和 m Φ ^ 繞第一半導體晶粗 放置之導電柱之第一半導體晶粒上； 透過該中介物框架中之開口將一 立咕 竹在封劑沉積於該載體 和第一半導體晶粒上； 移除該載體；以及 在該密封劑和第-半導體晶粒上形成一内連線結構。 士申明專利範圍第1項之方法，進一步包含在該中介 物框架中形成1洞以容納-部分第-半導體晶粒。 3 ·如申請專利範圍第1項之方法，進一步包含在該載體 上形成對準標記以協助安裝該中介物框架。 4.如申請專利範圍第1項之方法，進一步包含在沉積該 饴封劑之别，先將一第二半導體晶粒安裝於該第一半導體 晶粒上。 5. 如申請專利範圍第1項之方法，進一步包含在該中介 物框架上安裝一第二半導體晶粒。 6. 如申請專利範圍第5項之方法，進一步包含在該第二 半導體晶粒及中介物框架間形成一接線。 7. —種半導體裝置之製造方法，包括： 35 201214626 提供一载體； 在該載體上安裝一第一半導體晶粒； :該載體和第-半導體晶粒上沉積-密封劑； 提供中；|物框架，在該中介物框架甲具有一開口且 複數個導電柱形成於該令介物框架上，· 藉由將°亥中介物框架壓向該密封劑來安裝該中介物於 該載體和第一半導體晶粒上； 移除該载體；以及 在該密封劑和第一半導體晶粒上形成一内連線結構。 8. 如申請專利範圍第7項之方法，其中，多餘密封劑透 過該中介物框架中之開口棒出。 9. 如申請專利範圍第7項之方法，其中’該些導電挺（ 環繞該第一半導體晶粒放置。 糸 1 0.如申請專利範圍第7項之方法，進一步包含右 牧S亥中 介物框架中形成一凹洞以容納一部分第一半導體晶教。 1 1.如申請專利範圍第7項之方法，進一步包含在w ’儿積 該密封劑之前，先將一第二半導體晶粒安裝於該第〜 體晶粒上。 12. 如申請專利範圍第7項之方法，進一步包含名 牧咳中 介物框架上安裝一第二半導體晶粒。 13. 如申請專利範圍第12項之方法，進一步包含在兮 —半導體晶粒及中介物框架間形成一接線。 14. 一種半導體裝置之製造方法，包括： 提供一第一半導體晶粒； 36 201214626 化仏中介物框架，在該中介物框架中具有一開口且 複數個導電柱形成於該中介物框架上； 將亥中介物女裝於具有環繞第一半導體晶粒放置之導 電柱之第一半導體晶粒上； 將一密封劑沉積於該第一半導體晶粒上；以及 在。亥岔封劑和第一半導體晶粒上形成一内連線結構。 15 ·如申睛專利範圍第14項之方法，進一步包含： 在安裝該中介物框架之前，先將該密封劑沉積於該第 一半導體晶粒上；及 將該中介物框架壓向該密封劑。 16·如申請專利範圍第15項之方法，其中，多餘密封劑 透過該中介物框架中之開口釋出。 17. 如申請專利範圍第14項之方法，進一步包含透過該 中介物框架中之開口將該密封劑沉積於該第一半導體晶粒 上。 18. 如申請專利範圍第14項之方法，進一步包含在該中 介物框架中形成一容納一部分第一半導體晶粒。 19. 如申請專利範圍第14項之方法進一步包含在沉積 該密封劑之前，先將—第二半導體晶粒安裝於該第一半導 體晶粒上。 20. 如申請專利範圍第14項之方法，進一步包含在該中 介物框架上安裝一第二半導體晶粒。 21. —種半導體裝置，包括： 一第一半導體晶粒； 37 201214626 一中介物框架，安裝於該第—半導體晶粒上，該中介 物框架中具有一開口且複數個導電柱形成該中介物框架 上； 一密封劑，沉積於該第一半導體晶粒上；以及 一内連線結構，形成於該密封劑和第一半導體晶粒上。 22·如申請專利範圍第21項之半導體裝置，進一步包含 一凹洞，其形成於該中介物框架中以容納一部分第一半導 體晶粒。 21項之半導體裝置，其中該密封 23·如申請專利範圍第 劑係透過該中介物框架中之開 粒上。 口以沉積於該第一半導體晶 24·如申請專利範圍第21項之半導體裝置，進一步包含 -第二半導體晶粒，其安裝於該第一半導體晶粒上。 25.如申請專利範圍第21項之方法，進一步包含一第二 半導體晶粒，其安裝於該中介物框架上。 八、圖式： (如次頁） 38