TW201212234A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW201212234A
TW201212234A TW100120710A TW100120710A TW201212234A TW 201212234 A TW201212234 A TW 201212234A TW 100120710 A TW100120710 A TW 100120710A TW 100120710 A TW100120710 A TW 100120710A TW 201212234 A TW201212234 A TW 201212234A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide
oxide semiconductor
semiconductor device
Prior art date
Application number
TW100120710A
Other languages
English (en)
Other versions
TWI535011B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201212234A publication Critical patent/TW201212234A/zh
Application granted granted Critical
Publication of TWI535011B publication Critical patent/TWI535011B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Description

201212234 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及半導體裝置的製造方 法。 注意，在此說明書中，半導體裝置是指能夠藉由利用 半導體特性而作用的所有裝置，因此電光裝置、半導體電 路以及電子裝置都是半導體裝置。 【先前技術】 藉由利用形成在具有絕緣表面的基板之上的半導體薄 膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於 電子裝置，諸如，積體電路（1C)、影像顯示裝置（顯示 裝置）等。作爲可以應用於電晶體的半導體薄膜，矽類半 導體材料係廣爲所知。但是，作爲其他材料，氧化物半導 體受到注目。 例如’揭示作爲電晶體的主動層使用電子載子濃度低 於1018/cm3之包含銦（In )、鎵（Ga )以及鋅（Zn )的非 晶氧化物的電晶體（參照專利文獻1 )。 [專利文獻1]日本專利申請案公開第2006-165528號公 報 但是’氧化物半導體有如下憂慮：如果由於氧缺乏等 而偏離化學計量組成，或者，在裝置製程中混入形成電子 供體的氫或水’則其導電率變化。對於使用氧化物半導體 的電晶體等半導體裝置，這種現象成爲電特性變動的主要 -5- 201212234 原因。 【發明內容】 鑒於上述問題’所揭示之發明的目的之一在於’對使 用氧化物半導體的半導體裝置賦予穩定的電特性以使其 高可靠性化。 在所揭示之發明的一個實施例中’對氧化物半導體膜 進行利用熱處理的脫水化或脫氫化’並且’作爲與氧化物 半導體膜相接觸的閘極絕緣膜’使用包含氧的絕緣膜’較 佳使用包括其氧含量超過化學計量組成的區域的鬧極絕緣 膜，以將氧從該閘極絕緣膜中供應到氧化物半導體膜。再 者，藉由使用金屬氧化物膜作爲閘極絕緣膜的一部分’以 抑制氫或水等雜質再度混入到氧化物半導體膜中。更明確 地說，例如，可以採用如下結構。 所揭示之發明的一個實施例是一種半導體裝置’包括 :第一閘極電極；覆蓋第一閘極電極的第—閘極絕緣膜； 與第一閘極絕緣膜相接觸且設置在與第一閘極電極重疊的 區域中的氧化物半導體膜；與氧化物半導體膜相接觸的源 極電極及汲極電極；覆蓋源極電極及汲極電極且與氧化物 半導體膜相接觸的第二閘極絕緣膜；以及與第二閘極絕緣 膜相接觸且設置在與氧化物半導體膜重疊的區域中的第二 閘極電極，其中，第一閘極絕緣膜具有如下的疊層結構， 即從第一閘極電極側係依序層疊有包含第1 3族元素和氧的 第一金屬氧化物膜及包含氧的第一絕緣膜，而第二閘極絕 -6- 201212234 緣膜具有如下的疊層結構，即從氧化物半導體膜側係依序 層疊有包含氧的第二絕緣膜及包含第13族元素和氧的第二 金屬氧化物膜。 在上述半導體裝置中，較佳的是，包含第13族元素和 氧的第一金屬氧化物膜和包含第13族元素和氧的第二金屬 氧化物膜都包含其氧含量超過化學計量組成的區域。 另外，在上述半導體裝置中，較佳的是，第一絕緣膜 和第二絕緣膜都包含其氧含量超過化學計量組成的區域。 另外，在上述半導體裝置中，較佳的是，第一金屬氧 化物膜和第二金屬氧化物膜都包含氧化鎵、氧化鋁、氧化 鋁鎵以及氧化鎵鋁中的任何一種或多種。 另外，在上述半導體裝置中，第一閘極絕緣膜與第二 閘極絕緣膜也可以部分地互相接觸而設置。 另外，如果在薄膜形成步驟中，由於氧過剩或氧缺乏 等而偏離化學計量組成，或者，混入形成電子供體的氫或 水，則氧化物半導體的導電率變化。對於使用氧化物半導 體的電晶體，這種現象成爲電特性變動的主要原因。因此 ，從氧化物半導體有意地排除氫、水、羥基或者氫化物（ 也稱爲氫化合物）等雜質，並且，將在排除雜質時會減少 的構成氧化物半導體的主要成分材料的氧供應到與氧化物 半導體膜接觸的閘極絕緣膜，以使氧化物半導體膜高度純 化並在電性上i型（本質）化。 藉由將氧從閘極絕緣膜中擴散到氧化物半導體膜中而 使其與半導體裝置的不穩定要素之一的氫起反應，可以使 201212234 氧化物半導體膜中或介面的氫固定化（做成爲不動的離子 )。也就是說，可以降低（或充分降低）可靠性上的不穩 定性。另外，可以降低由氧化物半導體膜中或介面的氧缺 乏導致的臨界電壓vth的變動、臨界電壓的偏移（AVth) 〇 具有被高度純化的氧化物半導體膜的電晶體的電特性 如臨界電壓、導通電流等幾乎不呈現溫度依賴性。此外， 由光劣化導致的電晶體特性的變動也少。 另外，在所揭示之發明的一個實施例的半導體裝置中 ，除了設置在氧化物半導體膜的下部的第一閘極電極以外 ，還具有與氧化物半導體膜的通道形成區重疊的位置上的 第二閘極電極（所謂的背閘極電極），而可以進一步降低 偏壓-熱應力試驗前後的電晶體的臨界電壓的變化量。 所揭示之發明的一個實施例可以製造具有穩定的電特 性的電晶體。 另外，所揭示之發明的一個實施例可以製造具有電特 性優異且可靠性高的電晶體的半導體裝置。 【實施方式】 以下，關於所揭示之發明的實施例參照圖式給予詳細 的說明。但是，所揭示之發明不偈限於下述說明，所屬技 術領域的普通技術人員可以很容易地理解一個事實，就是 其模式和詳細內容可以被變換爲各種各樣的形式》另外， 所揭示之發明不應該被解釋爲僅限於以下所示的實施例的 -8 - 201212234 記載內容。 注意，“第一”、“第二”這些序數詞是爲了方便起見而 使用的，並不表示步驟順序或疊層順序。在此說明書中’ 這些序數詞不表示用來特定發明的事項的固有名稱。 實施例1 在本實施例中，參照圖1A至2C對半導體裝置及半導體 裝置的製造方法的一個實施例進行說明。 〈半導體裝置的結構例〉 作爲半導體裝置的例子，圖1 A至1 C示出電晶體的剖面 圖和平面圖。圖1 A是平面圖，圖1B和1C是沿圖1A中的A-B 線和C-D線的剖面圖。注意，在圖1 A中，爲了簡單理解， 省略電晶體3 1 0的構成要素的一部分（例如，第二絕緣膜 407和第二金屬氧化物膜409等）。 圖1 A至1C所示的電晶體310包括：具有絕緣表面的基 板400之上的第一閘極電極401 ;由第一金屬氧化物膜402 和第一絕緣膜404所構成的第一閘極絕緣膜；氧化物半導 體膜403 ;源極電極405a ;汲極電極405b ;由第二絕緣膜 407和第二金屬氧化物膜4 09所構成的第二閘極絕緣膜；以 及第二閘極電極410。
在圖1A至1C所示的電晶體310中，第二絕緣膜407係以 覆蓋源極電極405a及汲極電極40 5b且與第一絕緣膜4 04及 氧化物半導體膜40 3相接觸的方式而設置。另外，在圖1A 201212234 至1C所示的電晶體310中，在不存在氧化物半導體膜403的 區域中，第二絕緣膜407與第一絕緣膜404接觸。也就是說 ，氧化物半導體膜403被第一閘極絕緣膜及第二閘極絕緣 膜所圍繞而設置。 這裏，氧化物半導體膜403較佳藉由被充分地去除氫 或水等雜質，或者，藉由被供應足夠的氧，而被高度純化 。明確地說，例如，氧化物半導體膜403的氫濃度爲 5xlOl9atoms/cm3 或 5xl019atoms/cm3 以下，較佳爲 5χ1018 atoms/cm3 或 5xl018atoms/cm3 以下，更佳爲 5χ1017 atoms/cm3或5xl017atoms/cm3以下。另外，上述氧化物半 導體膜403中的氫濃度是藉由二次離子質譜測定技術（ SIMS )來予以測量的。像這樣，在氫濃度被充分降低而被 高度純化，並被供應足夠的氧來使起因於氧缺乏的能隙中 的缺陷能階降低的氧化物半導體膜403中，載子濃度爲低 於lxlOl2/cm3，較佳爲低於lxlO^/cm3，更佳爲低於 1.45xlOl()/Cm3。例如，室溫（25°C )下的截止電流（這裏 ，單位通道寬度（Ιμιη )的値）爲低於或等於100 zA ( 1 zA (仄普托安培）等於1χ10_21Α )，較佳爲低於或等於10 z A。像這樣，藉由使用被i型化的氧化物半導體，可以獲 得到電特性優良的電晶體。 作爲與氧化物半導體膜403相接觸的第一絕緣膜404及 第二絕緣膜407，較佳使用包含氧的絕緣膜，更佳使用包 括其氧含量超過化學計量組成的區域（也稱爲氧過剩區域 )的膜。因爲與氧化物半導體膜403相接觸的第一絕緣膜 -10- 201212234 4〇4及第二絕緣膜4〇7具有氧過剩區域，所以可以防止氧從 氧化物半導體膜403移動到第一絕緣膜404或第二絕緣膜 407。另外，也可以將氧從第一絕緣膜404或第二絕緣膜 407供應到氧化物半導體膜4〇3中。因此，被第—絕緣膜 404及第二絕緣膜4〇7所夾持的氧化物半導體膜403可以爲 其氧含量充分的膜。 另外，作爲第一絕緣膜404及第二絕緣膜4〇7，例如， 可以使用氧化砂膜。氧化砂也被表示爲Si〇x，較佳係以其 氧含量超過化學計量組成的方式來設定X的値。例如，較 佳將X的値設定爲大於2.0。 另外’較佳的是，使用同一材料來形成第一絕緣膜 404及第二絕緣膜407。這是因爲如下緣故：當它們在不存 在氧化物半導體膜403的區域中接觸時，可以提高它們的 貼緊性。另外，更佳的是，第一絕緣膜404的構成元素的 比率和第二絕緣膜407的構成元素的比率相等。 第一金屬氧化物膜402是與第一絕緣膜404層疊而用作 爲第一閘極絕緣膜的膜，而第二金屬氧化物膜409是與第 二絕緣膜40 7層疊而用作爲第二閘極絕緣膜的膜。第—金 屬氧化物膜4〇2及第二金屬氧化物膜409可以使用包含第1 3 族元素和氧的材料來予以形成。作爲包含第13族元素和氧 的材料，例如’有包含氧化鎵、氧化鋁、氧化鋁鎵以及氧 化鎵鋁中的任何一種或多種的材料等。這裏，氧化鋁鎵是 指其鋁含量（at.% )多於其鎵含量（at·% )的物質，而氧 化鎵銘是指其鎵含量（at.%)等於或多於其銘含量（at.% -11 - 201212234 )的物質。第一金屬氧化物膜4 02及第二金屬氧化物膜409 都也可以使用上述材料的單層結構或疊層結構來予以形成 。另外，因爲氧化鋁具有不容易透過水的特性，所以爲了 防止向氧化物半導體膜的水的侵入，較佳使用氧化鋁、氧 化鋁鎵以及氧化鎵鋁等。 另外，第一金屬氧化物膜4〇2及第二金屬氧化物膜409 較佳包括其氧含量超過化學計量組成的區域。由此，可以 將氧供應到與氧化物半導體膜403相接觸的絕緣膜中或氧 化物半導體膜403中，而減小氧化物半導體膜403中或氧化 物半導體膜4〇3與接觸其的絕緣膜之間的介面的氧缺乏的 缺陷。例如，在使用氧化鎵作爲第一金屬氧化物膜或第二 金屬氧化物膜的情況下，較佳爲Ga203 + a ( α>〇 )。這裏， 例如，a只要爲大於或等於0.04且小於或等於〇.〇9，即可。 或者’在使用氧化鋁作爲第一金屬氧化物膜或第二金屬氧 化物膜的情況下，較佳爲Al203 + a ( a>0 )。或者，在使用 氧化鋁鎵作爲第一金屬氧化物膜或第二金屬氧化物膜的情 況下，較佳爲AlxGa2-x〇3 + a( 1<χ<2，a>0)。或者，在使 用氧化鎵鋁作爲第一金屬氧化物膜或第二金屬氧化物膜的 情況下，較佳爲 AlxGa2-x〇3 + a ( 〇<x<l，較佳爲 0<χ<0·4， α> 0 )。 另外’在使用沒有缺陷（氧缺乏）的氧化物半導體膜 的情況下’只要第一絕緣膜、第二絕緣膜、第一金屬氧化 物膜或第二金屬氧化物膜等閘極絕緣膜包含與化學計量組 成相等的氧，即可’但是，爲了確保抑制電晶體的臨界電 -12- 201212234 壓的變動等的可靠性，較佳的是，考慮到在氧化物半導體 膜中發生氧缺乏的狀態的可能性，使閘極絕緣膜的氧含量 超過化學計量組成。 在電晶體310之上還可以設置有絕緣物。另外，也可 以在第一金屬氧化物膜402、第一絕緣膜4〇4、第二絕緣膜 407、第二金屬氧化物膜409等中形成有開口，以使源極電 極405 a及汲極電極405b與佈線電連接。另外，較佳將氧化 物半導體膜40 3加工成爲島狀，但是也可以不加工成爲島 狀。 另外，圖2A至2C示出其結構與電晶體310不同的電晶 體320的剖面圖和平面圖。圖2A是平面圖，圖2B和2C是沿 圖2A中的E-F線和G-Η線的剖面圖。注意，在圖2A中，爲 了簡單理解，省略電晶體3 20的構成要素的一部分（例如 ，第二絕緣膜407和第二金屬氧化物膜409等）。 圖2 A至2C所示的電晶體320包括：具有絕緣表面的基 板400之上的第一閘極電極4〇1 ;由第一金屬氧化物膜402 和第一絕緣膜404構成的第一閘極絕緣膜；源極電極405 a :汲極電極405b ;氧化物半導體膜403 :由第二絕緣膜407 和第二金屬氧化物膜409所構成的第二閘極絕緣膜；以及 第二閘極電極4 1 0，這一點與電晶體3 1 0相同。圖1 A至1 C所 示的電晶體310和圖2A至2C所示的電晶體320的不同點在於 :氧化物半導體膜403與源極電極405a及汲極電極405b連 接的位置。也就是說，電晶體3 20具有如下結構，即在氧 化物半導體膜403的下部，氧化物半導體膜403與源極電極 -13- 201212234 405a及汲極電極405b相接觸。 另外，與圖1 A至1C所示的電晶體310同樣，在圖2A至 2C所示的電晶體3 20中，第二絕緣膜407係以覆蓋源極電極 405 a及汲極電極405b且與第一絕緣膜404和氧化物半導體 膜403相接觸的方式而被設置。另外，在電晶體320中，在 不存在氧化物半導體膜403的區域中，第二絕緣膜407與第 一絕緣膜404相接觸。也就是說，氧化物半導體膜403被第 一閘極絕緣膜及第二閘極絕緣膜所圍繞而設置。 〈電晶體的製程的例子〉 以下，參照圖3A至4C說明根據本實施例的電晶體的製 程的例子。 〈電晶體310的製程〉 參照圖3A至3E說明圖1A至1C所示的電晶體310的製程 的一例。 首先，在具有絕緣表面的基板4 00之上形成導電膜， 然後藉由第一微影步驟來形成第一閘極電極40 1。另外， 也可以使用噴墨法形成抗蝕劑掩罩。當使用噴墨法來形成 抗蝕劑掩罩時不使用光罩，所以可以降低製造成本。 雖然對可被使用做爲具有絕緣表面的基板400的基板 沒有很大的限制，但是該基板至少需要具有能夠耐受後續 的熱處理程度的耐熱性。例如，可以使用玻璃基板、陶瓷 基板、石英基板、藍寶石基板等的基板。另外，只要具有 -14 - 201212234 絕緣表面，就也可以應用矽或碳化矽等的單晶半導體基板 、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基 板等，並且也可以在這些基板之上設置有半導體元件。此 外，作爲基板400，也可以使用可撓性基板。 也可以將用做爲基底膜的絕緣膜設置在基板400與第 一閘極電極401之間。基底膜具有防止雜質元素從基板400 擴散出的功能，並且基底膜可以使用選自氮化矽膜、氧化 矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層 結構來予以形成。 此外，第一閘極電極401可以藉由使用鉬、鈦、鉅、 鎢、鋁、銅、鈸、銃等的金屬材料或者以這些金屬材料爲 主要成分的合金材料的單層或疊層來予以形成。 接著，在第一閘極電極401之上形成第一金屬氧化物 膜4 02。例如，第一金屬氧化物膜402的厚度可以爲大於或 等於3 nm且小於或等於150 nm，較佳爲大於或等於9 nm且 小於或等於100 nm。第一金屬氧化物膜402可以使用包含 第1 3族元素和氧的材料而被形成，例如，可以使用包含氧 化鎵、氧化鋁、氧化鋁鎵以及氧化鎵鋁中的任何一種或多 種的材料等。另外，也可以使第一金屬氧化物膜4 02包含 多種第13族元素和氧。或者，除了使第一金屬氧化物膜 402包含第13族元素以外，還可以使第一金屬氧化物膜402 包含氫以外的雜質元素如釔等第3族元素、給等第4族元素 、矽等第14族元素、氮等》例如，藉由使第一金屬氧化物 膜402包含約高於或等於〇且低於或等於20 at. %的上述雜質 -15- 201212234 元素，可以根據該元素的添加量而控制第一金屬氧化物膜 402的能隙。 較佳使用不使氫、水等的雜質混入的方法來形成第— 金屬氧化物膜402。這是因爲如下緣故：如果第一金屬氧 化物膜402包含氫、水等雜質，則氫、水等雜質侵入到之 後形成的氧化物半導體膜中，或者，由氫、水等雜質抽取 出氧化物半導體膜中的氧等，這會導致氧化物半導體膜的 低電阻化（η型化）而形成寄生通道。因此，第一金屬氧 化物膜4〇2較佳以儘量不包含氫、水等雜質的方式而被形 成。例如，較佳使用濺射法來形成第一金屬氧化物膜402 。較佳使用氫、水等雜質被去除了的高純度氣體作爲形成 第一金屬氧化物膜402時的濺射氣體。 作爲濺射法，可以使用利用直流電源的DC濺射法、以 脈衝方式來施加直流偏壓的脈衝DC濺射法或AC濺射法等 〇 另外，在形成氧化鋁鎵膜或氧化鎵鋁膜作爲第一金屬 氧化物膜402時，作爲用於濺射法的靶材，也可以使用添 加有鋁顆粒的氧化鎵靶材。藉由使用添加有鋁顆粒的氧化 鎵靶材，可以提高靶材的導電性，而容易進行濺射時的放 電。藉由使用這種靶材，可以形成適合大量生產的金屬氧 化物膜。 接著，較佳對第一金屬氧化物膜402進行氧摻雜處理 。“氧摻雜”是指將氧添加到塊中的處理。該術語“塊（bulk )”是爲了明確顯示不僅將氧添加到薄膜表面還將氧添加 -16- 201212234 到薄膜內部的情況的目的而使用。另外’“氧摻雜”包括將 被電漿化的氧添加到塊中的“氧電漿摻雜”。 藉由對第一金屬氧化物膜4 02進行氧摻雜處理，在第 —金屬氧化物膜402中形成其氧含量超過化學計量組成的 區域。藉由具備這種區域’可以將氧供應到之後形成的第 ~絕緣膜中或氧化物半導體膜中’而減小氧化物半導體膜 中的氧缺乏的缺陷。 在使用氧化鎵作爲第一金屬氧化物膜402的情況下， 藉由進行氧摻雜處理，可以爲Ga203 + a ( α>0 )。例如，α 可以爲大於或等於0.04且小於或等於0.09。或者，在使用 氧化鋁作爲第一金屬氧化物膜402的情況下，藉由進行氧 摻雜處理，可以爲Α1203 + α ( ct>〇 )。或者，在使用氧化鋁 鎵作爲第一金屬氧化物膜402的情況下，藉由進行氧摻雜 處理，可以爲AlxGa2.x03 + a ( 1<χ<2，α>0)。或者，在使 用氧化鎵鋁作爲第一金屬氧化物膜4 02的情況下，藉由進 行氧摻雜處理，可以爲八1]^32.](03 + 01(0<\：^1，〇1>0)。 接著，在第一金屬氧化物膜402之上形成第一絕緣膜 4〇4 (參照圖3 A )。由此，形成第一閘極絕緣膜。例如， 第一絕緣膜404的厚度可以爲大於或等於3 nm且小於或等 於1 50 nm，較佳爲大於或等於9 nm且小於或等於1 〇〇 nm。 另外’較佳使用包含氧的絕緣膜作爲第一絕緣膜404，例 如，可以使用氧化矽膜。 從減少電荷的發生源或俘獲中心的觀點來看，較佳充 分地減少第一絕緣膜404中的氫、水等的雜質。這個思想 -17- 201212234 與減少氧化物半導體膜中的雜質的思想共通。另外，從不 容易混入氫或水等的觀點來看，較佳使用濺射法等形成第 —絕緣膜404。 接著，較佳對第一絕緣膜404進行氧摻雜處理。藉由 對第一絕緣膜404進行氧摻雜處理，在第一絕緣膜404中形 成其氧含量超過化學計量組成的區域。藉由具備這種區域 ，可以將氧供應到之後形成的氧化物半導體膜中，而減小 氧化物半導體膜中的氧缺乏的缺陷。另外，也可以將形成 第一絕緣膜404之後的氧摻雜處理兼作如上所述的對第一 金屬氧化物膜402的氧摻雜處理。 在使用氧化矽膜作爲第一絕緣膜404的情況下，藉由 進行氧摻雜處理，可以爲SiO2 + a(a>0)。 接著，藉由濺射法在第一絕緣膜404之上形成厚度爲 大於或等於3 nm且小於或等於30 rim的氧化物半導體膜403 。當氧化物半導體膜403的厚度過厚（例如，厚度爲大於 或等於50 nm )時，電晶體有可能會成爲常開啓型，所以 較佳採用上述厚度。另外，較佳以不接觸空氣的方式而連 續地形成第一金屬氧化物膜4〇2、第一絕緣膜404以及氧化 物半導體膜403。 作爲使用於氧化物半導體膜403的氧化物半導體，可 以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體 :三元金屬氧化物的In-Ga-Ζη-Ο類氧化物半導體、In-Sn-Ζη-0類氧化物半導體、In-Al-Ζη-Ο類氧化物半導體、Sn-Ga-Ζη-Ο類氧化物半導體、Al-Ga-Ζη-Ο類氧化物半導體、 18- 201212234
Sn-Al-Zn-Ο類氧化物半導體；二元金屬氧化物的in-zn-o 類氧化物半導體、Sn-Zn-0類氧化物半導體、Al-Zn-O類氧 化物半導體、Zn-Mg-Ο類氧化物半導體、Sn-Mg-Ο類氧化 物半導體、In-Mg-Ο類氧化物半導體、In-Ga-Ο類氧化物半 導體；In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O 類氧化物半導體等。此外，也可以使上述氧化物半導體包 含Si02。這裏，例如In-Ga-Ζη-Ο類氧化物半導體是指包含 銦（In)、鎵（Ga)、鋅（Zn)的氧化物半導體，並且， 對其組成比沒有特別的限制。此外，也可以包含In、Ga和 Zn以外的元素。 另外’氧化物半導體膜403可以使用由化學式ιη]νί〇3 ( ZnO) m(m>0)所表示的薄膜。這裏，μ表示選自Ga、A1 、Μη及Co中的一種或多種金屬元素。例如，作爲μ，有Ga 、Ga 和 Al、Ga 和 Μη、Ga 和 Co 等。 此外’當作爲氧化物半導體使用In-Zn-Ο類材料時， 將所使用的靶材的組成比以原子數比設定爲In ·· Zn = 50 : 1 至1 ·· 2 (換算爲莫耳數比則爲In2〇3 : Zn〇 = 25 : 1至1 : 4 ) ’較佳爲In : Zn = 20 : 1至1 : 1 (換算爲莫耳數比則爲 Ιη203: ZnO=10: 1至1: 2)，更佳爲 In: Zn=l5: 1至 1.5 :1 (換算爲莫耳數比則爲In2〇3: Zn0=15: 2至3: 4)。 例如’作爲用於In-Zn_〇類氧化物半導體的形成的靶材， 當原子數比爲In : Zn : 〇 = χ : γ : Z時，滿足Z>1.5X + Y的 關係。 在本貫施例中，使用In-Ga-Zn-Ο類耙材藉由溺射法來 -19- 201212234 形成氧化物半導體膜403。此外，氧化物半導體膜403可以 在稀有氣體（典型爲氬）氛圍下、氧氛圍下或者稀有氣體 和氧的混合氛圍下利用濺射法來予以形成。 作爲利濺射法製造用作爲氧化物半導體膜403的In-Ga-Zn-O膜所使用的靶材，例如可以使用其組成比爲ιη2〇3 :Ga203 : ZnO=l : 1 : 1 [莫耳數比]的氧化物靶材。另外， 所揭示之發明不侷限於該靶材的材料及組成，例如，也可 以使用ln203: Ga203: ZnO = l : 1: 2[莫耳數比]的靶材。 另外，靶材的塡充率爲高於或等於90%且低於或等於 100%，較佳爲高於或等於95%且低於或等於99.9%。藉由 使用塡充率高的靶材，可以形成緻密的氧化物半導體膜 403 〇 較佳使用氫、水、羥基或氫化物等的雜質被去除了的 高純度氣體作爲形成氧化物半導體膜403時的濺射氣體。 在被保持爲減壓狀態的沉積室內保持基板400，且將 基板溫度設定爲高於或等於100°C且低於或等於600°C，較 佳設定爲高於或等於200 °C且低於或等於400 °C來形成氧化 物半導體膜403。藉由邊加熱基板400邊進行膜形成，可以 降低所形成的氧化物半導體膜403所包含的雜質濃度。另 外，可以減輕由濺射導致的損傷。而且，一邊去除沉積室 中的殘留水分，一邊引入去除了氫及水的濺射氣體，並使 用上述靶材來在基板400上形成氧化物半導體膜403。較佳 使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵來 去除殘留在沉積室內的水分。另外，作爲排氣單元，也可 -20- 201212234 以使用提供有冷阱的渦輪泵。由於利用低溫泵進行了排氣 的沉積室中’例如氫原子、水（H2o )等的包含氫原子的 化合物（更佳還包括包含碳原子的化合物）等被排出，因 此可以降低在該沉積室中形成的氧化物半導體膜403所含 有的雜質濃度。 作爲膜形成條件的一個例子，可以採用如下條件：基 板與靶材之間的距離爲100 mm ;壓力爲0.6 Pa ;直流（DC )電源爲0.5 kW ;氧（氧流量比率爲100%)氛圍。另外， 當使用脈衝直流電源時，可以減少在膜形成時所產生的粉 狀物質（也稱爲微粒、塵屑），並且膜厚度分佈也變得均 勻，所以是較佳的。 然後，較佳對氧化物半導體膜403進行熱處理（第一 熱處理）。藉由該第一熱處理，可以去除氧化物半導體膜 403中的過量的氫（包括水及羥基）。再者，藉由該第一 熱處理，也可以去除第一絕緣膜4 04中的過量的氫（包括 水及羥基）。將第一熱處理的溫度設定爲高於或等於2 5 0 °C且低於或等於700°C，較佳設定爲高於或等於45 0°C且低 於或等於600 °C，或設定爲低於基板的應變點。 作爲熱處理，例如，可以將待處理物放入使用電阻加 熱器等的電爐中，並在氮氛圍下以45 0 °C加熱1個小時。在 該期間，不使氧化物半導體膜4〇3接觸空氣，以避免水或 氫的混入。 熱處理設備不限於電爐，還可以使用利用被加熱的氣 體等的介質的熱傳導或熱輻射來加熱待處理物的設備。例 -21 - 201212234 如，可以使用GRTA (氣體快速熱退火）設備、LRTA (燈 快速熱退火）設備等的RTA (快速熱退火）設備。LRTA設 備是藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓 鈉燈或者高壓汞燈等的燈發射的光（電磁波）的輻射來加 熱待處理物的設備。GRT A設備是使用高溫氣體進行熱處 理的設備。作爲氣體，使用氬等的稀有氣體或氮等的即使 進行熱處理也不與待處理物起反應的惰性氣體。 例如，作爲第一熱處理，可以採用GRTA處理，亦即 ，將待處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘 的加熱後，從該惰性氣體氛圍中取出待處理物。藉由使用 GRTA處理，可以在短時間內進行高溫熱處理。另外，即 使溫度條件超過待處理物的耐熱溫度，也有可能適用該方 法。另外，在處理中，還可以將惰性氣體轉變成爲含有氧 的氣體。這是因爲如下緣故：藉由在含有氧的氛圍中進行 第一熱處理，可以降低由於氧缺乏而引起的能隙中的缺陷 能階。 另外，作爲惰性氣體氛圍，較佳採用以氮或稀有氣體 (氦、氖、氬等）爲主要成分且不含有水、氫等的氛圍。 例如，將引入熱處理裝置中的氮或氮、氖、氫等的稀有氣 體的純度設定爲大於或等於6N( 99.9999%)，較佳爲大於 或等於7N ( 99.99999% )(亦即，雜質濃度爲小於或等於1 ppm，較佳爲小於或等於0.1 ppm)。 另外，因爲上述熱處理（第一熱處理）具有去除氫或 水等的作用，所以也可以將該熱處理稱爲脫水化處理或脫 -22- 201212234 氫化處理等。例如，也可以在將氧化物半導體膜403加工 成爲島狀之後等時序進行該脫水化處理、脫氫化處理。另 外，該脫水化處理、脫氫化處理不限於一次，而可以進行 多次。 另外，因爲與氧化物半導體膜403相接觸的第一閘極 絕緣膜（第一金屬氧化物膜402及第一絕緣膜404 )被進行 氧摻雜處理，而具有氧過剩區域。因此，可以抑制從氧化 物半導體膜40 3向第一閘極絕緣膜的氧的移動。另外，藉 由以與被進行氧摻雜處理的第一閘極絕緣膜接觸的方式而 層疊氧化物半導體膜403，可以將氧從第一閘極絕緣膜供 應到氧化物半導體膜403中。藉由在被進行氧摻雜處理的 第一閘極絕緣膜與氧化物半導體膜403相接觸的狀態下進 行熱處理，進一步促進從第一閘極絕緣膜向氧化物半導體 膜403的氧的供應。 另外，較佳的是，被添加到第一閘極絕緣膜中而被供 應到氧化物半導體膜403中的氧的至少一部分在氧化物半 導體中具有氧的懸空鍵。這是因爲如下緣故：因爲具有懸 空鍵，可以與殘留在氧化物半導體膜中的氫接合而使氫固 定化（不動的離子）。 接著，較佳藉由第二微影步驟將氧化物半導體膜403 加工成爲島狀的氧化物半導體膜403 (參照圖3B)。此外 ，也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜 403的抗蝕劑掩罩。因爲當使用噴墨法來形成抗蝕劑掩罩 時不使用光罩，所以可以降低製造成本。作爲在此的氧化 -23- 201212234 物半導體膜403的蝕刻，可以採用乾式蝕刻及濕式蝕刻的 其中一者或兩者。 接著，在第一絕緣膜404及氧化物半導體膜403之上形 成用來形成源極電極及汲極電極（包括由與該源極電極及 汲極電極相同的層所形成的佈線）的導電膜。作爲使用於 源極電極及汲極電極的導電膜，例如可以使用包含選自A1 、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元 素爲成分的金屬氮化物膜（氮化鈦膜、氮化鉬膜、氮化鎢 膜）等。另外，還可以在Al、Cu等的金屬膜的下側和上側 的其中一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它 們的金屬氮化物膜（氮化鈦膜、氮化鉬膜、氮化鎢膜）。 另外，也可以使用導電金屬氧化物來形成使用於源極電極 及汲極電極的導電膜。作爲導電金屬氧化物，可以使用： 氧化銦（Ιη203 );氧化錫（Sn02 );氧化鋅（ZnO );氧 化銦氧化錫合金（In203-Sn02，簡稱爲ITO ):氧化銦氧 化鋅合金（Ιη203_Ζη0 ):或者在這些金屬氧化物材料中 包含氧化矽的材料。 利用第三微影步驟在導電膜之上形成抗蝕劑掩罩，並 藉由進行選擇性的蝕刻來形成源極電極405a及汲極電極 40 5b，然後去除抗蝕劑掩罩（參照圖3 C )。作爲利用第三 微影步驟形成抗蝕劑掩罩時的曝光，可以使用紫外線、 KrF雷射或ArF雷射。在後續形成的電晶體的通道長度L取 決於在氧化物半導體膜403上相鄰的源極電極405a的下端 部與汲極電極405b的下端部之間的間隔寬度。另外，在進 -24- 201212234 行通道長度L短於25nm的曝光的情況下，例如較佳使用波 長極短，即幾nm至幾十nm的極紫外線（Extreme Ultraviolet )進行藉由第三微影步驟形成抗蝕劑掩罩時的 曝光。利用超紫外線的曝光的解析度高且景深大。因此， 也可以縮短在後續形成的電晶體的通道長度L，從而可以 實現電路的操作速度的高速化。 此外，爲了縮減用於微影步驟的光罩數及步驟數，也 可以使用藉由利用作爲透射過的光成爲多種強度的曝光掩 罩的多色調掩罩而形成的抗蝕劑掩罩進行蝕刻步驟。由於 使用多色調掩罩形成的抗蝕劑掩罩成爲具有多種厚度的形 狀，並且藉由進行蝕刻可以進一步改變形狀，因此可以用 於加工成爲不同圖案的多個蝕刻步驟。由此，可以使用一 個多色調掩罩來形成至少對應於兩種以上的不同圖案的抗 蝕劑掩罩。從而，可以縮減曝光罩數，並可以縮減與其對 應的微影步驟，所以可以實現步驟的簡化。 另外，較佳的是，當進行導電膜的蝕刻時，使蝕刻條 件最適化以防止氧化物半導體膜403被蝕刻而分斷。但是 ，很難獲得僅蝕刻導電膜而完全不使氧化物半導體膜403 被蝕刻的條件，有時當對導電膜進行蝕刻時氧化物半導體 膜403的一部分被蝕刻，例如有時氧化物半導體膜403的厚 度的5%至50%被蝕刻，而成爲具有槽部（凹部）的氧化物 半導體膜403 ^ 接著，也可以進行使用N20、N2或Ar等的氣體的電漿 處理，以去除附著到露出的氧化物半導體膜403的表面的 -25- 201212234 吸附水等。當進行電漿處理時，較佳在進行該電漿處理之 後連續地以不接觸空氣的方式來形成與氧化物半導體膜 403相接觸的第二絕緣膜407。 接著，形成覆蓋源極電極405a及汲極電極405b且與氧 化物半導體膜403的一部分相接觸的第二絕緣膜407。第二 絕緣膜407使用與第一絕緣膜404相同的材料及步驟而被形 成。 接著’較佳對第二絕緣膜407進行氧摻雜處理。藉由 對第二絕緣膜407進行氧摻雜處理，在第二絕緣膜407中形 成其氧含量超過化學計量組成的區域。藉由具備這種區域 ，可以將氧供應到氧化物半導體膜中，而減小氧化物半導 體膜中的氧缺乏的缺陷。 接著，藉由在第二絕緣膜407之上形成第二金屬氧化 物膜409 ’以形成由第二絕緣膜40 7及第二金屬氧化物膜 409所構成的第二閘極絕緣膜（參照圖3D )。可以採用與 第一金屬氧化物膜402同樣的材料及步驟來形成第二金屬 氧化物膜4 0 9。 接著，較佳對第二金屬氧化物膜409進行氧摻雜處理 。藉由對第二金屬氧化物膜409進行氧摻雜處理，在第二 金屬氧化物膜4 09中形成其氧含量超過化學計量組成的區 域。藉由具備這種區域，可以將氧供應到氧化物半導體膜 中，而減小氧化物半導體膜中的氧缺乏的缺陷。另外，也 可以將形成第二金屬氧化物膜409之後的氧摻雜處理兼作 如上所述的對第二絕緣膜40 7的氧摻雜處理。 -26- 201212234 接著，較佳的是，在氧化物半導體膜403的一部分（ 通道形成區）與第二絕緣膜407相接觸的狀態下進行第二 熱處理。將第二熱處理的溫度設定爲高於或等於25(TC且 低於或等於700°C，較佳設定爲高於或等於45(TC且低於或 等於600 °C或低於基板的應變點。 只要在氮、氧、超乾燥空氣（含水量爲20 ppm或20 ppm以下，較佳爲1 ppm或1 ppm以下，更佳爲10 ppb或10 ppb以下的空氣）或稀有氣體（氬、氦等）的氛圍下進行 第二熱處理，即可。但是，上述氮、氧、超乾燥空氣或稀 有氣體等的氛圍較佳不包含水、氫等。另外，較佳將引入 到加熱處理設備中的氮、氧或稀有氣體的純度被設定爲大 於或等於6N ( 99.9999% )，較佳被設定爲大於或等於7N (99.99999% )(亦即，將雜質濃度設定爲小於或等於1 ppm，較佳設定爲小於或等於0.1 ppm)。 在第二熱處理中，在氧化物半導體膜4 03與第一閘極 絕緣膜（第一金屬氧化物膜402及第一絕緣膜404 )及第二 閘極絕緣膜（第二絕緣膜407及第二金屬氧化物膜409 )相 接觸的狀態下進行加熱。因此，可以從包含氧的第一閘極 絕緣膜及第二閘極絕緣膜向氧化物半導體膜403供應因上 述脫水化（或脫氫化）處理而會減少的構成氧化物半導體 的主要成分材料中之一種的氧。由此，可以減少氧化物半 導體膜403中的電荷俘獲中心。藉由上述步驟，可以形成 被高度純化且在電性上i型（本質）化的氧化物半導體膜 403。另外，在進行該加熱處理的同時，第一閘極絕緣膜 -27- 201212234 或第二閘極絕緣膜中的雜質會被去除而使其被高度純化。 另外，在本實施例中，雖然在形成第二金屬氧化物膜 409之後進行第二熱處理，但是進行第二熱處理的時序並 不侷限於此，只要是在形成第二絕緣膜407之後進行第二 熱處理，即可。例如，也可以在形成第二絕緣膜407之後 且在形成第二金屬氧化物膜409之前進行第二熱處理。 如上述那樣，藉由應用第一熱處理和第二熱處理，可 以使氧化物半導體膜403儘量地不包含其主要成分以外的 雜質而被高度純化。在被高度純化的氧化物半導體膜403 中，來自施體的載子極少（近於0)，載子濃度爲低於 lxl014/cm3，較佳低於 lxl012/cm3，更佳低於 lxloH/cm3。 接著，藉由在第二金屬氧化物膜409之上且與氧化物 半導體膜40 3的通道形成區重疊的區域中設置第二閘極電 極410，可以形成圖3E所示的電晶體310»可以藉由使用與 第一閘極電極401同樣的材料及步驟來形成第二閘極電極 410。藉由將第二閘極電極410設置在與氧化物半導體膜 403的通道形成區重疊的位置上，在用來調查電晶體310的 可靠性的偏壓-熱應力試驗（以下，稱爲BT試驗）中可以 進一步減少B T試驗前後的電晶體3 1 0的臨界電壓的變化量 。另外，第二閘極電極410的電位既可與第一閘極電極401 相同，又可與第一聞極電極401不同。另外，第二閛極電 極410的電位也可以是GND、Ο V或浮動狀態。 藉由上述步驟形成電晶體310。電晶體310是包括從氧 化物半導體膜403有意地排除氫、水、羥基或者氫化物（ -28 - 201212234 也稱爲氫化合物）等雜質而實現高度純化的氧化物半導體 膜403的電晶體。再者，藉由設置第一金屬氧化物膜402及 第二金屬氧化物膜409，可以防止水、氫等雜質再混入到 氧化物半導體膜403中，或者，可以降低從第一絕緣膜404 、氧化物半導體膜4〇3、第二絕緣膜407以及它們之間的介 面釋放的氧量或防止該氧的釋放。因此，電晶體310的電 特性變動被抑制而在電性上穩定。 另外，雖然未圖示，還可以以覆蓋電晶體310的方式 而另形成保護絕緣膜。作爲保護絕緣膜，可以使用氮化矽 膜、氮氧化矽膜或氮化鋁膜等。 此外，也可以在電晶體3 1 0之上設置平坦化絕緣膜。 作爲平坦化絕緣膜，可以使用具有耐熱性的有機材料如丙 烯酸樹脂、聚醯亞胺、苯並環丁烯、聚醯胺、環氧樹脂等 。除了上述有機材料之外，還可以使用低介電常數材料（ low-k材料）、矽氧烷類樹脂、PSG (磷矽玻璃）、BPSg (硼磷矽玻璃）等。另外，也可以層疊多個由這些材料所 形成的絕緣膜。 〈電晶體32〇的製程〉 參照圖4A至4C說明圖2A至2C所示的電晶體320的製程 的一例。另外，電晶體3 20的製程的大多部分與電晶體31〇 相同。因此，以下，省略重複說明。 與圖3A所示的步驟同樣，在基板40 0之上形成第—闊 極電極401、覆蓋第一聞極電極401的第一金屬氧化物膜 -29- 201212234 402，然後，對第一金屬氧化物膜402進行氧摻雜處理。接 著，形成與第一金屬氧化物膜402相接觸的第一絕緣膜404 ，對第一絕緣膜4〇4進行氧摻雜處理，然後，在第一絕緣 膜404之上形成用來形成源極電極及汲極電極（包括由與 該源極電極及該汲極電極相同的層所形成的佈線）的導電 膜。利用第二微影步驟而在該導電膜之上形成抗蝕劑掩罩 ，選擇性地進行蝕刻，以形成源極電極405a、汲極電極 405b，然後，去除抗鈾劑掩罩（參照圖4A )。 接著，藉由濺射法在辦一絕緣膜404、源極電極405a 及汲極電極405b之上形成厚度爲大於或等於3 nm且小於或 等於30 nm的氧化物半導體膜403。 另外，較佳的是，在藉由濺射法來形成氧化物半導體 膜40 3之前，進行引入氬氣體產生電漿的反向濺射，以去 除附著於第一絕緣膜404、源極電極405a及汲極電極405b 的表面上的粉狀物質（也稱爲微粒、塵屑）。另外，也可 以使用氮、氦、氧等代替氬氛圍。 然後，較佳對氧化物半導體膜403進行熱處理（第一 熱處理）。藉由該第一熱處理，可以去除氧化物半導體膜 403中的過量的氫（包括水及羥基）。再者，藉由該第一 熱處理，也可以去除第一絕緣膜404中的過量的氫（包括 水及羥基）。將第一熱處理的溫度設定爲高於或等於250 °C且低於或等於7〇〇°C，較佳設定爲高於或等於450°C且低 於或等於600°C，或設定爲低於基板的應變點。 另外，因爲與氧化物半導體膜403相接觸的第一閘極 -30- 201212234 絕緣膜（第一金屬氧化物膜402及第一絕緣膜404 )被進行 氧摻雜處理而具有氧過剩區域，所以藉由進行上述熱處理 ，可以從第一閘極絕緣膜向氧化物半導體膜403供應氧。 接著，藉由第三微影步驟而將氧化物半導體膜403加 工成爲島狀的氧化物半導體膜403 (參照圖4B )。此外， 也可以藉由噴墨法來形成用來形成島狀的氧化物半導體膜 403的抗蝕劑掩罩。因爲當使用噴墨法來形成抗蝕劑掩罩 時不使用光罩，所以可以降低製造成本。另外，也可以在 形成氧化物半導體膜4 0 3的圖案之後，對氧化物半導體膜 403進行第一熱處理。但是，不一定必須要形成氧化物半 導體膜403的圖案。 接著，也可以進行使用N20、N2或Ar等的氣體的電漿 處理，以去除附著到露出的氧化物半導體膜403的表面的 吸附水等。在進行電漿處理的情況下，較佳在進行該電漿 處理之後連續地以不接觸空氣的方式而形成與氧化物半導 體膜403相接觸的第二絕緣膜407。 接著，在形成覆蓋源極電極405a及汲極電極405b且與 氧化物半導體膜403相接觸的第二絕緣膜407之後，對第二 絕緣膜407進行氧摻雜處理。然後，在第二絕緣膜407之上 形成第二金屬氧化物膜409，然後，對第二金屬氧化物膜 409進行氧摻雜處理。 接著，較佳的是，在氧化物半導體膜403與第二閘極 絕緣膜（第二絕緣膜407及第二金屬氧化物膜409 )相接觸 的狀態下進行第二熱處理。將第二熱處理的溫度設定爲高 -31 - 201212234 於或等於250°C且低於或等於7〇〇〇c，較佳設定爲高於或等 於45 0°C且低於或等於600«c或低於基板的應變點。 只要在氮、氧、超乾燥空氣（含水量爲2〇 ppm或2〇 ppm以下’較佳爲i ppm或1 ppm以下，更佳爲1〇 ?1>1)或1〇 ppb以下的空氣）或稀有氣體（氬、氦等）的氛圍下進行 第一熱處理’即可。但是’上述氮、氧、超乾燥空氣或稀 有氣體等的氛圍較佳不包含水、氫等。另外，較佳將引入 到加熱處理裝置中的氮、氧或稀有氣體的純度設定爲大於 或等於6N ( 99.9999% )，較佳設定爲大於或等於7n( 99.99999% )(亦即’將雜質濃度設定爲小於或等於i ppm ’較佳設疋爲小於或等於0.1 ppm)。 在第二熱處理中，在氧化物半導體膜403與第一閘極 絕緣膜及第二閘極絕緣膜相接觸的狀態下進行加熱。因此 ’可以從包含氧的第一閘極絕緣膜及第二閘極絕緣膜向氧 化物半導體膜403供應因上述脫水化（或脫氫化）處理而 會減少的構成氧化物半導體的主要成分材料中之一種的氧 。由此’可以減少氧化物半導體膜403中的電荷俘獲中心 。藉由上述步驟，可以形成被高度純化且在電性上i型（ 本質）化的氧化物半導體膜4〇3。另外，在進行該加熱處 理的同時，構成第一閘極絕緣膜或第二閘極絕緣膜的第一 絕緣膜404、第二絕緣膜4〇7、第一金屬氧化物膜402或第 二金屬氧化物膜40 9中的雜質會被去除而使其被高度純化 〇 接著，藉由在第二金屬氧化物膜409之上且與氧化物 -32- 201212234 半導體膜40 3的通道形成區重疊的區域中設置第二閘極電 極410，可以形成圖4C所示的電晶體320。可以藉由使用與 第一閘極電極40 1同樣的材料及步驟來形成第二閘極電極 410 ° 藉由上述步驟形成電晶體3 20 (參照圖4C )。電晶體 320是包括從氧化物半導體膜有意地排除氫、水、羥基或 者氫化物（也稱爲氫化合物）等雜質而實現高度純化的氧 化物半導體膜4 03的電晶體。再者，藉由設置第一金屬氧 化物膜402及第二金屬氧化物膜409，可以防止水、氫等雜 質再混入到氧化物半導體膜403中，或者，可以降低從第 一絕緣膜404、氧化物半導體膜403、第二絕緣膜407以及 它們之間的介面釋放的氧量或防止該氧的釋放。因此，電 晶體3 20的電特性變動被抑制而在電性上穩定。 如上所述，可以提供使用具有穩定的電特性的氧化物 半導體的半導體裝置。因此，可以提供可靠性高的半導體 裝置。 如上所述的本實施例所示的結構、方法等可以與其他 實施例所示的結構、方法等適當地組合而使用。 實施例2 可以藉由使用在實施例1中例示的電晶體製造具有顯 示功能的半導體裝置（也稱爲顯示裝置）。此外，藉由將 包括電晶體的驅動電路的一部分或全部與像素部一起形成 在與該像素部相同的基板之上，可以形成系統整合型面板 -33- 201212234 (system-on-panel ) 〇 在圖5A中’以圍繞設置在第—基板4〇〇1之上的像素部 4002的方式來設置密封材料4005，並且，使用第二基板 4006來進行密封。在圖5A中，在第一基板400 1之上且與被 密封材料4005所圍繞的區域不同的區域中係安裝有使用單 晶半導體膜或多晶半導體膜而形成在另行準備的基板之上 的掃描線驅動電路4004、信號線驅動電路4003。此外，由 可撓性印刷電路（FPC) 4018a、4018b向另行形成的信號 線驅動電路400 3、掃描線驅動電路4004或者像素部4002供 應各種信號及電位。 在圖5B和5 C中’以圍繞設置在第一基板4001之上的像 素部4002和掃描線驅動電路4〇〇4的方式而設置有密封材料 4005。此外，在像素部4〇〇2和掃描線驅動電路4004之上設 置有第二基板4006。因此，像素部4002、掃描線驅動電路 4 004與顯示元件一起被第一基板4001、密封材料4005以及 第二基板4006所密封。在圖5B和5C中，在第一基板400 1之 上且與被密封材料4005所圍繞的區域不同的區域中係安裝 有使用單晶半導體膜或多晶半導體膜形成在另行準備的基 板上的信號線驅動電路4003。在圖5B和5C中，由FPC 4018 向另行形成的信號線驅動電路4003、掃描線驅動電路4004 或者像素部4002供應各種信號及電位》 此外，圖5B和5C示出另行形成信號線驅動電路4003並 且將該信號線驅動電路4003安裝到第一基板400 1的實例， 但是不侷限於該結構。既可以另行形成掃描線驅動電路並 -34- 201212234 進行安裝，又可以另行僅形成信號線驅動電路的一部分或 者掃描線驅動電路的一部分並進行安裝。 另外，對另行形成的驅動電路的連接方法沒有特別的 限制，而可以採用COG (玻璃覆晶封裝）方法、打線接合 方法或者TAB (卷帶式自動接合）方法等。圖5A是藉由 COG方法來安裝信號線驅動電路4003、掃描線驅動電路 4〇〇4的例子，圖5B是藉由COG方法來安裝信號線驅動電路 4003的例子，而圖5C是藉由TAB方法來安裝信號線驅動電 路4003的例子。 此外，顯示裝置包括密封有顯示元件的面板和在該面 板中係安裝有包括控制器的1C等的模組。 注意，此說明書中的顯示裝置是指影像顯示裝置、顯 示裝置或光源（包括照明裝置）》另外，顯示裝置還包括 :安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB 膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG 方式而將1C (積體電路）直接安裝到顯示元件的模組。 此外，設置在第一基板之上的像素部及掃描線驅動電 路包括多個電晶體，並且，可以應用在實施例1中示出的 電晶體。 作爲設置在顯示裝置中的顯示元件，可以使用液晶元 件（也稱爲液晶顯示元件）、發光元件（也稱爲發光顯示 元件）。發光元件在其範疇內包括由電流或電壓控制亮度 的元件，明確而言，包括無機電致發光（EL)、有機EL 等。此外，也可以應用電子墨水等由於電作用而改變對比 -35- 201212234 度的顯示媒體。 參照圖6至圖8說明半導體裝置的一個實施例。圖6至 圖8相當於沿著圖5B的M-N的剖面圖。 如圖6至圖8所示，半導體裝置包括連接端子電極4015 及端子電極4016，並且，連接端子電極4〇15及端子電極 4016藉由各向異性導電膜4019而被電連接到FPC 4018所包 括的端子。 連接端子電極40 15係由與第一電極層4030相同的導電 膜所形成，並且，端子電極40 16係由與電晶體4010、電晶 體40 1 1的源極電極及汲極電極相同的導電膜所形成。 此外，設置在第一基板400 1之上的像素部4002、掃描 線驅動電路4004包括多個電晶體，並且，在圖6至圖8中例 示出像素部4002所包括的電晶體4010 ;掃描線驅動電路 4004所包括的電晶體401 1。 在本實施例中，作爲電晶體4 0 1 0、電晶體4 0 1 1，可以 被應用在實施例1中示出的電晶體。電晶體4 0 1 0、電晶體 40 1 1的電特性變動被抑制，所以在電性上穩定。因此，作 爲圖6至圖8所示的本實施例的半導體裝置，可以提供可靠 性高的半導體裝置。 設置在像素部4002中的電晶體4010被電連接到顯示元 件’以構成顯示面板。只要可以進行顯示就對顯示元件沒 有特別的限制，而可以使用各種各樣的顯示元件。 圖6示出作爲顯示元件使用液晶元件的液晶顯示裝置 的實例。在圖6中，作爲顯示元件的液晶元件4 〇丨3包括第 -36- 201212234 —電極層4030、第二電極層4031以及液晶層4〇〇8。另外， 以夾持液晶層400 8的方式而設置有用作爲配向膜的絕緣膜 403 2、403 3。第二電極層403 1係設置在第二基板4006側， 並且，第一電極層403 0和第二電極層403 1係夾著液晶層 4008而被層疊。 此外，圖式標記403 5表示藉由對絕緣膜選擇性地進行 蝕刻而獲得的柱狀間隔物，並且它是爲控制液晶層4008的 厚度（單元間隙）而設置的。另外，還可以使用球狀間隔 物。 _當作爲顯示元件使用液晶元件時，可以使用熱致液晶 、低分子液晶、高分子液晶、聚合物分散型液晶、鐵電液 晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇 相、近晶相、立方相、手性向列相、均質相等。 另外’還可以使用不使用配向膜的呈現藍相的液晶。 藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升 時即將從膽固醇相轉變到均質相之前出現的相。由於藍相 只出現在較窄的溫度範圍內，所以爲了改善溫度範圍而將 混合有5 wt%或5 wt%以上的手性試劑的液晶組成物用於液 晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物 的反應速度快’即爲1 msec或1 msec以下，並且其具有光 學各向同性，所以不需要配向處理，從而視角依賴性小。 另外’由於不需要設置配向膜而不需要摩擦處理，因此可 以防止由於摩擦處理而引起的靜電破壞，所以可以減少製 程中的液晶顯示裝置的不良、破損。從而，可以提高液晶 -37- 201212234 顯示裝置的生產率。 此外，液晶材料的固有電阻率爲1χ109Ω·(：ιη或lxlO9 Ω-cm以上，較佳爲lxl〇"Q.cm或lxloHn.cm以上，更佳爲 lxl012n.cm或lxl012n.Cm以上。注意，此說明書中的固有 電阻率的値爲在20°C的溫度下測量而得到的値。 考慮到配置在像素部中的電晶體的洩漏電流等而以能 夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置 中的儲存電容器的大小。藉由使用具有高純度的氧化物半 導體膜的電晶體，設置具有各像素中的液晶電容的三分之 一或三分之一以下，較佳爲五分之一或五分之一以下的電 容的儲存電容器，即可。 在本實施例中採用的使用被高度純化的氧化物半導體 膜的電晶體可以降低截止狀態下的電流値（截止電流値） 。因此，可以延長視頻信號等的電信號的保持時間，並且 ，還可以延長電源導通狀態下的寫入間隔。因此，可以降 低刷新操作的頻率，所以可以發揮抑制耗電量的效果。 此外，因爲在本實施例中使用之具有被高度純化的氧 化物半導體膜的電晶體可以得到較高的場效應遷移率，所 以可以進行高速驅動。由此，藉由將上述電晶體使用於液 晶顯示裝置的像素部，可以提供高影像品質的影像。此外 ，使用上述電晶體可以在同一個基板之上分別製造驅動電 路部、像素部，所以可以削減液晶顯示裝置的組件數。 液晶顯示裝置可以採用扭轉向列（TN )模式、平面內 切換（IPS)模式、邊緣電場切換（FFS)模式、軸對稱排 -38- 201212234 列微單元（ASM )模式、光學補償雙折射（OCB )模式、 鐵電性液晶（FLC )模式、以及反鐵電性液晶（AFLC )模 式等。 此外’也可以使用常黑型液晶顯示裝置，例如採用垂 直配向（VA)模式的透過型液晶顯示裝置。在此，垂直 配向模式是指控制液晶顯示面板的液晶分子的排列的方式 的一種，是當不施加電壓時液晶分子朝向垂直於面板表面 的方向的方式。作爲垂直配向模式，可以舉出幾個例子， 例如可以使用多象限垂直配向（MVA )模式、圖案化之垂 直配向（PVA )模式、高級超視覺（ASV )模式等。此外 ，也可以使用將像素（pixel )分成幾個區域（子像素）， 並且使分子分別倒向不同方向的稱爲多疇化或者多域設計 的方法。 此外，在顯示裝置中，適當地設置黑色基質（遮光層 )、偏振構件、相位差構件、抗反射構件等的光學構件（ 光學基板）等。例如，也可以使用利用偏振基板以及相位 差基板的圓偏振。此外，作爲光源，也可以使用背光燈、 側光燈等。 此外，也可以作爲背光燈利用多個發光二極體（led )來進行分時顯示方式（場序制驅動方式）。藉由應用場 序制驅動方式，可以不使用濾光片地進行彩色顯示。 此外，作爲像素部中的顯示方法，可以採用逐行掃描 方式或隔行掃描方式等。此外，當進行彩色顯示時在像素 中受到控制的顏色因素不侷限於RGB ( R表示紅色，G表示 -39- 201212234 綠色，B表示藍色）的三種顔色。例如，也可以採用 RGBW(W表示白色），或者，對RGB追加黃色（yellow) 、青色（cyan)、品紅色（magenta)等中的一種顏色以 上。另外，也可以按每個顏色因素的點而使其顯示區的大 小不同。但是，所揭示之發明不侷限於彩色顯示的顯示裝 置，而也可以應用於單色顯示的顯示裝置。 此外，作爲顯示裝置所包括的顯示元件，可以應用利 用電致發光的發光元件。利用電致發光的發光元件根據發 光材料是有機化合物還是無機化合物被區別，通常，前者 被稱爲有機EL元件，而後者被稱爲無機EL元件。 在有機EL元件中，藉由對發光元件施加電壓，電子及 電洞分別從一對電極注入到包含發光性的有機化合物的層 ，於是，電流流過。並且，這些載子（電子及電洞）重新 結合，發光性的有機化合物形成激發狀態，當從該激發狀 態回到基態時發光》由於這種機制，這種發光元件被稱爲 電流激發型發光元件。 無機EL元件根據其元件結構而被分類爲分散型無機 EL元件和薄膜型無機EL元件。分散型無機EL元件具有將 發光材料的微粒分散在黏合劑中的發光層，並且其發光機 制是利用施體能階和受體能階的施體-受體複合型發光。 薄膜型無機EL元件具有發光層被夾在介電層之間且該夾持 發光層的介電層被夾在電極之間的結構，其發光機制是利 用金屬離子的內殻層電子躍遷的定域類型發光。這裏，作 爲發光元件而使用有機EL元件來進行說明。 -40- 201212234 爲了取出發光，只要使發光元件的一對電極中的至少 一個爲透明即可。並且，在基板之上形成有電晶體及發光 元件。作爲發光元件的發射結構，可以應用如下發射結構 中的任何一種：從與基板相反之一側的表面取出發光的頂 部發射；從基板側的表面取出發光的底部發射；以及從基 板側及與基板相反之一側的表面取出發光的雙面發射結構 0 圖7示出作爲顯示元件而使用發光元件的發光裝置的 例子。作爲顯示元件的發光元件45 1 3被電連接到設置在像 素部4002中的電晶體4010。發光元件4513的結構是由第一 電極層4030、電致發光層4511、第二電極層4031所構成的 疊層結構，但是，不侷限於該結構。根據從發光元件4 5 1 3 取出的光的方向等，可以適當地改變發光元件45 13的結構 〇 分隔壁45 10係使用有機絕緣材料或者無機絕緣材料所 形成。尤其是，較佳使用感光樹脂材料，在第一電極層 403 0之上形成開口部，並且將該開口部的側壁形成爲具有 連續曲率的傾斜面。 電致發光層4511既可由一個層所構成，又可由多個層 的疊層所構成。 爲了防止氧、氫、水、二氧化碳等侵入發光元件4513 中’而也可以在第二電極層4031及分隔壁4510之上形成保 護膜。作爲保護膜，可以形成氮化矽膜、氮氧化矽膜、 DLC膜等。此外，在被第一基板4〇〇1、第二基板4006以及 -41 - 201212234 密封材料4〇〇5所密封的空間中設置有塡充材料4514並被密 封。因此，爲了不暴露於外部空氣，而較佳使用氣密性高 且脫氣少的保護膜（層合薄膜、紫外線固化樹脂膜等）、 覆蓋材料進行封裝（封入）。 作爲塡充材料4 5 1 4，除了氮或氬等惰性氣體以外，還 可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用 PVC (聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂、 矽酮樹脂、PVB (聚乙烯醇縮丁醛）或者EVA (乙烯-醋酸 乙烯酯）。例如，作爲塡充材料使用氮，即可。 另外，如果需要，則可以在發光元件的發射表面上適 當地設置諸如偏光片、圓偏光片（包括橢圓偏光片）、相 位差板（λ/4板，λ/2板）、濾色片等的光學膜。此外，也 可以在偏光片、圓偏光片上設置抗反射膜。例如，可以進 行抗眩光處理，該處理是利用表面的凹凸不平來擴散反射 光而可以降低眩光的處理。 此外，作爲顯示裝置，也可以提供驅動電子墨水的電 子紙。電子紙也被稱爲電泳顯示裝置（電泳顯示器），並 且，具有如下優點：與紙同樣的易讀性；其耗電量比其他 顯示裝置的耗電量低：形狀薄且輕。 作爲電泳顯示裝置，有各種各樣的模式，但是它是如 下裝置：包含具有正電荷的第一微粒和具有負電荷的第二 微粒的多個微囊被分散在溶劑或溶質中，並且，藉由對微 囊施加電場，使微囊中的微粒彼此移動到相反方向，以只 顯示集合在一側的微粒的顏色。另外，第一微粒或者第二 -42- 201212234 微粒包含染料’並且’當沒有電場時不移動。此外，第— 微粒的顏色和第二微粒的顏色不同（包括無色）。 因此’電泳顯示裝置是利用介電常數高的物質移動到 高電場區’即所謂的介電泳效應（dielectrophoretic effect )的顯示器》 分散有上述微囊的溶劑被稱爲電子墨水，並且該電子 墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外， 還可以藉由使用濾色片、具有色素的微粒來進行彩色顯示 〇 此外’作爲微囊中的第一微粒及第二微粒，使用選自 導電材料、絕緣材料、半導體材料、磁性材料、液晶材料 、鐵電性材料、電致發光材料、電致變色材料、磁泳材料 中的一種材料或這些的材料的複合材料即可。 此外’作爲電子紙，還可以應用使用扭轉球顯示方式 的顯示裝置。扭轉球顯示方式是如下方法，亦即，將分別 塗爲白色和黑色的球形微粒配置在用於顯示元件的電極層 的第一電極層與第二電極層之間，使第一電極層與第二電 極層之間產生電位差來控制球形微粒的方向，以進行顯示 0 圖8示出半導體裝置的一個實施例的主動矩陣型電子 紙。圖8所示的電子紙是使用扭轉球顯示方式的顯示裝置 的實例。 在連接到電晶體4〇 10的第一電極層4030與設置在第二 基板4006之上的第二電極層403 1之間設置有球形微粒4613 -43- 201212234 ，球形微粒4613包括黑色區4615a、白色區4615b以及該黑 色區4615a及白色區4615b的周圍的塡充有液體的空洞4612 ，並且，球形微粒46 13的周圍塡充有樹脂等塡充材料46 14 。第二電極層403 1相當於共用電極（對置電極）。第二電 極層403 1電連接到共用電位線。 在圖6至圖8中，作爲第一基板4〇01、第二基板4006， 除了玻璃基板以外，還可以使用具有可撓性的基板。例如 ，可以使用具有透光性的塑膠基板等。作爲塑膠，可以使 用玻璃纖維強化塑膠（FRP )板、聚氟乙烯（PVF )膜' 聚酯膜或丙烯酸樹脂膜。此外，也可以使用具有由PVF膜 或聚酯膜夾持鋁箔的結構的薄片。 絕緣層4〇2 1可以使用無機絕緣材料或者有機絕緣材料 來予以形成。當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯 樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時 ’適於用作爲平坦化絕緣膜。此外，除了上述有機絕緣材 料以外，還可以使用低介電常數材料（l〇W-k材料）、矽 氧烷類樹脂、PSG (磷矽玻璃）、BPSG (硼磷矽玻璃）等 。另外’也可以藉由層疊多個由這些材料形成的絕緣膜， 以形成絕緣層。 對絕緣層402 1的形成方法沒有特別的限制，可以根據 其材料而利用灘射法、旋塗法、浸潰法、噴塗法、液滴噴 射法（噴墨法、絲網印刷、膠版印刷等）、輥塗法、幕式 塗布法、刮刀式塗布法等。 顯示裝置藉由透射過來自光源或顯示元件的光來進行 -44- 201212234 顯示。因此，設置在透射過光的像素部中的基板、絕緣膜 、導電膜等的薄膜全都對可見光的波長區的光具有透光性 關於對顯示元件施加電壓的第一電極層4030及第二電 極層403 1 (也稱爲像素電極層、共用電極層、對置電極層 等），根據取出光的方向、設置電極層的地方以及電極層 的圖案結構而選擇其透光性、反射性，即可。 作爲第一電極層4〇3〇、第二電極層4031，可以使用包 括氧化鶴的氧化銦、包括氧化鶴的氧化銦鋅、包括氧化欽 的氧化銦、包括氧化鈦的氧化銦錫、ITO、氧化銦鋅、添 加有氧化矽的氧化銦錫等具有透光性的導電材料。 此外’第一電極層4030、第二電極層403 1可以使用鎢 (W)、鉬（Mo)、锆（Zr)、給（Hf)、釩（V)、鈮 (Nb)、鉬（Ta)、鉻（Cr)、銘（Co)、鎳（Ni)、 欽（Ti)、鈾（Pt)、鋁（A1)、銅（Cu)、銀（Ag)等 的金屬、其合金或者其氮化物中的一種或多種來予以形成 〇 此外，第一電極層4030、第二電極層4031可以使用包 括導電高分子（也稱爲導電聚合體）的導電組成物來予以 形成。作爲導電高分子’可以使用所謂的^電子共軛類導 電高分子。例如’可以舉出聚苯胺或其衍生物、聚吡咯或 其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩 中的兩種以上所構成的共聚物或其衍生物等。 此外’由於電晶體容易受到靜電等的破壞，所以較佳 -45- 201212234 設置供驅動電路保護用的保護電路。保護電路較佳使用非 線性元件來予以構成。 如上所述，藉由應用在實施例1中例示的電晶體’可 以提供可靠性高的半導體裝置。另外，不僅將實施例1所 例示的電晶體應用於具有上述顯示功能的半導體裝置’而 且還可以將它應用於具有各種功能的半導體裝置諸如安裝 在電源電路中的功率裝置、LSI等的半導體積體電路、具 有讀取物件的資料的影像感測器功能的半導體裝置等。 本實施例可以與其他實施例所示的結構適當地組合而 實施。 實施例3 可將此說明書中揭示之半導體裝置應用於多種電子裝 置（包括遊戲機）。作爲電子裝置，例如可以舉出電視裝 置（也稱爲電視或電視接收機）、用於電腦等的監視器、 數位相機、數位攝像機等影像拍攝裝置、數位相框、行動 電話機（也稱爲行動電話、行動電話裝置）、可攜式遊戲 機、移動式資訊終端、聲音再生裝置、彈子機等大型遊戲 機等。對具備在上述實施例中說明的液晶顯示裝置的電子 裝置的例子進行說明。 圖9A示出筆記型個人電腦，係由主體3001、外殼3〇〇2 、顯示部3003以及鍵盤3 004等所構成。藉由應用實施例i 或2所示的半導體裝置’可以提供高可靠性筆記型個人電 腦。 -46- 201212234 圖9B示出可攜式資訊終端（PDA )，在主體302 1中設 置有顯示部3023、外部介面3025以及操作按鈕3024等。另 外，還具備作爲用於操作的配件的觸屏筆3 02 2。藉由應用 實施例1或2所示的半導體裝置，可以提供高可靠性可攜式 資訊終端（PDA)。 圖9C示出電子書閱讀器的一例。例如，電子書閱讀器 2700係由兩個外殻，即外殻2701及外殼2703所構成。外殼 2701及外殼2703藉由軸部2711而被形成爲一體，且可以以 該軸部2711爲軸而進行開閉操作。藉由採用這種結構，可 以進行如紙的書籍那樣的操作。 外殼270 1係組裝有顯示部2705，而外殼2703係組裝有 顯示部2707。顯示部2705及顯示部2707的結構既可以是顯 示相同畫面的結構，又可以是顯示不同畫面的結構。藉由 採用顯示不同畫面的結構，例如在右邊的顯示部（圖9C中 的顯示部2705 )中可以顯示文章，而在左邊的顯示部（圖 9C中的顯示部2707 )中可以顯示影像。藉由應用實施例1 或2所示的半導體裝置，可以提供高可靠性電子書閱讀器 2700 〇 此外，在圖9C中示出外殻2701具備操作部等的例子。 例如，在外殼2701中具備電源272 1、操作鍵2723、揚聲器 2725等。利用操作鍵2723可以翻頁。另外，在與外殼的顯 示部相同的平面上可以設置鍵盤、指向裝置等。另外，也 可以採用在外殼的背面或側面具備外部連接端子（耳機端 子、USB端子等）、記錄媒體***部等的結構。再者，電 -47- 201212234 子書閱讀器27 00也可以具有電子詞典的功能。 此外，電子書閱讀器2700也可以採用能夠以無線方式 來收發資料的結構。還可以採用以無線的方式從電子書籍 伺服器購買所想要的書籍資料等，然後下載的結構。 圖9D示出行動電話，係由外殼2800及外殼2801的兩個 外殻所構成。外殼2801具備顯示面板2802、揚聲器2803、 麥克風2804、指向裝置2806、影像拍攝鏡頭2807、外部連 接端子2 8 08等。此外，外殻2800具備對可攜式資訊終端進 行充電的太陽能電池28 1 0、外部記憶體插槽28 1 1等。另外 ，在外殼2 8 0 1內係組裝有天線。藉由應用實施例1或2所示 的半導體裝置，可以提供高可靠性行動電話。 另外，顯示面板2802具備觸控面板，在圖9D中，使用 虛線示出作爲影像而被顯示出來的多個操作鍵2805。另外 ，還安裝有用來將由太陽能電池2810輸出的電壓升壓到各 電路所需的電壓的升壓電路。 顯示面板2 802根據使用方式而適當地改變顯示的方向 。另外，由於在與顯示面板28 02同一面上設置有影像拍攝 鏡頭28 07，所以可以實現可視電話。揚聲器2 8 03及麥克風 2804不侷限於音頻通話，還可以進行可視通話、錄音、再 生等。再者，滑動外殼2800和外殼28 0 1而可以處於如圖9D 那樣的展開狀態和重疊狀態’所以可以實現適於攜帶的小 型化。 外部連接端子2 8 08可以與AC轉接器及各種電纜（諸如 ，USB電纜）等連接，並可以進行充電及與個人電腦等的 -48- 201212234 資料通訊。另外，藉由將記錄媒體***外部記憶體插槽 2811中，可以對應於更大量資料的儲存及轉移。 另外，除了上述功能以外，還可以具有紅外線通信功 能、電視接收功能等。 圖9E示出數位攝像機，其係由主體3 05 1、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電 池3056等所構成。藉由應用實施例1或2所示的半導體裝置 ，可以提供高可靠性數位攝像機。 圖9F示出電視裝置的一例。在電視裝置9600中，外殼 960 1係組裝有顯示部9603。利用顯示部9603可以顯示影像 。此外，在此示出利用支架9605來支撐外殼960 1的結構。 藉由應用實施例1或2所示的半導體裝置，可以提供高可靠 性電視裝置9600 ^ 可以藉由利用外殼960 1所具備的操作開關或另行提供 的遙控器來進行電視裝置9600的操作》另外，也可以採用 在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器 輸出的資料。 另外，電視裝置9600採用具備接收機、數據機等的結 構。可以藉由利用接收機來接收一般的電視廣播。再者， 藉由數據機而被連接到有線或無線方式的通信網路，從而 也可以進行單向（從發送者到接收者）或雙向（在發送者 與接收者之間或在接收者之間等）的資料通信。 本實施例可以與其他實施例所示的結構適當地組合而 實施。 -49- 201212234 【圖式簡單說明】 在附圖中： 圖1 A至1C是示出半導體裝置的一個實施例的平面圖及 剖面圖； 圖2A至2C是示出半導體裝置的一個實施例的平面圖及 剖面圖； 圖3 A至3 E是示出半導體裝置的製程的一例的圖形； 圖4 A至4C是示出半導體裝置的製程的一例的圖形； 圖5 A至5 C是說明半導體裝置的一個實施例的圖形； 圖6是說明半導體裝置的一個實施例的圖形； 圖7是說明半導體裝置的一個實施例的圖形； 圖8是說明半導體裝置的一個實施例的圖形； 圖9 A至9F是示出電子裝置的圖形。 【主要元件符號說明】 3 1 0 :電晶體 320 :電晶體 400 :基板 401 :第一閘極電極 402 :第一金屬氧化物膜 403 :氧化物半導體膜 404 :第一絕緣膜 405a :源極電極 -50- 201212234 405b:汲極電極 407 :第二絕緣膜 409 :第二金屬氧化物膜 4 1 0 :第二閘極電極 2700 :電子書閱讀器 2701 :外殻 2 7 0 3 :外殼 2705 :顯示部 2707 :顯示部 271 1 :軸部 2 7 2 1 :電源 2723 :操作鍵 2725 :揚聲器 2 8 0 0 :外殻 2 8 0 1 :外殼 2802 :顯示面板 2 8 03 :揚聲器 2804 :麥克風 28 05 :操作鍵 28 06 :指向裝置 2 8 07 :影像拍攝鏡頭 28 08 :外部連接端子 2 8 1 0 :太陽能電池 2811 :外部記憶體插槽 -51 201212234 3001 :主體 3002 :外殼 3 003 :顯示部 3004 :鍵盤 3021 :主體 3022 ：觸屏筆 3 0 2 3 :顯示部 3 024 :操作按鈕 3 02 5 :外部介面 3051 :主體 3 05 3 :取景器 3 054 :操作開關 3 05 5 :顯示部（B ) 3 0 5 6 :電池 3 05 7 :顯示部（A ) 4001 :基板 4002 :像素部 4 0 0 3 :信號線驅動電路 4004 :掃描線驅動電路 4 0 0 5 :密封材料 4006 :基板 4008 :液晶層 4 0 1 0 :電晶體 4 0 1 1 :電晶體 -52- 201212234 4013 :液晶元件 4015 :連接端子電極 4016 :端子電極 401 8 :可撓式印刷電路（FPC ) 4019 :各向異性導電膜 4 0 2 1 :絕緣層 4 03 0 ：電極層 403 1：電極層 403 2 :絕緣膜 4 5 1 0 :分隔壁 45 1 1 :電致發光層 4513 :發光元件 4 5 1 4 :塡充材料 4612：空洞 4613 :球形微粒 46 1 4 :塡充材料 461 5a :黑色區 461 5b :白色區 9600:電視裝置 9601 :外殼 9603 :顯示部 9605 :支架 -53-

Claims (1)

  1. 201212234 七、申請專利範圍： 1. 一種半導體裝置，包括： 第一閘極電極； 在該第一閘極電極之上的第一閘極絕緣膜； 與該第一閘極絕緣膜相接觸且與該第一閘極電極重疊 的氧化物半導體膜： 與該氧化物半導體膜相接觸的源極電極及汲極電極； 在該源極電極及該汲極電極之上且與該氧化物半導體 膜相接觸的第二閘極絕緣膜：以及 與該第二閘極絕緣膜相接觸且與該氧化物半導體膜重 疊的第二閘極電極， 其中，該第一閘極絕緣膜具有如下的疊層結構，即從 該第一閘極電極側係依序層疊有包含第13族元素的第一金 屬氧化物膜及包含氧的第一絕緣膜，並且 其中，該第二閘極絕緣膜具有如下的疊層結構，即從 該氧化物半導體膜側係依序層疊有包含氧的第二絕緣膜及 包含第13族元素的第二金屬氧化物膜。 2. 根據申請專利範圍第1項之半導體裝置， 其中，該包含第13族元素的第一金屬氧化物膜包含其 氧含量超過化學計量組成的區域，並且 其中，該包含第13族元素的第二金屬氧化物膜包含其 氧含量超過化學計量組成的區域。 3. 根據申請專利範圍第1項之半導體裝置， 其中，該第一絕緣膜包含其氧含量超過化學計量組成 -54- 201212234 的區域，並且 其中，該第二絕緣膜包含其氧含量超過化學計量組成 的區域。 4.根據申請專利範圍第1項之半導體裝置， 其中，該第一金屬氧化物膜包含氧化鎵、氧化鋁、氧 化鋁鎵以及氧化鎵鋁中的至少其中一者，並且 其中，該第二金屬氧化物膜包含氧化鎵、氧化鋁、氧 化鋁鎵以及氧化鎵鋁中的至少其中一者。 5 ·根據申請專利範圍第1項之半導體裝置， 其中，該第一閘極絕緣膜與該第二閘極絕緣膜係部分 地互相接觸。 6 ·根據申請專利範圍第1項之半導體裝置， 其中’該氧化物半導體膜是在電性上爲i型的氧化物 半導體。 7. 根據申請專利範圍第1項之半導體裝置，其中，該 半導體裝置是筆記型個人電腦、可攜式資訊終端、電子書 閱讀器、行動電話 '數位攝像機以及電視裝置中的其中一 者。 8. —種半導體裝置，包括： 第一閘極電極； 在該第一鬧極電極之上的第一阐極絕緣膜； 與該第一閘極絕緣膜相接觸且與該第一閘極電極重疊 的氧化物半導體膜； 在該氧化物半導體膜之上且與該氧化物半導體膜相接 -55- 201212234 觸的源極電極及汲極電極； 在該源極電極及該汲極電極之上且與該氧化物半導體 膜相接觸的第二閘極絕緣膜；以及 與該第二閘極絕緣膜相接觸且與該氧化物半導體膜重 疊的第二閘極電極， 其中，該第一閘極絕緣膜具有如下的疊層結構，即從 該第一閘極電極側係依序層疊有包含第13族元素的第一金 屬氧化物膜及包含氧的第一絕緣膜，並且 其中，該第二閘極絕緣膜具有如下的疊層結構，即從 該氧化物半導體膜側係依序層疊有包含氧的第二絕緣膜及 包含第13族元素的第二金屬氧化物膜。 9. 根據申請專利範圍第8項之半導體裝置， 其中，該包含第13族元素的第一金屬氧化物膜包含其 氧含量超過化學計量組成的區域，並且 其中，該包含第13族元素的第二金屬氧化物膜包含其 氧含量超過化學計量組成的區域。 10. 根據申請專利範圍第8項之半導體裝置， 其中，該第一絕緣膜包含其氧含量超過化學計量組成 的區域，並且 其中，該第二絕緣膜包含其氧含量超過化學計量組成 的區域。 1 1 .根據申請專利範圍第8項之半導體裝置， 其中，該第一金屬氧化物膜包含氧化鎵、氧化鋁、氧 化鋁鎵以及氧化鎵鋁中的至少其中一者，並且 -56- 201212234 其中，該第二金屬氧化物膜包含氧化鎵、氧化鋁、氧 化鋁鎵以及氧化鎵鋁中的至少其中一者。 12. 根據申請專利範圔第8項之半導體裝置， 其中，該第一閘極絕緣膜與該第二閘極絕緣膜係部分 地互相接觸。 13. 根據申請專利範圍第8項之半導體裝置， 其中，該氧化物半導體膜是在電性上爲i型的氧化物 半導體。 14. 根據申請專利範圍第8項之半導體裝置，其中，該 半導體裝置是筆記型個人電腦、可攜式資訊終端、電子書 閱讀器、行動電話、數位攝像機以及電視裝置中的其中一 者。 15. —種半導體裝置，包括： 第一閘極電極； 在該第一閘極電極之上的第一閘極絕緣膜； 在該第一閘極絕緣膜之上且與該第一閘極絕緣膜相接 觸的源極電極及汲極電極； 在該第一閘極絕緣膜及該源極電極及該汲極電極之上 並與該第一閘極絕緣膜及該源極電極及該汲極電極相接觸 且與該第一閘極電極重疊的氧化物半導體膜； 在該源極電極及該汲極電極之上且與該氧化物半導體 膜相接觸的第二閘極絕緣膜；以及 與該第二閘極絕緣膜相接觸且與該氧化物半導體膜重 疊的第二閘極電極， -57- 201212234 其中，該第一閘極絕緣膜具有如下的疊層結構，即從 該第一閘極電極側係依序層疊有包含第13族元素的第一金 屬氧化物膜及包含氧的第一絕緣膜，並且 其中，該第二閘極絕緣膜具有如下的疊層結構，即從 該氧化物半導體膜側係依序層疊有包含氧的第二絕緣膜及 包含第13族元素的第二金屬氧化物膜。 16. 根據申請專利範圍第15項之半導體裝置， 其中，該包含第13族元素的第一金屬氧化物膜包含其 氧含量超過化學計量組成的區域，並且 其中，該包含第13族元素的第二金屬氧化物膜包含其 氧含量超過化學計量組成的區域。 17. 根據申請專利範圍第15項之半導體裝置， 其中，該第一絕緣膜包含其氧含量超過化學計量組成 的區域，並且 其中，該第二絕緣膜包含其氧含量超過化學計量組成 的區域。 18. 根據申請專利範圍第15項之半導體裝置， 其中，該第一金屬氧化物膜包含氧化鎵、氧化鋁、氧 化鋁鎵以及氧化鎵鋁中的至少其中一者，並且 其中，該第二金屬氧化物膜包含氧化鎵、氧化鋁、氧 化鋁鎵以及氧化鎵鋁中的至少其中一者。 19. 根據申請專利範圍第15項之半導體裝置， 其中，該第一閘極絕緣膜與該第二閘極絕緣膜係部分 地互相接觸。 -58- 201212234 2 0.根據申請專利範圍第15項之半導體裝置， 其中，該氧化物半導體膜是在電性上爲i型的氧化物 半導體。 21.根據申請專利範圍第15項之半導體裝置，其中， 該半導體裝置是筆記型個人電腦、可攜式資訊終端、電子 書閱讀器、行動電話、數位攝像機以及電視裝置中的其中 一者。 -59-
TW100120710A 2010-06-18 2011-06-14 半導體裝置 TWI535011B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010138950 2010-06-18

Publications (2)

Publication Number Publication Date
TW201212234A true TW201212234A (en) 2012-03-16
TWI535011B TWI535011B (zh) 2016-05-21

Family

ID=45327914

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100120710A TWI535011B (zh) 2010-06-18 2011-06-14 半導體裝置
TW105106321A TWI627755B (zh) 2010-06-18 2011-06-14 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105106321A TWI627755B (zh) 2010-06-18 2011-06-14 半導體裝置

Country Status (5)

Country Link
US (3) US8916865B2 (zh)
JP (3) JP5771451B2 (zh)
KR (1) KR101862808B1 (zh)
TW (2) TWI535011B (zh)
WO (1) WO2011158703A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
US10134852B2 (en) 2012-06-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195686B (zh) 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6289822B2 (ja) * 2012-05-31 2018-03-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6448311B2 (ja) 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
DE112017000551T5 (de) * 2016-01-29 2018-10-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und anzeigevorrichtung, die die halbleitervorrichtung beinhaltet
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI686929B (zh) * 2016-05-20 2020-03-01 聯華電子股份有限公司 半導體元件
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
CN115917759A (zh) * 2020-07-07 2023-04-04 凸版印刷株式会社 薄膜晶体管、薄膜晶体管阵列以及薄膜晶体管的制造方法
JP2024040960A (ja) * 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5650201A (en) * 1995-08-14 1997-07-22 Structured Materials Industries Inc. Method for producing carbon nitride films
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5084160B2 (ja) 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009075229A (ja) * 2007-09-19 2009-04-09 Fuji Xerox Co Ltd 表示媒体及びその製造方法、並びに、その製造装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR20090108747A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 가변적 원자층 적층 온도를 이용한 반도체 및 그 제조 방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
KR101273143B1 (ko) 2008-08-29 2013-06-17 가부시키가이샤 아루박 전계 효과형 트랜지스터의 제조 방법 및 제조 장치
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5531259B2 (ja) * 2009-03-19 2014-06-25 株式会社東芝 半導体装置及びその製造方法
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011122363A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107195686B (zh) * 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134852B2 (en) 2012-06-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10453927B2 (en) 2012-06-29 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including nitride insulating layer and method for manufacturing the same
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same

Also Published As

Publication number Publication date
WO2011158703A1 (en) 2011-12-22
US20150069392A1 (en) 2015-03-12
TW201620145A (zh) 2016-06-01
JP5771451B2 (ja) 2015-09-02
US20170170327A1 (en) 2017-06-15
JP2012023359A (ja) 2012-02-02
US9590112B2 (en) 2017-03-07
JP6126166B2 (ja) 2017-05-10
JP2017135405A (ja) 2017-08-03
US20110309456A1 (en) 2011-12-22
JP6360224B2 (ja) 2018-07-18
KR101862808B1 (ko) 2018-05-30
JP2015213184A (ja) 2015-11-26
KR20130114078A (ko) 2013-10-16
TWI627755B (zh) 2018-06-21
TWI535011B (zh) 2016-05-21
US8916865B2 (en) 2014-12-23
US9947799B2 (en) 2018-04-17

Similar Documents

Publication Publication Date Title
JP7231696B2 (ja) 表示装置
JP6936365B2 (ja) 半導体装置
JP6532577B2 (ja) 半導体装置
JP6982043B2 (ja) 半導体装置の作製方法
JP6771618B2 (ja) 半導体装置
JP6764890B2 (ja) 半導体装置
TWI627755B (zh) 半導體裝置
JP2020150266A (ja) 表示装置
TWI588994B (zh) 半導體裝置
TWI535010B (zh) 半導體裝置及其製造方法
TWI527222B (zh) 半導體裝置及其製造方法
JP2021040140A (ja) 半導体装置
TWI524519B (zh) 半導體裝置
TWI651856B (zh) 半導體裝置
TWI605595B (zh) 半導體裝置及其製造方法