TW201126647A - Barrier film for semiconductor wiring, sintered compact sputtering target and method of producing the sputtering target - Google Patents

Barrier film for semiconductor wiring, sintered compact sputtering target and method of producing the sputtering target Download PDF

Info

Publication number
TW201126647A
TW201126647A TW099111372A TW99111372A TW201126647A TW 201126647 A TW201126647 A TW 201126647A TW 099111372 A TW099111372 A TW 099111372A TW 99111372 A TW99111372 A TW 99111372A TW 201126647 A TW201126647 A TW 201126647A
Authority
TW
Taiwan
Prior art keywords
particles
target
barrier film
sintered body
sputtering target
Prior art date
Application number
TW099111372A
Other languages
English (en)
Other versions
TWI354351B (zh
Inventor
Shinichiro Senda
Yasuhiro Yamakoshi
Junichi Ito
Original Assignee
Nippon Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co filed Critical Nippon Mining Co
Publication of TW201126647A publication Critical patent/TW201126647A/zh
Application granted granted Critical
Publication of TWI354351B publication Critical patent/TWI354351B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/045—Alloys based on refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201126647 六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體配線用阻隔骐、燒結體濺鍍靶及 賤鍍把之製造方法，可使用於用以形成例如半導體元件之 具有反應防止層之功能的阻隔膜。 【先前技術】 一般，於半導體元件或絕緣膜形成鋼配線時若直接 將銅配線形成於元件，由於銅會擴散至半導體元件（矽）或絕 緣膜中而妨礙半導體之特性，因此係預先形成擴散阻隔 膜，然後再形成銅配線。就半導體元件之銅配線的擴散阻 隔膜而言，一般係使用鈕或氮化鈕。 例如，藉由以高純度鉅靶藉由濺鍍將鈕或氮化鈕成膜 於欲形成銅配線之槽的凹部而形成擴散阻隔膜，接著藉由 濺鍍將由銅或銅合金所構成之種子層予以成膜，最後再以 電鍍埋入銅’藉此來進行。 另一方面，半導體元件之配線寬度隨著高密度化已朝 向變為更狹窄之趨勢，而要求阻隔膜之性能的提升。在此 種情形下，有一種氮化矽钽之阻隔膜的提案（參照專利文獻 1)。 此時’係預先製作以矽化鈕為主成分之靶，在氮環境 氣氛中進行反應性濺鍍將此予以氮化，以形成氮化矽鈕之 I1隔膜不過由於係期待濺鍍中之氮化反應，因此有在所 形成之氮化膜的性質會產生偏差的問題。 又’為了使此種偏差減少，亦產生必須嚴格調整靶h 201126647 組成比、氮與氬等濺鍍氣體之比例的調整及一定量導入濺 鍍裝置内、以及基板溫度調節等濺鍍條件的繁雜性。 基於此種情形，雖必須開發用以形成確實之阻隔膜的 濺鍍靶材，不過卻有靶材之選定及用以提升品質之製造方 法並未必充分的問題（參照專利文獻υ。又，亦有一種高熔 點金屬_硼系之阻隔膜的提案（參照非專利文獻丨）。 半導體元件之配線寬度隨著高密度化已朝向變為更狹 窄之趨勢，亦已進行阻隔性更高且低阻抗之Ta_si B等3元 系之阻隔膜的檢討。此時，認為為了低阻抗化而可使金屬 成刀之组較夕，為了改善尚溫穩定性而可添加少量侧，不 過以熱壓或HIP來燒結鈕粉、矽粉與硼粉之混合粉，亦無 法充分地提升密度’而無可使用作為濺鍍靶者。 又，有另一種將鎳添加於鎢之製造方法的專利文獻（參 照專利文獻2、3、4) ^由於使用目的不同，因而此等並非 用以揭示作為阻隔膜之功能及製作其之方法者，而僅揭示 作為參照》 專利文獻1 :曰本特開平1 1 -200025號公報 專利文獻2 :日本特開昭5 8 -144401號公報 專利文獻3:日本特開平2·163337號公報 專利文獻4 :日本特開2003-6444〇號公報 非專利文獻 1 : KALOYEROS A E，EISENBRAUN Ε， 「Ultrathin diffusion barriers/liners f0r gigascale c〇pper metallization.」、Annu Rev Mater Sci，Vol.30, Page.363-385 (2000) 201126647 【發明内容】 為了解決上述問題，本發明係以提供濺鍍靶及該靶之 製造方法為課題，其並不依賴濺鍍時之氮化反應，靶本身 與阻隔膜會成為同一組成，且可有效地防止半導體元件之 反應，此外在濺鍍時無微粒之產生，尤其作為阻隔膜用係 有用’再者在該阻隔膜形成時具有優異之特性。 有鑒於上述課題，本發明係用以提供以下之發明。 1) 一種半導體配線用阻隔膜，係含有Ni，剩餘則由w 及不可避免之雜質所構成，具有WxNiy(7〇gxg9〇、1〇$y $30)之組成。此外，x+y= 1〇〇% (單位：at%，以下相同）。 2) —種用以形成半導體配線用阻隔膜之燒結體濺鍍 輕’係含有Ni，剩餘則由w及不可避免之雜質所構成，其 特徵在於：具有WxNiy(70Sx$90、10$y$30)之組成，且 乾之組織係由W基質與存在於其中之Ni粒子所構成，具備 有W擴散於該]si i粒子之組織。 3) 如上述2)之燒結體濺鍍靶，其中，濺鍍靶係具備有 W基質’於該W基質中分散有2〜40 之Ni粒子。 4) 如上述3)之燒結體濺鍍靶，其中，於w基質中分散 有2〜5 y m之Ni粒子與20〜40 // m之Ni粒子。 5) 如上述3)或4)之燒結體濺鍍靶，其中，存在於w 基質中之Ni粒子係WNi粒子。 6) 如上述2)至5)中任一項之燒結體濺鍍靶，其中， 不計氣體成分，純度在4N5以上。 7) 如上述6)之燒結體濺鍍靶，其中，屬氣體成分之氧 係在lOOOwtppm以下，碳在50ppm以下。 [: 201126647 8) 如上述7)之燒結體濺鍍靶，其中，屬氣體成分之氧 係在500wtppm以下。 9) 如上述2)至8)中任一項之燒結體減鑛乾，其相對 密度係在95.0%以上。 10) —種濺鍍靶之製造方法，其特徵在於：將平均粒徑 為1〜5ym之W粉末與平均粒徑為1〜3〇em之Ni粉末混 合成為WxNiy(70SxS90、10$y$30)之摻合比，再以1〇 〜50MPa之加壓力、1300〜1600。(：藉由熱壓對其進行燒結。 本發明’具有不依賴濺鍍時之氮化反應，靶本身與膜 會成為同一組成，且可有效地防止半導體元件中之層間的 反應，此外在濺鍍時無微粒產生之例如作為阻隔膜之最佳 濺鍍靶、該靶之製造方法、以及可製得該阻隔膜等優異的 效果。 【實施方式】 用以形成本發明之阻隔膜的濺鍍靶，係可將平均粒徑 為1〜5 合成為 以爪之|粉末與平均粒徑為1〜3〇以111之犯粉末混 WxNiy(70$xg9〇、1〇^y 客 3〇)的摻合比，再以 1〇 〜50MPa之加壓力、13〇〇〜 來製造。 1600 C藉由熱壓對其進行燒結 該燒結條件係用以製得燒結體賤鍵乾之條件，其中該 燒結㈣㈣具有WxNiy陶d 且成: 且組織為由W基質與存在於其中之叫粒 有W擴散於該Ni粒子之組織，若 、侑 定於該製造方法。例如w粉末及==㈣並非特別限 私末亦可具有上述條件 6 201126647 以外之平均粒徑。然而，藉由使用上述粒徑之粉末，即可 有效率地製得作為目的之靶。 一在用以形成由上述W、Ni及不可避免之雜質所構成之 半導體配線用阻隔膜的燒結體濺鍍靶中，設置成WxNiy(70 SxS9〇、1〇Sy$3〇)係基於以下理由。 在Νι超過30(y> 3 0)的情況下，因Ni之磁性導致在濺 鑛時電漿難以產生，而無法進行有效率之濺鑛的緣故。又， 由於y若低於10則鍍敷性及密接性會變差，因此設置成1〇 ^ y 〇 然而，若W中之Ni量係微量則w· Ni合金之阻隔性即 使良好，由於鍍敷性及密接性有降低之趨勢，因此在此種 情況下，可藉由將鍍敷法取代成無電電鍍法，採用離子束 蒸鍍法、濺鍍法等對鍍敷法進行改善來加以解決。基於該 阻隔膜之鍍敷性及密接性的觀點，w中之Ni量2〇〜3〇(2〇
Syg 30)係更佳之量。此種情況下，以無電電鍍法亦具有良 好之鍍敷性。 最重要之處係在於疋否為具備良好之阻隔性的材料。 具有本發明之WxNiy(7〇S X $ 90、1〇 $ y $ 3〇)之組成的半導 體配線用阻隔膜，可有效地防止銅擴散至半導體元件（矽） 或絕緣膜中’而具有可排除妨礙半導體之特性之要因的優 異效果。 本發明之燒結體濺鍍靶係具備有幾項特徵，其中之一 係濺鍍靶之基質為W，在該w基質中均勻地分散有2〜4〇 // m之N i粒子。 W本身雖會在燒結時結晶化， 个過在該W結晶之三重s ] 7 201126647 點存在有2〜5//m之Ni粒子，此以休 〜4。…粒子均勻地分散於w基質之中過::分則以20 不過右以個別來看’則以2〜_之Ni粒子與Nl2〇粒〜子/ // m之粒子的兩種形態分散❶ 〇 又，該Ni粒子之存在個數係依所含有之犯量 尤其Nl 2〇〜4〇…粒子的個數係隨著Ni添加量 而減少。 里 < 減少 存在於W基質中之Ni 在W基質中Ni以單獨存在 而妨礙濺鍍時之電聚產生， 粒子係以WNi粒子存在較佳。 的情況下，由於會因Ni之磁性 因此並不佳。 尤其，在燒結溫度較低而燒結並非充分的情況下，由 於係以Ni粒子存在’因此會對濺鍍之效率造成大幅影燮。 因此，存在於W基質中之Ni粒子較佳係以非磁性之;犯 粒子存在。 又’為了以此方式充分地進行燒結而使w往Ni粒子中 擴散以形成WNi粒子，尤其以13〇〇〜145〇χ：進行熱壓較 佳。燒結溫度若低於130(rc，則無法使w充分地擴散至 Ni粒子中’而會成為以Ni粒子存在。在13〇〇<t以上、上 限之溫度145 0eC以下即可充分地進行擴散。熱壓溫度若超 過1450°C ’由於Ni之熔點係1455。(：，因此有Ni會熔解之 虞。然而，將溫度提升至熔點附近時密度比較容易上升而 有易於增進脫氧的趨勢。因此，可將熱壓溫度設置於145〇 。(：以下，考量到安全較佳設於i4〇〇°c以下。 就燒結體濺鍍靶之成分組成而言，較佳係不計氣體成 201126647 分，純度在4N5以上。發揮阻隔膜之功能者係n 雜質則有污染半導體膜或絕緣膜之可能性。又，由於雜 ，混入會使乾之組織變形的可能性變高，而無法維持上 較佳之組織，因此較佳係盡可能使用高純度者。 又，較佳係屬氣體成分之氧在1〇〇〇wtppm以下，碳在 50PPm以下。尤其，屬氣體成分之氧若在5〇〇糾啊以下則 更佳。與上述同樣地’肖等係成為微粒產生之原因之故。 亦即，氧、碳較高之膜由於膜應力較高而非常容易剝離， 因此在該等之膜附著於濺鍍裝置内的情況下，因該膜之剝 離而有使濺鍍製程途中突發性之微粒增加的問題。 又，屬t體成分之氧及碳與構成元素形成氧化物及碳 化物的可能性會增帛，與上述同樣地，由於氧化物、碳化 物等異物之混入會使本發明之較佳靶組織變形或局部地損 壞，因此較佳係盡可能少β 然而，應理解上述雜質在一般混入之量並不會造成大 的問題，該等對靶之功能而言並非決定性之妨礙要因，不 過基於上述理由當然盡可能以使其減少較佳。 、又，靶之相對密度較高時，比較容易抑制微粒產生， 其為95.0%以上，較佳為99 〇%以上，更佳為州以上。 此係提高作為挺之價值而有用。 燒結時設置成1〇〜50MPa之加壓力，係因以低於 lOMPa之低壓，密度當然無法提高，不過若施加超過5〇Mpa 之高壓，則會與壓面平行產生層狀裂痕的緣故。 實施例 其次，雖針對實施例作說明，不過該實施例係用來使s ] 9 201126647 包含所有 發明容易理解之例，而非僅限制於該例。亦即 本發明之技術思想所含之其他形態或變形。 (實施例1) 使用平均粒徑為5心之W粉末、及平均粒徑為30" 爪之Nl粉末作為原料粉末，以使此等成為㈣㈣之 予以調合，然後在球磨機中混合。 > 其次’將該混合粉末填充於 , 1/1Λ 0 Μ於碳财，在真空環境氣氛 中加熱至140(TC，以3〇MPa進行熱壓。 其結果，即可製得相對密度為1G0%之燒結體。其次，
將lb予以磨削及研磨加工，以製作直徑咖麵、厚度W 之。乾令之氧係12〇wtppm，碳則為川吻㈣。 將該乾之SEM影傻矣+认回， 办像表不於圖1，圖1之（a)係W_Ni燒 結體表面（研磨面）之随影像’ W係同視野中EDX(能量色 散X線分光法）所產生之评的映射像，⑷則為同視野中胆 所產生之Ni的映射像。 最左之圖1⑷係可觀察到W之結晶組織。從中央之圖 1⑻與最右之_ !⑷可觀察到在^组織之中2〜5㈣之較 細沁粒广與20〜4〇"m之較大犯粒子已分散於w中。 其次’將經過以此方式加工之燒結體靶接合於純銅製 f板之後，將該耙安裝於高頻(RF)濺鍍裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件’在氬環境氣氛中實施RF^e施加電壓係 RF12kW，成膜時間則設置成50秒。 藉此，15nm之阻隔臈形成於單晶石夕基板上。觀察此時 之微粒的產生狀況。 10 201126647 其次’在將15nm之阻隔膜形成於該矽基板上之後，進 步將銅藉由無電電錢進行3 〇nm成膜。為了確認該阻隔膜 之I1 生此透過阻隔膜將形成有銅層之石夕基板進行350 °Cxl 小時之真空退火處理，藉由AES深度剖面（depthpr〇file)測 量調查銅之擴散狀況。 將該、、Ό果彙整於表丨。如該表丨所示實施例1之 W90NU0薄膜並無法觀察到銅往單晶石夕基板之擴散，而可 確認具有作為阻隔層之優異效果。另一方面，銅之無電電 鑛性及密接性雖非良好，不過亦不會成為大的障礙。此外， 亦具備有微粒之產生極少而可穩定進行阻隔層之成膜的特 201126647 [表1】
ad 巔 Μ ◎ ◎ ◎ 〇 〇 〇 X X X X < ◎ ◎ 〈 ◎ ◎ 1 1 1 1 ±1 < ◎ ◎ < ◎ ◎ 1 1 1 1 ±1 ii ◎ ◎ ◎ ◎ ◎ ◎ 1 1 1 1 楚1 〇 〇 S»- 〇 r-H 1-H 00 730 870 900 840 1340 1200 〇 99.9 〇 96.1 96.5 97.3 SS 86.2 83.4 85.8 cm 拽G 〇 〇 〇 〇 〇 〇 〇 〇 〇 1000 寸 二 寸 寸 (N 〇 (N 戚 〇 闵 〇 cn % 〇 〇 〇 Z g S 〇 § 〇 § § g 〇 S (N cn 寸 (N m 兹 磁 A3 -Ο aJ 12 201126647 (實施例2) 使用平均粒徑為5 a m之W輅士 • ^ #之W粉末、及平均粒徑為30# 爪之Nl粉末作為原料粉末， 1之此等成為W80Ni20之方式 予以調合，然後在球磨機中混合。 其次’將該混合粉末填充於磁 ^ ^ 昇於反模中，在真空環境氣氛 _加熱至1400 C ’以30MPa進行熱璧。 其結果’可製得相對密度為99.9%之燒結體。其次， 將此予以磨削及研磨加工，以製作直徑33〇麵、厚度6 ^匪 之乾4中之氧係1G()wtppm，碳則為3Qwtppm。 將該粗之SEM影像表示於圖2,目2之⑷係w_Ni燒 結體表面（研磨面）之SEM影像’⑻係同視野中仙戦量色 散X線分光法）所產的映射像，⑷則為同視野中腿 所產生之Ni的映射像。 從中央之圖2(b)與右側之圓2(c)可觀察到在w組織之 中2〜m之較細Ni粒子與2〇〜4〇//m之較大川粒子已 分散於W中。 了去本實施例2之圖2所示之20〜40#m之較大犯粒 子的個數較前述實施例i之圖1所示之2〇〜4〇wm之較大 N i粒子的個數已增加。 其次，將經過以此方式加工之燒結體靶接合於純鋼製 底板之後，將該靶安裝於高頻（RF)濺鍍裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件，在氬環境氣氛中實施RF濺鍍。施加電壓係 RF12kW ’成膜時間則設置成5〇秒。 藉此’ 15nm之阻隔膜形成於單晶矽基板上。觀察此時。 13 201126647 之微粒的產生狀況。 其人在將15nm之阻隔膜形成於該石夕基板上之後，$ 一步將銅藉由無電雷妒, 电冤鍍進仃30nm成膜。為了確認該阻隔膜 之性能，透過阻隔腹蔣：^ 膘將形成有銅層之矽基板進行35〇t：Xl 小時之真空退火處理，藉由 稭由AES深度剖面測量調查鋼之擴 散狀況。 傾 將該結果彙整於表i。如該表j所示，實施例2之 W8_20薄膜並無法觀察到銅往單晶石夕基板之擴散，而可 確遇具有作為阻隔層之優異效 芳双禾另一方面，銅之益雷雷 鍍性及密接性皆良好。+认 + …、电电 卜’亦具備有微粒之產生極少而 可穩定進行阻隔層之成膜的特徵。 (實施例3) 使用平均粒徑為5 μ m之w 土、 β之W卷末、及平均粒徑為30 // m之Ni粉末作為原料粉末，以 1文此等成為W70Ni30之方式 予以調合，然後在球磨機中混合。 其次，將該混合粉末填充於碳模令 令加熱至1彻。C，以3崎a進行熱壓。 其結果，可製得相對密度為100%之燒結體。其次，將 此予以磨削及研磨加工，以製 、 ^ ^ 乍直徑 330mm、厚度 6.35mm 。之氧係13Gwtppm，碳則為2Gwtppm。 將該靶之SEJV[影後矣+认 社俨夹面^ ；圖3，圖3之⑷係W-Ni燒 體表面（研磨面）之SEM影彳金 m、 象，（b)係同視野中随（能量色 散X線为光法）所產生之w的映斛
所產峰夕XT认a 、射像，（c)則為同視野中EDX 所產生之Νι的映射像。 從中央之圖3(b)與右側之圖 圆3(c)可觀察到在w組織之 14 201126647 粒子已 中2〜m之較細Ni粒子與20〜4〇// m之較大恥 分散於W中。 可知本實施例3之圖3所示之2〇〜4〇//m之較大沁 子的個數較前述實施例2之圖2所示之20〜40" m之較 沁粒子的個數已更為增加。 …較大 其次，將Μ過以此方式加工之燒結㈣接合㈣銅製 - 後將該靶文裝於向頻（RF)濺鍍裝置。同樣地，使 晶Si相對向予以安裝作為基板。 以此條件，在氬環境氣氛中實施RF濺鍍。施加電壓係 RF12kW，成膜時間則設置成5〇秒。 。 藉此，15nm之阻隔膜即形成於單晶矽基板上。 時之微粒的產生狀況。 規祭此 其次，在將15nm之阻隔膜形成於該矽基板上之後進 步將鋼藉由無電電鑛進行3〇nm成膜。為了確認該阻隔膜 之性此，透過阻隔膜將形成有銅層之矽基板進行Μ 小時之真空退火處理’藉由深度剖面測量調查銅之擴 將該結果彙整於表卜如該表1所示，實施例3之 ㈣Ni30薄膜並無法觀察到銅往單晶石夕基板之擴散，而可 確認具有作為阻隔層之優異 «•六双禾。乃一万面，銅之無電電 鍍性及密接性皆良好。此外 .a /Jt . ’亦具備有微粒之產生極少而 可穩定進行阻隔層之成膜的特徵。 將上述實施例1〜3之w盥舳工♦ w工 w興Νι粒子之界面的SEM影像 表示於圖4。在該圖 之（a)W-l〇at%Ni 靶、（b)W2〇at%Ni 靶、（c)W-30at% Ni 靶，分別推 / w ^ 刀另J進仃虽W之粒子的界面觀察而s] 15 201126647 取得線光譜。於此等t，可確認Ni幾乎並未擴散至富诹之 粒子中，而w則已擴散至富Ni之粒子中。 圖4之右下之⑷係經過14〇〇t、2小時之加熱處理後 的結果，可確認W已擴散至Ni中。 又，針對上述實施例1〜3中之各w_10at%Ni、W 2〇at Ni及W-30at% Ni，將藉由xrd之測量確認w與Niw 存在之資料表示於圖5(a)〜（b) β 該圖5(a)〜⑻中，NiW之（〇42)係Niw之主峰，隨著 沁之添加量的增加尖峰強度亦變高。從此可知w已擴散至 Ni粒子，且已形成Niw之金屬間化合物。又，該圖$中， 無法確認Ni之尖峰，而可確認犯並不單獨存在於靶中。 (實施例4) 使用平均粒徑為iP之w粉末、及平均粒徑為 之Ni粉末作為原料粉末，以使此等成為w9〇Nii〇之方式予 以調合，然後在球磨機中混合。 其次，將該混合粉末填充於碳模中，在真空環境氣氛 中加熱至1400。(：，以30MPa進行熱壓。 其結果，可製得相對密度為961%之燒結體。其次， 將此予以磨削及研磨加工，以製作直徑33〇匪、厚度6 35職 之靶。靶中之氧係85〇wtppm，碳則為3〇wtppm。此靶之氧 量較實施例1業已增加，推測此係因所使用之原料粉末較 微細而導致氧之吸附量增加。 雖省略該乾之SEM影像，不過與實施例！之圖i所示 者同樣地，在W組織之中可觀察到2〜5 a m之較細犯粒 子與20〜40/zm之較大Ni粒子已分散於w中。 201126647 將經過以此方式加工之燒結體靶接合於純鋼製 底板之後’將該靶安裝於高頻（RF)濺鍍裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件，在氬環境氣氛中實施RF濺鍍。施加電壓係 W成膜時間則設置成5 0秒。藉此，15nm之阻隔膜 即形成=單晶咬基板上。觀察此時之微粒的產生狀況。 其人，在將1 5nm之阻隔膜形成於該矽基板上之後，進 一步=銅藉由無電電鑛進行3Qnm成膜。為了確認該阻隔膜 ^ 係透過阻隔膜將形成有銅層之矽基板進行350 °Cx 1小時之真空退火處理，藉自aes深度剖面測量調查銅之 擴散狀況。 將其結果彙整於表1 1所示，實施例4之
个迴亚非會造成問題之程度。 之降低及靶之密度稍低而造成 ’推測係在於氧量之增加。然
(實施例5) 使用平均粒徑為1 以m之w粉末、
以使此等成為W80Ni20 及平均粒徑為1 # m W80Ni20之方式予 於碳模令，在真空環境氣氛 201126647 其結果，可製得相對密度為96 5%之燒結體。其次， 將此予以磨削及研磨加工，以製作直徑33〇mm、厚度6 35mm 之靶。靶中之氧係730wtppm，碳則為40wtppm。此靶之氧 夏較實施例2已增加，推測此係因所使用之原料粉末較微 細而導致氧之吸附量增加。 雖省略該靶之SEM影像，不過與實施例2之圖2所示 者同樣地，在W組織之中可觀察到2〜5 v m之較細川粒 子與20〜40 A m之較大Ni粒子已分散於w中。 其次，將經過以此方式加工之燒結體靶接合於純銅製 底板之後，將該靶安裝於高頻（RF)濺鍍裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件，在氬環境氣氛中實施RF濺鍍。施加電壓係 RF12kW，成膜時間則設置成5〇秒。藉此，151^之阻隔膜 即形成於單晶矽基板上。觀察此時之微粒的產生狀況。 其次，在將15nm之阻隔膜形成於該矽基板上之後，進 步將銅藉由無電電鍍進行3〇nm成膜◊為了確認該阻隔膜 之f·生此透過阻隔膜將形成有銅層之矽基板進行35〇〇Cxl 小時之真空退火處理’藉由AES深度剖面測量調查銅之擴 散狀況。 ' 將該結果彙整於表1。如該表1所示，實施例5之 W80NCG帛膜並無法觀察到銅往#n 確認具有作為阻隔層之優異效果。另一方面，銅之無電電 鍍性及密接性亦良好。此外，雖可觀察到粒子之產生不過 並非會造成問題之程度。 微粒之產生微幅增加之原因，推測係在於氧量之增 18 201126647 加。然而，此種程度並不會造成問題。 (實施例6) 使用平均粒控為1 # m之W ♦、士 ^ χτ. μ W粉末、及平均粒徑為 之Νι粉末作為原料粉末，使 木便此等成為W70Ni30之方式子 以調合，然後在球磨機中混合。 其次，將該混合粉末填充於碳模中，在真空環境氣氛 中加熱至叫，以丽a進行熱壓。 其結果’可製得相對密度為97 3%之燒結體。其次， 將此予以磨削及研磨加工’以製作直徑33〇_、厚度 :靶。靶中之氧係73〇wtppm，碳則為卿㈣。此靶之氧 量較實施们已增加，推測此係因所使用之原料粉末較微 細而導致氧之吸附量增加。 雖省略該把之SEM影像’不過與實施例3之圖3所示 者同樣地’在W組織之中可觀察到2〜之較細州粒 子與20〜4〇/zm之較大Ni粒子已分散於w中。 其·人，將經過以此方式加工之燒結體靶接合於純銅製 底板之後’將6緣安裝於高頻（RF)濺鑛裝置。同樣地作為 基板使單晶S i相對向予以安裝。 以此條件，在氬環境氣氛中實施RF濺鍍。施加電壓係 RF12kW，成膜時間則設置成5〇秒。藉此，之阻隔膜 即形成於單晶矽基板上。觀察此時之微粒的產生狀況。 其次’在將15nm之阻隔膜形成於該矽基板上之後，進 v將銅藉由無電電鑛進行3〇nm成膜。為了確認該阻隔膜 之I1生冑b係透過阻隔膜將形成有銅層之矽基板進行35〇。〇 X 1 j時之真空退火處理，藉由aes深度剖面測量調查銅之5 19 201126647 擴散狀況。 將其結果彙整於表1β如竽砉 — 职邊表1所不’實施例6之 W7〇Ni3〇薄膜並盔法趟狡&丨& & m …、法觀察到銅在皁晶矽基板之擴散，而可 確認具有作為阻隔層之優異效 陡升双禾 另一方面，鋼之無電電 鑛性及密接性亦良好。&冰 此外，雖可觀察到微粒之產生不過 並非會造成問題之程度。 微粒之產生微幅增加之原因，推測係在於氧量之增 加。然而，此種程度並不會造成問題。 (比較例1) 使用平均粒徑為“^ w粉末、及平均粒徑為· m之Νι叙末作為原料粉末，以使此等成為之方式 予以調合，然後在球磨機中混合。 其次，將該混合粉末填充於碳模中，在真空環境氣氛 中加熱至1200°C，以30MPa進行熱壓。 其結果’可製得相對密度為871%之燒結體。其次， 將此予以磨削及研磨加工，以製作直徑33〇mm、厚度6 3細 之靶。靶中之氧係9〇〇wtppm，碳則為2〇wtppm。 其-人，將 '經過以此方式加工之燒結體無接合於純銅製 底板之後冑該乾安裝於高頻（RF)賤鍍裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件，在氬環境氣氛中實施R F濺鑛。施力σ電壓係 RF12kW’成膜時間則設置成5〇秒。然而，電聚卻無法產 生減鑛性不佳。該原因推測係由於熱壓溫度較低，因此^ 無法充分地擴散至靶之Ni粒子中而以純％粒子存在，並 因Ni粒子之磁性導致在濺鍍時電裂無法產生。 20 201126647 又， 之微粒。 基於此種狀況， 之密接性並無意義， 表示於表1。 由於確邮阻隔性、鍍敷性、及鍍敷膜 因此並未進行其後之調查。將該結果 (比較例2) 使用平均粒徑為5 a m之W扒士 以& W泰末、及平均粒徑為30# m之Ni粉末作為原料粉末，以借|士堂+ & 物木Λ便此等成為W80Ni20之方式 予以調合，然後在球磨機中混合。 其次，將該混合粉末填充於碳模中’在真空環境氣氛 中加熱至1000 C，以30MPa進行熱壓。 其結果’可製得相對密度為86 2%之燒結體。其次， 將此予以磨削及研磨加工’以製作直徑33〇麵、厚度Lb麵 之乾。乾中之氧係、84Gwtppm，碳則為川卿㈣。 、，將厶過以此方式加工之燒結體靶接合於純銅製 底板之後’將該乾安裝於高頻（RFm鑛裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件’在氬環境氣氛中實施RF濺鍍。施加電壓係 RF12kW，成膜時間則設置成5〇秒。然而，與比較例丄同 樣地電聚部無法產生，濺鑛性不佳。該原因推測係由於 …、壓值度較低，因此w無法充分地擴散至靶之犯粒子中而 以純Ni粒子存在’並因州粒子之磁性導致在濺鍵時電漿 無法產生。 又雖勉強實施濺鍍，不過卻因密度較低而產生大量 之微粒。從此狀況可知難以進行均勻之成膜。 [ 21 201126647 基於此種狀況 之密接性並無意義 表示於表1。 由於確認阻隔性、鍍敷性、及鍍敷膜 因此並未進行其後之調查。將該結果 (比較例3 ) 使用平均粒梭為1/zm之w粉末及平均粒捏為 1_0為原料粉末’以使此等成為侧職之方式^ 以調合，然後在球磨機中混合。 其次’將該混合粉末填充於碳模中，在真空環境氣讀 令加熱至1200t ’以3〇MPa進行熱壓。 其結果’可製得相對密度為83 4%之燒結體。其次， 將此予以磨削及研磨加卫’以製作直徑別匪、厚度6 35咖 之乾㉒中之氧係1340wtPPm，碳則為4〇wtppm。由於原料 粉末較微細，因此氧量更為增加。 其-人，將經過以此方式加工之燒結體靶接合於純銅製 底板之後’將§亥乾安裝於高頻（RF)濺鑛裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 、此條件，在氬環境氣氛中實施RF濺鍍。施加電壓係 RF12kW ’成膜時間則設置成5〇秒。然而，與比較例^同 樣地’電漿部無法產生’濺鍍性不佳。該原因推測係由於 熱壓Λ度較低’因此法充分地擴散至靶之Ni粒子中而 以純Νι粒子存在，並因犯粒子之磁性導致在濺鍍時電漿 無法產生。 又’雖勉強實施濺鍍，不過卻因密度較低而產生大量 之微粒。從此狀況可知難以進行均句之成膜。 基於此種狀況，由於確認阻隔性、鍍敷性、及鍍敷膜 22 201126647 之密接性並益音羞，m …、惠義，因此並未進行其後之 表示於表h 对必…果 (比較例4) 之N.使:/均粒徑為1…W粉末、及平均粒徑為1心 粉末作為原料粉末，以使此等成為W7〇Ni30之方式予 以調合，然後在球磨機中混合。 其a將《亥混合粉末填充於碳模中，在真空 中加熱至⑽代，以30MPa進行熱壓。 兄孔洗 其結果’可製得相對密度為85.8%之燒結體。其次， 將此予以磨削及研磨加工，以製作直徑33〇醜、厚度⑶職 之輕。乾中之氧係12〇〇wtppm，碳則為3Qw_。由於原料 粉末較微細，因此氧量更為增加。 其次，將經過以此方式加工之燒結體乾接合於純銅製 底板之後，將該靶安裝於高頻(RF)濺鍍裝置。同樣地，使單 晶Si相對向予以安裝作為基板。 以此條件，在氬環境氣氛中實施R F濺鍍。施加電麼係 R㈣w，成膜時間則設置成5〇秒。然而，與比較例工同 樣地’電漿卻無法產生，賤鑛性不佳。該原因推測係由於 熱壓溫度較低，因此冒無法充分地擴散至靶之⑺粒子中而 以純Ni粒子存在’並因犯粒子之磁性導致在減鑛時電聚 無法產生。 又’雖勉強實施濺鍍，不過卻因密度較低而產生大量 之微粒。從此狀況可知難以進行均勻之成膜。 基於此種狀況’由於確認阻隔性、鑛敷性、及鍵敷膜 之密接性並無意義，因此並未進行其後之調查。將該結衫] 23 201126647 表示於表1。 從以上實施例及比較例可知，用以形成本發明之半導 體配線用阻隔膜的燒結體濺鍍靶，係一種含有Ni，剩餘則 由W及不可避免之雜質所構成者，可知具有wxNiy(70$x S 90、10$ 30)之組成對半導體配線用阻隔膜而言係不可 或缺’且靶之組織係由W基質與存在於其中之Ni粒子所構 成’具備有使W擴散於該Ni粒子之組織係極為重要。 該靶其濺鍍性良好且微粒產生較少，具備有作為良好 之靶的材質。 此外，藉由使用該靶進行濺鍍，可形成具有WxNiy(7〇
Sx$90、l〇syg30)之組成的膜，以此作為半導體配線用 阻隔膜極為優異，且鍍敷性及鍍敷密接性亦皆優異。 本發明，由於並不依賴濺鍍時之氮化反應，可有效地 防止半導體元件中之層間的反應，此外，具有在舰時無 微粒產生之作為阻隔膜之最佳濺鍍靶、該靶之製造方法、 以及可製得該阻隔膜等優異的效果，因此作為半導體元件 之構成材料係有用。 【圖式簡單說明】 圖1係w-i〇at%Ni耗表面之SEM影像，⑷係w_Ni 燒結體表面（研磨面）之SEM影像，（b)係同視野中EDM能量 線分光法)所產生之…射像，(C)則為同視“ EDX所產生之Ni的映射像。 ，⑷係W-Ni 中EDX(能量 圖2係W_20at%Ni靶表面之SEM影像 燒結體表面（研磨面）之s E M影像，（b)係同視野 24 201126647 色散x線分光法）所產生之 EDX所產生之Ni的映射像 W的映射像 (c)則為同視野中 燒結體表面（研磨面）之SEM影視/)係W_Ni 色散X線分光法）所產生之㈣映射；咖（能量 EDX所產生之妬的映射像。 W視野中 圖4係分別在⑷w_1〇at%Ni #、（咖細⑽乾、 (c)W-3Gat%Nifc進行富W之粒子的界面觀察而取得線光譜 者。又，（d)則為在w_2〇at% Ni靶取得在富犯之粒子之線 光譜的結果。 圖 5 係表示 W-l〇at%Ni 靶（a)、W-20at%Ni 靶（b)、 W-30at%Ni 靶（c)之 xrd 測量之 W 尖峰（110)與 NiW(〇42) 尖峰。 【主要元件符號說明】 無 [S* 25

Claims (1)

  1. 201126647 七、申請專利範圍： 卜一種半導體配線用阻隔膜，係含有Ni，剩餘則由w 及不可避免之雜質所構成’具有w為(7仏請、^ S 30，單位：at% )之組成。 一 種用以形成半導體配線用阻隔膜之燒結體㈣ ，係3有N,，剩餘則由w及不可避免之雜質所構成其 特徵在於： 具有WxNiy(7(^x請、1〇S03〇，單位：a⑻之組 、’且靶之組織係由W基質與存在於其中之沁粒子所構 成’具備有W擴散於該Ni粒子之組織。 3、如申請專利範圍第2項之燒結體濺鍍靶，其中，濺 鍍靶係具備有W基質，於該W基質中分散有2〜40//m之 Ni粒子。 4'如申請專利範圍第3項之燒結體濺鍍靶，其中，於 基質中分散有2〜5em之Ni粒子與20〜40y m之Ni粒 子。 5、 如申請專利範圍第3或4項之燒結體濺鍍靶，其中， 存在於w基質中之川粒子係WNi粒子。 6、 如申請專利範圍第2至5項中任一項之燒結體濺鍍 ’其中’不計氣體成分，純度係在4N5以上。 7、 如申請專利範圍第6項之燒結體濺鍍靶，其中，屬 T體成为之氧係在1 〇〇〇wtppm以下，碳在5〇ppm以下。 8、 如申請專利範圍第7項之燒結體濺鍍靶，其中，屬 氣體成分之氧係在5〇〇wtppm以下。 9、 如申請專利範圍第2至8項中任一項之燒結體濺鍍 26 201126647 靶，其相對密度係在95.0%以上。 10、一種濺鍍靶之製造方法，其特徵在於： 將平均粒徑為1〜5 " m之W粉末與平均粒徑為1〜30 "m 之 Ni 粉末混合成為 WxNiy(70S 90、10$ 30，單 位：at%)之摻合比，再以10〜50MPa之加壓力、1300〜1600 °C藉由熱壓對其進行燒結。 八、圖式： (如次頁） [S ] 27
TW099111372A 2009-04-17 2010-04-13 Barrier film for semiconductor wiring, sintered compact sputtering target and method of producing the sputtering target TW201126647A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100666 2009-04-17

Publications (2)

Publication Number Publication Date
TW201126647A true TW201126647A (en) 2011-08-01
TWI354351B TWI354351B (zh) 2011-12-11

Family

ID=42982447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111372A TW201126647A (en) 2009-04-17 2010-04-13 Barrier film for semiconductor wiring, sintered compact sputtering target and method of producing the sputtering target

Country Status (8)

Country Link
US (1) US9051645B2 (zh)
EP (1) EP2431494B1 (zh)
JP (1) JP4647724B2 (zh)
KR (1) KR101078630B1 (zh)
CN (1) CN102197155B (zh)
SG (1) SG172268A1 (zh)
TW (1) TW201126647A (zh)
WO (1) WO2010119785A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622661B (zh) * 2013-12-20 2018-05-01 攀時歐洲公司 Ｗ－Ｎｉ濺鍍靶及其製法和用途

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923551B1 (ko) 2011-06-22 2018-11-30 삼성전자주식회사 무선 통신 시스템에서 망 진입을 위한 장치 및 방법
JP2015193909A (ja) * 2014-03-25 2015-11-05 Jx日鉱日石金属株式会社 スパッタリングターゲット及びその製造方法並びにスパッタリング法で形成した膜
WO2016052380A1 (ja) 2014-09-30 2016-04-07 Ｊｘ金属株式会社 タングステンスパッタリングターゲット及びその製造方法
WO2021054136A1 (ja) * 2019-09-19 2021-03-25 日立金属株式会社 ターゲット

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3116146A (en) * 1961-07-27 1963-12-31 Gen Electric Method for sintering tungsten powder
US3963455A (en) * 1973-01-12 1976-06-15 Lea-Ronal, Inc. Electrodeposited gold plating
US3979209A (en) * 1975-02-18 1976-09-07 The United States Of America As Represented By The United States Energy Research And Development Administration Ductile tungsten-nickel alloy and method for making same
JPS58144401A (ja) 1982-02-22 1983-08-27 Toshiba Corp タングステン合金の製造方法
JPH02163337A (ja) 1988-12-16 1990-06-22 Nippon Yakin Kogyo Co Ltd 高硬度タングステン液相焼結合金の製造方法
JP3609682B2 (ja) * 1991-01-25 2005-01-12 株式会社東芝 半導体素子の製造方法
DE69233201T2 (de) 1991-01-25 2004-07-01 Kabushiki Kaisha Toshiba, Kawasaki Hochreine leitende Filme und ihre Anwendung in Halbleiteranordnungen
JPH06283623A (ja) 1993-03-26 1994-10-07 Ngk Insulators Ltd 半導体パッケージ
JP3465567B2 (ja) 1998-01-08 2003-11-10 三菱マテリアル株式会社 タンタルシリコンナイトライド薄膜形成用スパッタリングターゲット材
JP2000169923A (ja) 1998-12-04 2000-06-20 Sumitomo Metal Mining Co Ltd Ｗ−Ｎｉ系ターゲット材料、電極材料、及び実装部品
US6328927B1 (en) * 1998-12-24 2001-12-11 Praxair Technology, Inc. Method of making high-density, high-purity tungsten sputter targets
US7718117B2 (en) * 2000-09-07 2010-05-18 Kabushiki Kaisha Toshiba Tungsten sputtering target and method of manufacturing the target
JP4945037B2 (ja) 2000-09-07 2012-06-06 株式会社東芝 タングステンスパッタリングターゲットおよびその製造方法
AU2002239604A1 (en) * 2000-12-11 2002-06-24 Handy And Harman Barrier layer for electrical connectors and methods of applying the layer
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
JP3675378B2 (ja) 2001-08-20 2005-07-27 三菱マテリアルシ−エムアイ株式会社 高比重高強度タングステン焼結合金製ウェート
JP2003160877A (ja) 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
JP4376487B2 (ja) * 2002-01-18 2009-12-02 日鉱金属株式会社 高純度ニッケル合金ターゲットの製造方法
JP4466902B2 (ja) * 2003-01-10 2010-05-26 日鉱金属株式会社 ニッケル合金スパッタリングターゲット
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜
JP4954816B2 (ja) 2007-07-18 2012-06-20 山陽特殊製鋼株式会社 Ｎｉ−Ｗ系中間層用スパッタリングターゲット材の製造方法
KR101448852B1 (ko) * 2008-01-29 2014-10-14 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20100121258A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 스퍼터링 타겟 및 이를 이용하여 제조되는 반도체 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622661B (zh) * 2013-12-20 2018-05-01 攀時歐洲公司 Ｗ－Ｎｉ濺鍍靶及其製法和用途
US11746409B2 (en) 2013-12-20 2023-09-05 Plansee Se Process for producing and using a W—Ni sputtering target

Also Published As

Publication number Publication date
KR20110004900A (ko) 2011-01-14
SG172268A1 (en) 2011-07-28
CN102197155B (zh) 2013-07-17
EP2431494A4 (en) 2012-12-19
CN102197155A (zh) 2011-09-21
WO2010119785A1 (ja) 2010-10-21
EP2431494A1 (en) 2012-03-21
JP4647724B2 (ja) 2011-03-09
KR101078630B1 (ko) 2011-11-01
US9051645B2 (en) 2015-06-09
JPWO2010119785A1 (ja) 2012-10-22
US20110155570A1 (en) 2011-06-30
TWI354351B (zh) 2011-12-11
EP2431494B1 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
TWI357932B (zh)
TW201126647A (en) Barrier film for semiconductor wiring, sintered compact sputtering target and method of producing the sputtering target
TW200417617A (en) Copper alloy sputtering target and semiconductor element wiring
US20090186230A1 (en) Refractory metal-doped sputtering targets, thin films prepared therewith and electronic device elements containing such films
JP2013535571A5 (ja) モリブデンを含有したターゲット
JP5524905B2 (ja) パワー半導体素子用Ａｌ合金膜
TWI618803B (zh) Copper alloy sputtering target
TW201040298A (en) Lanthanum target for sputtering
TWI572725B (zh) ＭｏＴｉ靶材的製造方法
TWI255297B (en) Hafnium silicide target and method for preparation thereof
JP7174476B2 (ja) タングステンターゲット
CN105814233A (zh) 扩散结合的铜溅射靶组件
WO2020203185A1 (ja) 複合材料
TW201133617A (en) Method of processing film surface and film surface processing apparatus
JP4720326B2 (ja) スパッタリング用Ｔｉ−Ｗターゲット
WO2016208552A1 (ja) 白金合金ターゲット
TWI395829B (zh) 具有良好合金薄膜性質之銅鍍層及其濺鍍合成方法
TW200940447A (en) Sintered silicon wafer
JP2009256714A (ja) スパッタリングターゲット、同ターゲットの製造方法及びバリア膜
TWI408244B (zh) 具有良好合金薄膜性質之銅鍍層及其製造方法
TW202334059A (zh) 濺射靶及其製造方法
JP5731770B2 (ja) スパッタリングターゲットの製造方法及びスパッタリングターゲット
TW201030169A (en) Sputtered copper layer with low resistivity and improved adhesion properties and the method for making the same
JP2012243877A (ja) 半導体電極構造
JP2015193909A (ja) スパッタリングターゲット及びその製造方法並びにスパッタリング法で形成した膜